JP2004180078A - クロック発生ic、およびシステムボード - Google Patents
クロック発生ic、およびシステムボード Download PDFInfo
- Publication number
- JP2004180078A JP2004180078A JP2002345294A JP2002345294A JP2004180078A JP 2004180078 A JP2004180078 A JP 2004180078A JP 2002345294 A JP2002345294 A JP 2002345294A JP 2002345294 A JP2002345294 A JP 2002345294A JP 2004180078 A JP2004180078 A JP 2004180078A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- circuit
- output
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】ユーザによるパラメータ算出の必要がなく、簡単に希望の周波数のクロックを生成することができ、また設定によって得られたクロックの実際の周波数値を外部に表示してユーザが確認することができるPC用クロック発生IC、およびそれを搭載したシステムボードを提供する。
【解決手段】PCマザーボードであって、クロックジェネレータ7は、通信用IF16に含まれるレジスタ21と各分周回路17,19,12〜15との間に周波数変換テーブル22を備え、この周波数変換テーブル22は、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータM,N,Kの値を出力する機能を有することで、ユーザは希望の周波数を設定するだけで、希望の周波数のクロックを生成することができる。
【選択図】 図1
【解決手段】PCマザーボードであって、クロックジェネレータ7は、通信用IF16に含まれるレジスタ21と各分周回路17,19,12〜15との間に周波数変換テーブル22を備え、この周波数変換テーブル22は、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータM,N,Kの値を出力する機能を有することで、ユーザは希望の周波数を設定するだけで、希望の周波数のクロックを生成することができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ(PC)用のクロック発生ICに関し、特に定格以上のクロック周波数で動作させる機能、いわゆるオーバークロックと呼ばれる機能を有するクロック発生IC、およびそれを搭載したシステムボードに適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、クロック発生IC(クロックジェネレータ)に関しては、以下のような技術が考えられる。
【0003】
たとえば、PCマザーボード(システムボード)用クロックジェネレータにおいては、オーバークロックと呼ばれる機能が備えられているものがある。このオーバークロック機能とは、定格以上のクロック周波数でCPUやメモリを動作させることである。その一つの手段として、クロックジェネレータからCPUやメモリに供給するクロックの周波数を上げる方法がある。
【0004】
このようなオーバークロック機能を備えたPCマザーボードについて、本発明者が本発明の前提として検討した、PCマザーボードの構成、オーバークロック処理のフローを、図8および図9により説明する。それぞれ、図8はPCマザーボードのブロック図、図9はオーバークロック処理のフロー図を示す。
【0005】
図8に示すように、PCマザーボードは、主にCPU1、SDRAM2、AGP3およびPCI4と、これら相互の情報通信を制御するノースブリッジ5およびサウスブリッジ6と呼ばれるLSIなどから構成され、これら各機能に供給するクロックを生成するICがクロックジェネレータ7である。
【0006】
クロックジェネレータ7は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、それを式fvco=N/M×fosc(fosc=14.318MHz)に基づき、逓倍処理によりVCOクロック(周波数:fvco)を生成するPLL11と、VCOクロックを分周して生成したクロックをCPU1やSDRAM2などへ供給する分周値Kn(n=1,2,3,4)の複数個の分周回路12,13,14,15と、前記M,N,Knなどの制御データを記憶し、外部から書き換え可能なレジスタを含む通信用IF16から構成される。
【0007】
PLL11には、制御データMに基づいて、OSC入力の周波数foscを1/Mする分周回路17と、この分周回路17の出力を入力とするVCO18と、このVCO18の出力を入力として、制御データNに基づいて、VCO18からの入力の周波数を1/Nする分周回路19が設けられている。
【0008】
以上のように構成されるシステムにおいて、CPU1やSDRAM2の動作周波数を上げるためにオーバークロック機能を使用する場合、ユーザは所定の手順に従い、オーバークロックを行う。たとえば、図9に示すような処理がユーザにより行われる。
【0009】
図9に示すように、まず、周波数を上げたいクロック、たとえばCPU1のクロックの周波数値(fclk)を決定する(S1)。
【0010】
次に、式fclk=fvco/Kに基づき、周波数fclkを得るために必要なパラメータfvcoとKの値を算出する(S2)。たとえば、PLL11の安定動作範囲が300<fvco<600MHzで、fclk=100MHzのクロックを生成したいとすれば、fvco=400MHz、K=4と決定する。
【0011】
次に、式fvco=N/M×foscに基づき、周波数fvcoを得るために必要なパラメータMとNの値を算出する(S3)。上記の例の場合は、fvco=400MHzであるから、M=3とするとN=84でfvco=400.9MHzになる。
【0012】
次に、全てのパラメータM,N,Kの値が決定したので、通信用IF16を介して周波数変換モードの選択およびM,N,Kの値をレジスタに書き込む。すると、レジスタはM=3、N=84、K=4を各分周回路17,19,12に出力し、これにより周波数100.2MHzのクロックが生成される(S4)。
【0013】
上記の操作により、オーバークロック機能を使用する場合に、周波数100.2MHzのクロックを生成することができる。
【0014】
【発明が解決しようとする課題】
ところで、前記のようなクロックジェネレータについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【0015】
たとえば、前記図9に示すようなオーバークロック機能では、周波数100.2MHzのクロックを生成できるが、S2、S3においてユーザによるパラメータ算出作業が必要とされ、ユーザにとって使い勝手が悪いものとなっており、この点の改良が望まれている。
【0016】
すなわち、前記図8に示したPCマザーボードの構成では、出力クロックの周波数を上げるための周波数変換機能を備えているが、周波数変換時にユーザによる計算作業を必要とし、使い勝手が良くないものとなっている。
【0017】
また、この作業により設定された各クロックの周波数を確認するための機能を備えていないために、周波数変換後の各クロックの周波数を確認することができないという課題も考えられる。
【0018】
そこで、本発明の目的は、ユーザによるパラメータ算出の必要がなく、簡単に希望の周波数のクロックを生成することができ、また設定によって得られたクロックの実際の周波数値を外部に表示してユーザが確認することができるPC用クロック発生IC、およびそれを搭載したシステムボードを提供することにある。
【0019】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0020】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0021】
本発明は、基準クロックの周波数を分周回路により可変して出力可能な第1PLL回路を有するパーソナルコンピュータ用のクロック発生IC(クロックジェネレータ)に適用され、以下のような特徴を有するものである。
【0022】
(1)希望クロックの周波数と基準クロックとに基づいて、第1PLL回路内の分周回路の分周比を出力する第1テーブルを有するものである。
【0023】
(2)前記(1)において、第1PLL回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、希望クロックの周波数と第1PLL回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力する第2テーブルとを有するものである。
【0024】
(3)前記(2)において、複数の分周回路は、CPUを動作する第1クロックを出力する第1分周回路と、メモリを動作する第2クロックを出力する第2分周回路とを含むものである。
【0025】
(4)前記(3)において、複数の分周回路は、表示系装置を動作する第3クロックを出力する第3分周回路を含み、第3クロックは、第1クロックおよび第2クロックとは異なる周波数に設定可能とするものである。
【0026】
(5)前記(2)において、複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、演算回路により算出した周波数値を記憶するレジスタとを有し、レジスタに記憶された周波数値を出力して表示可能とするものである。
【0027】
(6)前記(4)において、周波数を固定して出力可能な第2PLL回路を有し、第3分周回路は、第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを出力するものである。
【0028】
また、本発明は、前記のクロック発生ICと、CPUと、メモリと、さらには表示系装置などを搭載したシステムボードに適用され、クロック発生ICは前記(1)〜(6)のような特徴を有するものである。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0030】
(実施の形態1)
まず、図1により、本発明の実施の形態1のシステムボードの構成の一例を説明する。図1は本実施の形態のシステムボードのブロック図を示す。
【0031】
本実施の形態のシステムボードは、たとえばPCマザーボードとされ、前述した図8のクロックジェネレータと異なる点は、通信用IFに含まれるレジスタと各分周回路との間に周波数変換テーブル(第1および第2テーブル)を備えたことである。この周波数変換テーブルは、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータ(分周比)M,N,Kの値を出力する機能を有する。
【0032】
すなわち、本実施の形態のPCマザーボードは、CPU1、SDRAM2、AGP(PCマザーボード上に実装されたグラフィックプロセッサ、またはAGPスロットおよびAGPスロットに装着されたグラフィックカード)3、PCI(PCIスロットおよびPCIスロットに装着されたSCSIなどの拡張カード)4、ノースブリッジ5、サウスブリッジ6などの各LSIと、これら各機能に供給するクロックを生成するクロックジェネレータ7のICなどが搭載されて構成される。
【0033】
クロックジェネレータ7は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、逓倍処理によりVCOクロック(周波数:fvco)を生成する、分周回路(1/M)17、VCO18、分周回路(1/N)19からなるPLL11と、VCOクロックを分周して生成したクロックをCPU1やSDRAM2などへ供給する分周値kn(n=1,2,3,4)の複数個(図1では4個)の分周回路12,13,14,15と、パラメータ生成用のデータを記憶し、外部から書き換え可能なレジスタ21を含む通信用IF16と、入力されたデータに基づいて、それに対応する周波数のクロックを生成するために必要なパラメータM,N,Knの値を出力する周波数変換テーブル22などから構成される。
【0034】
次に、図2により、本実施の形態において、オーバークロック機能を使用する場合の処理手順の一例を説明する。図2はオーバークロック処理のフロー図を示す。
【0035】
まず、周波数を上げたいクロックの周波数値(fclk)、例えばfclk=100MHzを決定する(S1’)。
【0036】
続いて、通信用IF16を介して周波数変換モードの選択および前記周波数値100をレジスタ21に書き込む(S4’)。すると、周波数変換テーブル22はレジスタ21から周波数値100を入力して、M=3、N=84、K=4を各分周回路17,19,12に出力し、これにより周波数100.2MHzのクロックが生成される。
【0037】
本実施の形態の場合、従来、ユーザが実行していた、前記図9に示したS2,S3におけるパラメータ算出作業が不要となるため、簡単にクロックの周波数を変換することが可能となる。
【0038】
次に、図3により、本実施の形態におけるレジスタおよび周波数変換テーブルの構成の一例を説明する。図3はレジスタおよび周波数変換テーブルの構成図を示す。
【0039】
周波数値記憶用のレジスタ21は、各8ビットの2バイトのアドレスnおよびアドレスn+1から構成され、アドレスnには周波数100MHzの桁および10MHzの桁を記憶し、アドレスn+1には周波数1MHzの桁および周波数変換モード選択などの制御データを記憶する。
【0040】
希望の周波数が100MHzならば、アドレスnには00010000を、アドレスn+1には0000XXXX(XXXXは制御データ)を書き込む。ただし、各桁へのデータの書き込みは10進数を2進数に変換してから書き込む。
【0041】
周波数変換テーブル22は、レジスタ21から2バイト分のデータを入力し、fvco=400MHzとしてM=3、N=84、K1=4、K2=4、K3=6、K4=12を出力する。
【0042】
もし、希望の周波数が133MHzならば、アドレスnには00010011を、アドレスn+1には0011XXXX(XXXXは制御データ)を書き込む。周波数変換テーブル22は、レジスタ21から2バイト分のデータを入力し、fvco=532MHzとしてM=3、N=112、K1=4、K2=4、K3=8、K4=16を出力する。このとき、クロックの周波数は133.6MHzとなる。
【0043】
周波数fclkの選択の刻み、つまり周波数変換テーブル22の入力の刻みを何MHz単位にするかは、ICの回路規模を考慮して決定する。また、分周値K2〜K4に関しては、SDRAM2、AGP3およびPCI4のクロックの仕様に応じて決めておく。図3の例では、SDRAM2のクロックをCPU1と等しく、AGP3およびPCI4のクロックはそれぞれ、できるだけ66.6MHzおよび33.3MHzに近くなるように決定してある。
【0044】
従って、本実施の形態によれば、入力値に対してそれと同等の周波数のクロックを生成するためのパラメータの値を出力する周波数変換テーブル22を有するため、ユーザはパラメータ算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することができる。
【0045】
(実施の形態2)
本実施の形態2のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1と異なる点は、レジスタおよび周波数変換テーブルの構成が異なることである。
【0046】
まず、図4により、本実施の形態のレジスタおよび周波数変換テーブルの構成の一例を説明する。図4はレジスタおよび周波数変換テーブルの構成図を示す。
【0047】
図4において、前記実施の形態1の図3と異なる点は、周波数変換テーブル22aに実周波数(fclk’)出力機能を備え、レジスタ21aに実周波数値を記憶するアドレスm,m+1を備えることである。また、実周波数値は、前記図1に示す演算回路23による演算処理により算出される。
【0048】
このレジスタ21aに記憶されたデータは、マザーボードを介して外部の表示装置24に読み出して表示可能である。たとえば、CPU1、AGP3を介して外部のモニタに表示する。これにより、ユーザは表示装置24を介してクロックの実際の動作周波数を簡単に確認できる。
【0049】
次に、図5により、オーバークロック機能を使用する場合の処理手順の一例を説明する。図5はオーバークロック処理のフロー図を示す。
【0050】
まず、周波数を上げたいクロックの周波数値(fclk)、例えばfclk=133MHzを決定する(S1’’)。
【0051】
次に、通信用IF16を介して周波数変換モードの選択および前記周波数値133をレジスタ21aに書き込む(S4’’)。すると、周波数変換テーブル22aはレジスタ21aから周波数値133を入力して、M=3、N=112、K1=4、・・・、K4=16を各分周回路17,19,12〜15に出力する。
【0052】
同時に、周波数変換テーブル22aは実周波数値fclk’=133.6MHzを前記レジスタ21aに書き込み、さらに通信用IF16およびマザーボードを介して外部の表示装置24にレジスタ21aに書き込まれた実周波数値133.6を表示する(S5’’)。
【0053】
たとえば、前記図4において、実周波数値記憶用のレジスタ21aは各8ビットの2バイトのアドレスmおよびアドレスm+1から構成され、アドレスmには実周波数値100MHzの桁および10MHzの桁を記憶し、アドレスm+1には実周波数値1MHzの桁および0.1MHzの桁を記憶する。
【0054】
実周波数値が133.6MHzならば、アドレスmには00010011を、アドレスm+1には00110110を書き込む。そして、表示装置24には各桁のデータを10進数に変換して、実周波数値fclk’=133.6MHzと表示する。
【0055】
従って、本実施の形態によれば、前記実施の形態1と同様の効果が得られるとともに、周波数変換において得られた周波数値を記憶するレジスタ21aを有するため、このレジスタ21aに記憶した周波数値をマザーボードの外部の表示装置24に読み出して、ユーザは設定によって得られたクロックの実際の周波数値を確認することができる。
【0056】
(実施の形態3)
本実施の形態3のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1および2と異なる点は、AGPバスやPCIバス用といった規格上周波数を固定にしておきたいクロックを生成するための周波数固定用のPLL(周波数:ffix)を設けたことである。
【0057】
図6により、本発明の実施の形態3のシステムボードの構成の一例を説明する。図6は本実施の形態のシステムボードのブロック図を示す。
【0058】
図6において、前記実施の形態1の図1と異なる点は、可変用のPLL11からの可変クロックfvcoは分周回路12,13に入力され、新たに設けられた固定用のPLL31からの固定クロックffixは分周回路14,15に入力される構成となっている。固定用のPLL31は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、固定されたVCOクロックffixを生成するVCO32を内蔵している。
【0059】
前記実施の形態1および2の構成では、CPU1やSDRAM2のクロックの周波数を上げようとしてfvcoを上げると、AGP3やPCI4のクロックの周波数を規格外へ上げてしまい、システムの誤動作の原因となる恐れがある。
【0060】
しかし、本実施の形態のように、新たな固定用のPLL31を設けたことにより、AGP3やPCI4のクロックの周波数を規格通りに固定することが可能となり、CPU1およびSDRAM2のみのオーバークロックを実現できる。
【0061】
従って、本実施の形態によれば、前記実施の形態1および2と同様の効果が得られるとともに、周波数を固定したいクロックを周波数固定用のPLL31から生成する構成としたため、オーバークロック時のAGP3やPCI4のクロックの周波数変化による誤動作を防止することができる。
【0062】
(実施の形態4)
本実施の形態4のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1〜3と異なる点は、入力する周波数が出力クロックの周波数ではなく、VCOの周波数としたことである。
【0063】
図7により、レジスタおよび周波数変換テーブルの構成の一例を説明する。図7はレジスタおよび周波数変換テーブルの構成図を示す。
【0064】
図7において、前記実施の形態2の図4と異なる点は、入力する周波数が出力クロックの周波数ではなく、VCOの周波数であり、レジスタ21bおよび周波数変換テーブル22bもPLL11内のVCO18の周波数設定用になっている。
【0065】
この場合、ユーザは出力クロックの周波数の組み合わせに応じてVCO18の周波数を決定し、そのVCO18の周波数に対して分周回路12〜15の分周値K1〜K4を決定する。オーバークロックの際は、VCO18の周波数の設定値を上げることにより、出力クロックの周波数も上げ、パーソナルコンピュータの動作状況に応じてVCO18の周波数および分周値K1〜K4の設定の組み合わせを変更する。
【0066】
たとえば、図7において、希望のVCO18の周波数が400MHzならば、レジスタ21bのアドレスnには01000000を、アドレスn+1には0000XXXX(XXXXは制御データ)を書き込む。周波数変換テーブル22bは、レジスタ21bから2バイト分のデータを入力し、M=3、N=84を出力する。このとき、VCO18の実周波数値fvco’は400.9MHzとなる。
【0067】
VCO18の実周波数値が400.9MHzならば、アドレスmには01000000を、アドレスm+1には00001001を書き込む。そして、表示装置24には各桁のデータを10進数に変換して、実周波数値fvco’=400.9MHzと表示する。
【0068】
従って、本実施の形態によれば、前記実施の形態1〜3と同様の効果が得られるとともに、入力する周波数が出力クロックの周波数ではなく、VCO18の周波数を設定するため、ユーザによる僅かな計算作業は必要となるが、周波数設定の自由度を向上させることができる。
【0069】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0070】
たとえば、本発明は、前記実施の形態のように、クロックジェネレータ用のICおよびこれを搭載したPCマザーボードに好適であり、さらにPLL回路を使用する製品全般に応用することができる。
【0071】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0072】
(1)希望クロックの周波数と基準クロックとに基づいて、第1PLL回路内の分周回路の分周比を出力し、希望クロックの周波数と第1PLL回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力するテーブルを有することで、入力値に対してそれと同等の周波数のクロックを生成するための分周比を出力することができるので、ユーザは分周比算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することが可能となる。
【0073】
(2)複数の分周回路のそれぞれの分周比に基づいて、演算処理により出力クロックの周波数値を算出した周波数値を記憶するレジスタを有することで、このレジスタに記憶された周波数値を出力することができるので、外部に接続された表示装置などで、ユーザは設定によって得られたクロックの実際の周波数値を確認することが可能となる。
【0074】
(3)周波数を固定して出力可能な第2PLL回路を有することで、この第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを固定して出力することができるので、オーバークロック時のAGPやPCIなどの表示系装置におけるクロックの周波数変化による誤動作を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のシステムボードを示すブロック図である。
【図2】本発明の実施の形態1において、オーバークロック処理を示すフロー図である。
【図3】本発明の実施の形態1において、レジスタおよび周波数変換テーブルを示す構成図である。
【図4】本発明の実施の形態2において、レジスタおよび周波数変換テーブルを示す構成図である。
【図5】本発明の実施の形態2において、オーバークロック処理を示すフロー図である。
【図6】本発明の実施の形態3のシステムボードを示すブロック図である。
【図7】本発明の実施の形態4において、レジスタおよび周波数変換テーブルを示す構成図である。
【図8】本発明の前提として検討したPCマザーボードを示すブロック図である。
【図9】本発明の前提として検討したPCマザーボードにおいて、オーバークロック処理を示すフロー図である。
【符号の説明】
1 CPU
2 SDRAM
3 AGP
4 PCI
5 ノースブリッジ
6 サウスブリッジ
7 クロックジェネレータ
11 PLL
12〜15 分周回路
16 通信用IF
17 分周回路
18 VCO
19 分周回路
21,21a,21b レジスタ
22,22a,22b 周波数変換テーブル
23 演算回路
24 表示装置
31 PLL
32 VCO
【発明の属する技術分野】
本発明は、パーソナルコンピュータ(PC)用のクロック発生ICに関し、特に定格以上のクロック周波数で動作させる機能、いわゆるオーバークロックと呼ばれる機能を有するクロック発生IC、およびそれを搭載したシステムボードに適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、クロック発生IC(クロックジェネレータ)に関しては、以下のような技術が考えられる。
【0003】
たとえば、PCマザーボード(システムボード)用クロックジェネレータにおいては、オーバークロックと呼ばれる機能が備えられているものがある。このオーバークロック機能とは、定格以上のクロック周波数でCPUやメモリを動作させることである。その一つの手段として、クロックジェネレータからCPUやメモリに供給するクロックの周波数を上げる方法がある。
【0004】
このようなオーバークロック機能を備えたPCマザーボードについて、本発明者が本発明の前提として検討した、PCマザーボードの構成、オーバークロック処理のフローを、図8および図9により説明する。それぞれ、図8はPCマザーボードのブロック図、図9はオーバークロック処理のフロー図を示す。
【0005】
図8に示すように、PCマザーボードは、主にCPU1、SDRAM2、AGP3およびPCI4と、これら相互の情報通信を制御するノースブリッジ5およびサウスブリッジ6と呼ばれるLSIなどから構成され、これら各機能に供給するクロックを生成するICがクロックジェネレータ7である。
【0006】
クロックジェネレータ7は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、それを式fvco=N/M×fosc(fosc=14.318MHz)に基づき、逓倍処理によりVCOクロック(周波数:fvco)を生成するPLL11と、VCOクロックを分周して生成したクロックをCPU1やSDRAM2などへ供給する分周値Kn(n=1,2,3,4)の複数個の分周回路12,13,14,15と、前記M,N,Knなどの制御データを記憶し、外部から書き換え可能なレジスタを含む通信用IF16から構成される。
【0007】
PLL11には、制御データMに基づいて、OSC入力の周波数foscを1/Mする分周回路17と、この分周回路17の出力を入力とするVCO18と、このVCO18の出力を入力として、制御データNに基づいて、VCO18からの入力の周波数を1/Nする分周回路19が設けられている。
【0008】
以上のように構成されるシステムにおいて、CPU1やSDRAM2の動作周波数を上げるためにオーバークロック機能を使用する場合、ユーザは所定の手順に従い、オーバークロックを行う。たとえば、図9に示すような処理がユーザにより行われる。
【0009】
図9に示すように、まず、周波数を上げたいクロック、たとえばCPU1のクロックの周波数値(fclk)を決定する(S1)。
【0010】
次に、式fclk=fvco/Kに基づき、周波数fclkを得るために必要なパラメータfvcoとKの値を算出する(S2)。たとえば、PLL11の安定動作範囲が300<fvco<600MHzで、fclk=100MHzのクロックを生成したいとすれば、fvco=400MHz、K=4と決定する。
【0011】
次に、式fvco=N/M×foscに基づき、周波数fvcoを得るために必要なパラメータMとNの値を算出する(S3)。上記の例の場合は、fvco=400MHzであるから、M=3とするとN=84でfvco=400.9MHzになる。
【0012】
次に、全てのパラメータM,N,Kの値が決定したので、通信用IF16を介して周波数変換モードの選択およびM,N,Kの値をレジスタに書き込む。すると、レジスタはM=3、N=84、K=4を各分周回路17,19,12に出力し、これにより周波数100.2MHzのクロックが生成される(S4)。
【0013】
上記の操作により、オーバークロック機能を使用する場合に、周波数100.2MHzのクロックを生成することができる。
【0014】
【発明が解決しようとする課題】
ところで、前記のようなクロックジェネレータについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【0015】
たとえば、前記図9に示すようなオーバークロック機能では、周波数100.2MHzのクロックを生成できるが、S2、S3においてユーザによるパラメータ算出作業が必要とされ、ユーザにとって使い勝手が悪いものとなっており、この点の改良が望まれている。
【0016】
すなわち、前記図8に示したPCマザーボードの構成では、出力クロックの周波数を上げるための周波数変換機能を備えているが、周波数変換時にユーザによる計算作業を必要とし、使い勝手が良くないものとなっている。
【0017】
また、この作業により設定された各クロックの周波数を確認するための機能を備えていないために、周波数変換後の各クロックの周波数を確認することができないという課題も考えられる。
【0018】
そこで、本発明の目的は、ユーザによるパラメータ算出の必要がなく、簡単に希望の周波数のクロックを生成することができ、また設定によって得られたクロックの実際の周波数値を外部に表示してユーザが確認することができるPC用クロック発生IC、およびそれを搭載したシステムボードを提供することにある。
【0019】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0020】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0021】
本発明は、基準クロックの周波数を分周回路により可変して出力可能な第1PLL回路を有するパーソナルコンピュータ用のクロック発生IC(クロックジェネレータ)に適用され、以下のような特徴を有するものである。
【0022】
(1)希望クロックの周波数と基準クロックとに基づいて、第1PLL回路内の分周回路の分周比を出力する第1テーブルを有するものである。
【0023】
(2)前記(1)において、第1PLL回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、希望クロックの周波数と第1PLL回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力する第2テーブルとを有するものである。
【0024】
(3)前記(2)において、複数の分周回路は、CPUを動作する第1クロックを出力する第1分周回路と、メモリを動作する第2クロックを出力する第2分周回路とを含むものである。
【0025】
(4)前記(3)において、複数の分周回路は、表示系装置を動作する第3クロックを出力する第3分周回路を含み、第3クロックは、第1クロックおよび第2クロックとは異なる周波数に設定可能とするものである。
【0026】
(5)前記(2)において、複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、演算回路により算出した周波数値を記憶するレジスタとを有し、レジスタに記憶された周波数値を出力して表示可能とするものである。
【0027】
(6)前記(4)において、周波数を固定して出力可能な第2PLL回路を有し、第3分周回路は、第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを出力するものである。
【0028】
また、本発明は、前記のクロック発生ICと、CPUと、メモリと、さらには表示系装置などを搭載したシステムボードに適用され、クロック発生ICは前記(1)〜(6)のような特徴を有するものである。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0030】
(実施の形態1)
まず、図1により、本発明の実施の形態1のシステムボードの構成の一例を説明する。図1は本実施の形態のシステムボードのブロック図を示す。
【0031】
本実施の形態のシステムボードは、たとえばPCマザーボードとされ、前述した図8のクロックジェネレータと異なる点は、通信用IFに含まれるレジスタと各分周回路との間に周波数変換テーブル(第1および第2テーブル)を備えたことである。この周波数変換テーブルは、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータ(分周比)M,N,Kの値を出力する機能を有する。
【0032】
すなわち、本実施の形態のPCマザーボードは、CPU1、SDRAM2、AGP(PCマザーボード上に実装されたグラフィックプロセッサ、またはAGPスロットおよびAGPスロットに装着されたグラフィックカード)3、PCI(PCIスロットおよびPCIスロットに装着されたSCSIなどの拡張カード)4、ノースブリッジ5、サウスブリッジ6などの各LSIと、これら各機能に供給するクロックを生成するクロックジェネレータ7のICなどが搭載されて構成される。
【0033】
クロックジェネレータ7は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、逓倍処理によりVCOクロック(周波数:fvco)を生成する、分周回路(1/M)17、VCO18、分周回路(1/N)19からなるPLL11と、VCOクロックを分周して生成したクロックをCPU1やSDRAM2などへ供給する分周値kn(n=1,2,3,4)の複数個(図1では4個)の分周回路12,13,14,15と、パラメータ生成用のデータを記憶し、外部から書き換え可能なレジスタ21を含む通信用IF16と、入力されたデータに基づいて、それに対応する周波数のクロックを生成するために必要なパラメータM,N,Knの値を出力する周波数変換テーブル22などから構成される。
【0034】
次に、図2により、本実施の形態において、オーバークロック機能を使用する場合の処理手順の一例を説明する。図2はオーバークロック処理のフロー図を示す。
【0035】
まず、周波数を上げたいクロックの周波数値(fclk)、例えばfclk=100MHzを決定する(S1’)。
【0036】
続いて、通信用IF16を介して周波数変換モードの選択および前記周波数値100をレジスタ21に書き込む(S4’)。すると、周波数変換テーブル22はレジスタ21から周波数値100を入力して、M=3、N=84、K=4を各分周回路17,19,12に出力し、これにより周波数100.2MHzのクロックが生成される。
【0037】
本実施の形態の場合、従来、ユーザが実行していた、前記図9に示したS2,S3におけるパラメータ算出作業が不要となるため、簡単にクロックの周波数を変換することが可能となる。
【0038】
次に、図3により、本実施の形態におけるレジスタおよび周波数変換テーブルの構成の一例を説明する。図3はレジスタおよび周波数変換テーブルの構成図を示す。
【0039】
周波数値記憶用のレジスタ21は、各8ビットの2バイトのアドレスnおよびアドレスn+1から構成され、アドレスnには周波数100MHzの桁および10MHzの桁を記憶し、アドレスn+1には周波数1MHzの桁および周波数変換モード選択などの制御データを記憶する。
【0040】
希望の周波数が100MHzならば、アドレスnには00010000を、アドレスn+1には0000XXXX(XXXXは制御データ)を書き込む。ただし、各桁へのデータの書き込みは10進数を2進数に変換してから書き込む。
【0041】
周波数変換テーブル22は、レジスタ21から2バイト分のデータを入力し、fvco=400MHzとしてM=3、N=84、K1=4、K2=4、K3=6、K4=12を出力する。
【0042】
もし、希望の周波数が133MHzならば、アドレスnには00010011を、アドレスn+1には0011XXXX(XXXXは制御データ)を書き込む。周波数変換テーブル22は、レジスタ21から2バイト分のデータを入力し、fvco=532MHzとしてM=3、N=112、K1=4、K2=4、K3=8、K4=16を出力する。このとき、クロックの周波数は133.6MHzとなる。
【0043】
周波数fclkの選択の刻み、つまり周波数変換テーブル22の入力の刻みを何MHz単位にするかは、ICの回路規模を考慮して決定する。また、分周値K2〜K4に関しては、SDRAM2、AGP3およびPCI4のクロックの仕様に応じて決めておく。図3の例では、SDRAM2のクロックをCPU1と等しく、AGP3およびPCI4のクロックはそれぞれ、できるだけ66.6MHzおよび33.3MHzに近くなるように決定してある。
【0044】
従って、本実施の形態によれば、入力値に対してそれと同等の周波数のクロックを生成するためのパラメータの値を出力する周波数変換テーブル22を有するため、ユーザはパラメータ算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することができる。
【0045】
(実施の形態2)
本実施の形態2のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1と異なる点は、レジスタおよび周波数変換テーブルの構成が異なることである。
【0046】
まず、図4により、本実施の形態のレジスタおよび周波数変換テーブルの構成の一例を説明する。図4はレジスタおよび周波数変換テーブルの構成図を示す。
【0047】
図4において、前記実施の形態1の図3と異なる点は、周波数変換テーブル22aに実周波数(fclk’)出力機能を備え、レジスタ21aに実周波数値を記憶するアドレスm,m+1を備えることである。また、実周波数値は、前記図1に示す演算回路23による演算処理により算出される。
【0048】
このレジスタ21aに記憶されたデータは、マザーボードを介して外部の表示装置24に読み出して表示可能である。たとえば、CPU1、AGP3を介して外部のモニタに表示する。これにより、ユーザは表示装置24を介してクロックの実際の動作周波数を簡単に確認できる。
【0049】
次に、図5により、オーバークロック機能を使用する場合の処理手順の一例を説明する。図5はオーバークロック処理のフロー図を示す。
【0050】
まず、周波数を上げたいクロックの周波数値(fclk)、例えばfclk=133MHzを決定する(S1’’)。
【0051】
次に、通信用IF16を介して周波数変換モードの選択および前記周波数値133をレジスタ21aに書き込む(S4’’)。すると、周波数変換テーブル22aはレジスタ21aから周波数値133を入力して、M=3、N=112、K1=4、・・・、K4=16を各分周回路17,19,12〜15に出力する。
【0052】
同時に、周波数変換テーブル22aは実周波数値fclk’=133.6MHzを前記レジスタ21aに書き込み、さらに通信用IF16およびマザーボードを介して外部の表示装置24にレジスタ21aに書き込まれた実周波数値133.6を表示する(S5’’)。
【0053】
たとえば、前記図4において、実周波数値記憶用のレジスタ21aは各8ビットの2バイトのアドレスmおよびアドレスm+1から構成され、アドレスmには実周波数値100MHzの桁および10MHzの桁を記憶し、アドレスm+1には実周波数値1MHzの桁および0.1MHzの桁を記憶する。
【0054】
実周波数値が133.6MHzならば、アドレスmには00010011を、アドレスm+1には00110110を書き込む。そして、表示装置24には各桁のデータを10進数に変換して、実周波数値fclk’=133.6MHzと表示する。
【0055】
従って、本実施の形態によれば、前記実施の形態1と同様の効果が得られるとともに、周波数変換において得られた周波数値を記憶するレジスタ21aを有するため、このレジスタ21aに記憶した周波数値をマザーボードの外部の表示装置24に読み出して、ユーザは設定によって得られたクロックの実際の周波数値を確認することができる。
【0056】
(実施の形態3)
本実施の形態3のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1および2と異なる点は、AGPバスやPCIバス用といった規格上周波数を固定にしておきたいクロックを生成するための周波数固定用のPLL(周波数:ffix)を設けたことである。
【0057】
図6により、本発明の実施の形態3のシステムボードの構成の一例を説明する。図6は本実施の形態のシステムボードのブロック図を示す。
【0058】
図6において、前記実施の形態1の図1と異なる点は、可変用のPLL11からの可変クロックfvcoは分周回路12,13に入力され、新たに設けられた固定用のPLL31からの固定クロックffixは分周回路14,15に入力される構成となっている。固定用のPLL31は、外付けの水晶発振子(OSC)の出力(周波数:fosc)を入力し、固定されたVCOクロックffixを生成するVCO32を内蔵している。
【0059】
前記実施の形態1および2の構成では、CPU1やSDRAM2のクロックの周波数を上げようとしてfvcoを上げると、AGP3やPCI4のクロックの周波数を規格外へ上げてしまい、システムの誤動作の原因となる恐れがある。
【0060】
しかし、本実施の形態のように、新たな固定用のPLL31を設けたことにより、AGP3やPCI4のクロックの周波数を規格通りに固定することが可能となり、CPU1およびSDRAM2のみのオーバークロックを実現できる。
【0061】
従って、本実施の形態によれば、前記実施の形態1および2と同様の効果が得られるとともに、周波数を固定したいクロックを周波数固定用のPLL31から生成する構成としたため、オーバークロック時のAGP3やPCI4のクロックの周波数変化による誤動作を防止することができる。
【0062】
(実施の形態4)
本実施の形態4のシステムボードは、前記実施の形態1と同様のPCマザーボードとされ、前記実施の形態1〜3と異なる点は、入力する周波数が出力クロックの周波数ではなく、VCOの周波数としたことである。
【0063】
図7により、レジスタおよび周波数変換テーブルの構成の一例を説明する。図7はレジスタおよび周波数変換テーブルの構成図を示す。
【0064】
図7において、前記実施の形態2の図4と異なる点は、入力する周波数が出力クロックの周波数ではなく、VCOの周波数であり、レジスタ21bおよび周波数変換テーブル22bもPLL11内のVCO18の周波数設定用になっている。
【0065】
この場合、ユーザは出力クロックの周波数の組み合わせに応じてVCO18の周波数を決定し、そのVCO18の周波数に対して分周回路12〜15の分周値K1〜K4を決定する。オーバークロックの際は、VCO18の周波数の設定値を上げることにより、出力クロックの周波数も上げ、パーソナルコンピュータの動作状況に応じてVCO18の周波数および分周値K1〜K4の設定の組み合わせを変更する。
【0066】
たとえば、図7において、希望のVCO18の周波数が400MHzならば、レジスタ21bのアドレスnには01000000を、アドレスn+1には0000XXXX(XXXXは制御データ)を書き込む。周波数変換テーブル22bは、レジスタ21bから2バイト分のデータを入力し、M=3、N=84を出力する。このとき、VCO18の実周波数値fvco’は400.9MHzとなる。
【0067】
VCO18の実周波数値が400.9MHzならば、アドレスmには01000000を、アドレスm+1には00001001を書き込む。そして、表示装置24には各桁のデータを10進数に変換して、実周波数値fvco’=400.9MHzと表示する。
【0068】
従って、本実施の形態によれば、前記実施の形態1〜3と同様の効果が得られるとともに、入力する周波数が出力クロックの周波数ではなく、VCO18の周波数を設定するため、ユーザによる僅かな計算作業は必要となるが、周波数設定の自由度を向上させることができる。
【0069】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0070】
たとえば、本発明は、前記実施の形態のように、クロックジェネレータ用のICおよびこれを搭載したPCマザーボードに好適であり、さらにPLL回路を使用する製品全般に応用することができる。
【0071】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0072】
(1)希望クロックの周波数と基準クロックとに基づいて、第1PLL回路内の分周回路の分周比を出力し、希望クロックの周波数と第1PLL回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力するテーブルを有することで、入力値に対してそれと同等の周波数のクロックを生成するための分周比を出力することができるので、ユーザは分周比算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することが可能となる。
【0073】
(2)複数の分周回路のそれぞれの分周比に基づいて、演算処理により出力クロックの周波数値を算出した周波数値を記憶するレジスタを有することで、このレジスタに記憶された周波数値を出力することができるので、外部に接続された表示装置などで、ユーザは設定によって得られたクロックの実際の周波数値を確認することが可能となる。
【0074】
(3)周波数を固定して出力可能な第2PLL回路を有することで、この第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを固定して出力することができるので、オーバークロック時のAGPやPCIなどの表示系装置におけるクロックの周波数変化による誤動作を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のシステムボードを示すブロック図である。
【図2】本発明の実施の形態1において、オーバークロック処理を示すフロー図である。
【図3】本発明の実施の形態1において、レジスタおよび周波数変換テーブルを示す構成図である。
【図4】本発明の実施の形態2において、レジスタおよび周波数変換テーブルを示す構成図である。
【図5】本発明の実施の形態2において、オーバークロック処理を示すフロー図である。
【図6】本発明の実施の形態3のシステムボードを示すブロック図である。
【図7】本発明の実施の形態4において、レジスタおよび周波数変換テーブルを示す構成図である。
【図8】本発明の前提として検討したPCマザーボードを示すブロック図である。
【図9】本発明の前提として検討したPCマザーボードにおいて、オーバークロック処理を示すフロー図である。
【符号の説明】
1 CPU
2 SDRAM
3 AGP
4 PCI
5 ノースブリッジ
6 サウスブリッジ
7 クロックジェネレータ
11 PLL
12〜15 分周回路
16 通信用IF
17 分周回路
18 VCO
19 分周回路
21,21a,21b レジスタ
22,22a,22b 周波数変換テーブル
23 演算回路
24 表示装置
31 PLL
32 VCO
Claims (14)
- 基準クロックの周波数を分周回路により可変して出力可能な第1PLL回路を有するパーソナルコンピュータ用のクロック発生ICであって、
希望クロックの周波数と前記基準クロックとに基づいて、前記第1PLL回路内の前記分周回路の分周比を出力する第1テーブルを有することを特徴とするクロック発生IC。 - 請求項1記載のクロック発生ICにおいて、
前記第1PLL回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、
前記希望クロックの周波数と前記第1PLL回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第2テーブルとを有することを特徴とするクロック発生IC。 - 請求項2記載のクロック発生ICにおいて、
前記複数の分周回路は、CPUを動作する第1クロックを出力する第1分周回路と、メモリを動作する第2クロックを出力する第2分周回路とを含むことを特徴とするクロック発生IC。 - 請求項3記載のクロック発生ICにおいて、
前記複数の分周回路は、表示系装置を動作する第3クロックを出力する第3分周回路を含み、
前記第3クロックは、前記第1クロックおよび前記第2クロックとは異なる周波数に設定可能とすることを特徴とするクロック発生IC。 - 請求項2記載のクロック発生ICにおいて、
前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、
前記演算回路により算出した周波数値を記憶するレジスタとを有し、
前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするクロック発生IC。 - 請求項4記載のクロック発生ICにおいて、
周波数を固定して出力可能な第2PLL回路を有し、
前記第3分周回路は、前記第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするクロック発生IC。 - 基準クロックの周波数を分周回路により可変して出力可能な第1PLL回路と、希望クロックの周波数と前記基準クロックとに基づいて、前記第1PLL回路内の前記分周回路の分周比を出力する第1テーブルと、前記第1PLL回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、前記希望クロックの周波数と前記第1PLL回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第2テーブルとを有するパーソナルコンピュータ用のクロック発生ICと、
前記複数の分周回路のうちの第1分周回路から出力された第1クロックにより動作するCPUと、
前記複数の分周回路のうちの第2分周回路から出力された第2クロックにより動作するメモリとを搭載したことを特徴とするシステムボード。 - 請求項7記載のシステムボードにおいて、
前記複数の分周回路のうちの第3分周回路から出力された第3クロックにより動作する表示系装置を搭載したことを特徴とするシステムボード。 - 請求項7記載のシステムボードにおいて、
前記クロック発生ICは、前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、前記演算回路により算出した周波数値を記憶するレジスタとを有し、
前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするシステムボード。 - 請求項8記載のシステムボードにおいて、
前記クロック発生ICは、周波数を固定して出力可能な第2PLL回路を有し、
前記第3分周回路は、前記第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするシステムボード。 - CPU及びメモリが搭載されるシステムボードであって、
基準クロックの周波数を分周回路により可変して出力可能な第1PLL回路と、希望クロックの周波数と前記基準クロックとに基づいて、前記第1PLL回路内の前記分周回路の分周比を出力する第1テーブルと、前記第1PLL回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、前記希望クロックの周波数と前記第1PLL回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第2テーブルとを有するパーソナルコンピュータ用のクロック発生ICを具備し、
搭載されるべき前記CPUは、前記複数の分周回路のうちの第1分周回路から出力された第1クロックにより動作し、
搭載されるべき前記メモリは、前記複数の分周回路のうちの第2分周回路から出力された第2クロックにより動作することを特徴とするシステムボード。 - 請求項11記載のシステムボードにおいて、
前記複数の分周回路のうちの第3分周回路から出力された第3クロックにより動作する表示系装置を搭載したことを特徴とするシステムボード。 - 請求項11記載のシステムボードにおいて、
前記クロック発生ICは、前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、前記演算回路により算出した周波数値を記憶するレジスタとを有し、
前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするシステムボード。 - 請求項12記載のシステムボードにおいて、
前記クロック発生ICは、周波数を固定して出力可能な第2PLL回路を有し、
前記第3分周回路は、前記第2PLL回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするシステムボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345294A JP2004180078A (ja) | 2002-11-28 | 2002-11-28 | クロック発生ic、およびシステムボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345294A JP2004180078A (ja) | 2002-11-28 | 2002-11-28 | クロック発生ic、およびシステムボード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004180078A true JP2004180078A (ja) | 2004-06-24 |
Family
ID=32706503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345294A Pending JP2004180078A (ja) | 2002-11-28 | 2002-11-28 | クロック発生ic、およびシステムボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004180078A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133527A (ja) * | 2005-11-09 | 2007-05-31 | Fujifilm Corp | クロック信号生成回路、半導体集積回路及び分周率制御方法 |
JP2010175105A (ja) * | 2009-01-28 | 2010-08-12 | Mitsubishi Electric Corp | 設備操作表示装置 |
JP2011151532A (ja) * | 2010-01-20 | 2011-08-04 | Nippon Dempa Kogyo Co Ltd | 周波数ジェネレータ |
JP2012141730A (ja) * | 2010-12-28 | 2012-07-26 | Brother Ind Ltd | 動作クロック生成装置及び処理装置 |
JP2013046392A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | 集積回路 |
-
2002
- 2002-11-28 JP JP2002345294A patent/JP2004180078A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133527A (ja) * | 2005-11-09 | 2007-05-31 | Fujifilm Corp | クロック信号生成回路、半導体集積回路及び分周率制御方法 |
JP2010175105A (ja) * | 2009-01-28 | 2010-08-12 | Mitsubishi Electric Corp | 設備操作表示装置 |
JP2011151532A (ja) * | 2010-01-20 | 2011-08-04 | Nippon Dempa Kogyo Co Ltd | 周波数ジェネレータ |
JP2012141730A (ja) * | 2010-12-28 | 2012-07-26 | Brother Ind Ltd | 動作クロック生成装置及び処理装置 |
JP2013046392A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | 集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205800B2 (en) | Clock frequency divider circuit | |
US6356123B1 (en) | Non-integer frequency divider | |
KR102434815B1 (ko) | 주파수 조절기 및 그 주파수 조절 방법, 및 전자 디바이스 | |
JP2002366447A5 (ja) | ||
JPH02307112A (ja) | クロツク信号生成器 | |
JP2004180078A (ja) | クロック発生ic、およびシステムボード | |
JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
US7480688B2 (en) | Phase persistent agile signal source method, apparatus, and computer program product | |
JP2007251371A (ja) | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 | |
JP2004056717A (ja) | 半導体装置、システムボードおよび多相クロック発生回路 | |
JP3970474B2 (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
JPH04140812A (ja) | 情報処理システム | |
CN113325918B (zh) | 时钟管理电路、芯片及电子设备 | |
JP2007188213A (ja) | 半導体集積回路装置 | |
CN111642138B (zh) | 锁频环、电子设备和频率生成方法 | |
CN114442735A (zh) | 时钟频率控制方法、装置、设备及存储介质 | |
JPH10340183A (ja) | 乱数発生回路 | |
JP2002245025A (ja) | データ駆動型情報処理装置 | |
JP2002135116A (ja) | Pll回路と分周方法 | |
CN111030686B (zh) | 一种低相位噪声中频振荡信号产生电路及方法 | |
JP2004153536A (ja) | トランシーバモジュール | |
JP4691791B2 (ja) | データ処理システム | |
JP2003264431A (ja) | 信号発生装置 | |
JP4882976B2 (ja) | クロック生成回路 | |
CN118282388A (zh) | 一种时钟动态分频电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |