JP5696696B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5696696B2
JP5696696B2 JP2012173023A JP2012173023A JP5696696B2 JP 5696696 B2 JP5696696 B2 JP 5696696B2 JP 2012173023 A JP2012173023 A JP 2012173023A JP 2012173023 A JP2012173023 A JP 2012173023A JP 5696696 B2 JP5696696 B2 JP 5696696B2
Authority
JP
Japan
Prior art keywords
bus bar
electrode bus
negative electrode
metal plate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012173023A
Other languages
English (en)
Other versions
JP2014033096A (ja
Inventor
槙介 西
槙介 西
森　昌吾
昌吾 森
音部　優里
優里 音部
直毅 加藤
直毅 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012173023A priority Critical patent/JP5696696B2/ja
Priority to US13/954,464 priority patent/US8836103B2/en
Priority to CN201310328644.9A priority patent/CN103579138A/zh
Priority to DE102013215124.1A priority patent/DE102013215124B4/de
Priority to KR1020130091972A priority patent/KR101468325B1/ko
Publication of JP2014033096A publication Critical patent/JP2014033096A/ja
Application granted granted Critical
Publication of JP5696696B2 publication Critical patent/JP5696696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、絶縁層の一面に設けられた配線層に半導体素子を設けた半導体装置に関する。
例えば、電力変換装置などの半導体装置としては、特許文献１に記載の半導体装置が挙げられる。
特許文献１に記載の半導体装置は、放熱ブロックの上面に半導体素子（ＩＧＢＴ）のコレクタ電極と、ダイオードの裏面電極とが半田によって接合されている。放熱ブロックは、半導体素子及びダイオードの発する熱の放熱手段と、半導体素子とダイオードを接続する配線との双方を兼ねている。半導体素子のエミッタ電極とダイオードの表面電極は、リードによって接合されている。
特開２００６−２０２８８５号公報
ところで、半導体装置に電流を流すと、放熱ブロック及びリードに電流が流れて、発熱する。放熱ブロックは、放熱手段を兼ねているため、発熱しても放熱されやすいが、リードは放熱ブロックに比べて放熱性能が劣り、放熱ブロックとリードとの間で冷却効率に差が生じてしまう。
本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的は、バスバー間の冷却効率の差を小さくすることができる半導体装置を提供することにある。
上記課題を解決するため、請求項１に記載の発明は、絶縁層と、前記絶縁層の一面に設けられた配線層と、前記配線層の一面に設けられた半導体素子と、前記絶縁層の他面に熱的に接合された冷却器と、前記半導体素子又は前記配線層に対し接合面を介して接合される第１のバスバーと、前記半導体素子又は前記配線層に対し接合面を介して接合される第２のバスバーと、を備え、前記第１のバスバー及び前記第２のバスバーにおける前記半導体素子又は前記配線層に対し接合されない部位の表面積を非接合面とすると、前記接合面の面積に対する前記非接合面の割合が、前記第１のバスバーに比べて前記第２のバスバーの方が大きい半導体装置であって、前記第２のバスバーの抵抗値を前記第１のバスバーの抵抗値に比べて小さくしたことを要旨とする。
これによれば、半導体装置に電流が流れるときに、抵抗値の大小の関係から、第１のバスバーの発熱量（ジュール熱）に比べて第２のバスバーの発熱量（ジュール熱）のほうが少なくなる。ここで、第２のバスバーは、第１のバスバーに比べて接合面の面積に対する非接合面の面積の割合が大きいため、第２のバスバーは、半導体素子又は配線層を介した冷却器による冷却効率が、第１のバスバーに比べて低い。よって、冷却器による冷却効率が低い第２のバスバーの発熱量を少なくすることで、第１のバスバーと第２のバスバー間の冷却効率の差を小さくすることができる。
また、前記第２のバスバーは、前記第１のバスバーに比べて、電流が流れる方向に直交する方向での電流通路断面積が大きくてもよい。
これによれば、電流通路断面積を大きくすることで第２のバスバーの抵抗値を第１のバスバーに比べて小さくすることができる。
また、前記第２のバスバーは、前記第１のバスバーに比べて導電性の高い材料からなっていてもよい。
これによれば、第２のバスバーを第１のバスバーに比べて導電性の高い材料で形成することで、第２のバスバーの抵抗値を第１のバスバーの比べて小さくすることができる。
また、前記絶縁層、前記配線層、前記半導体素子、前記第１のバスバー及び前記第２のバスバーは、前記冷却器に対して樹脂モールドされていてもよい。
これによれば、半導体装置に電流が流れ、配線層が発熱して熱膨張しようとすると、樹脂によって配線層の熱膨張を抑えることができる。このため、配線層の変形に伴い、配線層が絶縁層から剥離することが抑制される。
また。前記第２のバスバーには、フィンが形成されていてもよい。
これによれば、第２のバスバーの放熱面積が増えることで、第２のバスバーに対する冷却効率を向上させて、第１のバスバーと第２のバスバー間での冷却効率の差を更に小さくすることができる。
本発明によれば、バスバー間の冷却効率の差を小さくすることができる。
実施形態における三相インバータ装置の分解斜視図。 実施形態における三相インバータ装置の平面図。 実施形態における三相インバータ装置を示す図２の３−３線断面図。 実施形態における三相インバータ装置を示す図２の４−４線断面図。 （ａ）は実施形態における負極用バスバーの裏面を示す平面図、（ｂ）は正極用バスバーの裏面を示す平面図。 実施形態における三相インバータ装置の電気的構成を示す回路図。 別例の三相インバータ装置を示す断面図。
以下、本発明の半導体装置を三相インバータ装置に具体化した一実施形態を図１〜図６にしたがって説明する。
図１に示すように、半導体装置としての三相インバータ装置１０は、回路基板２０の一面に６個の半導体素子４１〜４６が接合されるとともに、回路基板２０の他面に冷却器１１が熱的に接合されている。
図１及び図２に示すように、回路基板２０は、絶縁層としての矩形板状のセラミック基板２１と、セラミック基板２１の表面（一面）に接合された第１の金属板２２、第２の金属板２３、第３の金属板２４及び第４の金属板２５とを有している。各金属板２２〜２５は、それぞれ、アルミニウムなどの導電材料から形成されている。各金属板２２〜２５は、それぞれ、配線層として機能する。
第１の金属板２２、第２の金属板２３及び第３の金属板２４は、セラミック基板２１の長手方向に並んで設けられている。また、第４の金属板２５は、第１の金属板２２、第２の金属板２３及び第３の金属板２４のそれぞれと、セラミック基板２１の短手方向に並んで設けられている。
第１の金属板２２、第２の金属板２３及び第３の金属板２４の表面（一面）には、それぞれ、半導体素子４２，４４，４６が１個ずつ接合されている。第４の金属板２５の表面（一面）には、３個の半導体素子４１，４３，４５が接合されている。
図６に示すように、各半導体素子４１〜４６は、それぞれ、１個のスイッチング素子Ｑ１〜Ｑ６と１個のダイオードＤが一つのデバイスとして組み込まれて構成されている。各スイッチング素子Ｑ１〜Ｑ６としては、例えば絶縁ゲートバイポーラ型トランジスタ（insulated gate bipolar transistor：ＩＧＢＴ）やパワーＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）等のパワー半導体素子が用いられる。各半導体素子４１〜４６の表面には、それぞれ、各スイッチング素子Ｑ１〜Ｑ６のゲート電極及びエミッタ電極が設けられている。各半導体素子４１〜４６の裏面には、それぞれ、各スイッチング素子Ｑ１〜Ｑ６のコレクタ電極が設けられている。また、各半導体素子４１〜４６の表面には、それぞれ、ダイオードＤのアノードが設けられるとともに、裏面には、それぞれ、ダイオードＤのカソードが設けられている。
図１及び図２に示すように、金属板２２〜２４には、それぞれ、板状の接続部材２６〜２８が接合されている。接続部材２６の長手方向一端の裏面は、第１の金属板２２の表面に接合されるとともに、長手方向他端の裏面は、半導体素子４１の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。接続部材２７の長手方向一端の裏面は、第２の金属板２３の表面に接合されるとともに、長手方向他端の裏面は、半導体素子４３の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。接続部材２８の長手方向一端の裏面は、第３の金属板２４の表面に接合されるとともに、長手方向他端の裏面は、半導体素子４５の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。また、半導体素子４２の裏面に設けられたコレクタ電極とカソードは、第１の金属板２２に電気的に接合されている。半導体素子４４の裏面に設けられたコレクタ電極とカソードは、第２の金属板２３に電気的に接合されている。半導体素子４６の裏面に設けられたコレクタ電極とカソードは、第３の金属板２４に電気的に接合されている。半導体素子４１，４３，４５それぞれの裏面に設けられたコレクタ電極とカソードは、第４の金属板２５に電気的に接合されている。
図２に示すように、半導体素子４２，４４，４６の表面には、電源の負極に電気的に接続される負極用バスバー２９が接合されている。負極用バスバー２９は、平面視矩形状をなす板状の本体部３０と、本体部３０の長手方向に沿って本体部３０の短手方向に向けて３箇所から突出する平面視矩形状をなす板状の接続部３１〜３３とを有している。接続部３１〜３３は全て同一寸法となっている。接続部３１の先端の裏面は、半導体素子４２の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。接続部３２の先端の裏面は、半導体素子４４の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。接続部３３の先端の裏面は、半導体素子４６の表面に設けられたゲート電極、エミッタ電極及びアノードに電気的に接合されている。負極用バスバー２９によって、半導体素子４２，４４，４６と電源の負極とは電気的に接続されている。
スイッチング素子Ｑ１，Ｑ３，Ｑ５のコレクタ電極はそれぞれ、第４の金属板２５及び正極用バスバー３４を介して電源の正極に接続されている。スイッチング素子Ｑ２，Ｑ４，Ｑ６のエミッタ電極はそれぞれ、負極用バスバー２９を介して電源の負極に接続されている。
図３に示すように、第４の金属板２５には、電源の正極に接続される平面視矩形状をなす板状の正極用バスバー３４が接合されている。正極用バスバー３４の長手方向一端の裏面は、第４の金属板２５の表面に接合されている。正極用バスバー３４によって、第４の金属板２５と電源の正極とは電気的に接続されている。負極用バスバー２９と正極用バスバー３４は、同一の導電性材料（例えば、銅）から形成されている。
図３及び図４に示すように、負極用バスバー２９の本体部３０と、正極用バスバー３４とは、その厚み方向に対向している。また、負極用バスバー２９の各接続部３１〜３３のそれぞれ及び本体部３０と、各接続部材２６〜２８のそれぞれとは、その厚み方向に対向している。
セラミック基板２１の裏面には、アルミニウムなどの金属板からなる応力緩和部材３５が設けられている。応力緩和部材３５には、厚み方向に貫通する貫通孔３５ａが形成されている。
セラミック基板２１の裏面（他面）には、応力緩和部材３５を介して、冷却器１１が熱的に接合されている。冷却器１１の内部には、直線状に延びる複数の冷媒通路１１ａが区画されている。冷却器１１には、図示しない冷媒流入部及び冷媒流出部が形成されており、冷媒流入部から流入した冷媒が、冷媒通路１１ａを流通して冷媒流出部から流出するように構成されている。
正極用バスバー３４は、第４の金属板２５、セラミック基板２１及び応力緩和部材３５を介して冷却器１１に熱的に接合されている。また、負極用バスバー２９は、半導体素子４２，４４，４６、第１の金属板２２、第２の金属板２３、第３の金属板２４、セラミック基板２１及び応力緩和部材３５を介して冷却器１１に熱的に接合されている。そして、冷却器１１の冷媒通路１１ａを冷媒が流通することで、正極用バスバー３４及び負極用バスバー２９は、冷却される。
図５（ａ）及び（ｂ）に示すように、負極用バスバー２９の裏面は、半導体素子４２，４４，４６の表面と接合されており、半導体素子４２，４４，４６の表面と接合される接合面２９ａを斜線で示している（図２にも同様に示すものとする）。また、正極用バスバー３４の裏面は、第４の金属板２５の表面に接合されており、第４の金属板２５に接合される接合面３４ａを斜線で示している。一方、負極用バスバー２９及び正極用バスバー３４において、接合面２９ａ，３４ａ以外の部位の表面積を非接合面とする。
正極用バスバー３４と負極用バスバー２９を比較すると、幅Ｔ２は同一の幅となっている。また、長さＴ１は、正極用バスバー３４よりも、負極用バスバー２９の本体部３０の方が長い。同様に、長さＴ１は、正極用バスバー３４よりも、負極用バスバー２９のそれぞれの接続部３１〜３３のほうが長い。図３に示すように、正極用バスバー３４と負極用バスバー２９を比較すると、厚さＴ３は、負極用バスバー２９の方が厚い。
図５（ａ）及び（ｂ）に示すように、正極用バスバー３４と負極用バスバー２９を比較すると、接合面２９ａ，３４ａの長さＴ４は、負極用バスバー２９のほうが長い。正極用バスバー３４と負極用バスバー２９の幅Ｔ２は、同一であるため、接合面２９ａ，３４ａの面積は、負極用バスバー２９の方が大きい。また、非接合面の面積も負極用バスバー２９の方が大きい。
そして、負極用バスバー２９と正極用バスバー３４を比較すると、接合面２９ａ，３４ａの面積に対する非接合面の面積の割合は、負極用バスバー２９の方が大きい。したがって、本実施形態では、正極用バスバー３４が第１のバスバーとなり、負極用バスバー２９が第２のバスバーとなる。
図３及び図４に示すように、負極用バスバー２９の本体部３０及び接続部３１〜３３は、電流が流れる方向に直交する方向での電流通路断面積が、正極用バスバー３４の電流通路断面積よりも大きくなっている。
三相インバータ装置１０は、冷却器１１上に設けられた部材が、絶縁性の樹脂１２によって冷却器１１に対して樹脂モールドされている。具体的にいえば、樹脂１２は、冷却器１１の表面に形成されており、樹脂１２は、各半導体素子４１〜４６、各金属板２２〜２５、セラミック基板２１、応力緩和部材３５、接続部材２６〜２８、負極用バスバー２９及び正極用バスバー３４を覆っている。正極用バスバー３４の一部及び負極用バスバー２９の本体部３０の一部は、樹脂１２から突出しており、この部分に対して外部電極などを介して電源が電気的に接続される。
本実施形態の三相インバータ装置１０の電気的構成について説明する。
図６に示すように、半導体素子４１，４３，４５のそれぞれに組み込まれた第１のスイッチング素子Ｑ１、第３のスイッチング素子Ｑ３及び第５のスイッチング素子Ｑ５は、三相インバータ装置１０の上アーム用スイッチング素子として機能している。半導体素子４２，４４，４６のそれぞれに組み込まれた第２のスイッチング素子Ｑ２、第４のスイッチング素子Ｑ４及び第６のスイッチング素子Ｑ６は、三相インバータ装置１０の下アーム用スイッチング素子として機能している。
第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４、第５のスイッチング素子Ｑ５と第６のスイッチング素子Ｑ６はそれぞれ接続部材２６，２７，２８及び金属板２２〜２４を介して直列に接続されている。
各スイッチング素子Ｑ１〜Ｑ６のエミッタとコレクタ間には、それぞれダイオードＤが逆並列に、すなわちカソードがエミッタにアノードがコレクタに対応する状態に接続されている。
第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の接続点、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４の接続点及び第５のスイッチング素子Ｑ５と第６のスイッチング素子Ｑ６の接続点は、負荷５１（例えば、三相モータ）に接続されている。そして、三相インバータ装置１０は、バッテリＢから供給される直流電力を交流電力に変換して負荷５１に供給する。
次に、本実施形態の三相インバータ装置１０の作用について説明する。
負荷５１を駆動すべく、バッテリＢから三相インバータ装置１０に電流が供給されると、電流が流れることで、各部材（電流が流れる部材）が発熱する。正極用バスバー３４及び負極用バスバー２９が発熱すると、正極用バスバー３４で発した熱は、第４の金属板２５、セラミック基板２１及び応力緩和部材３５を介して冷却器１１に伝導する。負極用バスバー２９で発した熱は、半導体素子４２，４４，４６、第１の金属板２２、第２の金属板２３、第３の金属板２４、セラミック基板２１及び応力緩和部材３５を介して冷却器１１に伝導する。
このとき、正極用バスバー３４及び負極用バスバー２９は、接合面２９ａ，３４ａの面積（半導体素子４２，４４，４６又は金属板２５に接合される面積）が大きいほど、冷却器１１によって冷却されやすい。一方、正極用バスバー３４及び負極用バスバー２９は、非接合面の面積が大きいほど冷却されにくい。したがって、接合面２９ａ，３４ａの面積に対する非接合面の面積の割合が大きいほど冷却器１１による冷却効率は低い。
そして、負極用バスバー２９の電流通路断面積を大きくすることで、負極用バスバー２９の抵抗値を低下させている。したがって、電流が負極用バスバー２９を流れるときに発する熱（ジュール熱）は、電流が正極用バスバー３４を流れるときに発する熱（ジュール熱）に比べて少なくなっている。このため、正極用バスバー３４と負極用バスバー２９の間では発熱時の温度差が小さくなる。
ところで、負極用バスバー２９の接合面２９ａの面積（半導体素子４２，４４，４６と接合される面積）を増加させることで、冷却器１１による負極用バスバー２９に対する冷却効率を向上させて、正極用バスバー３４と負極用バスバー２９との発熱時の温度差を小さくすることも考えられる。しかしながら、負極用バスバー２９の接合面２９ａの面積を増加させる場合には、負極用バスバー２９を接合する被接合部（本実施形態では、半導体素子４２，４４，４６の上面）の面積を確保する必要がある。このため、負極用バスバー２９の接合面２９ａの面積を増加させるためには、被接合部も増加させる必要があり、三相インバータ装置１０全体が大型化してしまうおそれがあり、現実的ではない。
したがって、上記実施形態によれば、以下のような効果を得ることができる。
（１）負極用バスバー２９は、正極用バスバー３４に比べて接合面２９ａ，３４ａの面積に対する非接合面の面積の割合が大きい。この負極用バスバー２９の電流通路断面積を正極用バスバー３４よりも大きくすることで、三相インバータ装置１０に電流が流れたときの、負極用バスバー２９の発熱量（ジュール熱）が、正極用バスバー３４の発熱量（ジュール熱）に比べて少なくなっている。冷却器１１による冷却効率が低い負極用バスバー２９の発熱量を少なくすることで、正極用バスバー３４と負極用バスバー２９間の冷却効率の差を小さくすることができる。
（２）冷却器１１上に設けられた部材は、絶縁性の樹脂１２によって冷却器１１に対して樹脂モールドされている。したがって、三相インバータ装置１０に電流が流れ、各金属板２２〜２５が発熱し、これに伴い各金属板２２〜２５が熱膨張しようとすると、樹脂１２によって各金属板２２〜２５の熱膨張を抑えることができる。このため、各金属板２２〜２５の変形に伴い、各金属板２２〜２５がセラミック基板２１から剥離することが抑制される。
（３）負極用バスバー２９の本体部３０と、正極用バスバー３４とは、その厚み方向に対向している。また、負極用バスバー２９の各接続部３１〜３３のそれぞれ及び本体部３０と、各接続部材２６〜２８のそれぞれとは、その厚み方向に対向している。負極用バスバー２９を流れる電流の向きと、正極用バスバー３４及び各接続部材２６〜２８を流れる電流の向きは、逆方向となるため、相互誘導作用により、三相インバータ装置１０のインダクタンスが低減する。
なお、実施形態は、以下のように変更してもよい。
○ 図７に示すように、実施形態において、負極用バスバー２９の本体部３０に、本体部３０の上面から垂直に立設するフィン６１を形成してもよい。これによれば、負極用バスバー２９の放熱面積が増えることで、負極用バスバー２９に対する冷却効率を向上させて、正極用バスバー３４と負極用バスバー２９間での冷却効率の差を更に小さくすることができる。
○ 実施形態において、負極用バスバー２９を正極用バスバー３４に比べて導電性の高い材料から形成することで、負極用バスバー２９の抵抗値を正極用バスバー３４に比べて小さくしてもよい。この場合、負極用バスバー２９と正極用バスバー３４の電流通路断面積が同一であってもよい。
○ 実施形態において、冷却器１１上に設けられた部材を樹脂モールドしなくてもよい。
○ 実施形態において、正極用バスバー３４の接合面３４ａの面積に対する非接合面の割合が負極用バスバー２９の接合面２９ａの面積に対する非接合面の面積の割合よりも大きい場合には、正極用バスバー３４の抵抗値を負極用バスバー２９の抵抗値よりも低下させる。すなわち、正極用バスバー３４が第２のバスバーとなり、負極用バスバー２９が第１のバスバーとなってもよい。
○ 実施形態において、正極用バスバー３４が直接半導体素子４１，４３，４５の裏面に接合されていてもよい。この場合、正極用バスバー３４が金属板２５を兼ねる。
○ 実施形態において、半導体素子４２，４４，４６の表面に配線層を設けて、負極用バスバー２９をこの配線層に接合してもよい。
○ 本発明の半導体装置を三相インバータ装置１０以外に具体化してもよい。例えば、単層インバータ装置やＤＣＤＣコンバータに具体化してもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
（イ）絶縁層と、前記絶縁層の一面に設けられた配線層と、前記配線層の一面に設けられた半導体素子と、前記絶縁層の他面に熱的に接合された冷却器と、前記半導体素子又は前記配線層に対し接合面を介して接合される第１のバスバーと、前記半導体素子又は前記配線層に対し接合面を介して接合される第２のバスバーと、を備え、前記第１のバスバー及び前記第２のバスバーにおける前記半導体素子又は前記配線層に対し接合されない部位の表面積を非接合面とすると、前記非接合面の面積が前記第１のバスバーに比べて前記第２のバスバーの方が大きい半導体装置であって、前記第２のバスバーの抵抗値を前記第１のバスバーの抵抗値に比べて小さくしたことを特徴とする半導体装置。
１０…半導体装置としての三相インバータ装置、１１…冷却器、１２…樹脂、２１…絶縁層としてのセラミック基板、２２…配線層としての第１の金属板、２３…配線層としての第２の金属板、２４…配線層としての第３の金属板、２５…配線層としての第４の金属板、２６〜２８…接続部材、２９…第２のバスバーとしての負極用バスバー、２９ａ…接合面、３４…第１のバスバーとしての正極用バスバー、３４ａ…接合面、４１〜４６…半導体素子、６１…フィン。

Claims (5)

  1. 絶縁層と、
    前記絶縁層の一面に設けられた配線層と、
    前記配線層の一面に設けられた半導体素子と、
    前記絶縁層の他面に熱的に接合された冷却器と、
    前記半導体素子又は前記配線層に対し接合面を介して接合される第１のバスバーと、
    前記半導体素子又は前記配線層に対し接合面を介して接合される第２のバスバーと、を備え、
    前記第１のバスバー及び前記第２のバスバーにおける前記半導体素子又は前記配線層に対し接合されない部位の表面積を非接合面とすると、前記接合面の面積に対する前記非接合面の割合が、前記第１のバスバーに比べて前記第２のバスバーの方が大きい半導体装置であって、
    前記第２のバスバーの抵抗値を前記第１のバスバーの抵抗値に比べて小さくしたことを特徴とする半導体装置。
  2. 前記第２のバスバーは、前記第１のバスバーに比べて、電流が流れる方向に直交する方向での電流通路断面積が大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のバスバーは、前記第１のバスバーに比べて導電性の高い材料からなることを特徴とする請求項１に記載の半導体装置。
  4. 前記絶縁層、前記配線層、前記半導体素子、前記第１のバスバー及び前記第２のバスバーは、前記冷却器に対して樹脂モールドされていることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の半導体装置。
  5. 前記第２のバスバーには、フィンが形成されることを特徴とする請求項１〜請求項４のうちいずれか一項に記載の半導体装置。
JP2012173023A 2012-08-03 2012-08-03 半導体装置 Expired - Fee Related JP5696696B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012173023A JP5696696B2 (ja) 2012-08-03 2012-08-03 半導体装置
US13/954,464 US8836103B2 (en) 2012-08-03 2013-07-30 Semiconductor unit
CN201310328644.9A CN103579138A (zh) 2012-08-03 2013-07-31 半导体单元
DE102013215124.1A DE102013215124B4 (de) 2012-08-03 2013-08-01 Halbleitereinheit
KR1020130091972A KR101468325B1 (ko) 2012-08-03 2013-08-02 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173023A JP5696696B2 (ja) 2012-08-03 2012-08-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2014033096A JP2014033096A (ja) 2014-02-20
JP5696696B2 true JP5696696B2 (ja) 2015-04-08

Family

ID=49944197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173023A Expired - Fee Related JP5696696B2 (ja) 2012-08-03 2012-08-03 半導体装置

Country Status (5)

Country Link
US (1) US8836103B2 (ja)
JP (1) JP5696696B2 (ja)
KR (1) KR101468325B1 (ja)
CN (1) CN103579138A (ja)
DE (1) DE102013215124B4 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104716B3 (de) * 2014-04-03 2015-02-26 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP2016092970A (ja) * 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
JP6459648B2 (ja) * 2015-03-06 2019-01-30 株式会社デンソー 電力変換装置
CN108140621B (zh) 2015-09-29 2021-02-02 三菱电机株式会社 半导体装置和其制造方法
JP2017139380A (ja) * 2016-02-04 2017-08-10 矢崎総業株式会社 スイッチング制御装置
US10680430B2 (en) * 2016-06-14 2020-06-09 Tikla Com Inc. Fault recovery systems and methods for electrical power distribution networks
US10083917B1 (en) * 2017-03-22 2018-09-25 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies and vehicles incorporating the same
DE102017110504A1 (de) * 2017-05-15 2018-11-15 He System Electronic Gmbh & Co. Kg Verbindungselement sowie Anordnung
WO2018215409A1 (en) * 2017-05-22 2018-11-29 Yazaki Europe Limited Power switch
US11616010B2 (en) * 2017-06-30 2023-03-28 Hamilton Sundstrand Corporation Transistor assemblies
JP7192235B2 (ja) * 2018-02-06 2022-12-20 株式会社デンソー 半導体装置
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
US11070140B2 (en) * 2018-10-25 2021-07-20 Eaton Intelligent Power Limited Low inductance bus assembly and power converter apparatus including the same
DE102020216305B4 (de) 2020-12-18 2022-10-13 Leoni Bordnetz-Systeme Gmbh Elektrische Schaltvorrichtung
JP7329583B2 (ja) * 2021-12-14 2023-08-18 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
JP3793407B2 (ja) * 2000-09-19 2006-07-05 株式会社日立製作所 電力変換装置
JP2003299366A (ja) * 2002-04-03 2003-10-17 Denso Corp 電力変換装置
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4284625B2 (ja) 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
JP4720756B2 (ja) * 2007-02-22 2011-07-13 トヨタ自動車株式会社 半導体電力変換装置およびその製造方法
JP2008294279A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP4911009B2 (ja) * 2007-12-11 2012-04-04 株式会社デンソー バスバーとバスバーを備えた半導体装置
JP5250297B2 (ja) * 2008-04-17 2013-07-31 日立オートモティブシステムズ株式会社 電力変換装置
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
KR100992674B1 (ko) * 2008-07-24 2010-11-05 현대자동차주식회사 냉각성능 확보를 위한 인버터의 직류입력단 필름캐패시터의구조
JP5218307B2 (ja) * 2009-07-10 2013-06-26 トヨタ自動車株式会社 冷却装置付きパワーモジュール
JP2013240151A (ja) * 2012-05-11 2013-11-28 Mitsubishi Electric Corp 電力変換装置
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置

Also Published As

Publication number Publication date
DE102013215124A1 (de) 2014-02-06
KR101468325B1 (ko) 2014-12-03
US8836103B2 (en) 2014-09-16
KR20140018149A (ko) 2014-02-12
CN103579138A (zh) 2014-02-12
US20140035120A1 (en) 2014-02-06
JP2014033096A (ja) 2014-02-20
DE102013215124B4 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
JP5696696B2 (ja) 半導体装置
JP5924164B2 (ja) 半導体装置
US10186980B2 (en) Power conversion device with staggered power semiconductor modules
JP5627499B2 (ja) 半導体モジュールを備えた半導体装置
US10079552B2 (en) Power conversion device
JP4973059B2 (ja) 半導体装置及び電力変換装置
WO2015064232A1 (ja) 半導体モジュール
JP6610568B2 (ja) 半導体装置
JPWO2012108048A1 (ja) 電力変換装置
JP2007012721A (ja) パワー半導体モジュール
JP7187992B2 (ja) 半導体モジュールおよび車両
US10199953B2 (en) Power conversion device
JP5854147B2 (ja) 半導体装置
JP2020009834A (ja) 半導体装置
JP5338830B2 (ja) 半導体装置
CN113728546A (zh) 电力转换装置
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JP2013125889A (ja) 半導体装置
JPWO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP5581822B2 (ja) 半導体装置
JP2018037545A (ja) 半導体モジュール
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置
JP5631100B2 (ja) 電子部品搭載基板の冷却構造
JP2014192512A (ja) 半導体素子基板の配置構造、半導体装置
JP5942713B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140911

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140917

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R151 Written notification of patent or utility model registration

Ref document number: 5696696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees