JP5682466B2 - 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム - Google Patents

電子装置、フラッシュメモリ交換管理システム、方法およびプログラム Download PDF

Info

Publication number
JP5682466B2
JP5682466B2 JP2011132454A JP2011132454A JP5682466B2 JP 5682466 B2 JP5682466 B2 JP 5682466B2 JP 2011132454 A JP2011132454 A JP 2011132454A JP 2011132454 A JP2011132454 A JP 2011132454A JP 5682466 B2 JP5682466 B2 JP 5682466B2
Authority
JP
Japan
Prior art keywords
flash memory
replacement
time
elapsed time
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011132454A
Other languages
English (en)
Other versions
JP2013003723A (ja
Inventor
雄一 竹下
雄一 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011132454A priority Critical patent/JP5682466B2/ja
Publication of JP2013003723A publication Critical patent/JP2013003723A/ja
Application granted granted Critical
Publication of JP5682466B2 publication Critical patent/JP5682466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

本発明は、フラッシュメモリの劣化に応じてこれを交換するようにした電子装置、フラッシュメモリ交換管理システム、フラッシュメモリ交換管理方法およびフラッシュメモリ交換管理プログラムに関する。
フラッシュメモリは半導体メモリであり、不揮発性メモリの１種である。フラッシュメモリをカードとしてパッケージしたメモリカードは、各種の電子機器の記憶媒体として広く使用されている。
フラッシュメモリは、絶縁膜中に、どこにも電気的な接続が行われないゲート電極として、フローティングゲートを備えている。このフローティングゲートに電荷を蓄積するのが、データの書き込みである。フローティングゲートに蓄積された電荷は、酸化絶縁膜やトンネル絶縁膜の存在によって、シリコン基板へのチャージ抜け（電荷の放出）を最小限に抑えることができ、長期間保持される。これが、フラッシュメモリを不揮発性メモリとして使用できる原理である。
しかしながら、フラッシュメモリの個体差によって、チャージ抜けの進行が速いものがあったり、データ書き込み条件によってはフローティングゲートへの電荷のチャージ量が少ない場合がある。このような場合、フラッシュメモリのデータの正常性が比較的早期に失われる可能性がある。
そこで、従来ではメモリ内のデータ異常を早期に検出して、異常の生じたメモリ領域を同一のフラッシュメモリ内の他のメモリ領域に置き換えるという手法が一般に採用されている。しかしながら、この手法を採用してシステムを構築しても、システムの運用状況によっては異常の検知後の障害復旧が間に合わない場合が出現し、システムの運用に影響を与えてしまう場合があった。
そこで、業務終了時のような使用状態が終了したと判別できる時点で電源電圧を低下させて、フラッシュメモリの自己診断を行い、エラーが発生したときにこれを表示するようにした電子装置が本発明の関連技術として提案されている（たとえば特許文献１参照）。この関連技術では、毎日の業務終了時のような通常の使用状態が終了した後、電子装置の電源がオフ状態にされる前に電圧マージンの自己診断モードに入る。自己診断モードでは、電源電圧を所望の値だけ低下させて制御部へ供給する。制御部は、電源電圧が低下したこの状態でＣＰＵのプログラムに基づいてＣＰＵおよびＩＣの正常な動作を確認するための自己診断を行う。障害発生記録部は、制御部の自己診断の結果を表示すると共に記録する。ＣＰＵは、オペレータに対してアラーム音やメッセージ等により、制御部内のＩＣ等の動作マージンが低下していることを知らせることができる。この後、オペレータは、近日中に制御部の故障を予防するための保全交換依頼を行う。
特開平１０−２０７７３３号公報（第０００７段落、第００１２段落、第００１３段落、図１）
この関連技術によれば、制御部に障害が発生する前に動作マージンが低下したフラッシュメモリの交換を依頼することができる。しかしながら、実際にはフラッシュメモリの交換の依頼から実際に交換が行われるまでにある程度の時間が必要となる。したがって、何らかの原因でフラッシュメモリの交換までの時間が長時間化すると、システムに障害が発生する可能性が高くなる。
そこで、フラッシュメモリの交換に要する時間に十分な余裕を設けることが要請される。これには自己診断モードにおける電源電圧を当初予定した値よりも低下させることが有効である。しかしながら電源電圧を低下させて自己診断を行うと、本来長期に使用できるフラッシュメモリがより短い寿命に判定されてしまう。この結果、フラッシュメモリの交換が不必要に多発するという矛盾が生じる。
そこで本発明の目的は、格納されたデータの正常性が失われる前の段階から時間に余裕を持ってフラッシュメモリの交換に対処することのできる電子装置、フラッシュメモリ交換管理システム、フラッシュメモリ交換管理方法およびフラッシュメモリ交換管理プログラムを得ることにある。
本発明では、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、（ロ）この交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、（ハ）この経過時間算出手段の算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段とを電子装置が具備する。
また、本発明では、（イ）フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、（ロ）この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、（ハ）前記した照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、（ニ）前記した割合算出手段が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別手段と、（ホ）この交換時期判別手段が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、（へ）この経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記した記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段とを電子装置が具備する。
更に本発明では、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、（ロ）この交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、（ハ）この経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段とを電子装置が具備する。
更にまた本発明では、（イ）所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、（ロ）前記したネットワークに接続され、前記した電子装置に内蔵された前記したフラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、（ハ）この管理装置の前記した経過時間算出手段の算出した前記したフラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置とをフラッシュメモリ交換管理システムが具備する。
また、本発明では、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、（ロ）この交換時期判別ステップで交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、（ハ）この経過時間算出ステップで算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定ステップとをフラッシュメモリ交換管理方法が具備する。
更に本発明では、（イ）フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、（ロ）この照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、（ハ）前記した照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、（ニ）前記した割合算出ステップが予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、（ホ）この交換時期判別ステップが交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、（へ）この経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記した記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップとをフラッシュメモリ交換管理方法が具備する。
更にまた本発明では、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、（ロ）この交換時期判別ステップで交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、（ハ）この経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップとをフラッシュメモリ交換管理方法が具備する。
また、本発明では、ＣＰＵに、フラッシュメモリ交換管理プログラムとして、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、（ロ）この交換時期判別処理で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、（ハ）この経過時間算出処理で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定処理とを実行させる。
更に本発明では、ＣＰＵに、フラッシュメモリ交換管理プログラムとして、（イ）フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、（ロ）この照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、（ハ）前記した照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、（ニ）前記した割合算出処理が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別処理と、（ホ）この交換時期判別処理が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、（へ）この経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記した記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理とを実行させる。
更にまた本発明では、ＣＰＵに、フラッシュメモリ交換管理プログラムとして、（イ）フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、（ロ）この交換時期判別処理で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、（ハ）この経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理とを実行させる。
以上説明したように本発明によれば、フラッシュメモリの交換を指示した後で経過時間に応じてフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させるようにしている。このため、フラッシュメモリの交換が何らかの原因で遅延したような場合にも読み出されるデータの正常性をより長期間保つことができる。
また、他の本発明によれば、フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして読み取ってデータが正しく読み出せなかったメモリセルの位置を記憶しておき、フラッシュメモリの交換を指示した後に交換が迅速に行われなかったときにはこれら記憶した位置のメモリセルを使用していないメモリセルに置き換えることにした。これにより、フラッシュメモリの寿命を実質的延長させて交換までの時期を延ばすことができる。
更に他の本発明によれば、フラッシュメモリの交換時期の到来を判別すると、その時点からのフラッシュメモリの交換が行われない状態での経過時間を算出し、これが予め定めた時間になったとき、フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納することにした。これにより、フラッシュメモリの寿命を実質的に延長させて交換までの時期を延ばすことができる。
本発明の電子装置のクレーム対応図である。 本発明の他の電子装置のクレーム対応図である。 本発明の更に他の電子装置のクレーム対応図である。 本発明のフラッシュメモリ交換管理システムのクレーム対応図である。 本発明のフラッシュメモリ交換管理方法のクレーム対応図である。 本発明の他のフラッシュメモリ交換管理方法のクレーム対応図である。 本発明の更に他のフラッシュメモリ交換管理方法のクレーム対応図である。 本発明のフラッシュメモリ交換管理プログラムのクレーム対応図である。 本発明の他のフラッシュメモリ交換管理プログラムのクレーム対応図である。 本発明の更に他のフラッシュメモリ交換管理プログラムのクレーム対応図である。 本発明の実施の形態によるフラッシュメモリを使用した電子装置の構成の要部を表わしたシステム構成図である。 フローティングゲートに電子が格納されていない状態でのフラッシュメモリの構造を示した説明図である。 フローティングゲートに電子が格納されている状態でのフラッシュメモリの構造を示した説明図である。 本実施の形態のフラッシュメモリについての交換のための監視制御の様子を表わした流れ図である。 本実施の形態のフラッシュメモリの交換を指示した後の電子装置の処理の様子を表わした流れ図である。 本発明の第１の変形例の先の実施の形態における図１４を変更した箇所を示した要部流れ図である。 本発明の第１の変形例の先の実施の形態における図１５を変更した箇所を示した要部流れ図である。 本発明の第２の変形例のフラッシュメモリ管理システムの構成の一例を示したシステム構成図である。
図１は、本発明の電子装置のクレーム対応図を示したものである。本発明の電子装置１０００は、交換時期判別手段１００１と、経過時間算出手段１００２と、閾値低下設定手段１００３を備えている。ここで、交換時期判別手段１００１は、フラッシュメモリの交換時期の到来を判別する。経過時間算出手段１００２は、交換時期判別手段１００１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定手段１００３は、経過時間算出手段１００２の算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる。
図２は、本発明の他の電子装置のクレーム対応図を示したものである。本発明の他の電子装置１１００は、照合手段１１０１と、割合算出手段１１０２と、記憶手段１１０３と、交換時期判別手段１１０４と、経過時間算出手段１１０５と、メモリセル置換手段１１０６を備えている。ここで、照合手段１１０１は、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出手段１１０２は、照合手段１１０１によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶手段１１０３は、照合手段１１０１によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別手段１１０４は、割合算出手段１１０２が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出手段１１０５は、交換時期判別手段１１０４が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換手段１１０６は、経過時間算出手段１１０５の算出した経過時間が予め定めた時間以上となったとき記憶手段１１０３に記憶されたメモリセルのうちデータの格納に使用しているものを記憶手段１１０３に記憶されていない未使用のメモリセルと置き換える。
図３は、本発明の更に他の電子装置のクレーム対応図を示したものである。本発明の更に他の電子装置１２００は、交換時期判別手段１２０１と、経過時間算出手段１２０２と、再チャージ手段１２０３を備えている。ここで、交換時期判別手段１２０１は、フラッシュメモリの交換時期の到来を判別する。経過時間算出手段１２０２は、交換時期判別手段１２０１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージ手段１２０３は、経過時間算出手段１２０２の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。
図４は、本発明のフラッシュメモリ交換管理システムのクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理システム１３００は、任意数の電子装置１３０１と、管理装置１３０２と、電源制御装置１３０３を備えている。ここで、任意数の電子装置１３０１は、所定のネットワークに接続され、フラッシュメモリを内蔵している。管理装置１３０２は、交換時期判別手段１３０２ａと、経過時間算出手段１３０２ｂを備えている。このうち交換時期判別手段１３０２ａは、前記したネットワークに接続され、電子装置１３０１に内蔵された前記したフラッシュメモリのそれぞれの交換時期を判別する。経過時間算出手段１３０２ｂは、交換時期判別手段１３０２ａで交換時期の到来を判別した時点からの前記したフラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する。電源制御装置１３０３は、閾値低下設定手段１３０３ａを備えている。閾値低下設定手段１３０３ａは、管理装置の経過時間算出手段１３０２ｂの算出した前記したフラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる。
図５は、本発明のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理方法１４００は、交換時期判別ステップ１４０１と、経過時間算出ステップ１４０２と、閾値低下設定ステップ１４０３を備えている。ここで、交換時期判別ステップ１４０１では、フラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ１４０２では、交換時期判別ステップ１４０１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定ステップ１４０３では、経過時間算出ステップ１４０２で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる。
図６は、本発明の他のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明の他のフラッシュメモリ交換管理方法１５００は、照合ステップ１５０１と、割合算出ステップ１５０２と、記憶ステップ１５０３と、交換時期判別ステップ１５０４と、経過時間算出ステップ１５０５と、メモリセル置換ステップ１５０６を備えている。ここで、照合ステップ１５０１では、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出ステップ１５０２では、照合ステップ１５０１によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶ステップ１５０３では、照合ステップ１５０１によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別ステップ１５０４では、割合算出ステップ１５０２が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ１５０５では、交換時期判別ステップ１５０４が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換ステップ１５０６では、経過時間算出ステップ１５０５の算出した経過時間が予め定めた時間以上となったとき記憶ステップ１５０３に記憶されたメモリセルのうちデータの格納に使用しているものを記憶ステップ１５０３に記憶されていない未使用のメモリセルに置き換える。
図７は、本発明の更に他のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明の更に他のフラッシュメモリ交換管理方法１６００は、交換時期判別ステップ１６０１と、経過時間算出ステップ１６０２と、再チャージステップ１６０３を備えている。ここで、交換時期判別ステップ１６０１では、フラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ１６０２では、交換時期判別ステップ１６０１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージステップ１６０３では、経過時間算出ステップ１６０２の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。
図８は、本発明のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理プログラム１７００は、ＣＰＵに、交換時期判別処理１７０１と、経過時間算出処理１７０２と、閾値低下設定処理１７０３を実行させるようにしている。ここで、交換時期判別処理１７０１では、フラッシュメモリの交換時期の到来を判別する。経過時間算出処理１７０２では、交換時期判別処理１７０１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定処理１７０３では、経過時間算出処理１７０２で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる。
図９は、本発明の他のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明の他のフラッシュメモリ交換管理プログラム１８００は、ＣＰＵに、照合処理１８０１と、割合算出処理１８０２と、記憶処理１８０３と、交換時期判別処理１８０４と、経過時間算出処理１８０５と、メモリセル置換処理１８０６を実行させるようにしている。ここで、照合処理１８０１では、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出処理１８０２では、照合処理１８０１によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶処理１８０３では、照合処理１８０１によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別処理１８０４では、割合算出処理１８０２が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出処理１８０５では、交換時期判別処理１８０４が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換処理１８０６では、経過時間算出処理１８０５の算出した経過時間が予め定めた時間以上となったとき前記した記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを記憶処理１８０３に記憶されていない未使用のメモリセルに置き換える。
図１０は、本発明の更に他のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明の更に他のフラッシュメモリ交換管理プログラム１９００は、ＣＰＵに、交換時期判別処理１９０１と、経過時間算出処理１９０２と、再チャージ処理１９０３を実行させるようにしている。ここで、交換時期判別処理１９０１では、フラッシュメモリの交換時期の到来を判別する。経過時間算出処理１９０２では、交換時期判別処理１９０１で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージ処理１９０３では、経過時間算出処理１９０２の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。
＜発明の実施の形態＞
次に本発明の実施の形態を説明する。
図１１は、本発明の実施の形態によるフラッシュメモリを使用した電子装置の構成の要部を表わしたものである。本実施の形態の電子装置１００は、ＣＰＵ（Central Processing Unit）１０１およびプログラム格納部１０２を備えた制御部１０３を有している。制御部１０３は、この電子装置１００の一般的な制御を行う他に、電子装置１００に内蔵された第１のフラッシュメモリ１０５および第２のフラッシュメモリ１０６の交換に関する制御を行うようになっている。このため、制御部１０３はデータバス等の信号伝達手段１０７を介して次の各部と接続されている。もちろん、これら各部の少なくとも一部はハードウェアで構成される必要はなく、制御部１０３を構成するＣＰＵ１０１がプログラム格納部１０２に格納された制御プログラムを実行することで実現するソフトウェア的な機能部として構成されていてもよい。
データ正常性検知部１０８は、第１および第２のフラッシュメモリ１０５、１０６に格納されるデータの正常性が確保されているかの検出を一定周期で行うようになっている。フラッシュメモリリードマージン変動部１０９は、第１および第２のフラッシュメモリ１０５、１０６について、それぞれの読み出し時に印加する電源電圧ＶCCおよび信号読み出しの際の２値化の閾値電圧Ｖthを変動させる回路である。
第１の機能部１１１は、第１のフラッシュメモリ１０５に対してデータの読み書きを行う機能を持っている。第２の機能部１１２は、同様に第２のフラッシュメモリ１０６に対してデータの読み書きを行う機能を持っている。本実施の形態では、第１の機能部１１１はＦＰＧＡ（Field-Programmable Gate Array）で構成されており、第２の機能部１１２はＬＡＮ（Local Area Network）コントローラデバイスで構成されている。
電源電圧生成部１１４は、第１および第２のフラッシュメモリ１０５、１０６に印加する電源電圧ＶCCを生成する。これら第１および第２のフラッシュメモリ１０５、１０６に印加する電源電圧ＶCCは、第１の機能部１１１あるいは第２の機能部１１２に独立して与えられる。表示部１１５は、液晶ディスプレイや有機ＥＬ（Organic Electro-Luminescence）ディスプレイを備えており、監視結果に基づいて必要な表示を行う。
図１２および図１３は、本実施の形態で使用される第１のフラッシュメモリを例に採り、その構造の要部を表わしたものである。図１１に示した第２のフラッシュメモリ１０６は第１のフラッシュメモリ１０５とメモリセルの構造が同一なので、その図示および説明は省略する。
第１のフラッシュメモリ１０５は、Ｎ型のドレイン１２１およびソース１２２の各領域を有するＰ型の基板１２３上にトンネル酸化膜１２４を形成し、その上にフローティングゲート１２５と、酸化絶縁膜１２６およびコントロールゲート１２７を順に配置した構造となっている。
この第１のフラッシュメモリ１０５は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタの構造となっている。したがって、コントロールゲート１２７に電圧が印加されると、ドレイン１２１とソース１２２の間に電流ＩDSが流れる。この電流ＩDSが流れ始めるコントロールゲート１２７のゲート電圧を閾値電圧Ｖthという。
データの書き込みを行うときには、コントロールゲート１２７に図示のように＋（プラス）の高電圧を印加する。すると、ドレイン１２１とソース１２２の間を流れる電子がトンネル酸化膜１２４を通過して、フローティングゲート１２５に格納される。
図１３は、フラッシュメモリにデータが格納された状態を表わしたものである。図１３で図１２と同一部分には同一の符号を付している。
フローティングゲート１２５はトンネル酸化膜１２４および酸化絶縁膜１２６によって絶縁されている。したがって、フローティングゲート１２５に一度格納された電子は、その状態を長期間保つことができる。これが第１のフラッシュメモリ１０５に対するデータの書き込みである。
図１３に示すようにフローティングゲート１２５に電子を注入した状態で、ソース１２２に正の電圧を印加する。するとホールがフローティングゲート１２５に注入されて電子が消去される。これが第１のフラッシュメモリ１０５におけるデータの消去となる。データが消去されると、フローティングゲート１２５は図１２に示す状態に戻る。
このような構造の第１のフラッシュメモリ１０５について、データの読み出しを行うものとする。この際には、読み出したいメモリセルのドレイン１２１とソース１２２の間に所定の電圧を印加すると共に、コントロールゲート１２７に電源電圧ＶCCを印加する。このとき、ドレイン１２１とソース１２２の間に電流ＩDSが流れる図１３の状態を「１」とし、電流ＩDSが流れない図１２の状態を「０」として、データの読み出しとする。
ところで、第１のフラッシュメモリ１０５に対するデータの書き換えを行うたびにトンネル酸化膜１２４を電子が通過して劣化していく。データの書き換えが頻発してトンネル酸化膜１２４の絶縁体としての機能が損なわれてしまうと、電子を保持することができなくなる。この段階で、第１のフラッシュメモリ１０５の該当するメモリセルが寿命となる。
図１１に戻って説明を続ける。データ正常性検知部１０８は、その図示しないメモリ領域に、第１および第２のフラッシュメモリ１０５、１０６がこの電子装置１００の本来の業務で使用されない時間帯を設定しておくようになっている。たとえば電子装置１００がネットワーク装置であるとして、第１の機能部１１１がＦＰＧＡ（Field Programmable Gate Array）デバイスであり、第２の機能部１１２がＬＡＮ（Local Area Network）コントローラデバイスであるとする。
第１のフラッシュメモリ１０５がＦＰＧＡコンフィギュレーション用フラッシュメモリとして使用されるものとする。この例の場合には、第１のフラッシュメモリ１０５へのアクセスが発生するのはシステム起動時のみとなる。したがって、「業務で使用されない時間帯」は、「システム起動時以外の時間帯」となる。第２のフラッシュメモリ１０６についても、該当するＬＡＮが使用されない曜日や時間帯が「業務で使用されない時間帯」としてデータ正常性検知部１０８に設定されることになる。
図１４は、フラッシュメモリについての交換のための監視制御の様子を表わしたものである。図１１と共に説明する。
データ正常性検知部１０８は、電子装置１００内の図示しない時計回路を参照して本来の業務で使用されない時間帯としての監視タイミングが到来するのを監視している（ステップＳ２０１）。監視タイミングが到来すると（Ｙ）、データ正常性検知部１０８はフラッシュメモリリードマージン変動部１０９に対して、該当するフラッシュメモリに印加する電源電圧ＶCCを予め定めた割合だけ引き上げることを指示する（ステップＳ２０２）。
フラッシュメモリリードマージン変動部１０９は、この指示を受けると、該当するフラッシュメモリの出力の変更のための制御を行う。具体的には、電源電圧生成部１１４に対して該当するフラッシュメモリに印加する電源電圧ＶCCの変更を指示する。
ここでは、データ正常性検知部１０８が第１のフラッシュメモリ１０５の監視タイミングが到来したことを検知した場合を例に採って説明する。この場合、フラッシュメモリリードマージン変動部１０９は第１のフラッシュメモリ１０５に印加する電源電圧ＶCCの引き上げを電源電圧生成部１１４に対して指示する（ステップＳ２０３）。
電源電圧生成部１１４が、その出力する電源電圧ＶCCを５パーセント引き上げるように指示されたものとする。第１のフラッシュメモリ１０５に印加される電源電圧ＶCCが３．３Ｖ（ボルト）であるとすると、電源電圧生成部１１４は第１のフラッシュメモリ１０５用のその電源電圧ＶCCを５パーセントだけ上昇させて３．４７Ｖに変更する。このタイミングでフラッシュメモリリードマージン変動部１０９は、第１のフラッシュメモリ１０５に対する閾値電圧Ｖthを、通常値としての１．６５Ｖから５パーセント増加して約１．７３Ｖに変更している。
フラッシュメモリリードマージン変動部１０９は、電源電圧生成部１１４による電源電圧ＶCCの変更を確認する（ステップＳ２０４）。そして、第１のフラッシュメモリ１０５用の電源電圧ＶCCの変更が完了したことをデータ正常性検知部１０８に通知する（ステップＳ２０５）。このとき、電源電圧生成部１１４の生成した変更後の電源電圧ＶCCは第１の機能部１１１を経由する形で第１のフラッシュメモリ１０５に印加されている。
電源電圧ＶCCの変更完了を通知されたデータ正常性検知部１０８は、今回監視の対象となった第１のフラッシュメモリ１０５に第１の機能部１１１を通じてアクセスして、この第１のフラッシュメモリ１０５の出力電圧を検知する（ステップＳ２０６）。第１のフラッシュメモリ１０５に対する出力電圧の検知は、全メモリセルに対して行ってもよいし、予めサンプルとして定めた複数のメモリセルに対して行ってもよい。サンプルとして定めた複数のメモリセルは、監視タイミングが到来するたびに変更していくようにしてもよい。検知された出力電圧は、変更後の閾値電圧Ｖthと比較して対象となるメモリセルの信号状態である「１」または「０」に判定する。
データ正常性検知部１０８は監視タイミングが到来した時点で検知の対象となるメモリセルの通常の電源電圧ＶCCおよび閾値電圧Ｖthにおける信号の読取結果が「１」、「０」のいずれであるかを記憶している。データ正常性検知部１０８はこの事前の信号状態としての期待値とステップＳ２０６の検査で得られた信号状態を照合する。そして、照合結果が食い違い、不良となるメモリセルの割合を算出する（ステップＳ２０７）。不良の原因としては、図１２あるいは図１３に示したフローティングゲート１２５における電子の格納状態の変動を挙げることができる。
データ正常性検知部１０８は、算出した不良となるメモリセルの割合が予め定めた設定値以上となっているかを判別する（ステップＳ２０８）。たとえば不良となったメモリセルが５パーセント以上になった場合（Ｙ）、データ正常性検知部１０８は該当する第１のフラッシュメモリ１０５の交換を指示するメッセージを表示部１１５に表示して（ステップＳ２０９）、第１のフラッシュメモリ１０５の交換についての監視制御を終了する（エンド）。
不良となったメモリセルの割合が予め定めた設定値未満の場合、不良となったメモリセルに格納しているデータを未使用のメモリセルに割り当てることによって、第１のフラッシュメモリ１０５は交換することなく当面使用することができる。そこでこの場合には（ステップＳ２０８：Ｎ）、ステップＳ２０１に戻って次の監視タイミングを待機することになる。
以上説明した処理は第１のフラッシュメモリ１０５に対するものであるが、電子装置１００が第２のフラッシュメモリ１０６のように他のフラッシュメモリも使用している場合には、これら他のフラッシュメモリについても同様の処理を行い、交換の要否を判別することができる。
ところで、電子装置１００に使用しているフラッシュメモリの交換が指示されても、それが装置に内蔵されており専門の作業者が交換しなければならないような場合には、実際の交換までに時間を要する場合がある。このようにフラッシュメモリの交換までの時間が長時間化すると、これに伴ってデータの読み書きのエラーが発生する可能性が高まってくる。本実施の形態の電子装置１００は、これに対する対策を行っており、フラッシュメモリの交換の時期が多少遅れても読み出し時のエラーの発生を抑制している。これを次に説明する。
図１５は、フラッシュメモリの交換を指示した後の電子装置の処理の様子を表わしたものである。図１１と共に説明する。ここでも第１のフラッシュメモリ１０５を例に採って説明する。
データ正常性検知部１０８は、電子装置１００内の前記した時計回路を参照して本来の業務で使用されない時間帯としての監視タイミングが到来するのを監視する（ステップＳ２２１）。監視タイミングが到来すると（Ｙ）、データ正常性検知部１０８は図１４で説明したフラッシュメモリの交換に関するデータを参照して該当する第１のフラッシュメモリ１０５が未交換であるか否かをチェックする（ステップＳ２２２）。第１のフラッシュメモリ１０５が既に交換されていれば（Ｎ）、今回の処理は終了する（エンド）。この場合には、交換後の第１のフラッシュメモリ１０５について図１４に示す処理が行われることになる。
一方、第１のフラッシュメモリ１０５が未交換の場合には（ステップＳ２２２：Ｙ）、第１のフラッシュメモリ１０５に対して次に説明する電源電圧ＶCCの変更が行われる前であるかのチェックが行われる（ステップＳ２２３）。本実施の形態では、電源電圧ＶCCの変更を行うように指示した時点から所定の時間が経過すると、通常時における電源電圧ＶCCの変更が行われる。この通常時における電源電圧ＶCCの変更が行われると、第１のフラッシュメモリ１０５の交換と共にその事実が履歴として所定のメモリ領域に保存されるようになっている。
第１のフラッシュメモリ１０５について交換の指示が出てから前記した所定の時間が経過する前の時点であれば（ステップＳ２２３：Ｙ）、データ正常性検知部１０８は図１４のステップＳ２０９で交換を指示したときからの経過時間Ｔを算出する（ステップＳ２２４）。そして経過時間Ｔが予め設定しておいた時間Ｔ1を超過したかを判別する（ステップＳ２２５）。ここで時間Ｔ1は、電源電圧ＶCCが通常時の正規の電圧のままで第１のフラッシュメモリ１０５を交換の指示後も使い続けた場合に、データの読み出し時のエラーの発生を予め定めた仕様書の範囲内に抑えることのできる最大予測時間から多少の余裕時間を差し引いた値に設定されている。
経過時間Ｔが時間Ｔ1を超過していない場合には、第１のフラッシュメモリ１０５をそのまま使い続けても当面の間は問題ない。そこでこの場合には（ステップＳ２２５：Ｎ）、再びステップＳ２２１の処理に戻ることになる（リターン）。
経過時間Ｔが時間Ｔ1を超過した場合には、電源電圧ＶCCが通常時の正規の電圧のままで使用し続けると第１のフラッシュメモリ１０５のデータの読み出しに障害が発生する可能性がある。そこで、この場合（ステップＳ２２５：Ｙ）、データ正常性検知部１０８は、フラッシュメモリリードマージン変動部１０９に対して、第１のフラッシュメモリ１０５に印加する電源電圧ＶCCを予め定めた割合だけ引き下げることを指示する（ステップＳ２２６）。
フラッシュメモリリードマージン変動部１０９は、この指示を受けると、第１のフラッシュメモリ１０５の出力の変更のための制御を行う。具体的には、電源電圧生成部１１４に対して第１のフラッシュメモリ１０５に印加する電源電圧ＶCCの変更を指示する（ステップＳ２２７）。
電源電圧生成部１１４が、その出力する電源電圧ＶCCを３パーセント引き下げるように指示されたものとする。第１のフラッシュメモリ１０５に印加される電源電圧ＶCCが３．３Ｖであるとすると、電源電圧生成部１１４は第１のフラッシュメモリ１０５用のその電源電圧ＶCCを３パーセントだけ下降させて３．２０Ｖに変更する。このタイミングでフラッシュメモリリードマージン変動部１０９は、第１のフラッシュメモリ１０５に対する閾値電圧Ｖthも、通常値としての１．６５Ｖから３パーセント減少して約１．６０Ｖに変更する。
フラッシュメモリリードマージン変動部１０９は、電源電圧生成部１１４による電源電圧ＶCCの変更を確認する（ステップＳ２２８）。そして、第１のフラッシュメモリ１０５用の電源電圧ＶCCの変更が完了したことをデータ正常性検知部１０８に通知する（ステップＳ２２９）。このとき、電源電圧生成部１１４の生成した変更後の電源電圧ＶCCは第１の機能部１１１を経由する形で第１のフラッシュメモリ１０５に印加されており、これによりデータの正常性を保持する期間を延長することができる。
このように、本実施の形態では閾値電圧Ｖthを低下させることで第１のフラッシュメモリ１０５のデータの正常性を保持する期間を延長したが、延長を無制限に行えるものでもない。そこでデータ正常性検知部１０８は第１のフラッシュメモリ１０５の交換を迅速に行うように警告のメッセージを表示部１１５に表示して（ステップＳ２３０）、ステップＳ２２１の処理に戻ることになる（リターン）。
第１のフラッシュメモリ１０５の交換の指示が行われた時点から電源電圧ＶCCを時間の経過と共に段階的に引き下げることも可能であるが、本実施の形態では前記したように更なる引き下げは行わない。そこでステップＳ２２３で第１のフラッシュメモリ１０５用の電源電圧ＶCCの変更がすでに行われていることが確認された場合（Ｎ）、データ正常性検知部１０８は第１のフラッシュメモリ１０５の交換を迅速に行うように警告のメッセージを表示部１１５に表示して（ステップＳ２３０）、ステップＳ２２１の処理に戻ることになる（リターン）。
以上説明したように本実施の形態によれば、電子装置の利用者あるいは電子装置を管理する管理者はフラッシュメモリに書き込まれるデータの正常性が失われる兆候を事前に認識することができる。これにより、フラッシュメモリの交換作業を計画的に実施することが可能になり、障害の発生による利用者個人への影響や、システム障害によるサービスへの影響を未然に防ぐことができる。
また、本実施の形態ではフラッシュメモリの交換が指示されたときで交換が迅速に行えない場合にフラッシュメモリに印加する電源電圧ＶCCを低下させ、読み出されるデータの判別のための閾値電圧Ｖthも低下させることにした。これにより、フラッシュメモリから読み出されるデータの正常性を保持する期間を延長することができ、フラッシュメモリの交換を余裕を持って行うことができる。
＜発明の第１の変形例＞
図１６は、本発明の第１の変形例で先の実施の形態における図１４を変更した箇所を示したものである。図１４と同一部分には同一のステップ番号を示している。また、図１６で図示していない部分は図１４と同一である。図１１と共に説明する。
この第１の変形例でデータ正常性検知部１０８は、今回監視の対象となった第１のフラッシュメモリ１０５に第１の機能部１１１を通じてアクセスして、この第１のフラッシュメモリ１０５の出力電圧を検知する（ステップＳ２０６）。第１のフラッシュメモリ１０５に対する出力電圧の検知は、第１の変形例の場合には全メモリセルに対して行う。
次にデータ正常性検知部１０８は各メモリセルの読み出した値と期待値を１つずつチェックして、照合結果が不良となる全メモリセルの位置（アドレス）を図示しない不揮発性メモリ領域に記憶する（ステップＳ３０１）。この後、データ正常性検知部１０８は不揮発性メモリ領域に記憶したメモリセルが第１のフラッシュメモリ１０５に占める割合を算出して（ステップＳ３０２）、次のステップＳ２０８で不良となるメモリセルの割合が予め定めた設定値以上となっているかを判別する。
このように第１の変形例では、監視タイミングが到来するたびに（図１４のステップＳ２０１参照）、該当する不揮発性メモリとしての第１のフラッシュメモリ１０５について不良となるメモリセルを個々に把握しておく。第２の不揮発性メモリ１０６についても同様である。
図１７は、本発明の第１の変形例で先の実施の形態における図１５を変更した箇所を示したものである。図１５と同一部分には同一のステップ番号を示している。図１１と共に説明する。
ステップＳ２２５では、第１のフラッシュメモリ１０５について交換の指示が出てからの経過時間Ｔが予め設定しておいた時間Ｔ1を超過したか否かを判別する。データ正常性検知部１０８が経過時間Ｔが時間Ｔ1を超過していると判別した場合には（Ｙ）、電源電圧ＶCCが通常時の正規の電圧のままで使用し続けると第１のフラッシュメモリ１０５のデータの読み出しに障害が発生する可能性がある。
そこで、データ正常性検知部１０８は図１６のステップＳ３０１で記憶した不良となるメモリセルを順に特定するパラメータＭを、初期値である「１」に設定する（ステップＳ３２１）。そして、不良となるメモリセルとしての第１のメモリセル（Ｍ＝「１」）に記憶されているデータを読み出す（ステップＳ３２２）。そして、読み出したデータを２値で判別してその判別したデータを今読み出した第１のメモリセル（Ｍ＝「１」）に再書き込みを行う（ステップＳ３２３）。これは該当するメモリセルの再チャージに相当する。したがって、たとえばフローティングゲート１２５に電子が格納されている状態であれば、そのメモリセルに電子が再注入されることになり、チャージ抜けが合っても、回復させることができる。
ステップＳ３２３の処理が行われたら、データ正常性検知部１０８はパラメータＭがステップＳ３０１における不良となるメモリセルの全数以上であるかをチェックする（ステップＳ３２４）。全数未満であれば（Ｎ）、パラメータＭを「１」だけカウントアップして（ステップＳ３２５）、ステップＳ３２２の処理に進む。これにより、不良となるメモリセルとしての第２番目のメモリセルに対する同様の処理が行われる。
以上のようにして、データ正常性検知部１０８がパラメータＭがステップＳ３０１における不良となるメモリセルの全数以上となったと判別すると（ステップＳ３２４：Ｙ）、不良となるメモリセルの全部について現在格納されているデータに合わせたデータの再設定が行われたことになる。この場合、データ正常性検知部１０８はその時点からの経過時間ｔが所定の待機時間ｔ1以上になるまで待機した後（ステップＳ３２６）、経過時間ｔが所定の待機時間ｔ1以上になると（Ｙ）、パラメータＭを初期値「１」に設定し直して（ステップＳ３２１）、以上説明した処理を第１のフラッシュメモリ１０５に対して繰り返すことになる。
ここで待機時間ｔ1は、トンネル酸化膜１２４（図１３）の絶縁体としての機能が最も低下したときに第１のフラッシュメモリ１０５等のフラッシュメモリがデータの正常性を保持することが可能とされる時間から多少の余裕時間を差し引いた値に設定される。
このように本発明の第１の変形例では、フラッシュメモリの不良となるメモリセルが定期的に再チャージされるので、恒久的にデータの正常性を保持することができる。もちろん、フラッシュメモリ自体の劣化は進んでいるので、可能であればその交換を迅速に行うことが望ましい。
＜発明の第２の変形例＞
本発明の第２の変形例は本発明をネットワークに応用したものである。最近では、電子装置の多くがＬＡＮ等のネットワークに接続されている。したがって、これらの電子装置がネットワークに接続している際に、電子装置に使用されているフラッシュメモリの交換管理を行うことができる。
図１８はこのような第２の変形例でのフラッシュメモリ管理システムの構成の一例を示したものである。このフラッシュメモリ管理システム４００では、ＬＡＮ等のネットワーク４０１に、第１のフラッシュメモリ４１１を内蔵した第１の電子装置４２１と、第２のフラッシュメモリ４１２を内蔵した第２の電子装置４２２が接続されている。このネットワークには、一例としてＸ８６系のＣＰＵ（Central Processing Unit）を使用したサーバ等のＸ８６系装置４２３が接続されている。Ｘ８６系装置４２３のＣＰＵの代わりに他のＣＰＵを使用した装置であってもよい。Ｘ８６系装置４２３の内部には、図１１でデータ正常性検知部１０８として説明したものと機能的に同一のデータ正常性検知部４１３が配置されている。
更に、第１の電子装置４２１と第２の電子装置４２２の近傍には、第１のフラッシュメモリ４１１および第２のフラッシュメモリ４１２に印加する電源電圧ＶCCを個別に制御する電源電圧生成装置４２４が配置されている。電源電圧生成装置４２４は図１１で電源電圧生成部１１４として説明したものと機能的に同一となっている。
更にこのフラッシュメモリ管理システム４００では、Ｘ８６系装置４２３からの指示により電源電圧生成装置４２４の生成する電源電圧ＶCCを制御する電源制御装置４２５が配置されている。電源制御装置４２５内には、図１１におけるフラッシュメモリリードマージン変動部１０９として説明したものと機能的に同一のフラッシュメモリリードマージン変動部４１５が配置されている。電源制御装置４２５は、図１８に示したようにネットワーク４０１から独立して配置されていてもよいし、ネットワーク４０１に接続した独立した電子装置として存在してもよい。
実施の形態で説明した電子装置１００と同様にこのフラッシュメモリ管理システム４００でも、第１のフラッシュメモリ４１１および第２のフラッシュメモリ４１２の交換についての制御を行うことができる。図１１における表示部１１５は、全体的な管理を行うＸ８６系装置４２３に配置してもよいし、第１の電子装置４２１や第２の電子装置４２２の図示しないディスプレイで同様の表示を行うことも可能である。
以上説明した第２の変形例のフラッシュメモリ管理システム４００によれば、ネットワーク４０１に接続された各種の電子装置に使用されるフラッシュメモリ４１１、４１２を統一的に管理することができる。特に電子装置４１１、４１２等のフラッシュメモリを使用した電子装置の数が多くなれば、システムの管理者や保守を行う会社の負担が大幅に軽減するという利点が生じる。
本発明はその他、各種の変形が可能である。たとえば実施の形態では第１のフラッシュメモリ１０５等のフラッシュメモリの交換の指示が行われた後に１回だけ通常時の電源電圧ＶCCを引き下げたが、これに限るものではない。フラッシュメモリに印加する通常時の電源電圧ＶCCを前記したように次回の経過と共に段階的に引き下げたり、所定の演算式を用いて経過時間と共に電源電圧ＶCCをリニア（連続的）に引き下げることも可能である。
また、実施の形態では不良になるおそれのあるメモリセルの電源電圧ＶCCを制御することにしたが、データの正常性を長期間保持することのできるメモリセルとデータの格納箇所を入れ替えることで該当するフラッシュメモリの交換までの期間を延長するようにしてもよい。
以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。
（付記１）
フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
この経過時間算出手段の算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段
とを具備することを特徴とする電子装置。
（付記２）
前記交換時期判別手段は、前記閾値を絶通常閾値よりも高くして前記フラッシュメモリを構成する複数のメモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段とを備え、前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期が到来したことを判別することを特徴とする付記１記載の電子装置。
（付記３）
前記閾値低下設定手段は、前記通常閾値よりも数パーセントの範囲で低下させることを特徴とする付記１記載の電子装置。
（付記４）
前記閾値低下設定手段は、前記フラッシュメモリの該当するメモリセルに印加する電源電圧を低下させることで前記通常閾値よりも閾値を低下させることを特徴とする付記１記載の電子装置。
（付記５）
前記閾値低下設定手段は前記経過時間算出手段の算出した経過時間に応じて閾値を複数段階に分けて低下させることを特徴とする付記３記載の電子装置。
（付記６）
前記閾値低下設定手段は前記経過時間算出手段の算出した経過時間に応じてリニアに閾値を低下させることを特徴とする付記３記載の電子装置。
（付記７）
フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、
この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、
前記照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、
前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
この交換時期判別手段が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
この経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段
とを具備することを特徴とする電子装置。
（付記８）
フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
この経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段
とを具備することを特徴とする電子装置。
（付記９）
所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、
前記ネットワークに接続され、前記電子装置に内蔵された前記フラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、
この管理装置の前記経過時間算出手段の算出した前記フラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置
とを具備することを特徴とするフラッシュメモリ交換管理システム。
（付記１０）
フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
この経過時間算出ステップで算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定ステップ
とを具備することを特徴とするフラッシュメモリ交換管理方法。
（付記１１）
フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、
この照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、
前記照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、
前記割合算出ステップが予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
この交換時期判別ステップが交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
この経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップ
とを具備することを特徴とするフラッシュメモリ交換管理方法。
（付記１２）
フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
この経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップ
とを具備することを特徴とするフラッシュメモリ交換管理方法。
（付記１３）
ＣＰＵに、
フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
この経過時間算出処理で算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定処理
とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
（付記１４）
ＣＰＵに、
フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、
この照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、
前記照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、
前記割合算出処理が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
この交換時期判別処理が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
この経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理
とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
（付記１５）
ＣＰＵに、
フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
この経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理
とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
１００、１０００、１１００、１２００、１３０１ 電子装置
１０１ ＣＰＵ
１０２ プログラム格納部
１０３ 制御部
１０５ 第１のフラッシュメモリ
１０６ 第２のフラッシュメモリ
１０８、４１３ データ正常性検知部
１０９、４１５ フラッシュメモリリードマージン変動部
１１１ 第１の機能部
１１２ 第２の機能部
１１４ 電源電圧生成部
１２３ 基板
１２４ トンネル酸化膜
１２５ フローティングゲート
１２６ 酸化絶縁膜
１２７ コントロールゲート
４２１ 第１の電子装置
４２２ 第２の電子装置
４２３ Ｘ８６系装置
４２４ 電源電圧生成装置
４２５ 電源制御装置
１００１、１２０１、１３０２ａ 交換時期判別手段
１００２、１２０２、１３０２ｂ 経過時間算出手段
１００３ 閾値低下設定手段
１１０１ 照合手段
１１０２ 割合算出手段
１１０３ 記憶手段
１１０４ 交換時期判別手段
１１０５ 経過時間算出手段
１１０６ メモリセル置換手段
１２０３ 再チャージ手段
１３００ フラッシュメモリ交換管理システム
１３０２ 管理装置
１３０３ 電源制御装置
１３０３ａ 閾値低下設定手段
１４００、１５００、１６００ フラッシュメモリ交換管理方法
１４０１ 交換時期判別ステップ
１４０２、１５０５、１６０２ 経過時間算出ステップ
１４０３ 閾値低下設定ステップ
１５０１ 照合ステップ
１５０２ 割合算出ステップ
１５０３ 記憶ステップ
１５０４、１６０１ 交換時期判別ステップ
１５０６ メモリセル置換ステップ
１６０３ 再チャージステップ
１７００、１８００、１９００ フラッシュメモリ交換管理プログラム
１７０１、１８０４、１９０１ 交換時期判別処理
１７０２、１８０５、１９０２ 経過時間算出処理
１７０３ 閾値低下設定処理
１８０１ 照合処理
１８０２ 割合算出処理
１８０３ 記憶処理
１８０６ メモリセル置換処理
１９０３ 再チャージ処理

Claims (10)

  1. フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
    この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
    この経過時間算出手段の算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段
    とを具備することを特徴とする電子装置。
  2. フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、
    この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、
    前記照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、
    前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
    この交換時期判別手段が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
    この経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段
    とを具備することを特徴とする電子装置。
  3. フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、
    この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、
    この経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段
    とを具備することを特徴とする電子装置。
  4. 所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、
    前記ネットワークに接続され、前記電子装置に内蔵された前記フラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、
    この管理装置の前記経過時間算出手段の算出した前記フラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置
    とを具備することを特徴とするフラッシュメモリ交換管理システム。
  5. フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
    この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
    この経過時間算出ステップで算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定ステップ
    とを具備することを特徴とするフラッシュメモリ交換管理方法。
  6. フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、
    この照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、
    前記照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、
    前記割合算出ステップが予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
    この交換時期判別ステップが交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
    この経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップ
    とを具備することを特徴とするフラッシュメモリ交換管理方法。
  7. フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、
    この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、
    この経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップ
    とを具備することを特徴とするフラッシュメモリ交換管理方法。
  8. ＣＰＵに、
    フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
    この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
    この経過時間算出処理で算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも２値化に障害が生じない範囲内で低下させる閾値低下設定処理
    とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
  9. ＣＰＵに、
    フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの２値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、
    この照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、
    前記照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、
    前記割合算出処理が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
    この交換時期判別処理が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
    この経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理
    とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
  10. ＣＰＵに、
    フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、
    この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、
    この経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理
    とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。
JP2011132454A 2011-06-14 2011-06-14 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム Active JP5682466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011132454A JP5682466B2 (ja) 2011-06-14 2011-06-14 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011132454A JP5682466B2 (ja) 2011-06-14 2011-06-14 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2013003723A JP2013003723A (ja) 2013-01-07
JP5682466B2 true JP5682466B2 (ja) 2015-03-11

Family

ID=47672250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011132454A Active JP5682466B2 (ja) 2011-06-14 2011-06-14 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム

Country Status (1)

Country Link
JP (1) JP5682466B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102285994B1 (ko) 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242890B2 (ja) * 1998-12-16 2001-12-25 株式会社ハギワラシスコム 記憶装置
JP2001167588A (ja) * 1999-12-06 2001-06-22 Nec Ic Microcomput Syst Ltd Ｅｅｐｒｏｍの読み出し不良検出回路及び読み出し不良検出方法
JP2003100099A (ja) * 2001-09-25 2003-04-04 Toshiba Lsi System Support Kk 半導体回路システム
JP2009230475A (ja) * 2008-03-24 2009-10-08 Nec Personal Products Co Ltd 不揮発性半導体記憶部を含む記憶システム
JP4743905B2 (ja) * 2008-03-25 2011-08-10 Ｎｅｃインフロンティア株式会社 フラッシュメモリ・ストレージ寿命監視装置
JP2010218637A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体記憶装置およびその制御方法
US8254170B2 (en) * 2009-08-25 2012-08-28 Sandisk Il Ltd. Preloading data into a flash storage device
KR101603099B1 (ko) * 2009-10-01 2016-03-28 삼성전자주식회사 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법

Also Published As

Publication number Publication date
JP2013003723A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
KR101079502B1 (ko) 메모리 시스템
CN103843069B (zh) 存储器刷新方法及设备
US8452913B2 (en) Semiconductor memory device and method of processing data for erase operation of semiconductor memory device
US8923045B2 (en) Multi-level cell (MLC) update with protected mode capability
CN101625903B (zh) 对存储器进行监控
US20030135793A1 (en) Method and apparatus for dynamic degradation detection
US8402204B2 (en) Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same
JP2008009594A (ja) 半導体記憶装置管理システム、半導体記憶装置、ホスト装置、プログラム、半導体記憶装置の管理方法
KR20170028096A (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
KR20020015981A (ko) 비휘발성 반도체 기억장치
CN104751887B (zh) 一种非易失性存储器的掉电保护方法和装置
JP4743905B2 (ja) フラッシュメモリ・ストレージ寿命監視装置
CN104751886B (zh) 一种非易失性存储器的掉电保护方法和装置
US10261720B2 (en) Method for optimizing the use of a non-volatile memory in a motor vehicle computer for monitoring a functional member
JP5981906B2 (ja) 画像形成装置
JP5682466B2 (ja) 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム
JP5858036B2 (ja) 再構成可能回路
JP2015170332A (ja) Ｎａｎｄフラッシュモジュール制御方法
JP2002208286A (ja) 不揮発性半導体記憶装置
JP2000339977A (ja) データ設定方法および装置、データ記憶装置、情報記憶媒体
CN112000290B (zh) Nor flash擦除干扰纠正方法及装置
CN108305663A (zh) Sonos闪存的干扰性测试方法
JP2012022618A (ja) フラッシュメモリ劣化判定装置およびフラッシュメモリの劣化判定方法
US20150100824A1 (en) Power Sequencing and Data Hardening Architecture
TW201931141A (zh) 記憶體控制裝置與記憶體控制方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141229

R150 Certificate of patent or registration of utility model

Ref document number: 5682466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150