JP5672091B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP5672091B2
JP5672091B2 JP2011058691A JP2011058691A JP5672091B2 JP 5672091 B2 JP5672091 B2 JP 5672091B2 JP 2011058691 A JP2011058691 A JP 2011058691A JP 2011058691 A JP2011058691 A JP 2011058691A JP 5672091 B2 JP5672091 B2 JP 5672091B2
Authority
JP
Japan
Prior art keywords
shield electrode
electronic component
disposed
multilayer substrate
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011058691A
Other languages
English (en)
Other versions
JP2012195468A (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011058691A priority Critical patent/JP5672091B2/ja
Publication of JP2012195468A publication Critical patent/JP2012195468A/ja
Application granted granted Critical
Publication of JP5672091B2 publication Critical patent/JP5672091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品を内蔵し、樹脂で封止することにより可撓性を有する多層基板に関する。
特許文献1に開示してある多層基板(銅張積層板)は、一面に回路パターン形成用の金属箔(導体層)を張り付け、他面に電気シールド用の金属層(シールド層)を形成した絶縁性ベース材(絶縁層)を用い、回路基材の少なくとも一方の面に金属層(シールド層)が対向するように複数の絶縁性ベース材(絶縁層)を張り合わせて形成された多層基板が開示されている。多層基板の一方の面の全面に金属層(シールド層)が形成されているので、内蔵されている電子部品を確実にシールドすることができる。
図1は、従来の多層基板の構成を示す透視平面図であり、図2は、従来の多層基板の構成を示す、図1のA−A断面図である。図1及び図2に示すように、従来の多層基板は、電子部品12、13を内蔵しており、導電性樹脂で充填されたビア導体15を設けてある。樹脂フィルムを複数積層した絶縁性ベース材(絶縁層)17を形成し、一の絶縁性ベース材(絶縁層)17の一面にシールド電極16を設けてある。シールド電極16は一の絶縁層17の表面にのみ設けてあり、電子部品12、13の積層方向に全面を覆うように形成してある。
特開2003−168862号公報
しかし、特許文献1に開示されている多層基板では、全面にシールド電極16が形成されているので配線することが可能な配線領域が少なく、設計上の自由度を確保することができないという問題点があった。また、シールド電極16として金属箔、例えば銅箔を設ける場合、接着力が弱い絶縁性ベース材(絶縁層)17と銅箔(シールド電極16)とが全面にわたって接触しているので、シールド電極(銅箔)16が絶縁性ベース材(絶縁層)17から剥離するおそれがあるという問題点もあった。
本発明は斯かる事情に鑑みてなされたものであり、シールド性能を維持しつつ、絶縁層とシールド電極との間で生じる剥離を抑制することが可能な多層基板を提供することを目的とする。
上記目的を達成するために第1発明に係る多層基板は、可撓性を有する絶縁層と導体層とを含む積層体中に、電子部品を内蔵してある多層基板において、内蔵された電子部品をシールドするシールド電極が複数の層に分散されて配置されており、前記シールド電極は、前記電子部品に近接する位置に配置されている第一のシールド電極と、積層方向において前記第一のシールド電極よりも前記電子部品から離れた位置に配置されている第二のシールド電極とを含み、前記第一のシールド電極及び前記第二のシールド電極は、それぞれ、同一層において複数に分散されて配置されていることを特徴とする。
第1発明では、内蔵された電子部品をシールドするシールド電極が複数の層に分散されて配置されているので、全面にわたってシールド電極を配置するよりもシールド電極を小さくすることができ、シールド電極を絶縁層と絶縁層とで挟み込むように接着することができるので、剥離が生じる可能性が低くなる。また、全面にわたってシールド電極を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
また、第2発明に係る多層基板は、第1発明において、前記電子部品は、前記積層体の積層方向に主面を有し、前記シールド電極により積層方向から見て前記電子部品の主面全体を覆うようにしてあることを特徴とする。
第2発明では、シールド電極により積層方向から見て電子部品の主面全体を覆うので、シールド性能を高めることが可能となる。
また、第3発明に係る多層基板は、第1又は第2発明において、前記第一のシールド電極は、積層方向から見て前記電子部品が配置されている位置に配置されており、前記第二のシールド電極は、前記第一のシールド電極で覆われている領域以外の領域を覆うように配置されていることを特徴とする。
第3発明では、第一のシールド電極は、積層方向から見て電子部品が配置されている位置に配置されており、第二のシールド電極は、第一のシールド電極で覆われている領域以外の領域を覆うように配置されている。これにより、シールド電極を複数の層に分散して形成する場合であっても、全面にわたってシールド電極を配置した場合と同等のシールド性能を維持することができる。また、全面にわたってシールド電極を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
また、第4発明に係る多層基板は、第3発明において、前記第一のシールド電極は、積層方向から見て前記電子部品の主面全体を覆うようにしてあることを特徴とする。
第4発明では、第一のシールド電極は、積層方向から見て電子部品の主面全体を覆うので、よりシールド性能を高めることが可能となる。
また、第5発明に係る多層基板は、第1又は第2発明において、積層方向から見て前記電子部品が配置されている位置にのみ前記シールド電極を配置してあることを特徴とする。
第5発明では、積層方向から見て電子部品が配置されている位置にのみシールド電極を配置してあるので、電子部品に対するシールド性能を維持することができ、しかも絶縁層とシールド電極との間で剥離が生じる可能性が低くなる。また、全面にわたってシールド電極を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。さらに、積層方向から見て電子部品が配置されている位置にのみシールド電極を配置してあるので、曲げ荷重が直接電子部品にかかりにくく、内蔵する電子部品の破損を回避することも可能となる。
また、第発明に係る多層基板は、第1乃至第発明のいずれか1つにおいて、前記電子部品に近接する位置に配置されている前記シールド電極ほど厚さが厚く、前記電子部品から離れるに従って漸次、前記シールド電極の厚さが薄くなるようにしてあることを特徴とする。
発明では、電子部品に近接する位置に配置されているシールド電極ほど厚さが厚く、電子部品から離れるに従って漸次、シールド電極の厚さが薄くなるので、シールド性能を高めることができるとともに、電子部品の近傍ほど多層基板が曲がりにくくなることから曲げ荷重が直接電子部品にかかりにくく、内蔵する電子部品の破損を回避することも可能となる。
また、第発明に係る多層基板は、第1乃至第発明のいずれか1つにおいて、前記シールド電極は、外部と接続する外部接続電極を配置してある位置とは前記電子部品を挟んで反対側の位置に配置されていることを特徴とする。
発明では、シールド電極は、外部と接続する外部接続電極を配置してある位置とは電子部品を挟んで反対側の位置に配置されているので、例えば外部接続電極を配置してある位置の反対側である電子部品の上方から侵入しやすい電磁波から電子部品を確実にシールドすることが可能となる。
上記構成によれば、内蔵されている電子部品をシールドするシールド電極が複数の層に分散されて配置されているので、全面にわたってシールド電極を配置するよりもシールド電極を小さくすることができ、シールド電極を絶縁層と絶縁層とで挟み込むように接着することができるので、剥離が生じる可能性が低くなる。また、全面にわたってシールド電極を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
従来の多層基板の構成を示す透視平面図である。 従来の多層基板の構成を示す、図1のA−A断面図である。 本発明の実施の形態1に係る多層基板の構成を示す透視平面図である。 本発明の実施の形態1に係る多層基板の構成を示す、図3のA−A断面図である。 本発明の実施の形態1に係る多層基板の製造方法を示す模式断面図である。 本発明の実施の形態1に係る多層基板の製造方法を示す模式断面図である。 本発明の実施の形態2に係る多層基板の構成を示す透視平面図である。 本発明の実施の形態2に係る多層基板の構成を示す、図7のA−A断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図3は、本発明の実施の形態1に係る多層基板の構成を示す透視平面図であり、図4は、本発明の実施の形態1に係る多層基板の構成を示す、図3のA−A断面図である。図3及び図4に示すように、多層基板10は、熱可塑性樹脂で構成された樹脂フィルム17を積層し相互に接着することにより複数の絶縁層(樹脂層)17a〜17fを形成してある。
多層基板10の両端側には、ビアに導電性材料を充填したビア導体15を設けてあり、電子部品12、13は、絶縁層17dに形成した穴部20内に配置するようにしてある。そして、シールド電極16として銅箔16a、16bを、絶縁層17a〜17cの層間に設けてある。
本実施の形態1では、銅箔16aは、積層方向から見て電子部品12、13が配置されている領域を覆うように設けてある。銅箔16bは、銅箔16aで覆われている領域以外の領域を覆うように設けてある。図4では、銅箔16aは絶縁層17bと17cとの層間に、銅箔16bは絶縁層17aと17bとの層間に、それぞれ設けている。
つまり、本実施の形態1では、従来のようにシールド電極16を1つの層の全面にわたって配置するのではなく、銅箔16a、16bを、複数の層に分散して配置してあり、しかも電磁波が侵入しやすい電子部品12、13の上方、すなわち積層方向から見て電子部品12、13の主面については、シールド電極16が配置されていない領域が存在しないように銅箔16a、16bを配置してある。銅箔16a、16bを複数の層に分散して配置することにより、全面にわたってシールド電極16を配置するよりもシールド電極16を小さくすることができ、シールド電極16として配置してある銅箔16aは絶縁層17bと絶縁層17cとで、銅箔16bは絶縁層17aと絶縁層17bとで、それぞれ挟み込むように接着することができるので、剥離が生じる可能性が低くなる。また、全面にわたってシールド電極16を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
また、シールド電極16のうち、電子部品12、13に近接する位置に配置してあるシールド電極(第一のシールド電極)16aは、積層方向から見て電子部品12、13が配置されている位置に配置してあり、シールド電極16aより電子部品12、13から離れた位置に配置してあるシールド電極(第二のシールド電極)16bは、シールド電極16aで覆われている領域以外の領域を覆うように配置してあるので、シールド電極16を複数の層に分散させて配置する場合であっても、全面にわたってシールド電極16を配置した場合と同様、電子部品12、13の上方から電磁波が侵入するおそれがなく、全面にわたってシールド電極16を配置した場合と同等のシールド性能を維持することができる。
図5及び図6は、本発明の実施の形態1に係る多層基板10の製造方法を示す模式断面図である。まず、図5(a)に示すように、熱可塑性樹脂である液晶ポリマーで構成された樹脂フィルム17の一方の面に金属箔(導体層)51を張り付ける。熱可塑性樹脂である樹脂フィルム17の構成材料としては、液晶ポリマーの他に、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド(PEI)、ポリエーテルエーテルケトン(PEEK)/ポリエーテルイミド(PEI)混合物等を用いる。金属箔51としては、高い導電率と強度とを兼ね備えた銅箔が好ましい。
次に、図5(b)に示すように、レーザ加工により、樹脂フィルム17に貫通孔であるビア52を形成する。そして、図5(c)に示すように、レジスト53を印刷して回路パターンを形成して、図5(d)に示すようにエッチングすることにより、回路パターンに対応した金属箔51をレジスト53とともに残す。
その後、図5(e)に示すように、レジスト53を除去して回路パターンに対応した金属箔51のみを残し、図5(f)に示すように、ビア52に導電性樹脂をスクリーン印刷法等を用いて充填してビア導体15を形成する。なお、ビア52に充填する導電性樹脂は、例えばAgフィラ、Niフィラ等を含有するエポキシ樹脂又はフェノール樹脂からなる導電性樹脂(Agペースト等)である。
電子部品12、13を配置する層に該当する絶縁層には、図5(g)に示すように、パンチ加工等の機械加工又はレーザ加工により、樹脂フィルム17に貫通孔である穴部20を形成しておく。
絶縁層17a〜17fが準備できた段階で、図6(a)に示すように絶縁層17d、17e、17fを重ね合わせて、ヒータが埋設された一対の熱プレス板の間に挿入して、高い圧力と温度で積層体を両面から加圧しつつ加熱する。印加する圧力は、1MPa程度が好ましい。また、樹脂フィルム17が熱可塑性樹脂である液晶ポリマーからなる場合、170〜175℃で10分間程度、加熱することが好ましい。加熱加圧することにより、樹脂フィルム17が軟化し、各絶縁層17d〜17fが相互に接着されて、多層基板10の略半分が形成される。
なお、絶縁層17fの金属箔51は外部と接続するための外部接続電極となり、多層基板10を外部と容易に接続することができる。
そして、図6(b)に示すように、形成してある穴部20内に、電子部品12、13をそれぞれ配置して、内部接続電極61と電気的に接合する。内部接続電極61は、金属箔51、ビア導体15等により構成される。そして、絶縁層17cを積層した後、電子部品12、13の積層方向であって、電子部品12、13が配置されている位置にシールド電極16として銅箔16aを設けた絶縁層17bを積層する。
絶縁層17bを積層した後、電子部品12、13の積層方向であって、電子部品12、13が配置されていない位置にシールド電極16として銅箔16bを設けた絶縁層17aを積層する(図6(c))。図6(c)に示す状態で、ヒータが埋設された一対の熱プレス板の間に挿入して、高い圧力と温度で積層体を両面から加圧しつつ加熱する。印加する圧力は、7MPa程度が好ましい。また、樹脂フィルム17が熱可塑性樹脂である液晶ポリマーからなる場合、280℃前後で30分間、加熱することが好ましい。加熱加圧することにより、樹脂フィルム17が軟化し、各絶縁層17a〜17fが相互に接着されて多層基板10が形成される。
このように、シールド電極16は、外部と接続する外部接続電極を配置してある位置とは電子部品12、13を挟んで反対側の位置に配置してあるので、外部接続電極を配置してある位置の反対側である電子部品12、13の上方から侵入しやすい電磁波を確実にシールドすることが可能となる。
以上のように本実施の形態1によれば、シールド電極16として銅箔16a、16bを複数の層に分散して配置してあり、しかも電磁波が侵入しやすい電子部品12、13の上方については、シールド電極16が配置されていない領域が存在しないので、シールド性能を低下させることなく、全面にわたってシールド電極16を配置するよりもシールド電極16を小さくすることができ、銅箔16aは絶縁層17bと絶縁層17cとで、銅箔16bは絶縁層17aと絶縁層17bとで、それぞれ挟み込むように接着することができるので、剥離が生じる可能性が低くなる。また、全面にわたってシールド電極16を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
なお、電子部品12、13に近接する位置に配置してあるシールド電極16ほど厚さを厚く、電子部品12、13から離れる位置に配置してあるシールド電極16ほど厚さを薄くすることが好ましい。シールド性能を高めることができるとともに、電子部品12、13の近傍ほど多層基板10が曲がりにくくなることから曲げ荷重が直接電子部品12、13にかかりにくく、内蔵する電子部品12、13の破損を回避することも可能となる。
(実施の形態2)
図7は、本発明の実施の形態2に係る多層基板の構成を示す透視平面図であり、図8は、本発明の実施の形態2に係る多層基板の構成を示す、図7のA−A断面図である。図7及び図8に示すように、多層基板10は、熱可塑性樹脂で構成された樹脂フィルム17を積層し相互に接着することにより複数の絶縁層(樹脂層)17a〜17fを形成してある。
多層基板10の両端側には、ビアに導電性材料を充填したビア導体15を設けてあり、電子部品12、13は、絶縁層17dに形成した穴部20内に配置するようにしてある。そして、シールド電極16として銅箔16a、16bを、絶縁層17a〜17cの層間に設けてある。
本実施の形態2では、銅箔16a、16bは、積層方向から見て電子部品12、13が配置されている領域を覆うように設けてある。銅箔16bは、銅箔16aで覆われている領域を含む、より広い領域を覆うように設けてある。図8では、銅箔16aは絶縁層17bと17cとの層間に、銅箔16bは絶縁層17aと17bとの層間に、それぞれ設けている。
つまり、本実施の形態2では、従来のように、シールド電極16を1つの層の全面にわたって配置するのではなく、銅箔16a、16bを複数の層に分散して配置してあり、しかも電磁波が侵入しやすい電子部品12、13の上方、すなわち積層方向から見て電子部品12、13の主面のみを覆うように銅箔16a、16bを配置してある。銅箔16a、16bを複数の層に分散して配置することにより、全面にわたってシールド電極16を配置するよりもシールド電極16を小さくすることができ、シールド電極16として配置してある銅箔16aは絶縁層17bと絶縁層17cとで、銅箔16bは絶縁層17aと絶縁層17bとで、それぞれ挟み込むように接着することができるので、剥離が生じる可能性が低くなる。また、全面にわたってシールド電極16を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。
また、シールド電極16のうち、電子部品12、13に近接する位置に配置してあるシールド電極(第一のシールド電極)16aよりも、シールド電極16aより電子部品12、13から離れた位置に配置してあるシールド電極(第二のシールド電極)16bの方が、シールドする面積が大きい。したがって、多層基板10がシールド電極16の存在により曲がりにくく、絶縁層とシールド電極16との間で剥離が生じる可能性が低くなる。また、内蔵する電子部品12、13の周りは配線の引き回しによって、シールド電極16を自由に配置することが困難であるが、内蔵する電子部品12、13から離れた位置であれば比較的自由に配線することができ、効果的な位置にシールド電極16を配置することが可能となる。さらに、電子部品12、13の下方を除く全方位からの電磁波に対し電子部品12、13から離れたシールド電極16ほど面積を大きく、近くのシールド電極16ほど面積を小さくした方が、より効果的にシールドすることが可能となる。
以上のように本実施の形態2によれば、積層方向から見て電子部品12、13が配置されている位置にのみシールド電極16として銅箔16a、16bを設けてあるので、電子部品12、13に対するシールド性能を維持することができる。また、全面にわたってシールド電極16を配置することがないので、配線領域を確保することができ、設計上の自由度を確保することも可能となる。さらに、積層方向から見て電子部品12、13が配置されている位置にのみシールド電極16として銅箔16a、16bを配置してあるので、曲げ荷重が直接電子部品12、13にかかりにくく、内蔵する電子部品12、13の破損を回避することも可能となる。
なお、電子部品12、13に近接する位置に配置してあるシールド電極16ほど厚さを厚く、電子部品12、13から離れる位置に配置してあるシールド電極16ほど厚さを薄くすることが好ましい。シールド性能を高めることができるとともに、電子部品12、13の近傍ほど多層基板10が曲がりにくくなることから曲げ荷重が直接電子部品12、13にかかりにくく、内蔵する電子部品12、13の破損を回避することも可能となる。
なお、本実施の形態1及び2においては、6枚の樹脂フィルム17を積層する例を開示しているが、積層する層数は電子部品12、13の高さに合わせて適宜設定すれば良い。また、電子部品12、13を配置する前と後の2回、高い圧力と温度で積層体を両面から加圧しつつ加熱しているが、電子部品12、13を配置して全ての絶縁層を積層した時点で1回だけ、高い圧力と温度で積層体を両面から加圧しつつ加熱しても良い。
10 多層基板
12、13 電子部品
15 ビア導体
16 シールド電極
16a 銅箔(シールド電極、第一のシールド電極)
16b 銅箔(シールド電極、第二のシールド電極)
17 樹脂フィルム
17a〜17f 絶縁層
20 穴部
51 金属箔(導体層)
61 内部接続電極

Claims (7)

  1. 可撓性を有する絶縁層と導体層とを含む積層体中に、電子部品を内蔵してある多層基板において、
    内蔵された電子部品をシールドするシールド電極が複数の層に分散されて配置されており、
    前記シールド電極は、前記電子部品に近接する位置に配置されている第一のシールド電極と、積層方向において前記第一のシールド電極よりも前記電子部品から離れた位置に配置されている第二のシールド電極とを含み、
    前記第一のシールド電極及び前記第二のシールド電極は、それぞれ、同一層において複数に分散されて配置されていることを特徴とする多層基板。
  2. 前記電子部品は、前記積層体の積層方向に主面を有し、前記シールド電極により積層方向から見て前記電子部品の主面全体を覆うようにしてあることを特徴とする請求項1に記載の多層基板。
  3. 前記第一のシールド電極は、積層方向から見て前記電子部品が配置されている位置に配置されており、前記第二のシールド電極は、前記第一のシールド電極で覆われている領域以外の領域を覆うように配置されていることを特徴とする請求項1又は2に記載の多層基板。
  4. 前記第一のシールド電極は、積層方向から見て前記電子部品の主面全体を覆うようにしてあることを特徴とする請求項3に記載の多層基板。
  5. 積層方向から見て前記電子部品が配置されている位置にのみ前記シールド電極を配置してあることを特徴とする請求項1又は2に記載の多層基板。
  6. 前記電子部品に近接する位置に配置されている前記シールド電極ほど厚さが厚く、前記電子部品から離れるに従って漸次、前記シールド電極の厚さが薄くなるようにしてあることを特徴とする請求項1乃至のいずれか一項に記載の多層基板。
  7. 前記シールド電極は、外部と接続する外部接続電極を配置してある位置とは前記電子部品を挟んで反対側の位置に配置されていることを特徴とする請求項1乃至6のいずれか一項に記載の多層基板。
JP2011058691A 2011-03-17 2011-03-17 多層基板 Active JP5672091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011058691A JP5672091B2 (ja) 2011-03-17 2011-03-17 多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011058691A JP5672091B2 (ja) 2011-03-17 2011-03-17 多層基板

Publications (2)

Publication Number Publication Date
JP2012195468A JP2012195468A (ja) 2012-10-11
JP5672091B2 true JP5672091B2 (ja) 2015-02-18

Family

ID=47087082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011058691A Active JP5672091B2 (ja) 2011-03-17 2011-03-17 多層基板

Country Status (1)

Country Link
JP (1) JP5672091B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664829B2 (ja) * 2012-11-29 2015-02-04 株式会社村田製作所 高周波モジュール
WO2014171334A1 (ja) 2013-04-19 2014-10-23 株式会社村田製作所 フレキシブル基板
JP6358334B2 (ja) 2014-09-03 2018-07-18 株式会社村田製作所 部品内蔵基板および基板探傷法
CN206879237U (zh) * 2014-09-26 2018-01-12 株式会社村田制作所 层叠模块用基板以及层叠模块
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
JP6958300B2 (ja) 2017-11-29 2021-11-02 Tdk株式会社 多層回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078340B2 (ja) * 2006-07-26 2012-11-21 京セラ株式会社 コイル内蔵基板
CN101663926B (zh) * 2007-05-02 2011-10-05 株式会社村田制作所 部件内置模块及其制造方法
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP5307664B2 (ja) * 2009-08-27 2013-10-02 京セラ株式会社 多層基板および電子機器

Also Published As

Publication number Publication date
JP2012195468A (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
JP4971460B2 (ja) フレキシブル配線板及びその製造方法
JP5672091B2 (ja) 多層基板
US8399775B2 (en) Flex-rigid wiring board and method of manufacturing the same
WO2014185194A1 (ja) フレキシブル回路基板、および、フレキシブル回路基板の製造方法
JP5610064B2 (ja) 部品内蔵樹脂基板およびその製造方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
WO2012117872A1 (ja) 部品内蔵樹脂基板
JP5509480B2 (ja) フレキシブルプリント配線板の接続構造、その製造方法、および電子機器
JP2012009478A (ja) 接続構造、電子機器
JP2014045164A (ja) リジッドフレキシブル回路基板及びその製作方法とリジッドフレキシブル回路板及びその製作方法
JP2014154594A (ja) 電子部品内蔵配線板
JP5741975B2 (ja) 樹脂多層基板
JP6741183B2 (ja) 多層基板および電気素子
CN210899888U (zh) 多层基板以及电子设备
WO2012132524A1 (ja) フレキシブル多層基板
WO2019230524A1 (ja) 樹脂多層基板および電子機器
JP2017139180A (ja) フレキシブルフラットケーブルおよびその製造方法
JPWO2017010228A1 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
JP5928601B2 (ja) 配線基板、および、配線基板の製造方法
CN210725458U (zh) 树脂多层基板以及电子设备
JP6048719B2 (ja) プリント配線板及び該プリント配線板の製造方法
JP6319447B2 (ja) 樹脂多層基板
JP2011108922A (ja) 回路基板
JP6645364B2 (ja) シールド付フレキシブルフラットケーブル及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5672091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150