JP5660656B2 - 電源装置、照明装置、及び、電力計測システム - Google Patents

電源装置、照明装置、及び、電力計測システム Download PDF

Info

Publication number
JP5660656B2
JP5660656B2 JP2009247074A JP2009247074A JP5660656B2 JP 5660656 B2 JP5660656 B2 JP 5660656B2 JP 2009247074 A JP2009247074 A JP 2009247074A JP 2009247074 A JP2009247074 A JP 2009247074A JP 5660656 B2 JP5660656 B2 JP 5660656B2
Authority
JP
Japan
Prior art keywords
voltage
input
power
inductor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009247074A
Other languages
English (en)
Other versions
JP2011097682A (ja
Inventor
鳴尾 誠浩
誠浩 鳴尾
正徳 三嶋
正徳 三嶋
滋 井戸
滋 井戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2009247074A priority Critical patent/JP5660656B2/ja
Publication of JP2011097682A publication Critical patent/JP2011097682A/ja
Application granted granted Critical
Publication of JP5660656B2 publication Critical patent/JP5660656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源装置、照明装置、及び、電力計測システムに関するものである。
従来から、直流電源に接続されたインダクタと、インダクタに接続されてインダクタへのエネルギーの蓄積をオンオフするスイッチング素子と、インダクタへのエネルギーの蓄積がオフされている期間にインダクタのエネルギーにより充電される出力コンデンサと、スイッチング素子を周期的にオンオフ駆動し、出力コンデンサの両端電圧を一定に維持するようにスイッチング素子のオンデューティを制御する制御部とを備え、出力コンデンサの両端電圧を出力電圧とする電源装置が提供されている。この種の電源装置としては、例えば、降圧チョッパ回路とも呼ばれるバックコンバータや、昇圧チョッパ回路とも呼ばれるブーストコンバータや、フライバックコンバータなどがある。
この種の電源装置として、入力電力を測定するものが提供されている。測定された入力電力は適宜の手段によって使用者に報知され、使用者は報知された入力電力を節電のために参考にすることができる。上記の電源装置において入力電力を測定する方法としては、スイッチング素子のオン状態の継続時間(以下、「オン時間」と呼ぶ。)を計時し、計時されたオン時間に基いて入力電力を演算するという方法が提案されている(例えば、特許文献1参照)。
特開2004−101518号公報
しかし、オン時間の計時には比較的に複雑な回路が必要となる。
本発明は、上記事由に鑑みて為されたものであり、その目的は、入力電力の測定用の回路の単純化が可能な電源装置及び照明装置及び電力計測システムを提供することにある。
請求項1の発明は、直流電源に接続されたインダクタと、インダクタに接続されてインダクタへのエネルギーの蓄積をオンオフするスイッチング素子と、インダクタへのエネルギーの蓄積がオフされている期間に、回生素子を介してインダクタのエネルギーにより充電される出力コンデンサと、スイッチング素子を周期的にオンオフ駆動し、出力コンデンサの両端電圧を一定に維持するようにスイッチング素子のオンデューティを制御する制御部とを備え、出力コンデンサの両端電圧を出力電圧とする電源装置であって、前記インダクタの、交番する両端電圧を半波整流した電圧を少なくともスイッチング素子のオンオフの1周期分積分した電圧に比例する検出電圧を出力する積分器と、積分器が出力した検出電圧に基いて入力電力を演算する演算部と、演算部によって演算された入力電力の情報を外部に出力する出力部とを備えることを特徴とする。
この発明によれば、積分器が出力する検出電圧は電源からの入力電圧とスイッチング素子のオン状態の継続時間との積に比例するから、スイッチング素子のオン状態の継続時間を計時する場合に比べ、入力電力の測定用の回路の単純化が可能となる。
請求項2の発明は、請求項1の発明において、インダクタは、一端がグランドに接続されて他端がダイオードを介して積分器に接続された二次巻線を有し、積分器は、インダクタの前記二次巻線からの入力電圧を平滑することで検出電圧を生成することを特徴とする。
請求項3の発明は、請求項1又は請求項2の発明において、インダクタに接続される電源は、交流電源から入力された交流電力を全波整流して出力するダイオードブリッジであって、積分器は、インダクタの両端電圧を半波整流した電圧をダイオードブリッジからの入力電圧の1周期分積分した電圧に比例する検出電圧を出力することを特徴とする。
請求項4の発明は、請求項1〜3のいずれかの発明において、インダクタに接続される電源は、交流電源から入力された交流電力を全波整流して出力するダイオードブリッジであって、ダイオードブリッジからの入力電圧の周期を測定する入力測定部を備え、演算部は、入力測定部によって測定された入力電圧の周期に基いて、演算に用いるパラメータを決定することを特徴とする。
この発明によれば、入力測定部を備えない場合に比べ、より多様な交流電源に対応可能となる。
請求項5の発明は、請求項1〜4のいずれかの発明において、演算部は、積分器から入力された検出電圧をA/D変換するA/D変換器と、A/D変換器によって変換された検出電圧を用いて入力電力を演算するデジタル回路とを備えることを特徴とする。
請求項6の発明は、請求項1〜5のいずれか1項に記載の電源装置と、電源装置の出力電力を用いて電気的光源を点灯させる負荷回路とを備えることを特徴とする。
請求項7の発明は、請求項1〜5のいずれか1項に記載の少なくとも1個の電源装置と、各電源装置の出力部から得られた入力電力の情報を表示する少なくとも1個の表示装置とを備えることを特徴とする。
請求項1の発明によれば、インダクタの、交番する両端電圧を半波整流した電圧を少なくともスイッチング素子のオンオフの1周期分積分した電圧に比例する検出電圧を出力する積分器と、積分器が出力した検出電圧に基いて入力電力を演算する演算部とを備えるので、積分器が出力する検出電圧は電源からの入力電圧とスイッチング素子のオン状態の継続時間との積に比例するから、スイッチング素子のオン状態の継続時間を計時する場合に比べ、入力電力の測定用の回路の単純化が可能となる。
請求項4の発明によれば、インダクタに接続される電源は、交流電源から入力された交流電力を全波整流して出力するダイオードブリッジであって、ダイオードブリッジからの入力電圧の周期を測定する入力測定部を備え、演算部は、入力測定部によって測定された入力電圧の周期に基いて、演算に用いるパラメータを決定するので、入力測定部を備えない場合に比べ、より多様な交流電源に対応可能となる。
本発明の実施形態1を示す回路ブロック図である。 同上においてスイッチング素子Q1のオンオフ状態とオン電圧Vonと回路電流IL1との時間変化を示す説明図である。 本発明の実施形態2を示す回路ブロック図である。 同上においてスイッチング素子Q1のオンオフ状態とオン電圧Vonと回路電流IL1との時間変化を示す説明図である。 本発明の実施形態3を示す回路ブロック図である。 同上においてスイッチング素子Q1のオンオフ状態とオン電圧Vonと回路電流IL1と検出電圧Vcdとの時間変化を示す説明図である。 同上の変更例を示す回路ブロック図である。 図7の例においてスイッチング素子Q1のオンオフ状態とオン電圧Vonとダイオードを流れる電流ID1との時間変化を示す説明図である。 同上を用いた照明装置の一例を示す回路ブロック図である。 同上を用いた照明装置の別の例を示す回路ブロック図である。 同上を用いた電力計測システムを示すブロック図である。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
(実施形態1)
本実施形態は、図1に示すように、交流電源ACから入力された交流電力を全波整流するダイオードブリッジDBと、一端がダイオードブリッジDBの高電圧側の出力端に接続されたインダクタL1と、インダクタL1の他端とダイオードブリッジDBの低電圧側の出力端との間に接続されたスイッチング素子Q1と、アノードがインダクタL1とスイッチング素子Q1との接続点に接続されたダイオードD1と出力コンデンサC1との直列回路であってスイッチング素子Q1に並列に接続された直列回路とを備え、出力コンデンサC1の両端電圧を出力電圧Vdcとする、ブーストコンバータ(昇圧チョッパ回路)と呼ばれる電源装置である。すなわち、出力コンデンサC1の両端間には、適宜の負荷回路Zが接続される。また、ダイオードブリッジDBの低電圧側の出力端はグランドに接続されている。
さらに、本実施形態は、スイッチング素子Q1を周期的にオンオフ駆動する制御部1を有する。すなわち、図2に示すように、スイッチング素子Q1がオンされている期間(以下、「オン期間」と呼ぶ。)にはダイオードブリッジDBからの入力によりインダクタL1に流れる電流(以下、「回路電流」と呼ぶ。)IL1が徐々に増加し、スイッチング素子Q1がオフされている期間(以下、「オフ期間」と呼ぶ。)には回路電流IL1の減少に伴ってインダクタL1の両端に誘導される電圧がダイオードブリッジDBの出力電圧Vinに重畳された電圧により出力コンデンサC1が充電される。つまり、オン期間にはインダクタL1にエネルギーが蓄積され、オフ期間にはインダクタL1にオン期間中に蓄積されたエネルギーにより出力コンデンサC1が充電される。制御部1は、出力電圧Vdcを監視しており、出力電圧Vdcを一定に保つように、スイッチング素子Q1のオンデューティを調整する。本実施形態では、スイッチング素子Q1のオンオフの周期(以下、「駆動周期」と呼ぶ。)Tcpは一定とされ、オン期間の長さ(以下、「オン時間」と呼ぶ。)Tonのみが制御される。
さらに、インダクタL1には二次巻線が設けられており、この二次巻線においてオン期間中に低電圧側となる一端はグランドに接続され、他端はダイオードのアノードに接続されている。このダイオードの他端は、抵抗とコンデンサとの直列回路からなり抵抗とコンデンサとの接続点を出力端とする積分器2を介してグランドに接続されている。すなわち、積分器2への入力電圧は、オン期間中のみインダクタL1の両端電圧を反映するような矩形波状の電圧(以下、「オン誘導電圧」と呼ぶ。)Vonとなり、積分器2の出力電圧(すなわち、上記のコンデンサの両端電圧。以下、「検出電圧」と呼ぶ。)Vcdは、オン誘導電圧Vonが平滑された電圧となる。つまり、検出電圧Vcdは、インダクタL1の両端電圧を半波整流した電圧をダイオードブリッジDBからの入力電圧Vinの1周期分積分した電圧に比例する。
また、本実施形態は、検出電圧Vcdに基いて、交流電源ACからの入力電力を演算する演算部3と、演算部3の演算に用いられる数値が適宜格納される記憶部5と、演算部3によって演算された入力電力の情報を出力する出力部4とを備える。
記憶部5としては、例えば周知の半導体メモリを用いることができ、周知技術で実現可能であるので詳細な図示並びに説明は省略する。
出力部4は、入力電力の情報を電気信号やワイヤレス信号として外部の装置に送信するものであってもよいし、入力電力の情報を例えば液晶パネルやスピーカ等の適宜の手段を用いて視覚的又は聴覚的に報知するものであってもよい。いずれの場合であっても出力部4は周知技術で実現可能であるので詳細な図示並びに説明は省略する。
演算部3は、例えば検出電圧VcdをA/D変換するA/D変換器31とA/D変換器21の出力を用いて入力電力を演算するデジタル回路32とを含む集積回路からなる。なお、演算部3は、入力された検出電圧Vcdをそのまま用いる代わりに、いったん記憶部5に格納し、複数の検出電圧Vcdのサンプルを平均して用いる、いわゆる平均化処理を行うものであってもよい。
以下、演算部3による入力電力の演算方法について説明する。
まず、簡単のために、ダイオードブリッジDBの出力電圧(以下、「入力電圧」と呼ぶ。)Vinを直流電圧とする。インダクタL1のインダクタンスをLとおき、インダクタL1に流れる回路電流IL1の最大値(以下、「ピーク電流」と呼ぶ。)をIpとおき、インダクタL1に流れる回路電流IL1がピーク電流Ipから0にまで低下する際にかかる時間(以下、「減衰時間」と呼ぶ。)をTdとおくと、ピーク電流Ipと減衰時間Tdとオン時間Tonと駆動周期Tcpとを用いて、インダクタL1に流れる回路電流IL1の平均値Iavは次式で表される。
Figure 0005660656
一方、ピーク電流Ipは、入力電圧Vinとオン時間TonとインダクタンスLとを用いて次式で表される。
Figure 0005660656
また、ダイオードD1の両端電圧が充分に小さいとして無視すると、出力電圧Vdcは入力電圧Vinと減衰時間Tdとピーク電流Ipとを用いて次式で表される。
Figure 0005660656
式2,3を用いて式1から減衰時間Tdとピーク電流Ipとを消去すると、次式のようになる。
Figure 0005660656
従って、入力電力Winは次式のようになる。
Figure 0005660656
さらに、検出電圧Vcdは、入力電圧Vinと、オン時間Tonと、駆動周期Tcpと、インダクタL1に設けられた二次巻線の巻数比nとを用いて、次式で表される。
Figure 0005660656
つまり、検出電圧Vcdは、オン時間Tonと入力電圧Vinとの積に比例する。
式6を用い、式5をオン時間Tonを含まない式に書き換えると、次式のようになる。
Figure 0005660656
実際には入力電圧Vinは変動し、オン時間Tonもオン期間毎に変化する。そこで、式5において入力電圧Vinとオン時間Tonとを含む項についてダイオードブリッジDBの出力の一周期(交流電源ACの出力の半周期。以下、「入力周期」と呼ぶ。)Tin分の平均をとる。すると、入力電力Winは次式のようになる。
Figure 0005660656
式8において、入力電圧Vinがsin関数である場合、入力電圧Vinの振幅(以下、「入力振幅」と呼ぶ。)Vinpと位相θとを用いてVin(i)=Vinp・sinθ(i)と置き換えることができる。さらに、周期毎のオン時間Tonの変動は非常に小さいとして、全てのiでオン時間Tonが一定であるとみなすと、式8は次式のように書き換えられる。
Figure 0005660656
さらに、入力周期Tinに対して駆動周期Tcpが非常に短い場合(入力電圧Vinの周波数に対してスイッチング素子Q1の駆動の周波数が非常に高い場合)、上記のΣはsin関数の積分とみなすことができ、ほぼ定数となる。さらに、インダクタンスL、駆動周期Tcp、入力周期Tinはそれぞれ定数であり、また、本実施形態では積分器2が出力する検出電圧Vcdは入力電圧Vinの複数周期分のオン電圧Vonが平滑された電圧であって、すなわち入力振幅Vinpとオン時間Tonとの積Vinp・Tonは検出電圧Vcdに対して比例関係にあるので、上記の場合には、結局、入力電力Winは、定数kを用い、次のような簡単な式で表されることになる。
Figure 0005660656
上記の定数kは、予め記憶部5などに格納された固定の数値としてもよいし、実測に基づいて随時決定してもよい。例えば、入力周期Tinを測定(すなわち入力電圧Vinの周波数を測定)する入力測定部(図示せず)を設け、電源がオンされる度に入力測定部に測定された入力周期Tinに基いて上記演算に用いる定数kを演算部3が演算するという構成を採用すれば、それぞれ入力周期Tinが異なる複数種類の交流電源ACに対応可能となる。
上記構成によれば、検出電圧Vcdのみによって入力電力Winを演算することができるから、オン時間Tonを計時する場合に比べて回路を簡略化することができる。
(実施形態2)
本実施形態の基本構成は実施形態1と共通であるので、共通する部分については詳細な説明を省略する。
本実施形態の回路はいわゆるフライバック・コンバータであって、図3に示すように、インダクタL1は二次巻線が追加されてフライバック・トランスとされており、ダイオードD1と出力コンデンサC1との回路は、インダクタL1に追加された二次巻線の両端間に接続され、ダイオードD1の向きは、スイッチング素子Q1がオフされている期間に電流が流れる向きとされている。すなわち、図4に示すように、オン期間中にインダクタL1にエネルギーが蓄積され、このエネルギーによってオン期間中に出力コンデンサC1が充電される点は実施形態1と同様であるが、本実施形態ではオフ期間にはインダクタL1(一次巻線)には回路電流IL1は一切流れずにオン期間にのみ回路電流IL1が流れる。従って、入力電圧Vinとオン時間Tonとがそれぞれ一定とした場合には、本実施形態における回路電流IL1の平均値Iavは次式で表される。
Figure 0005660656
従って、入力電力Winは次式のようになる。
Figure 0005660656
実施形態1と同様に式6を用い、式12をオン時間Tonを含まない式に書き換えると次式のようになる。
Figure 0005660656
ここで、式13において、巻数比nとインダクタンスLと駆動周期Tcpとはそれぞれ既知の定数である。つまり、本実施形態においても、実施形態1と同様に、検出電圧Vcdの二乗に定数を乗じることで入力電力Winを得ることができる。
実際には入力電圧Vinは変動し、オン時間Tonも周期毎に変化する。そこで、式12において、実施形態1と同様に、入力電圧Vinとオン時間Tonとを含む項について入力周期Tin分の平均をとると、入力電力Winは次式のようになる。
Figure 0005660656
実施形態1と同様に、入力電圧Vinがsin関数である場合であって入力周期Tinに対して駆動周期Tcpが非常に短い場合を想定し、入力振幅Vinpと位相θとを用いてVin(i)=Vinp・sinθ(i)と置き換え、さらに、全てのiでオン時間Tonが一定であるとみなすと、本実施形態でもやはり入力電力WinはVcdの二乗に定数を乗じることで得られるということを示す式が導出される。
(実施形態3)
本実施形態の基本構成は実施形態1と共通であるので、共通する部分についての説明は省略する。
本実施形態では、図5に示すように、一端がグランドに接続されて他端が制御部1に接続された二次巻線がインダクタL1に追加されており、制御部1は、オフ期間中にインダクタL1に流れる回路電流IL1が0にまで低下したことを上記二次巻線の両端電圧に基いて検出したタイミングでスイッチング素子Q1をオンさせる。すなわち、本実施形態の動作は、回路電流IL1が図6に示すようにゼロとピーク値との間を往復する三角波形状でほぼ連続的に流れる、いわゆる臨界モードの動作となる。
この場合、実施形態1でいうところの減衰時間Tdが、オフ期間の長さ(以下、「オフ時間」と呼ぶ。)Toffに等しくなる。従って、式1において(Ton+Td)/Tcp=1となり、Iav=Ip/2となる。これに式2を代入すると、Iav=Vin・Ton/2Lとなる。従って、入力電力Win=Vin・Iavは、次式のようになる。
Figure 0005660656
S(i)=Vin(i)・Ton(i)/nとおくと、式15は、S(i)を用いて次の式16や式17のように書き換えられる。
Figure 0005660656
Figure 0005660656
ここで、本実施形態では、演算部3は、オン電圧Vonに基づいてスイッチング素子Q1のオンオフ切換のタイミングを検出しており、スイッチング素子Q1の駆動の1周期分のオン電圧Vonの積分値に比例する電圧となるような検出電圧Vcdがスイッチング素子Q1の駆動の周期毎に(つまりオン期間毎に)得られるように、積分器2を制御する。すなわち、図6に示すように、オン期間中には検出電圧Vcdは徐々に上昇し、オフ期間中に演算部3による検出電圧Vcdの読み込みと検出電圧Vcdのリセット(図1の積分器2でのコンデンサの放電)とが行われる。このような積分器2や演算部3は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。上記のS(i)は上記のようなオン期間毎の検出電圧Vcd(i)の定数倍となるので、入力電圧Vinの瞬時値とオン時間Tonとの一方を別途に検出すれば、その検出値と、検出電圧Vcdの上記定数倍とを、上記の式16又は式17に代入して入力電力Winを演算することができる。
さらに、式16を用いる場合において、入力電圧Vinの瞬時値を検出する代わりに、例えば電源が投入された直後といった所定のタイミングで入力電圧Vinの位相を検出するとともに、前記タイミングからの経過時間を計時し、計時された時間と前記タイミングでの位相と入力電圧Vinの周波数と入力振幅Vinpとから、入力電圧Vinの瞬時値を演算してもよい。この構成を採用すれば、オン期間毎に入力電圧Vinの瞬時値を検出する場合に比べ、回路構成を簡略化できる可能性がある。
ところで、オフ期間中にインダクタL1の二次巻線に誘導される電圧は、(Vdc−Vin)/nとなるが、本実施形態のように臨界モードでの動作で、つまり減衰時間Tdがオフ時間Toffに等しい場合、式2及び式3より、Vin・Ton=(Vdc−Vin)・Toffである。従って、図7及び図8に示すように、積分器2への入力として半波整流する極性を変更し、積分器2への入力電圧が、オフ期間中の回路電流IL1(すなわちダイオードD1を流れる電流ID1)を反映するような矩形波状の電圧(以下、「オフ誘導電圧」と呼ぶ。)Voffとなるような構成を採用した場合であっても、得られる検出電圧Vcdは図5及び図6の例と同じとなり、演算部2の動作も同様とすることができる。図7のようにインダクタL1の二次巻線を制御部1と積分器2とで共用とすれば、インダクタL1の二次巻線においてタップを不要とすることができる。
本実施形態において、演算に用いる入力振幅Vinpや入力周期Tinについては、一定とする代わりに、電源がオンされる度に入力振幅Vinpや入力周期Tinを測定する入力測定部(図示せず)を設け、入力測定部による測定結果を演算部3が用いるようにすれば、より多様な交流電源ACに対応可能となる。
上記各種の電源装置は、例えば図9や図10に示すような照明装置6に用いることができる。
図9の照明装置6では、負荷回路Zは、出力電圧Vdcが両端間に入力される2個のスイッチング素子Q2,Q3の直列回路と、低電圧側(ローサイド)のスイッチング素子Q3の両端間に接続されるとともに電気的光源としての放電灯FLに接続された共振回路Z1とを備える、周知のハーフブリッジ形のインバータ回路である。すなわち、制御部1が上記2個のスイッチング素子Q2,Q3を交互にオンオフ駆動すると、共振回路Z1の共振により、出力電圧Vdcが交流電圧に変換されて放電灯FLに供給され、この交流電圧によって放電灯FLが点灯される。上記のような共振回路Z1及び制御部1は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
また、図10の照明装置6では、負荷回路Zは、出力電圧Vdcの電圧を適宜変換(例えば降圧)して電気的光源としての発光ダイオードLEDに出力することで発光ダイオードLEDを点灯させる直流電源回路である。このような負荷回路Zは周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
さらに、図9や図10の照明装置6では、出力部4は、信号線SLに接続されて信号線SLとの間で電気信号を送受信するものである。すなわち、出力部4は、演算部3によって演算された入力電力を示す電気信号(以下、「電力通知信号」と呼ぶ。)を、定期的に、又は、入力電力を要求する電気信号が信号線SLを介して受信されたときに、信号線SLを介して外部装置に送信するものである。出力部4が電力通知信号を送信するタイミングとしては、定期的に入力電力が測定される毎に送信されるようにしてもよいし、入力電力の測定結果をいったん記憶部5に格納するとともに電力通知信号を要求する電気信号が信号線SLを介して受信されたときに記憶部5に格納されている測定結果が送信されるようにしてもよい。さらに、電気的光源の光出力の変更やオンオフといった制御を指示する電気信号(以下、「制御信号」と呼ぶ。)を信号線SLを介して外部装置から受信し、受信された制御信号に応じて制御部1が電気的光源の光出力の変更や電気的光源への給電のオンオフを行うようにしてもよい。このような光出力の変更は、例えば図9の場合には負荷回路Zのスイッチング素子Q1,Q2をオンオフ駆動する周波数を変更することで実現可能であり、図10の場合には発光ダイオードLEDを間欠点灯させるオンデューティを変更することで実現可能であるといったように、周知技術で実現可能であるので詳細な説明は省略する。
図9や図10の照明装置6は、図11に示すように、信号線SLを介して受信される電力通知信号に示された入力電力を表示する外部装置としての表示装置7とともに、電力測定システムを構成することができる。図11の表示装置7は、信号線SLを介して電気信号を送受信する通信部71と、各種の表示を行う表示部72と、通信部71と表示部72とをそれぞれ制御する制御部73と、制御部73が動作に用いるデータが適宜格納される記憶部74とを備える。通信部71及び制御部73はそれぞれ周知の電子回路で実現可能であり、表示部72は例えば液晶パネルなどの周知の表示装置で実現可能であり、記憶部74は周知の半導体メモリで実現可能であるといったように、上記の表示装置7は周知技術で実現可能であるので、詳細な図示並びに説明は省略する。また、図11の例では、照明装置6を複数個備え、各照明装置6はそれぞれ電源線PLを介して互いに共通の交流電源ACから交流電力を供給されている。照明装置6に代えて、電気的光源以外の例えば高周波加熱装置等の負荷を動作させる電源装置を電力測定システムに加えてもよい。
さらに、上記の電力測定システムにおいて、表示装置7に制御盤としての機能を付加してもよい。すなわち、負荷を制御するための操作入力を受け付ける操作手段や、人感センサや照度センサのようなセンサが表示装置7に接続され、制御部73は、操作手段に受け付けられた操作入力やセンサの出力に応じて負荷の制御を指示する制御信号を送信するように通信部71を制御する。
ここで、例えば電源線PLにおいて電力を測定した場合、その電源線PLに接続された電源装置への入力電力の合計しか測定することができない。これに対し、上記の電力計測システムでは、各照明装置6(各電源装置)でそれぞれ入力電力が測定されるので、例えば電力通知信号が電源装置毎に固有の識別符号(アドレス)や負荷の種別の情報を含む場合には負荷の種別毎に入力電力の総計を演算するといったように、電力通知信号に含まれる情報に応じて、電源線PLに対する接続の形態に拘束されない括り方での消費電力の集計が可能となる。
上記のような、電源装置毎の入力電力の管理や、負荷の個別制御や、多重通信は、いずれも周知技術を用いて実現可能であるので、詳細な説明は省略する。
1 制御部
2 積分器
3 演算部
4 出力部
6 照明装置
7 表示装置
31 A/D変換器
32 デジタル回路
C1 出力コンデンサ
FL 放電灯(請求項における電気的光源)
LED 発光ダイオード(請求項における電気的光源)
Q1 スイッチング素子

Claims (7)

  1. 直流電源に接続されたインダクタと、インダクタに接続されてインダクタへのエネルギーの蓄積をオンオフするスイッチング素子と、インダクタへのエネルギーの蓄積がオフされている期間に、回生素子を介してインダクタのエネルギーにより充電される出力コンデンサと、スイッチング素子を周期的にオンオフ駆動し、出力コンデンサの両端電圧を一定に維持するようにスイッチング素子のオンデューティを制御する制御部とを備え、出力コンデンサの両端電圧を出力電圧とする電源装置であって、
    前記インダクタの、交番する両端電圧を半波整流した電圧を少なくともスイッチング素子のオンオフの1周期分積分した電圧に比例する検出電圧を出力する積分器と、
    積分器が出力した検出電圧に基いて入力電力を演算する演算部と、
    演算部によって演算された入力電力の情報を外部に出力する出力部とを備えることを特徴とする電源装置。
  2. インダクタは、一端がグランドに接続されて他端がダイオードを介して積分器に接続された二次巻線を有し、
    積分器は、インダクタの前記二次巻線からの入力電圧を平滑することで検出電圧を生成することを特徴とする請求項1記載の電源装置。
  3. インダクタに接続される電源は、交流電源から入力された交流電力を全波整流して出力するダイオードブリッジであって、
    積分器は、インダクタの両端電圧を半波整流した電圧をダイオードブリッジからの入力電圧の1周期分積分した電圧に比例する検出電圧を出力することを特徴とする請求項1又は請求項2記載の電源装置。
  4. インダクタに接続される電源は、交流電源から入力された交流電力を全波整流して出力するダイオードブリッジであって、
    ダイオードブリッジからの入力電圧の周期を測定する入力測定部を備え、
    演算部は、入力測定部によって測定された入力電圧の周期に基いて、演算に用いるパラメータを決定することを特徴とする請求項1〜3のいずれか1項に記載の電源装置。
  5. 演算部は、積分器から入力された検出電圧をA/D変換するA/D変換器と、A/D変換器によって変換された検出電圧を用いて入力電力を演算するデジタル回路とを備えることを特徴とする請求項1〜4のいずれか1項に記載の電源装置。
  6. 請求項1〜5のいずれか1項に記載の電源装置と、電源装置の出力電力を用いて電気的光源を点灯させる負荷回路とを備えることを特徴とする照明装置。
  7. 請求項1〜5のいずれか1項に記載の少なくとも1個の電源装置と、
    各電源装置の出力部から得られた入力電力の情報を表示する少なくとも1個の表示装置とを備えることを特徴とする電力計測システム。
JP2009247074A 2009-10-27 2009-10-27 電源装置、照明装置、及び、電力計測システム Active JP5660656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009247074A JP5660656B2 (ja) 2009-10-27 2009-10-27 電源装置、照明装置、及び、電力計測システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009247074A JP5660656B2 (ja) 2009-10-27 2009-10-27 電源装置、照明装置、及び、電力計測システム

Publications (2)

Publication Number Publication Date
JP2011097682A JP2011097682A (ja) 2011-05-12
JP5660656B2 true JP5660656B2 (ja) 2015-01-28

Family

ID=44114006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009247074A Active JP5660656B2 (ja) 2009-10-27 2009-10-27 電源装置、照明装置、及び、電力計測システム

Country Status (1)

Country Link
JP (1) JP5660656B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116835B1 (ko) * 2013-09-16 2020-06-01 엘지이노텍 주식회사 Dc-dc 컨버터
JP6273863B2 (ja) * 2014-01-27 2018-02-07 三菱電機株式会社 照明器具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239513B2 (ja) * 1993-02-23 2001-12-17 松下電工株式会社 電源装置
JPH06303767A (ja) * 1993-04-15 1994-10-28 Matsushita Electric Works Ltd 電源装置
JP3161571B2 (ja) * 1994-03-09 2001-04-25 日本電信電話株式会社 交流入力電源装置
EP1471625A4 (en) * 2002-01-08 2006-06-21 Sanken Electric Co Ltd PERFORMANCE FACTOR IMPROVEMENT CONVERTER AND CONTROL PROCESS THEREFOR
KR100484160B1 (ko) * 2002-09-06 2005-04-19 삼성전자주식회사 소비 전력 표시 장치
JP4586567B2 (ja) * 2005-02-23 2010-11-24 パナソニック電工株式会社 照明器具

Also Published As

Publication number Publication date
JP2011097682A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
CN102347693B (zh) 具有可选降压模式操作的集成电路开关电源控制器
US20080224625A1 (en) Constant current light emitting diode (LED) driver circuit and method
JP2008159545A (ja) 冷陰極管蛍光灯インバータ装置
JP6008278B2 (ja) 点灯装置及びそれを用いた照明器具、並びに照明システム
TWI533745B (zh) 光源驅動電路、控制電力轉換器的控制器及方法
JP2009200146A (ja) Led駆動回路及びそれを用いたled照明機器
US20090245847A1 (en) Fixer driving device and fixer driving method
JP2011155747A (ja) 電源装置及び照明器具
RU2695817C2 (ru) Схема возбуждения нагрузки
JP2008064539A (ja) 電子式電流計
JP5660656B2 (ja) 電源装置、照明装置、及び、電力計測システム
JP5452078B2 (ja) 電源装置及び消費電力測定システム
KR20170044696A (ko) 액정 디스플레이 장비를 위한 led 백라이트 소스 및 액정 디스플레이 장비
JP5506561B2 (ja) 照明装置
JP5800351B2 (ja) 電源回路、および照明装置
JP2010226658A (ja) デューティ比測定回路及び点灯装置及び照明器具
JP2014131420A (ja) 電源装置
US8004214B2 (en) Fluorescent tube power supply and backlight
JP2011238439A (ja) Led点灯装置
JP2010276386A (ja) 電圧検出器および電源装置および点灯装置および電力計測システム
JP5771769B2 (ja) 点灯装置、照明器具、照明システム
JP2014501023A (ja) Led駆動電源
KR101474077B1 (ko) 발광 다이오드 구동 회로
KR101799530B1 (ko) Led 램프의 과전압보호 제어 회로
JP2011096411A (ja) 電源装置及び照明装置及び電力計測システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140609

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5660656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150