JP5659118B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5659118B2 JP5659118B2 JP2011205078A JP2011205078A JP5659118B2 JP 5659118 B2 JP5659118 B2 JP 5659118B2 JP 2011205078 A JP2011205078 A JP 2011205078A JP 2011205078 A JP2011205078 A JP 2011205078A JP 5659118 B2 JP5659118 B2 JP 5659118B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- silicon
- silicon semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
以下に本発明の実施形態にかかる半導体装置の製造方法を、本実施形態の半導体基板の製造方法を示す図1から図6を用いて説明する。ここでは、半導体メモリである半導体装置の製造方法を例に説明するが、本発明は、このような半導体装置に限られるものではなく、光半導体素子等といった半導体装置であっても良い。
第1の実施形態では、半導体基板62を形成した後に半導体素子等を形成していたが、本実施形態においては、あらかじめ半導体素子等が形成された高品質シリコン半導体基板11を用いて、半導体基板62を形成する点が第1の実施形態と異なる点である。加えて、低品質シリコン半導体基板のかわりに廉価な支持基板を用いる点でも異なり、より製造コストの低減を図ることができる。
これまで説明した第1及び第2の実施形態においては、高品質シリコン半導体基板11を用いて半導体基板62を形成していたが、本実施形態においては、高品質シリコン半導体基板11の代わりに、ボロン又は炭素を高濃度に含むシリコン半導体基板14を用い、シリコン半導体基板14上にボロン濃度又は炭素濃度が低いエピタキシャルシリコン層54もしくは不純物を含まないエピタキシャルシリコン層54を形成する点で異なる。このようにすることで、平面状の凝集領域33の形成がより容易となり、さらに、製造コストを低減することができる。
本実施形態は、所望の厚さのシリコン酸化膜を有するSOI(Silicon on Insulator)基板を製造するものである。
これまで説明した第1から第4の実施形態においては、イオン注入層23を形成し、次いでマイクロ波を照射することによりイオンを凝集させ凝集領域33を形成し、この凝集領域33で剥離を行うことにより2つの半導体基板を得ていたが、本実施形態においては、凝集領域33の代わりにSiGe等からなるエピタキシャル層を形成し、このエピタキシャル層を選択的に除去することにより、2つの半導体基板に分離する点が異なる。
Claims (7)
- 第1の基板にイオンを注入し、
前記第1の基板と第2の基板とを加熱により接合し、
前記第1の基板と前記第2の基板とを加熱により接合した後にマイクロ波を照射して、前記イオンを前記第1の基板中の所望の位置に平面状に凝集させて、平面状に広がる凝集領域を形成し、
接合した前記第1の基板と前記第2の基板とを前記凝集領域で剥離することにより、前記第1の基板の一部を備える前記第2の基板と、残りの前記第1の基板とに分離し、
前記第1の基板の一部を備える前記第2の基板において、その剥離面とは反対側にある裏面側の前記第2の基板の一部を研削する、
ことを特徴とする半導体装置の製造方法。 - 前記第1の基板の一部に半導体素子を形成することをさらに備えることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1の基板と前記第2の基板とはシリコンを主成分とし、
基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも1つに関して、前記第1の基板と比べて前記第2の基板のほうが高い、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記第2の基板は、石英、ガラス、グラファイト、ステンレス、プラスチック、ポリイミド、PETのいずれか1つからなる、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記マイクロ波は、2.45GHzから50GHzの間の周波数を有することを特徴とする請求項1から4のいずれか1つに記載の半導体装置の製造方法。
- 前記マイクロ波の照射は、接合した前記第1の基板と前記第2の基板との基板温度が300℃以下となるように行われることを特徴とする請求項1から5のいずれか1つに記載の半導体装置の製造方法。
- 剥離して得られた前記第1の基板の残りの剥離面に対して平坦化を行い、平坦化した前記剥離面の上に、エピタキシャル成長層を形成することを特徴とする請求項1から6のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205078A JP5659118B2 (ja) | 2011-09-20 | 2011-09-20 | 半導体装置及びその製造方法 |
US13/419,882 US8836075B2 (en) | 2011-09-20 | 2012-03-14 | Semiconductor device and fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205078A JP5659118B2 (ja) | 2011-09-20 | 2011-09-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069719A JP2013069719A (ja) | 2013-04-18 |
JP5659118B2 true JP5659118B2 (ja) | 2015-01-28 |
Family
ID=47879883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011205078A Expired - Fee Related JP5659118B2 (ja) | 2011-09-20 | 2011-09-20 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8836075B2 (ja) |
JP (1) | JP5659118B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140127857A1 (en) * | 2012-11-07 | 2014-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods |
DE102013103495A1 (de) * | 2013-04-08 | 2014-10-09 | Institut Für Solarenergieforschung Gmbh | Verfahren zum Herstellen eines Siliziumsubstrates für die Solarzellenfertigung |
CN105428301A (zh) * | 2014-09-17 | 2016-03-23 | 中国科学院上海微***与信息技术研究所 | 利用微波退火技术低温制备goi的方法 |
CN105428302A (zh) * | 2014-09-17 | 2016-03-23 | 中国科学院上海微***与信息技术研究所 | 利用低温剥离技术制备绝缘体上材料的方法 |
CN105088179B (zh) * | 2015-08-26 | 2017-08-15 | 中国科学院上海微***与信息技术研究所 | 一种转移石墨烯的方法 |
JP6459948B2 (ja) * | 2015-12-15 | 2019-01-30 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
KR101999726B1 (ko) * | 2018-04-24 | 2019-07-12 | 한국과학기술연구원 | 트렌치를 따라 주름진 멤브레인을 갖는 멤브레인 소자 및 그 제조방법과 이를 이용하는 응용장치 |
US20200066516A1 (en) * | 2018-08-24 | 2020-02-27 | Micron Technology, Inc. | Semiconductor Structures Which Include Laminates of First and Second Regions, and Methods of Forming Semiconductor Structures |
CN109678106B (zh) * | 2018-11-13 | 2020-10-30 | 中国科学院上海微***与信息技术研究所 | 一种硅基异质集成4H-SiC外延薄膜结构的制备方法 |
JP2022049603A (ja) | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196566A (ja) * | 2000-01-07 | 2001-07-19 | Sony Corp | 半導体基板およびその製造方法 |
JP2004310056A (ja) * | 2003-03-25 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法 |
US7887632B2 (en) * | 2004-01-15 | 2011-02-15 | Japan Science And Technology Agency | Process for producing monocrystal thin film and monocrystal thin film device |
FR2902233B1 (fr) * | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
JP2008263010A (ja) | 2007-04-11 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
JP5465830B2 (ja) | 2007-11-27 | 2014-04-09 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5404064B2 (ja) * | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
US8003483B2 (en) * | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2011
- 2011-09-20 JP JP2011205078A patent/JP5659118B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-14 US US13/419,882 patent/US8836075B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130069195A1 (en) | 2013-03-21 |
JP2013069719A (ja) | 2013-04-18 |
US8836075B2 (en) | 2014-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5659118B2 (ja) | 半導体装置及びその製造方法 | |
CN110178211B (zh) | 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底 | |
CN108365083B (zh) | 用于声表面波器件的复合压电衬底的制造方法 | |
US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
CN103946970B (zh) | 限制缺陷形成的制备异质结构的工艺 | |
CN115714130A (zh) | 高电阻率绝缘体上硅结构及其制造方法 | |
JP5458362B2 (ja) | 基板をへき開する方法 | |
JP2009532872A (ja) | 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造 | |
JP2007220782A (ja) | Soi基板およびsoi基板の製造方法 | |
KR20130029110A (ko) | 절연체 기판상의 실리콘 마감을 위한 방법 | |
US9824891B1 (en) | Method of manufacturing the thin film | |
JP2009231376A (ja) | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 | |
JP2004179649A (ja) | 超薄型半導体装置の製造方法および製造装置 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
CN101573786A (zh) | 高散热性基片的制造方法 | |
CN111128699A (zh) | 一种复合单晶压电衬底薄膜及其制备方法 | |
US20200303243A1 (en) | Method for manufacturing semiconductor structure | |
JP5521561B2 (ja) | 貼り合わせウェーハの製造方法 | |
JPWO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
CN104112694B (zh) | 用于薄膜转移的方法 | |
KR102408679B1 (ko) | 접합soi웨이퍼의 제조방법 | |
JP5942948B2 (ja) | Soiウェーハの製造方法及び貼り合わせsoiウェーハ | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
JP2013508962A (ja) | 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス | |
TW201729339A (zh) | 絕緣體上半導體型基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5659118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |