CN105428302A - 利用低温剥离技术制备绝缘体上材料的方法 - Google Patents
利用低温剥离技术制备绝缘体上材料的方法 Download PDFInfo
- Publication number
- CN105428302A CN105428302A CN201410475087.8A CN201410475087A CN105428302A CN 105428302 A CN105428302 A CN 105428302A CN 201410475087 A CN201410475087 A CN 201410475087A CN 105428302 A CN105428302 A CN 105428302A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulator
- technology
- low temperature
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种利用低温剥离技术制备绝缘体上材料的方法,至少包括以下步骤:首先提供一衬底,在其上依次外延掺杂层及待转移层;然后进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;再提供一表面形成有绝缘层的基板,与待转移层键合形成键合片并进行微波退火处理,使掺杂层吸附离子形成微裂纹从下表面处剥离,得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料,其中,对键合片进行微波退火处理,微波退火处理过程中,掺杂层与衬底界面处局域温度较高以致剥离,而键合片整体温度较低,使得掺杂离子不易扩散到待转移层中,且低温不会对所述待转移层及其它层产生不良影响,有利于制备得到高质量的绝缘体上材料。
Description
技术领域
本发明属于半导体制造领域,涉及一种利用低温剥离技术制备绝缘体上材料的方法。
背景技术
近年来,绝缘体上材料以其独特的绝缘埋层结构,能降低衬底的寄生电容和漏电电流,在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向,随着超大规模集成电路技术进入到22nm节点及以下,对集成电路的特征尺寸提出了更高要求,而基于超薄绝缘体上材料的器件能使器件进一步缩微化。
通常绝缘体上材料的制备包括以下技术:1.通过外延、键合、智能剥离或背部研磨等工艺流程;2.注氧隔离技术。传统的绝缘体上材料剥离方法有离子注入剥离法、等离子体吸入剥离法、机械剥离法、绝缘体上材料减薄技术等。其中离子注入剥离得到的绝缘体上材料表面很粗糙,并且在超低能量注入情况下会引起同位素效应或表面损伤,同时很难控制;等离子体吸附剥离耗时长,材料消耗大,不适宜大规模生产;机械剥离法需要引入机械,产品成品率及产量不可控;而绝缘体上材料减薄技术步骤繁琐,例如制备超薄SOI,需要不断氧化,时间较长且能耗大,并且随着顶层硅厚度的减小,氧化条件会越来越苛刻,增加了困难;注氧隔离技术虽然方法较为简单,但目前仍然难以制备高质量的超薄绝缘体上材料。
目前,将掺杂层吸附剥离与键合相结合的智能剥离方法能够实现超薄、高质量绝缘体上材料的制备,但是该方法中需要经过高温退火使得掺杂层吸附注入离子而产生剥离,而高温退火使得掺杂层中的掺杂离子扩散到待转移层中的几率增加,且对某些不耐高温的材料层会产生不良影响。
因此,提供一种利用低温剥离技术制备绝缘体上材料的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种利用低温剥离技术制备绝缘体上材料的方法,用于解决现有技术中需要利用高温退火产生掺杂层吸附剥离,导致掺杂离子扩散到待转移层中的几率增加,且对某些不耐高温的材料层会产生不良影响的问题。
为实现上述目的及其他相关目的,本发明提供一种利用低温剥离技术制备绝缘体上材料的方法,至少包括以下步骤:
S1:提供一衬底,在所述衬底上外延一掺杂层;
S2:在所述掺杂层表面外延一待转移层;
S3:进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;
S4:提供一表面形成有绝缘层的基板,将所述绝缘层与所述待转移层键合,形成键合片;
S5:对所述键合片进行微波退火处理,使所述掺杂层吸附离子形成微裂纹,使所述键合片从所述掺杂层下表面处剥离,得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。
可选地,于所述步骤S5之后,还包括步骤S6:去除所述待转移层表面多余的掺杂层。
可选地,采用化学腐蚀法和/或抛光法去除所述待转移层表面多余的掺杂层。
可选地,于所述步骤S5中,所述微波的频率范围是1.5~20GHz,微波退火时间为5~60min。
可选地,于所述步骤S5中,调节微波退火输出功率,使所述键合片表面温度在20~500℃。
可选地,于所述步骤S5中,调节微波退火输出功率,使所述键合片表面温度在100~250℃。
可选地,所述掺杂层为掺杂单晶薄膜或掺杂超晶格结构薄膜,厚度大于2nm。
可选地,所述掺杂单晶薄膜为Si、SiGe、Ge、GaAs或AlGaAs;所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成,其中0<x、y、z≤1,y≠z;掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种,掺杂浓度大于1E18cm-3。
可选地,所述待转移层为Si、Ge、SiGe、GaAs或AlGaAs,厚度大于10nm。
可选地,于所述步骤S3中,采用H离子注入或H/He离子共注,所述预设深度大于或等于50nm,注入剂量大于或等于2E16cm-2。
可选地,于所述步骤S4中,键合前对所述待转移层表面进行氮气等离子体处理。
可选地,所述衬底包括Si、Ge或SiGe。
如上所述,本发明的利用低温剥离技术制备绝缘体上材料的方法,具有以下有益效果:本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料,其中,对键合片进行微波退火处理,使所述键合片从所述掺杂层下表面处剥离,得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。其中,微波退火处理过程中,掺杂层与衬底界面处初始形成的微小孔洞在微波作用下产生共振,使得该界面处局域温度升高,从而掺杂层进一步吸附衬底中的注入离子使微小孔洞进一步急剧增大,进而使得掺杂层下表面形成微裂纹产生剥离,剥离速度快。同时,在微波退火过程中,除了掺杂层与衬底界面处局域温度较高以致剥离,键合片整体或表面温度较低,在20~500℃之间,使得掺杂层中的掺杂离子不易扩散到待转移层中,且低温不会对所述待转移层及其它层产生不良影响,有利于制备得到高质量的绝缘体上材料。
附图说明
图1显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中在衬底上外延一掺杂层的示意图。
图2显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中在掺杂层表面外延一待转移层的示意图。
图3显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中进行离子注入,使离子注入到掺杂层下表面以下预设深度的示意图。
图4显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中形成键合片的示意图。
图5显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中进行微波退火使得掺杂层吸附离子形成微裂纹的示意图。
图6显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中剥离得到绝缘体上材料的示意图。
元件标号说明
1衬底
2掺杂层
3待转移层
4绝缘层
5基板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种利用低温剥离技术制备绝缘体上材料的方法,至少包括以下步骤:
S1:提供一衬底,在所述衬底上外延一掺杂层;
S2:在所述掺杂层表面外延一待转移层;
S3:进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;
S4:提供一表面形成有绝缘层的基板,将所述绝缘层与所述待转移层键合,形成键合片;
S5:对所述键合片进行微波退火处理,使所述掺杂层吸附离子形成微裂纹,使所述键合片从所述掺杂层下表面处剥离,得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。
首先请参阅图1,执行步骤S1:提供一衬底1,在所述衬底1上外延一掺杂层2。
具体的,所述衬底包括但不限于Si、Ge或SiGe,本实施例中,所述衬底1以Si衬底为例。
所述掺杂层2为掺杂单晶薄膜或掺杂超晶格结构薄膜,其中,所述掺杂单晶薄膜包括但不限于Si、SiGe、Ge、GaAs或AlGaAs;所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成,其中0<x、y、z≤1,y≠z。
需要指出的是,对于Si/Si1-xGex复合薄膜,其包括Si层及形成于所述Si层上的Si1-xGex层;对于Si1-yGey/Si1-zGez复合薄膜,其由两层不同组分比的SiGe层叠加而成;对于Ge/GaAs复合薄膜,其GaAs层中的Ga与As的组分可调;对于GaAs/AlGaAs复合薄膜,其AlGaAs层中的Al、Ga与As的组分均可调。
在所述掺杂层的形成过程中,通过在外延生长过程中通入掺杂气体即实现掺杂,掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种,掺杂浓度大于1E18cm-3。所述掺杂层2的厚度大于2nm。
本实施例中,所述掺杂层2以Ge浓度为25%的SiGe薄膜为例,其厚度优选为10nm,掺杂元素优选为B,掺杂浓度为1E19cm-3。
然后请参阅图2,执行步骤S2:在所述掺杂层2表面外延一待转移层3。
具体的,所述待转移层3包括但不限于Si、Ge、SiGe、GaAs或AlGaAs,所述待转移层3的厚度大于10nm。本实施例中,所述待转移层3以厚度为50nm的Si薄膜为例。
接着请参阅图3,执行步骤S3:进行离子注入,使离子注入到所述掺杂层2下表面以下预设深度。
具体的,采用H离子注入或H/He离子共注,所述预设深度大于或等于50nm,注入剂量大于或等于2E16cm-2。注入深度可通过调整注入能量来实现,注入能量越高,注入深度越深。本实施例中,注入离子优选为H离子,注入深度为所述掺杂层2下表面以下50nm处,注入剂量为3E16cm-2。
再请参阅图4,执行步骤S4:提供一表面形成有绝缘层4的基板5,将所述绝缘层4与所述待转移层3键合,形成键合片。
具体的,键合之前对所述待转移层3表面进行氮气等离子体处理,使其表面活化,有利于提高键合界面性能,所述绝缘层4表面也可以在键合前进行等离子体处理,使所述绝缘层与所述待转移层结合得更为牢固。
本实施例中,所述基板5以硅片为例,其表面的绝缘层4为二氧化硅,可通过热氧化形成。
最后请参阅图5及图6,执行步骤S5:对所述键合片进行微波退火处理,使所述掺杂层2吸附离子形成微裂纹,使所述键合片从所述掺杂层2下表面处剥离,得到自下而上依次包括基板5、绝缘层4及待转移层3的绝缘体上材料。
具体的,所述微波的频率范围是1.5~20GHz,微波退火时间为5~60min。微波可以使得离子注入产生的缺陷活化,在所述掺杂层2与所述衬底1界面处产生微气泡或微孔,所述微气泡或微孔在微波的作用下产生共振,产生大量热能,使得该界面处局域温度升高,从而所述掺杂层2进一步吸附所述衬底1中的注入离子,使微小孔洞进一步急剧增大,进而使得所述掺杂层2下表面形成微裂纹,产生剥离。如图5所示,显示为进行微波退火使得掺杂层吸附离子形成微裂纹的示意图。由于局部升温速度快,相较于常规退火,本发明利用微波退火使所述掺杂层2产生剥离的速度也快得多。同时,相较于常规退火键合片整体温度均处在高位(如600~1000℃),本发明在微波退火过程中,除了掺杂层2与衬底1界面处局域温度较高(如700~800℃)以产生吸附剥离,键合片整体或表面温度较低,在20~500℃之间,优选为100~250℃,使得掺杂层2中的掺杂离子不易扩散到待转移层3中,且低温不会对所述待转移层3及其它层产生不良影响,有利于制备得到高质量的绝缘体上材料。其中,可通过调节微波退火输出功率来调节微波退火温度。
本实施例中,调节微波退火输出功率至1750W,使所述键合片表面温度在200℃,退火时间为20min,使得键合片在所述掺杂层2下表面处发生剥离。具体的,可通过在微波加热炉腔内装设红外线温度传感器或其它温度传感器来探测键合片的表面温度。
需要指出的是,根据样品的大小不同,微波退火设备型号不同,输出功率与键合片表面温度的对应关系也不同,可根据实际情况进行调整,此处不应过分限制本发明的保护范围。
具体的,于所述步骤S5之后,还可以根据需要执行步骤S6:去除所述待转移层3表面多余的掺杂层。去除方法可采用化学腐蚀法和/或抛光法等。
至此,利用低温剥离技术制备得到了高质量的绝缘体上材料,如图6所示,显示为剥离得到的绝缘体上材料的示意图。本实施例中,制备得到的绝缘体上材料为绝缘体上硅(SOI),在其它实施例中,根据所述待转移层的材料不同(如SiGe、Ge、GaAs、AlGaAs等),所述绝缘体上材料也可以为绝缘体上锗硅(SGOI),绝缘体上锗(SOI)等,可以应用于各种高性能半导体器件。
综上所述,本发明的利用低温剥离技术制备绝缘体上材料的方法中,利用掺杂层吸附剥离及键合来制备绝缘体上材料,其中,对键合片进行微波退火处理,使所述键合片从所述掺杂层下表面处剥离,得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。微波退火处理过程中,掺杂层与衬底界面处初始形成的微小孔洞在微波作用下产生共振,使得该界面处局域温度升高,从而掺杂层进一步吸附衬底中的注入离子使微小孔洞进一步急剧增大,进而使得掺杂层下表面形成微裂纹产生剥离,剥离速度快。同时,在微波退火过程中,除了掺杂层与衬底界面处局域温度较高以致剥离,键合片整体或表面温度较低,在20~500℃之间,使得掺杂层中的掺杂离子不易扩散到待转移层中,且低温不会对所述待转移层及其它层产生不良影响,有利于制备得到高质量的绝缘体上材料。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种利用低温剥离技术制备绝缘体上材料的方法,其特征在于,至少包括以下步骤:
S1:提供一衬底,在所述衬底上外延一掺杂层;
S2:在所述掺杂层表面外延一待转移层;
S3:进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;
S4:提供一表面形成有绝缘层的基板,将所述绝缘层与所述待转移层键合,形成键合片;
S5:对所述键合片进行微波退火处理,使所述掺杂层吸附离子形成微裂纹,使所述键合片从所述掺杂层下表面处剥离,得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。
2.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S5之后,还包括步骤S6:去除所述待转移层表面多余的掺杂层。
3.根据权利要求2所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:采用化学腐蚀法和/或抛光法去除所述待转移层表面多余的掺杂层。
4.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S5中,所述微波的频率范围是1.5~20GHz,微波退火时间为5~60min。
5.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S5中,调节微波退火输出功率,使所述键合片表面温度在20~500℃。
6.根据权利要求5所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S5中,调节微波退火输出功率,使所述键合片表面温度在100~250℃。
7.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:所述掺杂层为掺杂单晶薄膜或掺杂超晶格结构薄膜,厚度大于2nm。
8.根据权利要求7所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:所述掺杂单晶薄膜为Si、SiGe、Ge、GaAs或AlGaAs;所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成,其中0<x、y、z≤1,y≠z;掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种,掺杂浓度大于1E18cm-3。
9.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:所述待转移层为Si、Ge、SiGe、GaAs或AlGaAs,厚度大于10nm。
10.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S3中,采用H离子注入或H/He离子共注,所述预设深度大于或等于50nm,注入剂量大于或等于2E16cm-2。
11.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:于所述步骤S4中,键合前对所述待转移层表面进行氮气等离子体处理。
12.根据权利要求1所述的利用低温剥离技术制备绝缘体上材料的方法,其特征在于:所述衬底包括Si、Ge或SiGe。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410475087.8A CN105428302A (zh) | 2014-09-17 | 2014-09-17 | 利用低温剥离技术制备绝缘体上材料的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410475087.8A CN105428302A (zh) | 2014-09-17 | 2014-09-17 | 利用低温剥离技术制备绝缘体上材料的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105428302A true CN105428302A (zh) | 2016-03-23 |
Family
ID=55506407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410475087.8A Pending CN105428302A (zh) | 2014-09-17 | 2014-09-17 | 利用低温剥离技术制备绝缘体上材料的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105428302A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109872941A (zh) * | 2017-12-05 | 2019-06-11 | 上海新昇半导体科技有限公司 | 一种硅片的处理方法 |
CN109904065A (zh) * | 2019-02-21 | 2019-06-18 | 中国科学院上海微***与信息技术研究所 | 异质结构的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006127157A2 (en) * | 2005-05-25 | 2006-11-30 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
US20090081845A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of substrate provided with semiconductor films |
CN101728312A (zh) * | 2008-10-22 | 2010-06-09 | 株式会社半导体能源研究所 | Soi衬底及其制造方法 |
US20130069195A1 (en) * | 2011-09-20 | 2013-03-21 | Kyoichi Suguro | Semiconductor device and fabrication method thereof |
CN103972148A (zh) * | 2014-05-23 | 2014-08-06 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上材料的制备方法 |
-
2014
- 2014-09-17 CN CN201410475087.8A patent/CN105428302A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006127157A2 (en) * | 2005-05-25 | 2006-11-30 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
US20090081845A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of substrate provided with semiconductor films |
CN101728312A (zh) * | 2008-10-22 | 2010-06-09 | 株式会社半导体能源研究所 | Soi衬底及其制造方法 |
US20130069195A1 (en) * | 2011-09-20 | 2013-03-21 | Kyoichi Suguro | Semiconductor device and fabrication method thereof |
CN103972148A (zh) * | 2014-05-23 | 2014-08-06 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上材料的制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109872941A (zh) * | 2017-12-05 | 2019-06-11 | 上海新昇半导体科技有限公司 | 一种硅片的处理方法 |
CN109904065A (zh) * | 2019-02-21 | 2019-06-18 | 中国科学院上海微***与信息技术研究所 | 异质结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105140171B (zh) | 一种绝缘体上材料的制备方法 | |
CN104517883B (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
CN103633010B (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
WO2004040619A2 (en) | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer | |
CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
CN104752309B (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
CN102737963B (zh) | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 | |
CN103943547A (zh) | 基于增强吸附来制备绝缘体上材料的方法 | |
CN105428300B (zh) | 吸附剥离制备绝缘体上材料的方法 | |
CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
CN105428302A (zh) | 利用低温剥离技术制备绝缘体上材料的方法 | |
CN103794542B (zh) | 半导体衬底的形成方法 | |
TWI587446B (zh) | Soi基底及其製備方法 | |
CN103745996A (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
CN103632930B (zh) | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 | |
CN103794559A (zh) | 一种半导体器件及其制备方法 | |
CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
CN104701360B (zh) | 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法 | |
CN103377941B (zh) | Pmos晶体管及形成方法 | |
CN103646910B (zh) | 一种sgoi结构的制备方法 | |
CN104425342B (zh) | 一种厚度可控的绝缘体上半导体材料的制备方法 | |
CN104752308A (zh) | 一种基于混合加热制备绝缘体上材料的方法 | |
CN205428944U (zh) | 一种薄膜晶体管和显示装置 | |
CN102931223B (zh) | Igbt集电极结构 | |
CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160323 |