CN105428301A - 利用微波退火技术低温制备goi的方法 - Google Patents
利用微波退火技术低温制备goi的方法 Download PDFInfo
- Publication number
- CN105428301A CN105428301A CN201410475054.3A CN201410475054A CN105428301A CN 105428301 A CN105428301 A CN 105428301A CN 201410475054 A CN201410475054 A CN 201410475054A CN 105428301 A CN105428301 A CN 105428301A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- goi
- microwave annealing
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种利用微波退火技术低温制备GOI的方法，至少包括以下步骤：首先提供一衬底并在其上依次外延掺杂层及第一Ge层；然后进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；再提供一表面形成有绝缘层的基板，与第一Ge层键合形成键合片，并进行微波退火处理，使掺杂层吸附离子形成微裂纹从下表面处剥离，得到绝缘体上锗。本发明利用掺杂层吸附剥离及键合来制备GOI，其中，对键合片进行微波退火处理，微波退火处理过程中，掺杂层与衬底界面处局域温度较高以致剥离，而键合片整体温度较低，使得掺杂离子不易扩散到第一Ge层中，且低温不会对第一Ge层及其它层产生不良影响，有利于制备得到高质量的GOI。
Description
技术领域
本发明属于半导体制造领域，涉及一种利用微波退火技术低温制备GOI的方法。
背景技术
硅作为现在最广泛应用的半导体材料，它的优点是多方面的。1)硅的地球储量很大，所以原料成本低廉。2)硅的提纯工艺历经60年的发展，已经达到目前人类的最高水平。3)Si/SiO2的界面可以通过氧化获得，非常完美。通过后退火工艺可以获得极其完美的界面。4)关于硅的掺杂和扩散工艺，研究得十分广泛，前期经验很多。硅材料的不足是：硅本身的电子和空穴迁移速度在未来很难满足更高性能半导体器件的需求。氧化硅由于介电常数较低，当器件微小化以后，将面临介电材料击穿的困境，寻找替代介电材料是当务之急。且硅属于间接带隙半导体，光发射效率不高。
锗作为最早被研究的半导体材料，具有以下优点：1)空穴迁移率最大，是硅的四倍；电子迁移率是硅的两倍。2)禁带宽度比较小，有利于发展低电压器件。3)施主/受主的激活温度远低于硅，有利于节省热预算。4)小的波尔激子半径，有助于提高它的场发射特性。5)小的禁带宽度，有助于组合介电材料，降低漏电流。但是锗属于较为活泼的材料，它和介电材料的界面容易发生氧化还原反应，生成GeO，产生较多缺陷，进而影响材料的性能；锗由于储量较少，所以直接使用锗作衬底是不合适的，因此必须通过GeOI(绝缘体上锗)技术，来发展未来器件。
绝缘体上锗(GOI)是高端硅基衬底材料领域的一项最新开发成果，它对高性能CMOSIC以及光电探测器和太阳能电池都具有十分重要的意义。能用作光电探测器GOI(锗吸收850nm波长的光的效率是硅的70倍)，而且也能用来制作高速晶体管。基于锗材料的晶体管的转换速度能比硅的大3到4倍。由于锗金属能提高材料的电子迁移率，在未来的高速逻辑IC应用上，锗材料远景看好。GOI用作制造高速光电探测器(运行在30GHz)，这使其理论上适用于探测速度大于50Gb/sec的信号，使芯片上的光互连更接近现实。
GOI技术能和硅CMOS工艺兼容，因为锗能够有选择的放置在光电探测器所在的区域，所以新的探测器与标准的微芯片技术兼容。这种兼容性使得有可能在同一块芯片上集成光电电路，比如在微处理器和其他电子器件上。目前主要被关注于以下几个领域：GOI高速CMOS器件、高频CMOS器件、光电探测器以及太阳能电池等。几十年前人们就知道了锗与硅相比所具有的速度优势；然而，锗氧化层的不稳定性使得当时制作MOS器件不太可行。如今，新一代的高k介质淀积技术，加上这些新的GOI衬底，给器件生产商在使用锗上有更多的灵活性，从而回避了MOS栅氧问题。体锗晶圆要比硅重，且易碎，GOI有助于克服这些问题，并使锗MOSFET技术与硅处理设备相兼容。应用于锗施主的外延方法可以轻易地将其等比变化至300mm，但晶体缺陷可能会很高。对锗表面进行处理是一项十分艰巨的任务，因为典型的硅清洗溶液会对锗表面造成腐蚀，使表面变得粗糙。尽管已证实可用硅加工设备对GOI进行处理，且0.15微米器件已经制作成功，但MOSFET的Ion/Ioff比值却十分不理想，而且迁移率值也需要进一步改善。锗表面上的MOSFET质量是一个问题，但由于锗的禁带宽度很小(0.66eV)，所以锗器件也承受着大漏电流的致命缺点，这也严重阻碍了锗MOS器件的更广泛的应用，GOI技术必须解决由于锗较窄的带隙对结的漏泄和带-带调谐带来的影响。如同SOI解决了很多体硅在半导体器件中的不足，GOI同样也是很好地解决了Ge材料缺点的候选材料。为了得到低漏电流和更好的性能的MOS器件，GOI因此得到了关注。
一些科研结构和公司通过很多方法已经制备出GOI结构，例如，欧洲半导体领域三巨头Soitec、IMEC和Umicore宣布联合开发GOI技术，Umicore侧重于研发8和12英寸单晶Ge晶片，而Soitec用SmartCut技术研发GOI晶片，IMEC重点研究以Ge基工艺制备应用于45纳米及以下制程的高性能CMOS电路。SiliconGenesis也宣称他们正在研制GOI圆片，IBM宣布开发了一种基于新开发的GOI技术的高速光电探测器，他们制造GOI的方法是直接在很薄的SOI上生长锗。然而目前这些方法都有很多局限性。
目前，将掺杂层吸附剥离与键合相结合的智能剥离方法能够实现超薄、高质量绝缘体上材料的制备，但是该方法中需要经过高温退火使得掺杂层吸附注入离子而产生剥离，不适用于GOI的制备，因为Ge的剥离温度不能太高，一般在350～400℃，超过该温度，制备出来的Ge很容易发生碎片或碎渣现象。
因此，提供一种利用微波退火技术低温制备GOI的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用微波退火技术低温制备GOI的方法，用于解决现有技术中需要利用高温退火产生掺杂层吸附剥离，无法制备高质量GOI的问题。
为实现上述目的及其他相关目的，本发明提供一种利用微波退火技术低温制备GOI的方法，至少包括以下步骤：
S1：提供一衬底，在所述衬底上外延一掺杂层；
S2：在所述掺杂层上外延第一Ge层；
S3：进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；
S4：提供一表面形成有绝缘层的基板，将所述绝缘层与所述第一Ge层键合，形成键合片；
S5：对所述键合片进行微波退火处理，使所述掺杂层吸附离子形成微裂纹，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及第一Ge层的绝缘体上锗。
可选地，于所述步骤S1中，所述衬底包括Si衬底及外延形成于所述Si衬底上的第二Ge层，所述第二Ge层的厚度范围是100nm～10μm。
可选地，于所述步骤S5之后，还包括步骤S6：去除所述第一Ge层表面多余的掺杂层。
可选地，采用化学腐蚀法和/或抛光法去除所述第一Ge层表面多余的掺杂层。
可选地，于所述步骤S5中，所述微波的频率范围是1.5～20GHz，微波退火时间为5～60min。
可选地，于所述步骤S5中，调节微波退火输出功率，使所述键合片表面温度在50～200℃。
可选地，所述掺杂层为掺杂单晶薄膜或掺杂超晶格结构薄膜，厚度大于2nm。
可选地，所述掺杂单晶薄膜为Si、SiGe、Ge、GaAs或AlGaAs；所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成，其中0＜x、y、z≤1，y≠z；掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种，掺杂浓度大于1E18cm-3。
可选地，所述第一Ge层的厚度大于10nm。
可选地，于所述步骤S3中，采用H离子注入或H/He离子共注，所述预设深度大于或等于50nm，注入剂量大于或等于2E16cm-2。
可选地，于所述步骤S4中，键合前对所述第一Ge层表面进行氮气等离子体处理。
可选地，所述衬底为Ge衬底。
如上所述，本发明的利用微波退火技术低温制备GOI的方法，具有以下有益效果：(1)本发明利用掺杂层吸附剥离及键合来制备绝缘体上锗(GOI)，其中，对键合片进行微波退火处理，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及第一Ge层的GOI。其中，微波退火处理过程中，掺杂层与衬底界面处初始形成的微小孔洞在微波作用下产生共振，使得该界面处局域温度升高，从而掺杂层进一步吸附衬底中的注入离子使微小孔洞进一步急剧增大，进而使得掺杂层下表面形成微裂纹产生剥离。同时，在微波退火过程中，除了掺杂层与衬底界面处局域温度较高以致剥离，键合片整体或表面温度较低，在20～500℃之间，使得掺杂层中的掺杂离子不易扩散到第一Ge层中，且低温不会对所述第一Ge层及其它层产生不良影响，有利于制备得到高质量的GOI。(2)本发明中，所述衬底可以采用价格低廉的Si衬底来替代昂贵的Ge衬底，其中，Si衬底上外延一第二Ge层，作为Ge起始晶格材料，该第二Ge层上部质量良好，使得后续外延的掺杂层及第一Ge层与该第二Ge层顶部的晶格相匹配，最终得到高质量的GOI。
附图说明
图1显示为本发明的利用微波退火技术低温制备GOI的方法中在沉底上外延一掺杂层的示意图。
图2显示为本发明的利用微波退火技术低温制备GOI的方法中在掺杂层上外延第一Ge层的示意图。
图3显示为本发明的利用微波退火技术低温制备GOI的方法中进行离子注入，使离子注入到掺杂层下表面以下预设深度的示意图。
图4显示为本发明的利用微波退火技术低温制备GOI的方法中形成键合片的示意图。
图5显示为本发明的利用微波退火技术低温制备GOI的方法中进行微波退火使得掺杂层吸附离子形成微裂纹的示意图。
图6显示为本发明的利用微波退火技术低温制备GOI的方法中剥离得到GOI的示意图。
元件标号说明
1衬底
11Si衬底
12第二Ge层
2掺杂层
3第一Ge层
4绝缘层
5基板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种利用微波退火技术低温制备GOI的方法，至少包括以下步骤：
S1：提供一衬底，在所述衬底上外延一掺杂层；
S2：在所述掺杂层上外延第一Ge层；
S3：进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；
S4：提供一表面形成有绝缘层的基板，将所述绝缘层与所述第一Ge层键合，形成键合片；
S5：对所述键合片进行微波退火处理，使所述掺杂层吸附离子形成微裂纹，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及第一Ge层的绝缘体上锗。
首先请参阅图1，执行步骤S1：提供一衬底1，在所述衬底上外延一掺杂层2。
具体的，所述衬底可采用Ge衬底，这样，外延于其上的掺杂层2的晶格与Ge晶格较匹配，有利于降低最终得到的GOI中顶层Ge中的缺陷。然而，由于Ge衬底较昂贵，本实施例中，所述衬底优选采用价格低廉的Si衬底11来替代昂贵的Ge衬底，其中，Si衬底11上外延一第二Ge层12，作为Ge起始晶格材料。
具体的，所述第二Ge层12的厚度范围是100nm～10μm。相较于常规的Ge衬底(厚度通常为数十至数百微米)，本发明中第二Ge层12的厚度薄，节省Ge用量，有利于降低成本。本实施例中，所述第二Ge层12的厚度优选为1.3μm。
具体的，在所述Si衬底11上外延形成所述第二Ge层12的方法可采用高低温生长结合退火工艺，或循环生长退火，或采用低温缓冲层方法，此为本领域中的常规方法，具体步骤此处不再赘述。
由于所述第二Ge层12生长于Si衬底11上，下部因为晶格失配，缺陷较多，为缺陷区，而随着厚度的增加，所述第二Ge层12上部质量良好，使得后续外延的掺杂层2能够与Ge晶格匹配，以利于后续生长高质量的第一Ge层，降低缺陷。
具体的，所述掺杂层2为掺杂单晶薄膜或掺杂超晶格结构薄膜，其中，所述掺杂单晶薄膜包括但不限于Si、SiGe、Ge、GaAs或AlGaAs；所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成，其中0＜x、y、z≤1，y≠z。
需要指出的是，对于Si/Si1-xGex复合薄膜，其包括Si层及形成于所述Si层上的Si1-xGex层；对于Si1-yGey/Si1-zGez复合薄膜，其由两层不同组分比的SiGe层叠加而成；对于Ge/GaAs复合薄膜，其GaAs层中的Ga与As的组分可调；对于GaAs/AlGaAs复合薄膜，其AlGaAs层中的Al、Ga与As的组分均可调。
在所述掺杂层的形成过程中，通过在外延生长过程中通入掺杂气体即实现掺杂，掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种，掺杂浓度大于1E18cm-3。所述掺杂层2的厚度大于2nm。
本实施例中，所述掺杂层2以Ge浓度为60％的SiGe薄膜为例，其厚度优选为10nm，掺杂元素优选为B，掺杂浓度大于1E19cm-3，高的掺杂浓度有利于键合片在较低的温度下有效产生剥离。
然后请参阅图2，执行步骤S2：在所述掺杂层2上外延第一Ge层3。
具体的，所述第一Ge层3的厚度大于10nm。由于存在所述第二Ge层12作为良好的Ge起始层，使得后续外延的掺杂层2及第一Ge层3与该第二Ge层12顶部的晶格相匹配，减少所述第二Ge层12中的缺陷。
接着请参阅图3，执行步骤S3：进行离子注入，使离子注入到所述掺杂层下2表面以下预设深度。
具体的，采用H离子注入或H/He离子共注，所述预设深度大于或等于50nm，注入剂量大于或等于2E16cm-2。注入深度可通过调整注入能量来实现，注入能量越高，注入深度越深。本实施例中，注入离子优选为H离子，注入深度为所述掺杂层2下表面以下50nm处，注入剂量为3E16cm-2。
再请参阅图4，执行步骤S4：提供一表面形成有绝缘层的基板，将所述绝缘层与所述第一Ge层键合，形成键合片。
具体的，键合之前对所述第一Ge层3表面进行氮气等离子体处理，使其表面活化，有利于提高键合界面性能，所述绝缘层4表面也可以在键合前进行等离子体处理，使所述绝缘层与所述待转移层结合得更为牢固。
本实施例中，所述基板5以硅片为例，其表面的绝缘层4为二氧化硅，可通过热氧化形成。
最后请参阅图5及图6，执行步骤S5：对所述键合片进行微波退火处理，使所述掺杂层2吸附离子形成微裂纹，使所述键合片从所述掺杂层2下表面处剥离，得到自下而上依次包括基板5、绝缘层4及第一Ge层3的绝缘体上锗。
具体的，所述微波的频率范围是1.5～20GHz，微波退火时间为5～60min。微波可以使得离子注入产生的缺陷活化，在所述掺杂层2与所述衬底1界面处产生微气泡或微孔，所述微气泡或微孔在微波的作用下产生共振，产生大量热能，使得该界面处局域温度升高，从而所述掺杂层2进一步吸附所述衬底1中的注入离子，使微小孔洞进一步急剧增大，进而使得所述掺杂层2下表面形成微裂纹，产生剥离。如图5所示，显示为进行微波退火使得掺杂层2吸附离子形成微裂纹的示意图。由于局部升温速度快，相较于常规退火，本发明利用微波退火使所述掺杂层2产生剥离的速度也快得多，防止待转移的第一Ge层3因为长时间加热而发生碎片或碎渣现象。同时，相较于常规退火键合片整体温度均处在高位(如600～1000℃)，本发明在微波退火过程中，除了掺杂层2与衬底1界面处局域温度较高(大于350℃)以产生吸附剥离，键合片整体或表面温度较低，在50～200℃之间，使得掺杂层2中的掺杂离子不易扩散到所述第一Ge层3中，且低温不会对所述第一Ge层3及其它层产生不良影响，有利于制备得到高质量的绝缘体上锗(GOI)。其中，可通过调节微波退火输出功率来调节微波退火温度。
本实施例中，调节微波退火输出功率，使所述键合片表面温度在150℃，退火时间为20min，使得键合片在所述掺杂层2下表面处发生剥离。具体的，可通过在微波加热炉腔内装设红外线温度传感器或其它温度传感器来探测键合片的表面温度。
需要指出的是，根据样品的大小不同，微波退火设备型号不同，输出功率与键合片表面温度的对应关系也不同，可根据实际情况进行调整，此处不应过分限制本发明的保护范围。
通常，制备GOI时键合片的剥离温度不能太高，一般在350～400℃，超过该温度，制备出来的Ge很容易发生碎片或碎渣现象。本发明采用微波退火技术对键合片进行加热，局部温度高产生剥离(大于350℃)，且剥离速度快，而键合片整体温度低，有效避免剥离过程中待转移的第一Ge层3损坏，使得将掺杂层吸附剥离与键合相结合的智能剥离方法能够应用于制备高质量的GOI。
具体的，于所述步骤S5之后，还可以根据需要执行步骤S6：去除所述待转移层3表面多余的掺杂层。去除方法可采用化学腐蚀法和/或抛光法等。
至此，利用微波退火技术低温制备得到了高质量的GOI，如图6所示，显示为剥离得到的GOI的示意图，可以应用于高速管、光电探测器及太阳能电池等。
综上所述，本发明的利用微波退火技术低温制备GOI的方法，具有以下有益效果：(1)本发明利用掺杂层吸附剥离及键合来制备绝缘体上锗(GOI)，其中，对键合片进行微波退火处理，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及第一Ge层的GOI。其中，微波退火处理过程中，掺杂层与衬底界面处初始形成的微小孔洞在微波作用下产生共振，使得该界面处局域温度升高，从而掺杂层进一步吸附衬底中的注入离子使微小孔洞进一步急剧增大，进而使得掺杂层下表面形成微裂纹产生剥离。同时，在微波退火过程中，除了掺杂层与衬底界面处局域温度较高以致剥离，键合片整体或表面温度较低，在20～500℃之间，使得掺杂层中的掺杂离子不易扩散到第一Ge层中，且低温不会对所述第一Ge层及其它层产生不良影响，有利于制备得到高质量的GOI。(2)本发明中，所述衬底可以采用价格低廉的Si衬底来替代昂贵的Ge衬底，其中，Si衬底上外延一第二Ge层，作为Ge起始晶格材料，该第二Ge层上部质量良好，使得后续外延的掺杂层及第一Ge层与该第二Ge层顶部的晶格相匹配，最终得到高质量的GOI。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种利用微波退火技术低温制备GOI的方法，其特征在于，至少包括以下步骤：
S1：提供一衬底，在所述衬底上外延一掺杂层；
S2：在所述掺杂层上外延第一Ge层；
S3：进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；
S4：提供一表面形成有绝缘层的基板，将所述绝缘层与所述第一Ge层键合，形成键合片；
S5：对所述键合片进行微波退火处理，使所述掺杂层吸附离子形成微裂纹，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及第一Ge层的绝缘体上锗。
2.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S1中，所述衬底包括Si衬底及外延形成于所述Si衬底上的第二Ge层，所述第二Ge层的厚度范围是100nm～10μm。
3.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S5之后，还包括步骤S6：去除所述第一Ge层表面多余的掺杂层。
4.根据权利要求3所述的利用微波退火技术低温制备GOI的方法，其特征在于：采用化学腐蚀法和/或抛光法去除所述第一Ge层表面多余的掺杂层。
5.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S5中，所述微波的频率范围是1.5～20GHz，微波退火时间为5～60min。
6.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S5中，调节微波退火输出功率，使所述键合片表面温度在50～200℃。
7.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：所述掺杂层为掺杂单晶薄膜或掺杂超晶格结构薄膜，厚度大于2nm。
8.根据权利要求7所述的利用微波退火技术低温制备GOI的方法，其特征在于：所述掺杂单晶薄膜为Si、SiGe、Ge、GaAs或AlGaAs；所述掺杂超晶格结构薄膜由至少一组Si/Si1-xGex复合薄膜、Si1-yGey/Si1-zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成，其中0＜x、y、z≤1，y≠z；掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种，掺杂浓度大于1E18cm-3。
9.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：所述第一Ge层的厚度大于10nm。
10.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S3中，采用H离子注入或H/He离子共注，所述预设深度大于或等于50nm，注入剂量大于或等于2E16cm-2。
11.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：于所述步骤S4中，键合前对所述第一Ge层表面进行氮气等离子体处理。
12.根据权利要求1所述的利用微波退火技术低温制备GOI的方法，其特征在于：所述衬底为Ge衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410475054.3A CN105428301A (zh) | 2014-09-17 | 2014-09-17 | 利用微波退火技术低温制备goi的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410475054.3A CN105428301A (zh) | 2014-09-17 | 2014-09-17 | 利用微波退火技术低温制备goi的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105428301A true CN105428301A (zh) | 2016-03-23 |
Family
ID=55506406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410475054.3A Pending CN105428301A (zh) | 2014-09-17 | 2014-09-17 | 利用微波退火技术低温制备goi的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428301A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449369A (zh) * | 2016-11-24 | 2017-02-22 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106783616A (zh) * | 2016-11-24 | 2017-05-31 | 清华大学 | 半导体结构以及制备方法 |
| CN109326516A (zh) * | 2018-10-16 | 2019-02-12 | 德淮半导体有限公司 | 半导体衬底的制备方法及半导体衬底 |
| CN110078017A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种贯穿空腔结构硅片的加工方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006127157A2 (en) * | 2005-05-25 | 2006-11-30 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
| US20090081845A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of substrate provided with semiconductor films |
| CN101728312A (zh) * | 2008-10-22 | 2010-06-09 | 株式会社半导体能源研究所 | Soi衬底及其制造方法 |
| US20130069195A1 (en) * | 2011-09-20 | 2013-03-21 | Kyoichi Suguro | Semiconductor device and fabrication method thereof |
| CN103972148A (zh) * | 2014-05-23 | 2014-08-06 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上材料的制备方法 |
-
2014
- 2014-09-17 CN CN201410475054.3A patent/CN105428301A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006127157A2 (en) * | 2005-05-25 | 2006-11-30 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
| US20090081845A1 (en) * | 2007-09-21 | 2009-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of substrate provided with semiconductor films |
| CN101728312A (zh) * | 2008-10-22 | 2010-06-09 | 株式会社半导体能源研究所 | Soi衬底及其制造方法 |
| US20130069195A1 (en) * | 2011-09-20 | 2013-03-21 | Kyoichi Suguro | Semiconductor device and fabrication method thereof |
| CN103972148A (zh) * | 2014-05-23 | 2014-08-06 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上材料的制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449369A (zh) * | 2016-11-24 | 2017-02-22 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106783616A (zh) * | 2016-11-24 | 2017-05-31 | 清华大学 | 半导体结构以及制备方法 |
| CN110078017A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种贯穿空腔结构硅片的加工方法 |
| TWI675796B (zh) * | 2018-01-26 | 2019-11-01 | 大陸商瀋陽矽基科技有限公司 | 一種貫穿空腔結構矽片的加工方法 |
| CN110078017B (zh) * | 2018-01-26 | 2021-11-05 | 沈阳硅基科技有限公司 | 一种贯穿空腔结构硅片的加工方法 |
| CN109326516A (zh) * | 2018-10-16 | 2019-02-12 | 德淮半导体有限公司 | 半导体衬底的制备方法及半导体衬底 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103038863A (zh) | 制备用于结合的表面的氧等离子体转化方法 | |
| CN103262231A (zh) | 具有强化层的玻璃上半导体基材及其制备方法 | |
| WO2004040619A2 (en) | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer | |
| CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
| US9824891B1 (en) | Method of manufacturing the thin film | |
| US20050214997A1 (en) | Method to form local "silicon-on-nothing" or "silicon-on-insulator" wafers with tensile-strained silicon | |
| CN103021848B (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| US8877608B2 (en) | Method for preparing GOI chip structure | |
| TWI639221B (zh) | 基底結構、互補金屬氧化物半導體元件以及製造互補金屬氧化物半導體元件的方法 | |
| CN102738060B (zh) | 一种goi晶片结构的制备方法 | |
| CN103646909B (zh) | 绝缘体上锗goi结构的制备方法 | |
| CN104752309B (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| TWI587446B (zh) | Ｓｏｉ基底及其製備方法 | |
| CN103646910B (zh) | 一种sgoi结构的制备方法 | |
| CN105428300B (zh) | 吸附剥离制备绝缘体上材料的方法 | |
| CN104701360B (zh) | 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法 | |
| CN104637813A (zh) | Igbt的制作方法 | |
| CN105428302A (zh) | 利用低温剥离技术制备绝缘体上材料的方法 | |
| CN1322547C (zh) | 基于硅锗/硅结构注氧隔离制备绝缘体上硅锗材料的方法 | |
| CN107863389A (zh) | Nmos器件及计算机 | |
| CN103165511B (zh) | 一种制备goi的方法 | |
| CN108022979A (zh) | Nmos器件及其制备方法及计算机 | |
| CN207690801U (zh) | Pmos器件 | |
| KR102045989B1 (ko) | 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160323 |