JP2004266178A - 配線形成方法 - Google Patents
配線形成方法 Download PDFInfo
- Publication number
- JP2004266178A JP2004266178A JP2003056615A JP2003056615A JP2004266178A JP 2004266178 A JP2004266178 A JP 2004266178A JP 2003056615 A JP2003056615 A JP 2003056615A JP 2003056615 A JP2003056615 A JP 2003056615A JP 2004266178 A JP2004266178 A JP 2004266178A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wiring film
- forming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線膜中の応力集中を抑制することにより、ボイドの発生を抑制することができ、断線し難い配線を形成することができる配線形成方法を提供する。
【解決手段】ウェハW上の層間絶縁膜1に配線溝2を形成し、その後、層間絶縁膜1上にバリアメタル膜3、シード膜4、及び配線膜5を形成する。配線膜5が形成された後、配線膜5上に保護膜6を形成し、配線膜5をアニールする。更にその後、保護膜6、及び配線溝2内に埋め込まれた部分以外の配線膜5を除去する。
【選択図】 図1
【解決手段】ウェハW上の層間絶縁膜1に配線溝2を形成し、その後、層間絶縁膜1上にバリアメタル膜3、シード膜4、及び配線膜5を形成する。配線膜5が形成された後、配線膜5上に保護膜6を形成し、配線膜5をアニールする。更にその後、保護膜6、及び配線溝2内に埋め込まれた部分以外の配線膜5を除去する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の配線を形成する配線形成方法に関する。
【0002】
【従来の技術】
近年、半導体装置の集積度向上により、半導体装置を構成する配線の微細化が進んでいる。それに伴い、微細加工技術及び信頼性確保が重要な課題になっている。この課題を解決する手段の一つとして、配線溝を有した層間絶縁膜上に配線膜を形成し、その後配線溝内に埋め込まれた部分以外の配線膜を除去して、配線を形成するダマシン法が注目されている。現在、このような配線膜を形成する方法としては電解メッキが利用されている。
【0003】
ところで、電解メッキで配線膜を形成した後、結晶を成長させて、抵抗値を低下させるために配線膜を焼き締め(アニール)している。しかしながら、配線膜をアニールすると、図5に示されるように、配線溝内の上部にボイドが発生してしまうことがある。なお、このようなボイドは、配線の断線原因となるので、抑制することが好ましい。
【0004】
現在、このようなボイドの発生を抑制する一つの手法として、例えば配線溝内に埋め込まれた部分以外の配線膜を除去した状態で、配線膜をアニールする手法が開示されている(例えば特許文献1参照)。
【0005】
【特許文献1】
特開平11−186261号公報
【0006】
【発明が解決しようとする課題】
しかしながら、このような方法で配線膜をアニールした場合であっても、効果的にボイドの発生を抑制することができないという問題がある。これは、配線溝内の上部に応力集中が起きているためであると考えられる。本発明はこのような問題に対処するためになされたものである。即ち、配線膜中の応力集中を抑制することにより、ボイドの発生を抑制し、断線し難い配線を形成することができる配線形成方法を提供することを目的とする。
【0007】
【課題を解決しようとする手段】
本発明の配線形成方法は、表面に凹部又は開口部を有する基板上に配線膜を形成する配線膜形成工程と、配線膜上に保護膜を形成する保護膜形成工程と、配線膜を加熱して、配線膜を焼き締める焼き締め工程と、保護膜、及び凹部内又は開口部内に埋め込まれた部分以外の配線膜を除去する保護膜・配線膜除去工程と、を具備することを特徴としている。本発明の配線形成方法は、保護膜形成工程により配線膜上に保護膜を形成するので、配線膜の上面が自由表面では無くなる。これにより、その後焼き締め工程を行った場合に配線膜中の応力集中を抑制することができる。その結果、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。
【0008】
上記保護膜は、Si系絶縁物から構成されていてもよい。Si系絶縁物は焼き締め工程中安定した状態にあるので、焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0009】
上記保護膜は、バリアメタル材料から構成されていてもよい。バリアメタル材料は焼き締め工程中安定した状態にあるので、焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。また、バリアメタル材料は配線膜を構成している物質が拡散するのを抑制することができる。さらに、バリアメタル材料を使用することにより、保護膜を低温で形成することができる。
【0010】
上記バリアメタル材料は、TiN、Ta、TaN、WN、或いはWから構成される材料であることが好ましい。このような材料をバリアメタル材料として使用することにより、確実に焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0011】
上記保護膜形成工程は、300℃以下の状態で行われることが好ましい。保護膜形成工程をこのような状態で行うことにより、保護膜形成工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0012】
上記焼き締め工程は、前記保護膜の成膜温度以上の温度で行われてもよい。焼き締め工程をこのような状態で行うことにより、配線膜を確実に焼き締めることができる。
【0013】
上記焼き締め工程は、300℃以上の状態で行われてもよい。焼き締め工程をこのような状態で行うことにより、配線膜を確実に焼き締めることができる。
【0014】
上記配線膜は、Cu、Ag、Au、Pt、Ir、Rh、或いはこれらの合金から構成されていることが好ましい。これらのいずれかから配線膜を形成することにより、抵抗値が低く、かつ安定した配線を形成することができる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態に係る配線形成方法について説明する。図1は本実施の形態に係る配線形成方法のフローを示したフローチャートであり、図2〜図3は本実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【0016】
図1及び図2(a)に示されるように、トランジスタ等のような半導体素子(図示せず)が形成された半導体ウェハW(以下、単に「ウェハ」という。)上に化学気相成長法(Chemical Vapor Deposition:CVD)により、SiOFの層間絶縁膜1を形成する(ステップ1)。なお、層間絶縁膜1をSiOFから構成する場合に限らず、その他の低誘電率絶縁物から層間絶縁膜1を構成してもよい。その他の低誘電率絶縁物としては、例えば、SiOC、或いは多孔質シリカ等が挙げられる。
【0017】
ウェハW上に層間絶縁膜1を形成した後、図2(b)に示されるように、フォトリソグラフィ技術により層間絶縁膜1に配線溝2を形成する(ステップ2)。具体的には、まず、ウェハWを回転させながら層間絶縁膜1上に化学増幅型のフォトレジストを塗布する。フォトレジストを塗布した後、所定のパターンが形成されたマスクを使用して、i線のような紫外線或いはKrFのような遠紫外線で露光する。その後、現像液により現像して、層間絶縁膜1上にレジストパターンを形成する。層間絶縁膜1上にレジストパターンを形成した後、レジストパターンをマスクとして、例えばCF4或いはCHF3のようなCF系のガスにより層間絶縁膜1をドライエッチングし、層間絶縁膜1に配線溝2を形成する。最後に、層間絶縁膜1に配線溝2を形成した後、アッシングによりレジストパターンを取り除く。
【0018】
層間絶縁膜1に配線溝2を形成した後、図2(c)に示されるように、層間絶縁膜1上に、スパッタリング或いはCVDにより層間絶縁膜1への金属拡散を抑制するためのTaNのバリアメタル膜3を形成する(ステップ3)。なお、バリアメタル膜3をTaNから構成する場合に限らず、その他の物質でバリアメタル膜3を構成してもよい。その他の物質としては、例えば、Ta、TiN、WN、W等が挙げられる。
【0019】
層間絶縁膜1上にバリアメタル膜3を約30nm形成した後、図2(d)に示されるように、バリアメタル膜3上に、スパッタリングにより電解メッキ時に電流を流すためのシード膜4を形成する(ステップ4)。なお、シード膜4をCuから構成する場合に限らず、その他の金属でシード膜4を構成してもよい。
【0020】
バリアメタル膜3上にシード膜4を約100nm形成した後、図3(a)に示されるように、シード膜4上に、電解メッキによりCuの配線膜5を形成する(ステップ5)。なお、配線膜5をCuから構成する場合に限らず、その他の金属から配線膜5を構成してもよい。その他の金属としては、例えば、Au、Ag、Pt、Ir、Rh及びそれらの合金等が挙げられる。配線膜5をCu及びこれらの金属から構成した場合には、抵抗値の低い、かつ安定した配線を形成することができる。また、電解メッキにより配線膜5を形成する場合に限らず、その他の手法によって配線膜5を形成してもよい。その他の手法としては、例えば、スパッタリング、CVD、或いはAtomic Layer CVD等が挙げられる。
【0021】
シード膜4上に配線膜5を約0.5〜1μm形成し、かつ配線溝2内に配線膜5を埋め込んだ後、図3(b)に示されるように、CVDにより配線膜5上にSiCの保護膜6を形成する(ステップ6)。
【0022】
保護膜6は、SiCで構成されている場合に限らず、その他のSi系絶縁物、或いはCuの拡散を抑制可能なバリアメタル材料から保護膜6を形成してもよい。その他のSi系絶縁物としては、例えば、SiO、SiN等が挙げられる。また、バリアメタル材料としては、例えば、TiN、Ta、TaN、WN、或いはW等が挙げられる。
【0023】
保護膜6は、約300℃以下で形成することが好ましい。これは、保護膜6の形成時に配線膜5を構成しているCuの結晶が成長し難いからである。また、保護膜6をCVDで形成する場合に限らず、その他の手法によって保護膜6を形成してもよい。その他の手法としては、例えば、塗布とキュア処理との組合せ、或いはスパッタリング等が挙げられる。これらの方法によれば、約300℃以下で保護膜6を形成することができる。
【0024】
配線膜5上に保護膜6を約10〜200nm形成した後、図3(c)に示されるように、保護膜6及び配線膜5等を加熱し、配線膜5をアニールする(ステップ7)。アニールは、約300℃以上、好ましくは約300〜500℃で行われる。アニールを約300〜500℃で行うことが好ましいとしたのは、ウェハWの温度が500℃を上回ると、トランジスタ等の半導体素子の性能が変化してしまうからである。具体的には、例えば半導体素子がトランジスタの場合には、500℃を上回ると、ソース領域或いはドレイン領域のイオンが拡散することによりゲート長が変化したり、シリサイドの膜厚が変化し、トランジスタの性能が劣化してしまうからである。
【0025】
所定時間経過後、図3(d)に示されるように、CMPにより研磨して、保護膜6、及び配線溝2内に埋め込まれた部分以外の配線膜5を除去する(ステップ8)。なお、CMPに限らず、その他の手法で保護膜6及び配線膜5を除去してもよい。その他の手法としては、例えば電解研磨、プラズマエッチング等が挙げられる。
【0026】
本実施の形態では、配線膜5上に保護膜6を形成した状態で、配線膜5をアニールしているので、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。即ち、配線膜5をアニールすると、配線膜5の応力は緩和される方向に向かうが、配線膜5の上面が最表面となっている場合には、配線溝2内の上部に応力が集中してしまい、この応力集中が原因でボイドが発生してしまうものと考えられる。詳細に説明すると、配線膜5の上部の応力は上面が自由表面であるため緩和され易い。これに対し、配線溝2内に埋め込まれた部分の応力は配線膜5の側面がシード膜4を介してバリアメタル膜3に固定されているため緩和され難い。このため、配線膜5をアニールすると、配線膜5の上部の方が配線溝2に埋め込まれた部分よりも応力が早く緩和してしまい、配線溝内の上部に応力が集中してしまう。そして、この応力集中により、ボイドが発生してしまうものと考えられる。本実施の形態では、配線膜5上に保護膜6を形成し、配線膜5の上面を保護膜6に密着させている。これにより、配線膜5の上面が自由表面では無くなるので、配線膜5をアニールした場合であっても、配線膜5の上部の応力は緩和され難くなる。この結果、配線溝2内の上部における応力集中が抑制される。それ故、ボイドが発生し難くなり、断線し難い配線が形成される。
【0027】
(実施例1)
以下、実施例1について説明する。本実施例では、配線膜上に保護膜を形成した状態で配線膜をアニールしたときの配線膜の応力分布について調べた。
【0028】
本実施例では、有限要素法により配線膜上に保護膜を形成した状態で配線膜をアニールしたときの配線膜の応力分布をシミュレーションした。配線膜は銅から構成されたものを使用し、保護膜はSiCから構成されたものを使用した。また、アニールは、約400℃で行った。なお、本実施例と比較するために、比較例として保護膜を形成していない状態で配線膜をアニールしたときの配線膜の応力分布についてもシミュレーションした。
【0029】
結果について説明する。図4(a)は本実施例に係る配線膜の応力分布を模式的に示した図であり、図4(b)は比較例に係る配線膜の応力分布を模式的に示した図である。
【0030】
図4(b)から分かるように、比較例における配線膜の応力分布はばらついており、特に配線溝内の上部に応力が集中していることが確認された。これに対し、図4(a)から分かるように、本実施例における配線膜の応力は比較例の場合よりも大きいが、応力分布は一様になっており、応力集中は確認されなかった。この結果から、配線膜上に保護膜を形成した方が配線膜の上面が自由表面の場合よりも応力分布が一様になることが確認された。
【0031】
(実施例2)
以下、実施例2について説明する。本実施例では保護膜の最適成膜温度について調べた。
【0032】
測定条件について説明する。本実施例では、様々な成膜温度で保護膜を形成し、その際の配線膜の状態をそれぞれ観察した。保護膜の原料にはSiCを使用した。また、プラズマCVDにより保護膜を形成した。配線膜は銅から構成されたものを使用した。
【0033】
測定結果について説明する。約350℃で保護膜を形成した場合には、銅の結晶が成長し始めて、配線膜と保護膜との間に溝が形成されてしまい、保護膜が有効に機能しない箇所が存在することが確認された。これに対し、約300℃以下で保護膜を形成した場合には、上記したようなことはほぼ確認されなかった。この結果から、保護膜は、約300℃以下で形成することが好ましいと考えられる。
【0034】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。上記実施の形態では、配線溝2内に配線膜5を形成しているが、ビアホール内或いはコンタクトホール内に配線膜5を形成してもよい。
【0035】
【発明の効果】
以上詳説したように、本発明の配線形成方法によれば、配線膜中の応力集中を抑制することができる。これにより、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。
【図面の簡単な説明】
【図1】図1は実施の形態に係る配線形成方法のフローを示したフローチャートである。
【図2】図2(a)〜図2(d)は実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【図3】図3(a)〜図3(d)は実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【図4】図4(a)は実施例1に係る図4(a)は本実施例に係る配線膜の応力分布を模式的に示した図であり、図4(b)は比較例に係る配線膜の応力分布を模式的に示した図である。
【図5】図5は従来の配線膜のボイド発生状況を示した観察写真である。
【符号の説明】
W…ウェハ
1…層間絶縁膜
2…配線溝
5…配線膜
6…保護膜
【発明の属する技術分野】
本発明は、半導体装置の配線を形成する配線形成方法に関する。
【0002】
【従来の技術】
近年、半導体装置の集積度向上により、半導体装置を構成する配線の微細化が進んでいる。それに伴い、微細加工技術及び信頼性確保が重要な課題になっている。この課題を解決する手段の一つとして、配線溝を有した層間絶縁膜上に配線膜を形成し、その後配線溝内に埋め込まれた部分以外の配線膜を除去して、配線を形成するダマシン法が注目されている。現在、このような配線膜を形成する方法としては電解メッキが利用されている。
【0003】
ところで、電解メッキで配線膜を形成した後、結晶を成長させて、抵抗値を低下させるために配線膜を焼き締め(アニール)している。しかしながら、配線膜をアニールすると、図5に示されるように、配線溝内の上部にボイドが発生してしまうことがある。なお、このようなボイドは、配線の断線原因となるので、抑制することが好ましい。
【0004】
現在、このようなボイドの発生を抑制する一つの手法として、例えば配線溝内に埋め込まれた部分以外の配線膜を除去した状態で、配線膜をアニールする手法が開示されている(例えば特許文献1参照)。
【0005】
【特許文献1】
特開平11−186261号公報
【0006】
【発明が解決しようとする課題】
しかしながら、このような方法で配線膜をアニールした場合であっても、効果的にボイドの発生を抑制することができないという問題がある。これは、配線溝内の上部に応力集中が起きているためであると考えられる。本発明はこのような問題に対処するためになされたものである。即ち、配線膜中の応力集中を抑制することにより、ボイドの発生を抑制し、断線し難い配線を形成することができる配線形成方法を提供することを目的とする。
【0007】
【課題を解決しようとする手段】
本発明の配線形成方法は、表面に凹部又は開口部を有する基板上に配線膜を形成する配線膜形成工程と、配線膜上に保護膜を形成する保護膜形成工程と、配線膜を加熱して、配線膜を焼き締める焼き締め工程と、保護膜、及び凹部内又は開口部内に埋め込まれた部分以外の配線膜を除去する保護膜・配線膜除去工程と、を具備することを特徴としている。本発明の配線形成方法は、保護膜形成工程により配線膜上に保護膜を形成するので、配線膜の上面が自由表面では無くなる。これにより、その後焼き締め工程を行った場合に配線膜中の応力集中を抑制することができる。その結果、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。
【0008】
上記保護膜は、Si系絶縁物から構成されていてもよい。Si系絶縁物は焼き締め工程中安定した状態にあるので、焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0009】
上記保護膜は、バリアメタル材料から構成されていてもよい。バリアメタル材料は焼き締め工程中安定した状態にあるので、焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。また、バリアメタル材料は配線膜を構成している物質が拡散するのを抑制することができる。さらに、バリアメタル材料を使用することにより、保護膜を低温で形成することができる。
【0010】
上記バリアメタル材料は、TiN、Ta、TaN、WN、或いはWから構成される材料であることが好ましい。このような材料をバリアメタル材料として使用することにより、確実に焼き締め工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0011】
上記保護膜形成工程は、300℃以下の状態で行われることが好ましい。保護膜形成工程をこのような状態で行うことにより、保護膜形成工程中に配線膜の上面が自由表面になるのを抑制することができる。
【0012】
上記焼き締め工程は、前記保護膜の成膜温度以上の温度で行われてもよい。焼き締め工程をこのような状態で行うことにより、配線膜を確実に焼き締めることができる。
【0013】
上記焼き締め工程は、300℃以上の状態で行われてもよい。焼き締め工程をこのような状態で行うことにより、配線膜を確実に焼き締めることができる。
【0014】
上記配線膜は、Cu、Ag、Au、Pt、Ir、Rh、或いはこれらの合金から構成されていることが好ましい。これらのいずれかから配線膜を形成することにより、抵抗値が低く、かつ安定した配線を形成することができる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態に係る配線形成方法について説明する。図1は本実施の形態に係る配線形成方法のフローを示したフローチャートであり、図2〜図3は本実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【0016】
図1及び図2(a)に示されるように、トランジスタ等のような半導体素子(図示せず)が形成された半導体ウェハW(以下、単に「ウェハ」という。)上に化学気相成長法(Chemical Vapor Deposition:CVD)により、SiOFの層間絶縁膜1を形成する(ステップ1)。なお、層間絶縁膜1をSiOFから構成する場合に限らず、その他の低誘電率絶縁物から層間絶縁膜1を構成してもよい。その他の低誘電率絶縁物としては、例えば、SiOC、或いは多孔質シリカ等が挙げられる。
【0017】
ウェハW上に層間絶縁膜1を形成した後、図2(b)に示されるように、フォトリソグラフィ技術により層間絶縁膜1に配線溝2を形成する(ステップ2)。具体的には、まず、ウェハWを回転させながら層間絶縁膜1上に化学増幅型のフォトレジストを塗布する。フォトレジストを塗布した後、所定のパターンが形成されたマスクを使用して、i線のような紫外線或いはKrFのような遠紫外線で露光する。その後、現像液により現像して、層間絶縁膜1上にレジストパターンを形成する。層間絶縁膜1上にレジストパターンを形成した後、レジストパターンをマスクとして、例えばCF4或いはCHF3のようなCF系のガスにより層間絶縁膜1をドライエッチングし、層間絶縁膜1に配線溝2を形成する。最後に、層間絶縁膜1に配線溝2を形成した後、アッシングによりレジストパターンを取り除く。
【0018】
層間絶縁膜1に配線溝2を形成した後、図2(c)に示されるように、層間絶縁膜1上に、スパッタリング或いはCVDにより層間絶縁膜1への金属拡散を抑制するためのTaNのバリアメタル膜3を形成する(ステップ3)。なお、バリアメタル膜3をTaNから構成する場合に限らず、その他の物質でバリアメタル膜3を構成してもよい。その他の物質としては、例えば、Ta、TiN、WN、W等が挙げられる。
【0019】
層間絶縁膜1上にバリアメタル膜3を約30nm形成した後、図2(d)に示されるように、バリアメタル膜3上に、スパッタリングにより電解メッキ時に電流を流すためのシード膜4を形成する(ステップ4)。なお、シード膜4をCuから構成する場合に限らず、その他の金属でシード膜4を構成してもよい。
【0020】
バリアメタル膜3上にシード膜4を約100nm形成した後、図3(a)に示されるように、シード膜4上に、電解メッキによりCuの配線膜5を形成する(ステップ5)。なお、配線膜5をCuから構成する場合に限らず、その他の金属から配線膜5を構成してもよい。その他の金属としては、例えば、Au、Ag、Pt、Ir、Rh及びそれらの合金等が挙げられる。配線膜5をCu及びこれらの金属から構成した場合には、抵抗値の低い、かつ安定した配線を形成することができる。また、電解メッキにより配線膜5を形成する場合に限らず、その他の手法によって配線膜5を形成してもよい。その他の手法としては、例えば、スパッタリング、CVD、或いはAtomic Layer CVD等が挙げられる。
【0021】
シード膜4上に配線膜5を約0.5〜1μm形成し、かつ配線溝2内に配線膜5を埋め込んだ後、図3(b)に示されるように、CVDにより配線膜5上にSiCの保護膜6を形成する(ステップ6)。
【0022】
保護膜6は、SiCで構成されている場合に限らず、その他のSi系絶縁物、或いはCuの拡散を抑制可能なバリアメタル材料から保護膜6を形成してもよい。その他のSi系絶縁物としては、例えば、SiO、SiN等が挙げられる。また、バリアメタル材料としては、例えば、TiN、Ta、TaN、WN、或いはW等が挙げられる。
【0023】
保護膜6は、約300℃以下で形成することが好ましい。これは、保護膜6の形成時に配線膜5を構成しているCuの結晶が成長し難いからである。また、保護膜6をCVDで形成する場合に限らず、その他の手法によって保護膜6を形成してもよい。その他の手法としては、例えば、塗布とキュア処理との組合せ、或いはスパッタリング等が挙げられる。これらの方法によれば、約300℃以下で保護膜6を形成することができる。
【0024】
配線膜5上に保護膜6を約10〜200nm形成した後、図3(c)に示されるように、保護膜6及び配線膜5等を加熱し、配線膜5をアニールする(ステップ7)。アニールは、約300℃以上、好ましくは約300〜500℃で行われる。アニールを約300〜500℃で行うことが好ましいとしたのは、ウェハWの温度が500℃を上回ると、トランジスタ等の半導体素子の性能が変化してしまうからである。具体的には、例えば半導体素子がトランジスタの場合には、500℃を上回ると、ソース領域或いはドレイン領域のイオンが拡散することによりゲート長が変化したり、シリサイドの膜厚が変化し、トランジスタの性能が劣化してしまうからである。
【0025】
所定時間経過後、図3(d)に示されるように、CMPにより研磨して、保護膜6、及び配線溝2内に埋め込まれた部分以外の配線膜5を除去する(ステップ8)。なお、CMPに限らず、その他の手法で保護膜6及び配線膜5を除去してもよい。その他の手法としては、例えば電解研磨、プラズマエッチング等が挙げられる。
【0026】
本実施の形態では、配線膜5上に保護膜6を形成した状態で、配線膜5をアニールしているので、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。即ち、配線膜5をアニールすると、配線膜5の応力は緩和される方向に向かうが、配線膜5の上面が最表面となっている場合には、配線溝2内の上部に応力が集中してしまい、この応力集中が原因でボイドが発生してしまうものと考えられる。詳細に説明すると、配線膜5の上部の応力は上面が自由表面であるため緩和され易い。これに対し、配線溝2内に埋め込まれた部分の応力は配線膜5の側面がシード膜4を介してバリアメタル膜3に固定されているため緩和され難い。このため、配線膜5をアニールすると、配線膜5の上部の方が配線溝2に埋め込まれた部分よりも応力が早く緩和してしまい、配線溝内の上部に応力が集中してしまう。そして、この応力集中により、ボイドが発生してしまうものと考えられる。本実施の形態では、配線膜5上に保護膜6を形成し、配線膜5の上面を保護膜6に密着させている。これにより、配線膜5の上面が自由表面では無くなるので、配線膜5をアニールした場合であっても、配線膜5の上部の応力は緩和され難くなる。この結果、配線溝2内の上部における応力集中が抑制される。それ故、ボイドが発生し難くなり、断線し難い配線が形成される。
【0027】
(実施例1)
以下、実施例1について説明する。本実施例では、配線膜上に保護膜を形成した状態で配線膜をアニールしたときの配線膜の応力分布について調べた。
【0028】
本実施例では、有限要素法により配線膜上に保護膜を形成した状態で配線膜をアニールしたときの配線膜の応力分布をシミュレーションした。配線膜は銅から構成されたものを使用し、保護膜はSiCから構成されたものを使用した。また、アニールは、約400℃で行った。なお、本実施例と比較するために、比較例として保護膜を形成していない状態で配線膜をアニールしたときの配線膜の応力分布についてもシミュレーションした。
【0029】
結果について説明する。図4(a)は本実施例に係る配線膜の応力分布を模式的に示した図であり、図4(b)は比較例に係る配線膜の応力分布を模式的に示した図である。
【0030】
図4(b)から分かるように、比較例における配線膜の応力分布はばらついており、特に配線溝内の上部に応力が集中していることが確認された。これに対し、図4(a)から分かるように、本実施例における配線膜の応力は比較例の場合よりも大きいが、応力分布は一様になっており、応力集中は確認されなかった。この結果から、配線膜上に保護膜を形成した方が配線膜の上面が自由表面の場合よりも応力分布が一様になることが確認された。
【0031】
(実施例2)
以下、実施例2について説明する。本実施例では保護膜の最適成膜温度について調べた。
【0032】
測定条件について説明する。本実施例では、様々な成膜温度で保護膜を形成し、その際の配線膜の状態をそれぞれ観察した。保護膜の原料にはSiCを使用した。また、プラズマCVDにより保護膜を形成した。配線膜は銅から構成されたものを使用した。
【0033】
測定結果について説明する。約350℃で保護膜を形成した場合には、銅の結晶が成長し始めて、配線膜と保護膜との間に溝が形成されてしまい、保護膜が有効に機能しない箇所が存在することが確認された。これに対し、約300℃以下で保護膜を形成した場合には、上記したようなことはほぼ確認されなかった。この結果から、保護膜は、約300℃以下で形成することが好ましいと考えられる。
【0034】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。上記実施の形態では、配線溝2内に配線膜5を形成しているが、ビアホール内或いはコンタクトホール内に配線膜5を形成してもよい。
【0035】
【発明の効果】
以上詳説したように、本発明の配線形成方法によれば、配線膜中の応力集中を抑制することができる。これにより、ボイドの発生を抑制することができ、断線し難い配線を形成することができる。
【図面の簡単な説明】
【図1】図1は実施の形態に係る配線形成方法のフローを示したフローチャートである。
【図2】図2(a)〜図2(d)は実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【図3】図3(a)〜図3(d)は実施の形態に係る配線形成方法の各工程を模式的に示した模式図である。
【図4】図4(a)は実施例1に係る図4(a)は本実施例に係る配線膜の応力分布を模式的に示した図であり、図4(b)は比較例に係る配線膜の応力分布を模式的に示した図である。
【図5】図5は従来の配線膜のボイド発生状況を示した観察写真である。
【符号の説明】
W…ウェハ
1…層間絶縁膜
2…配線溝
5…配線膜
6…保護膜
Claims (8)
- 表面に凹部又は開口部を有する基板上に配線膜を形成する配線膜形成工程と、
前記配線膜上に保護膜を形成する保護膜形成工程と、
前記配線膜を加熱して、前記配線膜を焼き締める焼き締め工程と、
前記保護膜、及び前記凹部内又は開口部内に埋め込まれた部分以外の配線膜を除去する保護膜・配線膜除去工程と、
を具備することを特徴とする配線形成方法。 - 前記保護膜は、Si系絶縁物から構成されていることを特徴とする請求項1記載の配線形成方法。
- 前記保護膜は、バリアメタル材料から構成されていることを特徴とする請求項1記載の配線形成方法。
- 前記バリアメタル材料は、TiN、Ta、TaN、WN、或いはWから構成される材料であることを特徴とする請求項3記載の配線形成方法。
- 前記保護膜形成工程は、300℃以下の状態で行われることを特徴とする請求項1乃至4のいずれか1項に記載の配線形成方法。
- 前記焼き締め工程は、前記保護膜の成膜温度以上の温度で行われることを特徴とする請求項1乃至5のいずれか1項に記載の配線形成方法。
- 前記焼き締め工程は、300℃以上の状態で行われることを特徴とする請求項1乃至5のいずれか1項に記載の配線形成方法。
- 前記配線膜は、Cu、Ag、Au、Pt、Ir、Rh、或いはこれらの合金から構成されていることを特徴とする請求項1乃至7のいずれか1項に記載の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056615A JP2004266178A (ja) | 2003-03-04 | 2003-03-04 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056615A JP2004266178A (ja) | 2003-03-04 | 2003-03-04 | 配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004266178A true JP2004266178A (ja) | 2004-09-24 |
Family
ID=33120243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003056615A Pending JP2004266178A (ja) | 2003-03-04 | 2003-03-04 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004266178A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303062A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 半導体装置の製造方法 |
JP2007081130A (ja) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | 半導体装置の製造方法 |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
US8258626B2 (en) | 2008-09-16 | 2012-09-04 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
JP2012227262A (ja) * | 2011-04-18 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路のトランジスタ素子 |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
-
2003
- 2003-03-04 JP JP2003056615A patent/JP2004266178A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303062A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 半導体装置の製造方法 |
JP2007081130A (ja) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | 半導体装置の製造方法 |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
US8258626B2 (en) | 2008-09-16 | 2012-09-04 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8420535B2 (en) | 2008-09-16 | 2013-04-16 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
US8580688B2 (en) | 2008-12-19 | 2013-11-12 | Advanced Interconect Materials, LLC | Copper interconnection structure and method for forming copper interconnections |
JP2012227262A (ja) * | 2011-04-18 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路のトランジスタ素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3245104B2 (ja) | フッ素による金属劣化に対する耐性を改善する方法 | |
JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
TWI234846B (en) | Method of forming multi layer conductive line in semiconductor device | |
TWI298510B (en) | Semiconductor device and method for manufacturing same | |
JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
JP2005244031A (ja) | 半導体装置およびその製造方法 | |
EP1401015A1 (en) | Selective dry etching of tantalum and tantalum nitride | |
JP2004266178A (ja) | 配線形成方法 | |
JP2006054251A (ja) | 半導体装置の製造方法 | |
JP2008198990A (ja) | 半導体素子の金属配線形成方法 | |
JP2002170881A (ja) | 半導体装置及びその製造方法 | |
JP2005197711A (ja) | 半導体装置の製造方法 | |
KR100606544B1 (ko) | 반도체 소자의 구리 배선 방법 | |
JP2004342977A (ja) | 半導体装置の製造方法 | |
CN112687610B (zh) | 互连结构及其形成方法 | |
JPH1022379A (ja) | 半導体装置の製造方法 | |
TW457683B (en) | Cu damascene processes preventing hillock on the surface | |
JP2005051185A (ja) | 熱処理方法及び半導体装置の製造方法 | |
US20090061616A1 (en) | Method for fabricating semiconductor device | |
KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US20080057711A1 (en) | Reduction of punch-thru defects in damascene processing | |
US20070293046A1 (en) | Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same | |
KR20230125326A (ko) | 비아 충전을 위한 루테늄 리플로우 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080219 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20080624 Free format text: JAPANESE INTERMEDIATE CODE: A02 |