JP5652024B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング動作により所定の電圧を生成して出力する降圧チョッパ型のスイッチング電源装置に関する。

従来から、スイッチング素子をオン／オフ制御して出力電圧制御を行うスイッチング電源装置は、ＯＡ機器や民生機器等に利用されている。図８は、電流モードで制御する従来の降圧チョッパ方式のスイッチング電源装置の構成例を示す回路図である。また、図９は、従来のスイッチング電源装置の動作を説明するための各部における波形図である。図８に示すように、従来のスイッチング電源装置は、入力電圧源Ｖ１を用いて出力負荷１４に電力を供給するＤＣＤＣコンバータとしての電源装置であって、制御回路１ｂ、インダクタ１２、平滑コンデンサ１３、及びフライホイールダイオード１５により構成される。このスイッチング電源装置は、出力にＬＣ回路を構成することにより出力負荷１４に安定的な電力を供給するとともに、制御回路１ｂ内のスイッチング素子２に流れる電流に基づいてスイッチング素子２のＰＷＭ制御を行うものである。

制御回路１ｂは、スイッチング素子２、電流センス素子３、電流検出回路４、フィードバック制御回路５、電流制御コンパレータ６、遅延回路７、ＡＮＤ回路８、発振器９、ＰＷＭラッチ１０、及びゲートドライブ回路１１により構成される回路であり、１チップの集積回路として構成される場合が多い。

電流センス素子３は、スイッチング素子２と同じタイミングでオン／オフ制御される素子であり、スイッチング素子２に流れる電流Ｉ１に比例したセンス電流Ｉ２が流れる。例えば、センス電流Ｉ２は、電流Ｉ１の数百分の一といった小さな電流である。また、電流検出回路４は、電流センス素子３に流れるセンス電流Ｉ２を検出するとともに、検出したセンス電流Ｉ２に基づいて電流Ｉ１に比例する電流検出信号Ｖ２を出力する。

フィードバック制御回路５は、内部に有する基準電圧と出力電圧Ｖ１３との差に応じた誤差増幅信号Ｖ３を出力する。この誤差増幅信号Ｖ３は、出力電圧が基準電圧に比して高い場合には小さな電圧値となり、逆に出力電圧が基準電圧に比して低い場合には大きな電圧値となる信号である。

発振器９は、ＰＷＭラッチ１０のＳ端子に対して、一定周期のパルス信号であるオントリガー信号を出力する。また、ＰＷＭラッチ１０は、Ｓ端子に入力されるオントリガー信号とＲ端子に入力される後述する第１オフトリガー信号Ｖ６とに基づき、Ｑ端子からドライブ入力信号Ｖ１５を出力する。発振器９によりオントリガー信号が入力された場合には、ＰＷＭラッチ１０は、ハイレベルのドライブ入力信号Ｖ１５を生成して出力し、ゲートドライブ回路１１を介してスイッチング素子２をターンオンさせる。

また、電流制御コンパレータ６は、誤差増幅信号Ｖ３と電流検出信号Ｖ２とを比較し、電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えた場合にハイレベルの第１オフトリガー信号Ｖ６を生成するとともに、ＡＮＤ回路８を介して生成した第１オフトリガー信号Ｖ６をＰＷＭラッチ１０のＲ端子に対して出力する。

ＰＷＭラッチ１０は、電流制御コンパレータ６により出力された第１オフトリガー信号Ｖ６に基づいてローレベルのドライブ入力信号Ｖ１５を出力し、ゲートドライブ回路１１を介してスイッチング素子２をターンオフさせる。

すなわち、図８に示す従来のスイッチング電源装置は、上述したオントリガー信号と第１オフトリガー信号Ｖ６とに基づいて入力電圧源Ｖ１に接続されたスイッチング素子２のオン／オフを制御し、出力負荷１４に対してエネルギーを伝達させる。

また、遅延回路７は、ＰＷＭラッチ１０により出力されたドライブ入力信号Ｖ１５を受け、所定時間だけ位相を遅らせてＡＮＤ回路８にマスク信号Ｖ４として出力する。これにより、遅延回路７により出力されたマスク信号Ｖ４がローレベルの間は、電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えたとしても、ＡＮＤ回路８は第１オフトリガー信号Ｖ６を出力せず、スイッチング素子２がターンオフするのを防止する。

この遅延回路７によるマスク期間の設定は、電流検出信号Ｖ２のスパイク電流に起因する誤動作を防止するためにある。詳述すると、スイッチング素子２がターンオンした瞬間に、フライホイールダイオード１５に逆回復時間の間にリカバリー電流Ｉ６がカソードからアノード方向に流れる。したがって、ドレイン電流Ｉ１には、インダクタ電流Ｉ５に対して、スパイク状のリカバリー電流Ｉ６や寄生容量に流れる電流が重畳されることになり、電流検出信号Ｖ２に対してもスパイク電流成分が重畳される。このため、上述したマスク期間が設けられていないとすると、スイッチング素子２がターンオンした瞬間にスパイク電流成分が重畳された電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えてしまい、第１オフトリガー信号Ｖ６が生成されてスイッチング素子２が即座にターンオフしてしまうという誤動作に陥る可能性がある。

しかしながら、図８に示すスイッチング電源装置は、遅延回路７によりスイッチング素子２がターンオンしてから１００ｎＳ程度のマスク期間Ｔ１が設けられているので（図９参照）、マスク期間におけるスイッチング素子２のターンオフを阻止してスパイク電流に起因する誤動作を防止することができる。

なお、遅延回路７による遅延時間は、上述した誤動作を防止するために、スイッチング素子２がターンオンしてから所定のマスク期間（１００ｎＳ程度の時間）はマスク信号Ｖ４がローレベルを保つように適切に調整されている。

特許文献１には、電流波形のアンバランスを抑制し、安定な制御特性を有するスイッチング電源が記載されている。このスイッチング電源は、出力電圧を検出して入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備えており、この制御回路内に出力電圧検出手段とインダクタ電流検出手段と２次曲線または２次曲線に類似した補償波形が発生する第１の補償波形発生手段とこれらの波形を合成する手段とを有する。さらに、制御回路は、出力電圧検出手段で検出した信号とインダクタ電流検出手段で検出した信号と補償波形発生手段から得られた補償波形とを合成し２つの信号を生成し、得られた２つの信号を比較してメインスイッチに出力する比較手段を備えている。

したがって、このスイッチング電源によれば、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が０ｄＢになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答を実現することができ、小型で高信頼の電源を安価に実現することができる。

特開２００５−１１０３９０号公報

ここで、スイッチング素子２のデューティ比は、入出力電圧比（Ｖ１３／Ｖ１）によって決まる。すなわち、スイッチング素子２のデューティ比において、入出力電圧差が小さい場合にはオン幅が広くなり、入出力電圧差が大きい場合にはオン幅が狭くなる。したがって、出力電圧Ｖ１３を一定に保つ場合において、スイッチング素子２は、入力電圧Ｖ１が低い（低入力）場合には広いオン幅で制御され、入力電圧Ｖ１が高い（高入力）場合には狭いオン幅で制御される。

しかしながら、図９に示すように、入力電圧Ｖ１が極端に高い場合やスイッチング周波数が高い場合等により、オン幅がマスク期間と同等あるいはそれ以下に狭くなるような条件下においては、マスク期間以下でスイッチング素子２をオフさせることができないという弊害が生ずる。すなわち、図８に示す従来のスイッチング電源装置は、マスク期間を設けたことが逆に障害となり、スイッチング素子２を適切なタイミングでオフさせることができずにマスク期間終了後にオフさせることになるため、本来のオン幅よりも広いオン幅となり、図９の右側部に示すように出力電圧Ｖ１３が徐々に上昇して制御不能に陥る場合が考えられる。最悪のケースとしては、出力電圧Ｖ１３が規定値を越えて上昇し、出力負荷１４における回路を破壊することも想定される。

また、入力電圧Ｖ１が高いほど、フライホイールダイオード１５に瞬間的に流れるリカバリー電流Ｉ６のピーク値は大きくなり、サージ電流の持続時間も延びてしまうため、電流モード方式におけるスイッチング素子２の適切な制御がさらに困難になるという問題もある。

なお、図９は、必ずしも入力電圧Ｖ１が低入力から高入力に途中で切り替わることを示すものではなく、低入力の場合と高入力の場合とを１枚の波形図で示したものとする。高入力でも低入力でも適切に動作する入力電圧範囲の広いスイッチング電源装置はニーズが高いため、上述した問題点の解決は重要である。

さらに、スイッチング電源装置は、周波数特性（ゲイン・フェーズ特性）を考慮して安定動作が得られるように位相余裕を十分に確保する必要がある。

本発明は上述した従来技術の問題点を解決するもので、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作するスイッチング電源装置を提供することを課題とする。

本発明に係るスイッチング電源装置は、上記課題を解決するために、主スイッチング素子のスイッチング動作により入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチング電源装置であって、前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号と、前記主スイッチング素子に流れる電流値に応じた電流検出信号との比較結果に基づいて前記主スイッチング素子のオン／オフ制御を行う電流モード制御部と、前記誤差増幅信号の電圧値と所定周波数のランプ信号との比較結果に基づいて前記主スイッチング素子のオン／オフ制御を行う電圧モード制御部と、前記電流モード制御部と前記電圧モード制御部とのいずれかを選択して前記主スイッチング素子をオン／オフ制御させる制御モード選択部と、前記制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する位相補償部とを備え、前記電流モード制御部は、前記主スイッチング素子に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号を生成する電流検出部と、前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号を生成するフィードバック制御部と、前記電流検出部により生成された電流検出信号と前記フィードバック制御部により生成された誤差増幅信号とを比較し、前記電流検出信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記主スイッチング素子をオフ制御するための第１オフトリガー信号を生成する電流制御比較部と、前記主スイッチング素子がターンオンした際に流れるスパイク電流に応じた前記第１オフトリガー信号により前記主スイッチング素子がオフ制御されるのを防止するためのマスク信号を生成するマスク信号生成部とを有し、前記電圧モード制御部は、前記制御モード選択部により前記電圧モード制御部が選択された場合に、前記誤差増幅信号と前記ランプ信号とを比較し、前記ランプ信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記マスク信号の状態にかかわらず前記主スイッチング素子をオフ制御するための第２オフトリガー信号を生成する電圧制御比較部を有することを特徴とする。

本発明によれば、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作するスイッチング電源装置を提供することができる。

本発明の実施例１の形態のスイッチング電源装置の構成を示す回路図である。 本発明の実施例１の形態のスイッチング電源装置の動作を示す各部の波形図である。 本発明の実施例１の形態のスイッチング電源装置のフィードバック制御回路の詳細な構成を示す回路図である。 本発明の実施例１の形態のスイッチング電源装置の電流モード時におけるオープンループでの周波数特性を示す図である。 本発明の実施例１の形態のスイッチング電源装置の電圧モード時において位相補償を電流モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。 本発明の実施例１の形態のスイッチング電源装置の電圧モード時におけるオープンループでの周波数特性を示す図である。 本発明の実施例１の形態のスイッチング電源装置の電流モード時において位相補償を電圧モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。 従来のスイッチング電源装置の構成を示す回路図である。 従来のスイッチング電源装置の動作を示す各部の波形図である。

以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。

以下、本発明の実施例について図面を参照しながら説明する。まず、本実施の形態の構成を説明する。図１は、本発明の実施例１のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、主スイッチング素子であるスイッチング素子２のスイッチング動作により入力された直流電圧Ｖ１を所定の電圧に変換して負荷１４に供給する電源装置であり、制御回路１、インダクタ１２、平滑コンデンサ１３、及びフライホイールダイオード１５により構成される。スイッチング素子２は、例えばハイサイドＭＯＳＦＥＴである。また、制御回路１は、スイッチング素子２、電流センス素子３、電流検出回路４、フィードバック制御回路５、電流制御コンパレータ６、遅延回路７、ＡＮＤ回路８、発振器９、ＰＷＭラッチ１０、ゲートドライブ回路１１、及び電圧モード制御回路１６により構成される。

すなわち、本実施例のスイッチング電源装置は、図８で説明した従来のスイッチング電源装置の構成に加えて、電圧モード制御回路１６を備えた構成を有するものであり、ＤＣＤＣコンバータとして機能する。なお、図１において、図８における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。

電流検出回路４、フィードバック制御回路５、電流制御コンパレータ６、遅延回路７、ＡＮＤ回路８、発振器９、ＰＷＭラッチ１０、及びゲートドライブ回路１１は、本発明の電流モード制御部に対応し、負荷１４に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号Ｖ３と、スイッチング素子２に流れる電流値に応じた電流検出信号Ｖ２との比較結果に基づいてスイッチング素子２のオン／オフ制御を行う。電流モード制御部の各構成については以下に述べる。

電流検出回路４は、本発明の電流検出部に対応し、スイッチング素子２に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号Ｖ２を生成する。具体的には、電流検出回路４は、電流センス素子３に流れるセンス電流Ｉ２を検出するとともに、検出したセンス電流Ｉ２に基づいて電流Ｉ１に比例する電流検出信号Ｖ２を出力する。

フィードバック制御回路５は、本発明のフィードバック制御部に対応し、負荷１４に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号Ｖ３を生成する。この誤差増幅信号Ｖ３は、出力電圧が基準電圧に比して高い場合には小さな電圧値となり、逆に出力電圧が基準電圧に比して低い場合には大きな電圧値となる信号である。

また、フィードバック制御回路５は、本発明の位相補償部に対応し、後述する制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する。フィードバック制御回路５の位相補償部としての詳細な説明は後述する。

電流制御コンパレータ６は、本発明の電流制御比較部に対応し、電流検出回路４により生成された電流検出信号Ｖ２とフィードバック制御部５により生成された誤差増幅信号Ｖ３とを比較し、電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えた場合に、スイッチング素子２をオフ制御するための第１オフトリガー信号Ｖ６を生成するとともに、ＡＮＤ回路８を介して生成した第１オフトリガー信号Ｖ６をＰＷＭラッチ１０のＲ端子に対して出力する。

発振器９は、ＰＷＭラッチ１０のＳ端子に対して、一定周期のパルス信号であるオントリガー信号を出力し、ＰＷＭラッチ１０とともにスイッチング素子２に対してオン制御を行う。また、ＰＷＭラッチ１０は、図８で説明した従来のスイッチング電源装置におけるＰＷＭラッチ１０と同じであり、重複した説明を省略する。

また、遅延回路７は、本発明のマスク信号生成部に対応し、スイッチング素子２がターンオンした際に流れるスパイク電流に応じた第１オフトリガー信号Ｖ６によりスイッチング素子２がオフ制御されるのを防止するためのマスク信号を生成する。具体的には、遅延回路７は、ＰＷＭラッチ１０により出力されたドライブ入力信号Ｖ１５を所定時間だけ位相を遅らせてＡＮＤ回路８にマスク信号Ｖ４として出力する。これにより、遅延回路７により出力されたマスク信号Ｖ４がローレベルの間は、電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えたとしても第１オフトリガー信号Ｖ６がＡＮＤ回路８から出力されず、スイッチング素子２はターンオフしない。

電圧モード制御回路１６は、本発明の電圧モード制御部に対応し、誤差増幅信号Ｖ３と所定周波数のランプ信号との比較結果に基づいてスイッチング素子２のオン／オフ制御を行う。なお、厳密には電圧モード制御回路１６はスイッチング素子２のオフ制御のみを行い、オン制御は発振器９、ＰＷＭラッチ１０、及びゲートドライブ回路１１により行われる。したがって、発振器９、ＰＷＭラッチ１０、及びゲートドライブ回路１１は、電流モード制御部と電圧モード制御部との共有部であるといえる。

電圧モード制御回路１６は、定電流源Ｉ３、コンデンサ１６１、シュミット回路１６２、ＳＲフリップフロップ１６３、スイッチ１６４、インバータ１６５、電圧制御コンパレータ１６６、ＡＮＤ回路１６７、ＯＲ回路１６８、ＡＮＤ回路１６９、ＡＮＤ回路１７０、ＳＲフリップフロップ１７１、及び１ショット回路１７２により構成される。

コンデンサ１６１は、スイッチ１６４が開放状態の場合に定電流Ｉ３により充電され、ランプ信号Ｖ１０を生成し、電圧制御コンパレータ１６６の非反転入力端子及びシュミット回路１６２に対して出力する。

ＳＲフリップフロップ１６３は、シュミット回路１６２からＳ端子に入力された信号と、１ショット回路１７２からＲ端子に入力された信号とに基づき、Ｑ端子からスイッチ１６４に対して制御信号を出力し、スイッチ１６４を制御する。

１ショット回路１７２は、ドライブ入力信号Ｖ１５がローレベルからハイレベルに切り替わった場合に、一定期間だけハイレベルのリセットトリガー信号をＳＲフリップフロップ１６３のＲ端子に出力し、ＳＲフリップフロップ１６３をリセット状態にするとともにスイッチ１６４を開放状態にする。

シュミット回路１６２は、ランプ信号Ｖ１０が所定のしきい値に達した場合に、インバータ１６５を介してＡＮＤ回路１７０に対して入力検知クロックＶ５を出力するとともに、ＳＲフリップフロップ１６３をセット状態にしてスイッチ１６４を導通させる。これにより、コンデンサ１６１の電荷は放電される。

したがって、ランプ信号Ｖ１０及び入力検知クロックＶ５は、発振器９のオントリガー信号に同期した所定周波数の信号となる。ただし、入力検知クロックＶ５にとって重要な点は、ハイになるタイミングではなく、マスク信号Ｖ４がローからハイに切り替わった時点から一定期間（例えば１００ｎＳ）ハイ状態を保つことである。入力検知クロックＶ５がハイからローになるタイミングは、適切なしきい値のシュミット回路１６２を選択することにより、調節が可能である。

ＡＮＤ回路１６９、ＡＮＤ回路１７０、及びＳＲフリップフロップ１７１は、本発明の制御モード選択部に対応し、電流モード制御部と電圧モード制御部とのいずれかを選択してスイッチング素子２をオン／オフ制御させる。なお、本実施例のスイッチング電源装置において、制御モード選択部は、電圧モード制御回路１６に内蔵された形となっているが、必ずしも電圧モード制御回路１６に内蔵される必要はない。

制御モード選択部は、スイッチング素子２のオン幅が第１所定期間以下の場合に、電圧モード制御部を選択してスイッチング素子２をオン／オフ制御させる。また、制御モード選択部は、電流モード制御部によるオフ制御のタイミングに基づいて、スイッチング素子２のオン幅が第１所定期間以下であることを検知する。本実施例において、第１所定期間とは、マスク期間と同じ長さの期間である。また、電流モード制御部によるオフ制御とは、第１オフトリガー信号Ｖ６による制御を指す。入力検知クロックＶ５と第１オフトリガー信号Ｖ６とのいずれもがハイ状態である場合には、スイッチング素子２は、マスク期間終了後に即オフ制御されているので、オン幅が第１所定期間以下であることがわかる。

すなわち、制御モード選択部は、入力検知クロックＶ５と第１オフトリガー信号Ｖ６との両方がハイ状態であるか否かをＡＮＤ回路１６９で判断することにより、スイッチング素子２のオン幅が第１所定期間以下であることを検知する。

したがって、制御モード選択部は、上述したようにスイッチング素子２のオン幅が第１所定期間以下であることを検知した場合に、ＡＮＤ回路１６９がＳＲフリップフロップ１７１をセット状態にすることにより電圧モード制御部を選択してスイッチング素子２をオン／オフ制御させる。これは、ＳＲフリップフロップ１７１がセット状態にされると、後述する電圧制御コンパレータ１６６が第２オフトリガー信号Ｖ１１をＡＮＤ回路１６７を介して出力可能になることにより実現される。

また、制御モード選択部は、スイッチング素子２のオン幅が第２所定期間以上の場合に、電流モード制御部を選択してスイッチング素子２をオン／オフ制御させる。ここで、制御モード選択部は、マスク信号Ｖ４によるマスク期間終了後にスイッチング素子２がオン状態である場合に、スイッチング素子２のオン幅が第２所定期間以上であると検知する。すなわち、制御モード選択部は、マスク信号Ｖ４、入力検知クロックＶ５、及びドライブ制御信号Ｖ１５のいずれもがハイ状態であるか否かをＡＮＤ回路１７０で判断することにより、スイッチング素子２のオン幅が第２所定期間以上であることを検知する。

したがって、制御モード選択部は、上述したようにスイッチング素子２のオン幅が第２所定期間以上であることを検知した場合に、ＡＮＤ回路１７０がＳＲフリップフロップ１７１をリセット状態にすることによって電流モード制御部を選択し、スイッチング素子２をオン／オフ制御させる。これは、ＳＲフリップフロップ１７１がリセット状態にされると、ＡＮＤ回路１６７を介しての電圧制御コンパレータ１６６による第２オフトリガー信号Ｖ１１の出力が不可能になり、電圧モード制御部による制御が無効になるからである。

すなわち、制御モード選択部は、電流モード制御部を選択する場合にはＳＲフリップフロップ１７１をリセット状態とし、電圧モード制御部を選択する場合にはＳＲフリップフロップ１７１をセット状態とする。

電圧制御コンパレータ１６６は、本発明の電圧制御比較部に対応し、制御モード選択部により電圧モード制御部が選択された場合に、誤差増幅信号Ｖ３とランプ信号Ｖ１０とを比較し、ランプ信号Ｖ１０が誤差増幅信号Ｖ３を超えた場合にマスク信号Ｖ４の状態にかかわらずスイッチング素子２をオフ制御するための第２オフトリガー信号Ｖ１１を生成する。第２オフトリガー信号Ｖ１１は、ＡＮＤ回路１６７及びＯＲ回路１６８を介してＰＷＭラッチ１０のＲ端子に出力されるので、マスク信号Ｖ４の影響を受けない。

ＯＲ回路１６８は、ＡＮＤ回路８とＡＮＤ回路１６７とのいずれかによりハイレベルの第１オフトリガー信号Ｖ６又は第２オフトリガー信号Ｖ１１が入力された場合に、ハイレベルの信号をＰＷＭラッチ１０のＲ端子に対して出力する。

次に、上述のように構成された本実施の形態の作用を説明する。図２は、本実施例のスイッチング電源装置の動作を示す各部の波形図である。まず、入力電圧が低い場合について説明する。この場合には、本実施例のスイッチング電源装置は、通常の電流モード制御で動作する。電流検出回路４は、電流センス素子３に流れるセンス電流Ｉ２を検出するとともに、検出したセンス電流Ｉ２に基づいて電流Ｉ１に比例する電流検出信号Ｖ２を生成し、電流制御コンパレータ６の正入力端子に対して出力する。

一方、フィードバック制御回路５は、負荷１４に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号Ｖ３を生成し、電流制御コンパレータ６の反転入力端子と電圧制御コンパレータ１６６の反転入力端子とに出力する。

発振器９は、ＰＷＭラッチ１０のＳ端子に対して、一定周期のパルス信号であるオントリガー信号を出力し、ＰＷＭラッチ１０とともにスイッチング素子２に対してオン制御を行う。また、遅延回路７は、ＰＷＭラッチ１０により出力されたドライブ入力信号Ｖ１５に基づき、所定時間（例えば１００ｎＳ程度）だけ位相を遅らせたマスク信号Ｖ４をＡＮＤ回路８に出力する。

電流制御コンパレータ６は、電流検出回路４により生成された電流検出信号Ｖ２とフィードバック制御部５により生成された誤差増幅信号Ｖ３とを比較し、電流検出信号Ｖ２が誤差増幅信号Ｖ３を超えた場合に、スイッチング素子２をオフ制御するための第１オフトリガー信号Ｖ６を生成する。

ＡＮＤ回路８は、マスク信号Ｖ４がハイ状態で且つ電流制御コンパレータ６の出力信号がハイ状態である場合に、ＯＲ回路１６８を介して第１オフトリガー信号Ｖ６をＰＷＭラッチ１０のＲ端子に対して出力する。その際にゲートドライブ信号Ｖ１２がハイからローに切り替わるため、スイッチング素子２はターンオフする。

マスク信号Ｖ４がロー状態の場合には、たとえ電流制御コンパレータ６の出力信号がハイ状態となってもマスク期間であるため、ＡＮＤ回路８は、第１オフトリガー信号Ｖ６を出力せず、スパイク電流に基づく誤動作を防止する。

次に、入力電圧Ｖ１が高くなり、電流モードから電圧モードへ移行する際の動作について説明する。スイッチング素子２のオンデューティ幅は、出力電圧Ｖ１３／入力電圧Ｖ１により決定されるため、高入力電圧時には低入力電圧時よりも狭いオンデューティ幅で動作することになる。その際に、スイッチング素子２のオン幅が第１所定期間（本実施例においてはマスク期間Ｔ２）以下の場合には、制御モード選択部は、電圧モード制御部を選択してスイッチング素子２をオン／オフ制御させる。

具体的には、スイッチング素子２のオン幅がマスク期間Ｔ２以下の場合には、ＡＮＤ回路８は、マスク期間Ｔ２が終了するまでの１００ｎＳ程度の期間において、ＰＷＭラッチ１０のＲ端子に対して第１オフトリガー信号Ｖ６を出力できない。したがって、スイッチング素子２は、その間ターンオフされず、マスク期間Ｔ２が終了するのを待ってターンオフされる。

この場合に、制御モード選択部は、入力検知クロックＶ５と第１オフトリガー信号Ｖ６との両方がハイ状態であることをＡＮＤ回路１６９で検知し、スイッチング素子２のオン幅が第１所定期間以下であるとして、ＳＲフリップフロップ１７１のＳ端子に対して高入力検知トリガーＶ７を出力する。これにより、ＳＲフリップフロップ１７１はセット状態となり、ハイ状態の入力検知信号Ｖ９をＡＮＤ回路１６７に対して出力することによって電圧モード制御回路１６をアクティブ状態にする。以上のようにして制御モード選択部が電圧モード制御部を選択することにより電流モードから電圧モードへ移行し、本実施例のスイッチング電源装置は、次回のスイッチング周期以降において電圧モードで動作する。

電圧モード制御回路１６がアクティブ状態になると、出力電圧Ｖ１３を一定に保つために、フィードバック制御回路５は、誤差増幅信号Ｖ３の制御電圧をランプ信号Ｖ１０の振幅範囲内まで低下させる。

電圧モード制御回路１６は、誤差増幅信号Ｖ３と所定周波数のランプ信号との比較結果に基づいてスイッチング素子２のオン／オフ制御を行う。具体的に説明すると、電圧モード制御回路１６内の電圧制御コンパレータ１６６は、誤差増幅信号Ｖ３とランプ信号Ｖ１０とを比較し、ランプ信号Ｖ１０が誤差増幅信号Ｖ３を超えた場合にマスク信号Ｖ４の状態にかかわらずスイッチング素子２をオフ制御するための第２オフトリガー信号Ｖ１１を生成する。

第２オフトリガー信号Ｖ１１は、ＡＮＤ回路１６７及びＯＲ回路１６８を介してＰＷＭラッチ１０のＲ端子に入力されることにより、スイッチング素子２をターンオフさせる。

以上のようにして、電圧モード制御回路１６は、マスク期間内であっても、ＰＷＭ制御によりスイッチング素子２のオン／オフ制御を行うことができる。

次に、入力電圧Ｖ１が高い状態から低い状態となり、電圧モードから電流モードへ復帰する際の動作について説明する。入力電圧Ｖ１が低下すると、インダクタ電流Ｉ５の充電傾斜が緩くなるため、出力電圧Ｖ１３がわずかに下降する。そのため、フィードバック制御回路５は、出力電圧Ｖ１３を一定に保つために、誤差増幅信号Ｖ３の電圧を上昇させる。誤差増幅信号Ｖ３の電圧がランプ信号Ｖ１０の振幅範囲外まで上昇すると、第２オフトリガー信号Ｖ１１ではなく第１オフトリガー信号Ｖ６によりスイッチング素子２のオフ制御が行われることになり、スイッチング素子２は、広いオン幅で制御される。

ここで、制御モード選択部は、スイッチング素子２のオン幅が第２所定期間以上の場合に、電流モード制御部を選択してスイッチング素子２をオン／オフ制御させる。具体的には、制御モード選択部は、マスク信号Ｖ４、入力検知クロックＶ５、及びドライブ制御信号Ｖ１５のいずれもがハイ状態であることをＡＮＤ回路１７０で検知することにより、スイッチング素子２のオン幅が第２所定期間以上であることを検知する。その際に、ＡＮＤ回路１７０は、低入力検知トリガーＶ８をＳＲフリップフロップ１７１のＲ端子に対して出力することにより、入力検知信号Ｖ９をハイからローに切り替える。

以上のようにして制御モード選択部が電流モード制御部を選択することにより電圧モードから電流モードへ移行し、本実施例のスイッチング電源装置は、次回のスイッチング周期以降において電流モードで動作する。

本実施例のスイッチング電源装置は、上述した一連の動作により、低入力電圧でスイッチング素子２のオン幅が比較的広い場合には電流モード制御で動作し、高入力電圧でスイッチング素子２のオン幅が極端に狭い場合には、自動的に電圧モード制御へと切り替わることで、広い入力電圧範囲での安定動作を確保することができる。

次に、本実施例のスイッチング電源装置の位相補償動作について説明する。本実施例のスイッチング電源装置は、高入力でも低入力でも適切に動作する入力範囲の広い非絶縁型降圧型ＤＣ−ＤＣコンバータを実現するために電流モード制御と電圧モード制御とを切り替えているが、電流モード制御と電圧モード制御とでは小信号制御レベルでの周波数特性（ゲイン・フェーズ特性）が異なるため、単にモードを切り替えるだけでは安定動作が得られない。

そこで、本実施例のスイッチング電源装置は、それぞれのモードで安定動作を得るために、モードに応じてフィードバック制御回路５内の位相補償量を変え、位相余裕を十分に確保できる構成を有している。具体的には、位相補償部としてのフィードバック制御回路５は、制御モード選択部が電圧モード制御部を選択した場合に、例えば位相が進むように位相補償を行う。

図３は、本実施例のスイッチング電源装置のフィードバック制御回路５の詳細な構成を示す回路図である。図３に示すように、位相補償部としてのフィードバック制御回路５は、誤差増幅器２０１の入力段に、抵抗Ｒ１と並行に接続され且つスイッチ２００と直列に接続された位相補償用コンデンサＣ３を有している。

本実施例のフィードバック制御回路５は、誤差増幅器２０１、基準電圧２０２、誤差増幅器２０１のゲインを設定する抵抗Ｒ１，Ｒ２及び位相補償用コンデンサＣ１〜Ｃ３からなる。出力電圧Ｖ１３は、抵抗Ｒ１と並列接続されたコンデンサＣ３の一方の端子に接続され、抵抗Ｒ１の他方の端子はスイッチ２００の他方の端子と誤差増幅器２０１の反転入力端子と、位相補償用コンデンサＣ２と抵抗Ｒ２が並列接続された一方の端子とに接続され、位相補償用コンデンサＣ２と抵抗Ｒ２が並列接続された他方の端子と位相補償用コンデンサＣ１の一方の端子が接続され、位相補償用コンデンサＣ１の他方の端子が誤差増幅器２０１の出力端子に接続され、誤差増幅信号Ｖ３として出力される。

ここで、位相補償用コンデンサＣ１，Ｃ２は位相を遅らせるように作用する。

スイッチ２００は、入力検知信号Ｖ９がハイ状態のときに閉じ（オンし）、入力検知信号Ｖ９がロー状態のときに開く（オフする）スイッチである。このスイッチ２００は、電気的にオン／オフが可能であればスイッチの種類は問わない。また、入力検知信号Ｖ９は、上述したようにＳＲフリップフロップ１７１により出力される信号であり、電流モード制御時にはロー状態であり、電圧制御モード時にはハイ状態である。

すなわち、位相補償部としてのフィードバック制御回路５は、位相補償をモードに応じて変化させることができ、具体的には、制御モード選択部が電圧モード制御部を選択した場合に、スイッチ２００をオンして位相補償用コンデンサＣ３により例えば位相が進むように位相補償を行う。

図４は、本実施例のスイッチング電源装置の電流モード時におけるオープンループでの周波数特性（ゲイン・フェーズ特性）を示す図である。電流モード時であるため、入力検知信号Ｖ９がロー状態であり、スイッチ２００は開いて（オフして）いる。

図４中に示すＲｏは、図１に示す負荷１４の抵抗値である。また、図４中に示すＣｏは、図１に示す平滑コンデンサ１３の静電容量値である。また、図４中に示すＡｄｃは制御全体のオープンループのＤＣゲインを示し、Ａｖはフィードバック制御回路５（エラーアンプ構成）の電圧ゲインを示す。さらに図４中の「エラーアンプ」とは誤差増幅器２０１を指す。

図４に示すように、電流モードにおけるパワー段（スイッチング素子２、フライホイールダイオード１５、インダクタ１２、平滑コンデンサ１３、及び負荷１４からなる）による、周波数特性（ゲイン・フェーズ特性）は、平滑コンデンサ１３及び負荷１４により構成される一つのポールｆｐを備えている。

一般的に、ＤＣ−ＤＣコンバータのクロスオーバ周波数ｆｃは、スイッチング周波数の１／５〜１／２０に設定されるようにフィードバック制御回路５（エラーアンプ）で２ポール（ｆｐ１，ｆｐ２）、１ゼロ（ｆｚ１）を設計する。ただし、図４〜７におけるスイッチング周波数は、１００ｋＨｚ〜１ＭＨｚ程度を想定している。

図４に示すｆｐ１、ｆｐ２、及びｆｚ１の式は、スイッチ２００がオフ状態（電流モード制御時）の式を示し、図３のフィードバック制御回路５の詳細回路から導き出される。

図４に示すように、本実施例のスイッチング電源装置は、電流モード制御時において、制御全体のゲインが０ｄＢとなるクロスオーバ周波数ｆｃにおける制御全体の位相が約−１３５度であり、制御の安定指数となる−１８０度未満に対して十分な位相余裕があるため、安定した制御を行うことができる。

図５は、本実施例のスイッチング電源装置の電圧モード時において、位相補償を電流モード時のまま切り替えないと仮定した場合の周波数特性（ゲイン・フェーズ特性）を示す図である。すなわち、本実施例のスイッチング電源装置におけるスイッチ２００は、上述したように電圧モード時にはオンするところ、仮にオフのままならばどのようになるかを示したのが図５である。

なお、図５中に示すＬは、図１に示すインダクタ１２のインダクタンス値である。図５に示すように、電圧モードにおいては電流モードと異なり、パワー段は、インダクタ１２と平滑コンデンサ１３の２次フィルタとなり、共振周波数ｆｏ直前で位相が−１８０度を超えて回ってしまう。制御全体の位相特性が−１８０度位相時における制御回路の電圧ゲインは４５ｄＢであり、０ｄＢを大きく上回っているため、制御が不安定となってしまう。

一方、図６は、本実施例のスイッチング電源装置の電圧モード時におけるオープンループでのフィードバック制御回路周波数特性（ゲイン・フェーズ特性）を示す図であり、スイッチ２００がオン状態の場合を示している。図６に示すように、本実施例のスイッチング電源装置は、電圧モード制御に切り替わる際にスイッチ２００をオンさせることにより、位相補償用コンデンサＣ３の影響によりゼロｆｚ２が追加されることとなり、位相が進むように位相補償を行う。その結果、最大の位相が約１３５度に改善され、−１８０度位相時に対して約４５度のマージンができるため、制御が安定となる。

図７は、本実施例のスイッチング電源装置の電流モード時において位相補償を電圧モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。すなわち、本実施例のスイッチング電源装置におけるスイッチ２００は、上述したように電流モード時にはオフするところ、仮にオンのままならばどのようになるかを示したのが図７である。

上述したように、ＤＣ−ＤＣコンバータのクロスオーバ周波数ｆｃは、一般的にスイッチング周波数の１／５〜１／２０に設定しなければ、自分自身のスイッチング周波数成分にＤＣ−ＤＣコンバータが都度反応してしまうため制御が不安定になる。ところが、図７に示すように、電流モード時においてスイッチ２００がオンのままであるとすると（すなわち電圧モードの位相補償を電流モードに適用すると）、クロスオーバ周波数が１０ＭＨｚ以上に設定されてしまい、スイッチングノイズや電波ノイズ等の高周波ノイズを拾ってしまうため不安定動作となる。

したがって、制御モードに応じて位相補償を切り替える必要があり、本実施例のスイッチング電源装置は、スイッチ２００を備えることにより、位相補償部が制御モード選択部の選択結果に応じて位相補償量を調節するので、いずれの制御モードであっても安定動作を確保することができる。

上述のとおり、本発明の実施例１の形態に係るスイッチング電源装置によれば、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作することができる。

すなわち、本実施例のスイッチング電源装置は、スイッチング素子２のオン幅に応じて電流モード制御と電圧モード制御とを切り替える制御モード選択部を備えているので、ハイサイドＭＯＳＦＥＴであるスイッチング素子２のオン幅がマスク時間よりも広い場合には電流モード制御で動作し、スイッチング素子２のオン幅がマスク時間と同等あるいは狭い場合には電流情報が不要な電圧モード制御に自動的に切り替えることができ、オン幅がマスク時間以下の領域でもスイッチング素子２に対して適切なＰＷＭ制御を行うことができる。

これにより、本実施例のスイッチング電源装置は、入力電圧差が広くオンデューティ幅が極端に狭い場合や、スイッチング周波数が高くオン幅が極端に狭い場合でもスイッチング素子２に対するＰＷＭ制御を適切に行い、出力電圧Ｖ１３が規定値以上に上昇して負荷１４における回路を破壊するようなトラブルを回避することができる。

また、本実施例のスイッチング電源装置は、制御モード選択部による選択結果に応じて位相補償量を調節する位相補償部を備えているので、いずれの制御モードが選択されたとしても、周波数特性（ゲイン・フェーズ特性）を考慮して安定動作が得られるように位相余裕を十分に確保することができる。

なお、変形例として、図１のフライホイールダイオード１５をパワースイッチに置き換えて同期整流回路に変更することも可能であり、変更したパワースイッチを制御回路１の内部に設けたシステムにすることも可能である。また、出力電圧Ｖ１３は、分圧してフィードバック制御回路５に入力される構成としてもよい。

本発明に係るスイッチング電源装置は、安定した電力供給を要する電気機器等に使用されるスイッチング電源装置に利用可能である。

１，１ｂ 制御回路
２ スイッチング素子
３ 電流センス素子
４ 電流検出回路
５ フィードバック制御回路
６ 電流制御コンパレータ
７ 遅延回路
８ ＡＮＤ回路
９ 発振器
１０ ＰＷＭラッチ
１１ ゲートドライブ回路
１２ インダクタ
１３ 平滑コンデンサ
１４ 負荷
１５ フライホイールダイオード
１６ 電圧モード制御回路
１６１ コンデンサ
１６２ シュミット回路
１６３ ＳＲフリップフロップ
１６４ スイッチ
１６５ インバータ
１６６ 電圧制御コンパレータ
１６７ ＡＮＤ回路
１６８ ＯＲ回路
１６９ ＡＮＤ回路
１７０ ＡＮＤ回路
１７１ ＳＲフリップフロップ
１７２ １ショット回路
２００ スイッチ
２０１ 誤差増幅器
２０２ 基準電圧
Ｃ１〜Ｃ３ 位相補償用コンデンサ
Ｒ１，Ｒ２ 抵抗

Claims (7)

1. 主スイッチング素子のスイッチング動作により入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチング電源装置であって、
   前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号と、前記主スイッチング素子に流れる電流値に応じた電流検出信号との比較結果に基づいて前記主スイッチング素子のオン／オフ制御を行う電流モード制御部と、
   前記誤差増幅信号の電圧値と所定周波数のランプ信号との比較結果に基づいて前記主スイッチング素子のオン／オフ制御を行う電圧モード制御部と、
   前記電流モード制御部と前記電圧モード制御部とのいずれかを選択して前記主スイッチング素子をオン／オフ制御させる制御モード選択部と、
   前記制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する位相補償部と、
   を備え、
   前記電流モード制御部は、
   前記主スイッチング素子に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号を生成する電流検出部と、
   前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号を生成するフィードバック制御部と、
   前記電流検出部により生成された電流検出信号と前記フィードバック制御部により生成された誤差増幅信号とを比較し、前記電流検出信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記主スイッチング素子をオフ制御するための第１オフトリガー信号を生成する電流制御比較部と、
   前記主スイッチング素子がターンオンした際に流れるスパイク電流に応じた前記第１オフトリガー信号により前記主スイッチング素子がオフ制御されるのを防止するためのマスク信号を生成するマスク信号生成部と、
   を有し、
   前記電圧モード制御部は、前記制御モード選択部により前記電圧モード制御部が選択された場合に、前記誤差増幅信号と前記ランプ信号とを比較し、前記ランプ信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記マスク信号の状態にかかわらず前記主スイッチング素子をオフ制御するための第２オフトリガー信号を生成する電圧制御比較部を有することを特徴とするスイッチング電源装置。
2. 前記位相補償部は、前記制御モード選択部が前記電圧モード制御部を選択した場合に、位相が進むように位相補償を行うことを特徴とする請求項１記載のスイッチング電源装置。
3. 前記制御モード選択部は、前記主スイッチング素子のオン幅が第１所定期間以下の場合に、前記電圧モード制御部を選択して前記主スイッチング素子をオン／オフ制御させることを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
4. 前記制御モード選択部は、前記電流モード制御部によるオフ制御のタイミングに基づいて、前記主スイッチング素子のオン幅が第１所定期間以下であることを検知することを特徴とする請求項３記載のスイッチング電源装置。
5. 前記制御モード選択部は、前記主スイッチング素子のオン幅が第２所定期間以上の場合に、前記電流モード制御部を選択して前記主スイッチング素子をオン／オフ制御させることを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置。
6. 前記位相補償部は、前記フィードバック制御部において誤差増幅信号を生成する誤差増幅器の前段に抵抗と並列に接続され且つスイッチと直列に接続された位相補償用コンデンサを有し、前記制御モード選択部が前記電圧モード制御部を選択した場合に前記スイッチをオンして前記位相補償用コンデンサにより位相が進むように位相補償を行うことを特徴とする請求項１記載のスイッチング電源装置。
7. 前記制御モード選択部は、前記マスク信号によるマスク期間終了後に前記主スイッチング素子がオン状態である場合に、前記主スイッチング素子のオン幅が第２所定期間以上であると検知し、前記電流モード制御部を選択して前記主スイッチング素子をオン／オフ制御させることを特徴とする請求項１記載のスイッチング電源装置。

Images