JP5642852B2 - Usbデバイス - Google Patents

Usbデバイス Download PDF

Info

Publication number
JP5642852B2
JP5642852B2 JP2013155335A JP2013155335A JP5642852B2 JP 5642852 B2 JP5642852 B2 JP 5642852B2 JP 2013155335 A JP2013155335 A JP 2013155335A JP 2013155335 A JP2013155335 A JP 2013155335A JP 5642852 B2 JP5642852 B2 JP 5642852B2
Authority
JP
Japan
Prior art keywords
usb
signal
devices
usb device
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013155335A
Other languages
English (en)
Other versions
JP2013254510A (ja
Inventor
グラハム フォースター ピーター
グラハム フォースター ピーター
アレキサンダー ゴールドスミス クリーブ
アレキサンダー ゴールドスミス クリーブ
クローベコーン パトリック
クローベコーン パトリック
マーク ウェイゴールド アダム
マーク ウェイゴールド アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chronologic Pty Ltd
Original Assignee
Chronologic Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chronologic Pty Ltd filed Critical Chronologic Pty Ltd
Publication of JP2013254510A publication Critical patent/JP2013254510A/ja
Application granted granted Critical
Publication of JP5642852B2 publication Critical patent/JP5642852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

本発明は、ユニバーサルシリアルバス(USB)デバイスを同期させる方法及び装置に関し、特に、USBホストに接続されたUSBデバイス同士を任意の精度で互いに同期させることに適用されるが、それのみには限定されない。
USB仕様は、オープンアーキテクチャの下で、製造元が異なるデバイスの相互運用を推進することを意図したものである。USBデータは、差動信号方式(すなわち、2本の電線で情報を転送する方式)を用いて、それら2本の電線の信号レベルの差の形でエンコードされる。USB仕様は、ポータブル環境、デスクトップ環境、及びホーム環境にまたがるPCアーキテクチャの拡張として企画されている。
たとえば、従来技術の一例として、デジタル制御されるトランスデューサ12を含むUSBデバイス10の概略図を図1に示す。デバイス10は、バスコントローラ14、デジタルI/Oバス転送回路16、及びマイクロプロセッサ18と、トリガ信号及びクロック信号を含む同期情報をトランスデューサ12に渡す同期チャネル20を含む。
デバイス10は、バスコントローラ14によって、USB信号及び同期信号を収容しているデジタルバス22に接続されている。
USB仕様は、すべてのデバイスが異なることを暗黙のうちに想定している。このことは、多種多様な製造元のデバイスを接続するという、当初の意図どおりの環境には当てはまるが、ほぼ同等の性質を有する複数のデバイスを同期動作させるための仕様を必要とする、当初の意図どおりでない環境(ある共通の製造業環境や実験室環境など)も存在する。USB仕様は、そうした課題への対応が不十分である。そのような環境は、一般に、試験、測定、監視などを実施する環境であり、そこでは、仕様より高い精度でデバイスを同期させることが必要になる場合がある。USB仕様で可能な同期は、すべてのデバイスに1kHzクロック信号を供給することによるデバイス間同期だけである。しかしながら、多くの実験室環境や製造業環境では、MHzレベル以上の周波数での同期が必要とされる。
図2に示すUSBはティアードスタートポロジ24を用いており、ハブ26がUSBデバイス28の接続点を提供している。USBホストコントローラ30にはルートハブが含まれ、これがシステム内のすべてのUSBポートの起点になっている。このルートハブには、USB対応デバイスや追加ハブを接続できるUSBポートがいくつか設けられている。
これらのどのポートにも、さらにハブ(USB複合デバイス32など)を接続でき、それによって、さらなるUSBデバイス34のための接続点(ポート経由)が追加される。このように、USBを用いると、最大127個のデバイス(ハブを含む)を接続できる。ただし、どのデバイスも階層の深さが5まででなければならない。
ホスト内のルートハブは、Start of Frame(フレーム開始)(SOF)信号パケットを1.0ミリ秒おきにすべてのデバイスに送信する(2つのSOFパケットの時間間隔を1フレームと呼ぶ)。USBトポロジに固有の電気的遅延のため、各モジュールがこのSOFパケットを受信するのは同時ではない。このトポロジは、ホストコントローラに直接接続されているデバイスから、5階層下がったところにあるデバイスまでの間で、同じ信号を受信するのにかなりの時間遅延(仕様では最大380ナノ秒)がありうることを示している。このことは、MHzレベル以上でデバイスを同期しなければならない場合には、深刻な制約となる。
現時点では、USBホストとUSBデバイスの間の同期は、2タイプのUSB転送、すなわち、インタラプト転送とアイソクロナス転送によって可能である。インタラプト転送では、125マイクロ秒の最短周期でのデバイスのポーリング頻度が保証され、アイソクロナス転送では、一定の転送レートが保証される。いずれの方法でも、デバイスとホストの間で同期用のトラフィックを発生させる必要があり、したがって、同期の精度を高くするほど、多くの帯域幅を確保する必要がある。このことは、最大数のデバイスを接続する前に、使用可能なUSB帯域幅を使い切ってしまうおそれがあることを意味する。この方法はさらに、ソフトウェアを用いて127個のデバイスをホストに同期させたままにすることの多大な計算負荷をホストにかけ、それにもかかわらず、個々のデバイスが別々のプロセスを担当しているホストに関しては、デバイス間の同期を維持することに対応できない。
ある種の物理トランスデューサ(レーザダイオードや光検出器など)を含むデバイスは、クロック情報及びトリガ情報を必要とする場合がある。そのようなデバイス(たとえば、1MHzの変調光出力を有するレーザダイオード)は、クロック信号を用いて、一定間隔又は一定周波数でトランスデューサ機能を実行することができる。トリガ信号は、通常、設定された時刻に動作を開始又は終了させるために用いられる。レーザダイオードの例では、トリガ信号を用いて、変調光出力のオン/オフを切り替えることができる。
このようなクロック信号(情報)及びトリガ信号(情報)(以下、「同期情報」と呼ぶ)がすべてのデバイスに共通であり、同時に供給されていれば、これらの信号を用いて、多数の多種多様なデバイス同士を互いに同期させることができる。ここでの「共通」及び「同時」は、これらの信号のデバイス間での時間変動が指定量δtより少ないことを意味する。レーザダイオードの例では、それによって、多数の多種多様なレーザダイオードがそれぞれの光出力を1つの周波数で変調することが可能になる。その結果、すべてのデバイスの変調周波数が同じになり、それらの波形が同相になる。現行のUSB仕様(すなわち、2.0)では、最大0.35マイクロ秒のδtの遅延が許容される。この遅延は、周波数1MHzすなわち周期1.0マイクロ秒の信号の場合には、ほぼ半周期に相当する。したがって、この信号を、定常的な用途での同期信号として仕様通りに使用することはできない。
ハブやUSBコントローラチップのようなデバイスは、USBプロトコルをデコードするために、ある程度の位相ロックをかけるのが一般的である。USBプロトコルのSYNCパターンの目的は、他の電子回路がロックすべき同期パターンを提供することである。ただし、これは、MHzビットストリームを解釈するのに十分な精度でデバイスをUSBビットストリームに同期させることを想定したものであって、多くの試験器や測定器で必要とされる精度で別々の2つのデバイスを互いに同期させることは想定されていない。USB仕様は、デバイス間同期の取り扱いに関する限り、USB−CDオーディオストリームを、一対のUSBスピーカからの出力に十分な程度に同期させることを主眼としている。そのような装置の要求はkHzレベルであり、これに対してUSBは理想的な条件を提供する。しかしながら、100対のUSBスピーカを同期させるという、起こりうる課題には、USB仕様は対応できない。
米国特許第6343364号(Leydierら)では、USBトラフィックへの周波数ロックの例が開示されている。これは、スマートカードリーダを対象としたものである。この特許は、USB SYNC及びパケットIDストリームと比較されるローカルの自走クロックを教示しており、その周期は、この周波数と一致するように更新される。その結果、定格周波数1.5MHzのローカルクロックが得られる。これにより、スマートカード情報をホストPCに読み込むのに十分な程度の同期が得られる。この方法はスマートカードリーダを対象としており、デバイス間同期は対象外である。さらに、1kHzの周波数ロック(又は安定性の向上)についても、高精度の位相制御についても開示されていない。
米国特許第6012115号(Chambersら)は、USBフレーム開始(SOF)の周期性とタイミング調節のための番号付けに関するものである。米国特許第6012115号の要約書で説明されているように、開示されている発明は、USBホストコントローラからそれに接続されている周辺デバイスに送信されるフレーム開始パルスを用いることにより、リアルタイム周辺デバイス内で所定のイベントが発生する瞬間をコンピュータシステムが正確に特定することを可能にする。
米国特許第6092210号(Larkyら)では、データ転送の目的で2つのUSBホストを接続するために、USB対USB接続デバイスを用いて、ローカルデバイスクロックを両USBホストのデータストリームに同期させる方法が開示されている。ローカルクロックを同期させるために位相ロックループを用い、データ損失の発生を抑えるためにオーバサンプリングを用いている。ただし、この特許は、2つのUSBホスト同士を(限られた精度で)互いに同期させることに関するものであって、多数の多種多様なUSBデバイスを単一のUSBホストに同期させることに関するものではない。
USB仕様はオーディオ用途を念頭において作成されており、米国特許第5761537号(Sturgesら)では、個々にクロックを有する2対以上のスピーカを同期させる方法が説明されている。ここでは、1対がPC内のステレオオーディオ回路の出力として動作し、他の対はUSBによって制御される。この両方のスピーカ対がそれぞれのクロックを使用するため、これらを同期させる必要があり、この特許では、非同期クロック同士の間にクロックスキューがあってもオーディオ信号の同期を維持する一手法を教示している。
以上の説明は、網羅的であることや、当分野における共通一般知識を記述することを意図したものではないが、現行技術に不足があることは明らかである。
米国特許第6343364号明細書(Leydierら) 米国特許第6012115号明細書(Chambersら) 米国特許第6092210号明細書(Larkyら) 米国特許第5761537号明細書(Sturgesら)
本発明は、ホストに大きな計算負荷をかけることなく、許容される範囲の任意の数のUSBデバイスが同期動作及びトリガ動作することを可能にするメカニズムを実現することにより、USB仕様を補うことを目的とする。これにより、ホストに、制御、データ転送、ロギング、解析など、他の作業を行わせることが可能になる。
また、本発明は、USB仕様を補うだけでなく、USBのすべての利点(ツリーアーキテクチャにより複数のデバイス(現時点で合計127個までのデバイス)の動作が可能、ホットスワップ可能、自動列挙、使いやすさ、オペレーティングシステム間の互換性、可搬性など)も有している。
本発明は、USBホストに接続されているUSBデバイス同士を互いに同期させるための方法及び装置を提供する。本発明はまた、同等の多種多様なUSBデバイスに対し、共通の接続点と、電力、USB、及び同期信号の1つ以上の組み合わせを供給するバックプレーンを提供する。
具体的には、本発明は、第1の広い態様において、ローカルクロックを含むUSBデバイスであって、特定信号構造のためにUSBデバイスに対して与えられたUSB信号をモニターすること、各々のローカルクロックを実質的に同一の周波数にロックするために上記特定信号構造からローカル基準信号を生成すること、上記ローカルクロックの周波数を上記ローカル基準信号を含む所定範囲の値にロックすること、USBホストのトリガ指令を伝達する所定のトリガ指令信号に対して、上記USBデバイスに対するUSB信号をモニターすること、上記トリガ指令をデコードすること、及び、それによって、上記トリガ指令信号を受信したとき複数の上記USBデバイスに対し実行中の1以上のプロセスを実行するか停止することを特徴とする。
前記同期情報は、トリガ信号とクロック信号を含むことが好ましい。
同期マルチチャネルユニバーサルシリアルバス(USB)を提供する方法であって、
USBトポロジ内のすべてのUSBデバイスにトリガ信号を発行するステップを含むと好ましい。
前記トリガ信号が、複数のUSBデバイスに対する操作を同期的に開始又は停止すると好ましい。
所定の時刻に、各USBデバイス内に設置されるトランスデューサをトリガするために、Start of Frame(フレーム開始)パケットを用いて前記トリガ信号を生成するステップをさらに含むと好ましい。
前記トリガ信号を、ローカル発振器と同相で、生成するステップを含むとこのましい。
本発明は、同期マルチチャネルユニバーサルシリアルバスであって、USBトポロジ内のすべてのデバイスにトリガ信号を発行する回路を備えたユニバーサルシリアルバスを提供する。
本発明は、同期マルチチャネルユニバーサルシリアルバスであって、各国の標準に対応する周波数でUSBデバイスに同期信号を供給する回路及びロジックを備えたユニバーサルシリアルバスを提供する。
本発明は、同期マルチチャネルユニバーサルシリアルバスであって、接続可能デバイスにUSB信号、電力、ソケット、及び同期情報のうちの任意の1つ又は複数を提供するUSBバックプレーンを備えたユニバーサルシリアルバスを提供する。
本発明はまた、同期マルチチャネルユニバーサルシリアルバスであって、接続可能デバイスにUSB信号、電力、ソケット、及び同期情報のうちの任意の1つ又は複数を提供するUSBバックプレーンを備えたユニバーサルシリアルバスを提供する。
共通のUSB拡張ハブ内の任意の接続点において複数のUSBデバイスの同期動作が可能となるように上述の方法を実行するよう動作する装置を提供すると好ましい。
USB拡張ハブ内の任意の接続点において、1つ又は複数のUSBデバイスを用いて、リアルタイム自動制御機能及びデータ取得機能を実現して上述の方法を実行するよう動作する装置を提供すると好ましい。
第2の広い態様では、本発明は、USBトポロジ内のすべてのデバイスにトリガ信号を発行するステップを含む、同期マルチチャネルユニバーサルシリアルバスを実現する方法を提供する。このトリガ信号は、複数のデバイスに対する操作を同期的に開始又は停止すると好ましい。
所定の時刻にトランスデューサをトリガするためには、SOFパケット(エンコードされたフレーム番号を含むと好ましい)を用いて前記トリガ信号を生成するステップが好ましい。
この方法は、前記操作を、ローカル発振器と同相で実行するステップを含むと好ましい。これは、USB接続トポロジが原因でSOFパケットの到着時刻がデバイス間で異なる可能性があるからであり、さらに、USB仕様では、位相ロックされたローカル発振器に対して許容されているSOFパケット周波数の時間ジッタがかなり大きいからである。このため、クロックの位相が1周期の何分の1かずれる可能性がある。
本発明はまた、USBトポロジ内のすべてのデバイスにトリガ信号を発行する回路を備えた、同期マルチチャネルユニバーサルシリアルバスを提供する。
第3の広い態様では、本発明は、各国の標準(NISTやNATAなど)に対応する周波数でUSBデバイスに同期信号を供給する回路及びロジックを含む同期マルチチャネルユニバーサルシリアルバスを提供する。さらに、この方法は、本発明の他の態様でも用いることができる。
第4の広い態様では、本発明は、接続可能デバイスにUSB信号、電力、ソケット、及び同期情報のうちの任意の1つ又は複数を提供するUSBバックプレーンを含む同期マルチチャネルユニバーサルシリアルバスを提供する。なお、このバスは機械的支持構造も提供できる。
デバイス同士を互いに同期させるために、上記の態様を組み合わせることも可能である。時間的精度、コスト、及び使いやすさの要件は、特定の用途に対してこれらの方法のどれが使用可能かを判断する上で制限となる場合がある。また、本発明による装置は、様々な方法で実施できる。たとえば、そのようなデバイスは、プリント回路基板上の複数の部品の形で構成したり、半導体レベルで、すなわち、シリコン(又は他の半導体材料)の単一チップとして構成したりできる。
本発明によれば、ホストに大きな計算負荷をかけることなく、許容される範囲の任意の数のUSBデバイスが同期動作及びトリガ動作することを可能にするメカニズムを実現することができ、USB仕様を補うことができる。これにより、ホストに、制御、データ転送、ロギング、解析など、他の作業を行わせることが可能になる。
従来技術による例示的なUSBデバイスの概略図である。 従来技術のUSBティアードスタートポロジの概略図である。 本発明の第1の実施形態による同期USB回路の概略図である。ここでは、デバイスに同期情報が渡される。 本発明の第2の実施形態による同期USB回路の概略図である。ここでは、USBトラフィックが監視され、USBデバイスのローカルクロック信号が、位相及び周波数において、USB SOFパケットにロックされる。 図5Aは本発明の第3の実施形態による同期USB回路の概略図である。ここでは、複数のデバイスのそれぞれのローカルクロックの相対位相を制御するために、特定のトランザクションに関連付けられたACKパケットの往復遅延時間が測定される。図5Bは、図5Aのトランザクションのデバイス62に関するタイミング図である。図5Cは、図5Aのトランザクションのデバイス60に関するタイミング図である。 本発明の第4の実施形態による同期USB回路の概略図である。ここでは、USBを監視し、ローカルクロックからの信号を、位相及び周波数において、USBのSOFパケットにロックさせる回路が設けられている。 本発明の実施形態の組み合わせによる、追加のコネクタ配線を行わずに同期を実現する同期USB回路の一例の、簡略化した概略図である。 本発明の複数の実施形態を組み合わせた、追加のコネクタ配線を行わずに同期を実現する、複雑な同期USB回路の概略図である。 本発明の実施形態の組み合わせによる同期USB回路の別の例の、簡略化した概略図である。ここでは、コネクタ配線を追加して同期を実現している。 本発明の実施形態の組み合わせによる同期USB回路のさらに別の例の、簡略化した概略図である。図8の回路と似ているが、より複雑である。 図10の例の変形形態の、簡略化した概略図である。
本発明をより明確に把握できるようにするために、例として、いくつかの実施形態について、添付図面の参照とともに説明する。
本発明の第1の実施形態では、デバイスに同期情報を渡す。図3は、デジタル制御されるトランスデューサ12を含むUSBデバイス10'(図1のデバイスと似ているため、同様の機能を指すために同様の参照符号を用いた)の概略図である。しかしながら、この実施形態では、トリガ信号及びクロック信号を含む同期情報を外部ソースから供給するチャネルを含めるために電線の数を増やしている。
同期情報(トリガ信号及びクロック信号を含む)は、外部ソース24からバスコントローラ14に供給される。これによって、同期チャネル20からトランスデューサ12に供給される同期情報に、外部から供給された同期情報が含まれる。
このように、デバイス10'は、他のデバイスに関して同期情報を生成するロジック又は回路を含まない。
USB通信は、フレームと呼ばれる1ミリ秒の一定間隔の間にデータを転送することに基づく。各フレームの開始時に(したがって、1kHzの周波数で)、ほとんどの低速デバイスにフレーム開始(SOF)パケットが送信される。したがって、SOFパケットは、ホストの1つの共通USBポートに接続されているすべてのデバイスにとって、低分解能の同期信号となる。そこで、本発明の第2の実施形態では、USBトラフィックを監視し、USBデバイスのローカルクロック信号を、位相及び周波数において、USB SOFパケットにロックさせる。
当業者にはよく知られているが、USB仕様では、バスの制御機能及び管理機能のためのパケットヘッダとして使用される、「トークン」と呼ばれる、複数の固有のデータ構造体を定義している。SOFパケットは一意のデジタル署名を有するため、バス上に同様に存在しうる他のデータと区別されることが可能である。この実施形態では、ロジック回路又は整合フィルタを用いて、SOFトークンを構成しているビットシーケンスをデコードし、USB上に存在するすべてのSOFパケットにタイミング信号を供給することができる。SOFは、特定の周波数で発生し、存在するすべてのデバイスに共通であるため、SOF及びデコードされたタイミング信号は、すべてのデバイスで、共通の周波数基準として使用できる。SOFの1kHzと異なる周波数を発生させる場合は、位相ロックループ(PLL)を利用して、ローカル発振器の周波数及び位相をSOF及びタイミング信号にロックさせることができる。このことには、PLLを用いると、SOF到着時刻のジッタを平均化できるという付加的な利点がある。したがって、ローカル発振器の周波数は、SOFパケットの周波数と異なっていなくてもよい。
図4に示す第2の実施形態の方法では、USB40を通るトラフィックを監視し、すべてのSOFパケットをデコードする回路を用いる。ローカル制御されるクロック発振器42からの信号Φは、位相及び周波数において、USBの1kHzのSOFパケットにロックされる。このためにはまず、クロック発振器42からの信号Φをクロック分周器46でSOFパケットの周波数まで分周する必要がある(たとえば、1MHzの出力周波数を1kHzに分周する)。SOFパケットが(公称1kHzで)到着すると、整合フィルタ48からクロック同期信号50が位相検知器52に送られる。位相検知器52は、フィルタ56を介して、制御対象のクロック発振器42に接続されている。
ローカルクロック信号Φは、その後、USBデバイスのトランスデューサ回路に供給され、これによって、ルートハブに接続されているすべてのデバイスが同じ周波数にロックされる。
この実施形態では、任意の高い周波数の安定したクロック信号を生成することが可能である(たとえば、確率的ジッタが数ナノ秒程度である数十メガヘルツのクロック周波数を生成できる)。したがって、この実施形態により、特定のUSBに接続された各デバイスのローカルクロックの周波数を同期させることができる。ただし、この実施形態では、それらのクロックの同時性が考慮されていない。各クロックの周波数と位相は、受信したSOFトークンにロックされるが、各デバイスがSOFパケットを受信するタイミングは、ランダムに接続されたUSBスタートポロジの信号伝搬時間の違いのために、実質的に異なる。複数のUSBデバイスのそれぞれのローカルクロックを(すべてのクロックが同相となるように)同期させるには、ホストから各デバイスまでの前記信号伝搬時間がわかっていなければならない。
第3の実施形態では、複数のUSBデバイスのそれぞれのローカルクロックを任意の精度で同期させる。電気的遅延やケーブル遅延に起因する、異なるデバイスのローカルクロック間の位相差を取得して補償するために、USBツリー内の種々の接続点でUSBトラフィックを監視し、特定のUSB通信トランザクションの伝搬時間を測定する。この実施形態では、存在する各デバイスについて、ホストからデバイスまでの特定のデータパケットと、このデータパケットに関連付けられた、デバイスからのUSB肯定応答ACKトークンの往復伝搬遅延時間を測定する。この情報を用いて、各デバイスのローカルクロックの相対位相を制御し、それによって、接続されているすべてのUSBデバイスを任意の精度で互いに同期させる。
USB仕様では、2つのデバイスのローカル時刻が最大で380ナノ秒異なってもよいとされている。しかしながら、2つの独立したデバイスが同じイベントの実時間を正確に記録するためには、それらのローカル時刻が事実上任意の精度で特定されなければならない。
図5Aは、USBチェーン64内の異なる点に接続されている2つのデバイス60及び62を示している。USBチェーン64にはまた、USBホストコントローラ66と複数の7ポートUSBハブ68も含まれている。デバイス60及び62は、両方とも、同じ周期的SOF信号を受信し、それぞれが独自にそれぞれのローカルクロックの周波数と位相をそのSOF信号にロックさせている。ただし、USBホストコントローラ66とデバイス62の間にあるUSBハブ68の数が多いことによるトポロジカルな時間遅延のために、デバイス62は、デバイス60より遅れてSOFパケットを受信する。この時間差を時間遅延の測定結果から算出し、補正する必要がある。
デバイス60の接続点の具体的な場所は、それが、図5Aに記号「A」で示すように、デバイス60が自身及びデバイス62のバストラフィックをデコードできるような位置でありさえすれば、重要ではない(つまり、デバイス60は、同期が必要なすべてのデバイスのバストラフィックをデコードできなければならない)。したがって、デバイス60の接続点は、図5Aに示すように、USBツリー又はチェーンの実質的に最上位付近であることが好ましい。
前記往復伝搬遅延時間を測定するために、ホストとデバイス62の間でUSBトランザクションを実行する。デバイス60は、ツリー内の点「A」でUSBトラフィックを監視し、トランザクションのダウンストリームデータパケットと応答データパケットの通過を検知する。それによって、デバイス60は、図5Aの点「A」における、ホストからデバイス62へのダウンストリーム信号(トランザクションの開始)の検知と、デバイス62からホストへの応答信号(トランザクションの終了)の検知との時間間隔を求めることが可能になる。好ましい実施形態では、デバイス62からホストへの応答信号は、トランザクション肯定応答ACKパケットのACKトークンである。
点「A」を基準とする、ホストとデバイス60の間のUSBトランザクションの往復伝搬遅延時間も、同様の方法で求めることができる。デバイス60とデバイス62において周波数ロックされたクロックの間の、接続トポロジに基づく時間的位相シフトの量は、同じ点「A」を基準とする、2つのデバイスの往復伝搬遅延時間の差のほぼ半分になる。したがって、デバイス62において周波数ロックされたクロックは、その量だけ、デバイス60において周波数ロックされたクロックより位相が遅れている。デバイス60及び62におけるクロックを、周波数と位相の両方において同期させるには、前記量に対応する位相オフセットをいずれかのクロックに施さなければならない。これは、デバイス60に対してローカルなクロック信号に位相遅延を施すことによって行われることが最も多い。
この方法を、図5B及び5Cでさらに説明する。図5Bは、図5Aのトランザクションの、デバイス62に関するタイミング図であり、図5Cは、図5Aのトランザクションの、デバイス60に関するタイミング図である。デバイス60及び62のそれぞれに対して、USBトランザクションは、TStart Xの時点で開始され、デバイスがACKパケットを返すTACK Xの時点で終了する(いずれの場合もXはデバイス番号を表す)。これらのトランザクションは同時には開始されないが、図は、トランザクションの相対的な継続時間を示すために、TStart Xを基準として配置されている。デバイス60は、図5Aの検知点「A」に非常に近いため、往復伝搬遅延時間がデバイス62の場合より著しく短い。伝搬時間の差をΔTで示す。したがって、2つの周波数ロックされたクロックの間の位相オフセットは、(1/2)ΔTになる。
当業者であれば、必要な位相補正量を求める方法がほかにもあることは明らかであろう。また、当業者であれば、ローカルクロック周波数を発生させ、往復伝搬遅延時間又は片方向伝搬遅延時間を求めるために使用できる他のUSBデータプロトコルとして、任意のUSB制御及び管理パケットトークン(すなわち、SOF、IN、OUT、ACK、NAK、PRE、STALL、DATA0、DATA1)、USBデータパケット内のビットパターンの任意のプログラマブルシーケンス、任意のユーザ定義データ構造体、USB仕様で定義されている任意の信号プロトコルなどがあり、これらに限定されないことを理解されよう。
ここまで、USBデバイスのローカル発振器の位相及び周波数をロックさせて多数の多種多様なUSBデバイスの同期動作を実現する手法について説明した。このローカル発振器は、連続変調を発生させる。USBデバイスはまた、特定の操作シーケンスを時間的に同期させることを必要とされる場合がある。これを実現するために、USBデバイスは、いわゆる共通トリガ信号を必要とする。このトリガ信号を、周波数ロックされたローカル発振器と組み合わせて用いることによって、複数の独立したUSBデバイスの完全な同期動作を実現できる。
第4の実施形態では、所定の時刻にトランスデューサをトリガするために、エンコードされたフレーム番号を含むSOFパケットを用いて、特定デバイス上のトランスデューサに対する同期トリガ信号を生成する。ただし、USB接続トポロジが原因で、SOFパケットの到着時刻がデバイス間で異なる可能性があり、さらに、USB仕様では、位相ロックされたローカル発振器に対して許容されているSOFパケット周波数の時間ジッタがかなり大きい。このため、クロックの位相が1周期の何分の1かずれる可能性がある。しかし、トリガ信号は、ローカル発振器と同相でなければならない。
ジッタの問題を除去するために、SOF信号はローカル発振器の出力でラッチされる。このラッチによって、SOFトリガ要求の到着が記憶されるが、トリガ信号が生成されるのは、ローカル発振器の状態が次に変化したときである。異なるデバイス間のトリガ時刻の誤差は、デバイスのローカルクロック周波数と制御ループの特性の関数であって、任意に小さくすることができる。
そこで、図6の概略図で示される回路70では、USB72を監視し、ローカルクロック74からのクロック信号Φを、(必要に応じてクロック分周器76で出力周波数を1kHzまで下げ、)位相及び周波数において、USB72の1kHzのSOFパケットにロックさせる。第1の整合フィルタ80は、前記ローカルクロック74を(図4と同様に)周波数ロック及び位相ロックするために、SOFパケットが到着した時点でクロック同期信号82を出力し、第2の整合フィルタ84は、特定のフレーム番号を有するSOFパケットが到着した時点でトリガ要求信号86を出力する。図4の回路と同様に、この回路もフィルタ90と位相検知器92を含む。トリガ要求信号は、ローカルに安定化されたローカルクロック信号Φでラッチされ、それによって同期トリガ信号「Trig」が生成される。
第5の実施形態では、回路及びロジックを用いて、各国の標準(NISTやNATAなど)にトレーサブルな周波数でUSBデバイスに同期信号を供給する。これは、たとえば、ルートハブを含む任意のハブのクロック及び/又は水晶振動子を、国家標準にトレーサブルな周波数基準に置き換えることによって実現される。
第6の実施形態では、USBバックプレーンを設けて、接続可能なデバイスに、電力、USB信号、コネクタ、及び同期情報を供給する。
USBバックプレーンは、その最も複雑な形態では、自己給電式デバイス用としてUSBに追加する電力、多数の多種多様なポートを提供するハブ回路、複数のホットプラグ可能デバイス接続点を提供するポートに関連付けられた複数のコネクタ、及びUSB仕様を満たすUSB信号を含む。USBバックプレーンはさらに、前述の様々な手法ならびに電源オン/オフシーケンスを用いて周波数、位相、トリガを含む同期情報を整理及び提供するために、マイクロプロセッサなどのロジック要素、プログラマブルアレイ、デジタル電子回路、及びアナログ電子回路を含むこともできる。バックプレーンは、1つ又は複数のハブに加えて、そのハブによって提供されるUSBポートの1つに接続されたデバイスを含むこともできる。あるいは、バックプレーンは、ハブ機能と同期機能を提供する複合デバイスであることも可能である。これらにより、同期情報を、運用中に測定したり、プログラムしたりできる。
[実施例]
上記の各実施形態は、様々な形で用いることができる。ただし、それらは、USBコネクタ端子に同期端子を追加するデバイスとそうでないデバイスとに分けることができる。さらに、第2から第5までの実施形態のロジック要素を、USBデバイス上に配置したり、バックプレーン上に配置したり(バックプレーンソリューションが必要な場合)、その両方に配置したり、まったく配置しなかったりできる。
用途ごとの要件に応じて、バックプレーンソリューションの実装が必要な場合と必要でない場合があることは理解されよう。また、デバイスに追加電力を供給する必要があるかどうかも用途によって決まる。
同期用コネクタ配線を追加しない場合
追加同期信号に依存しない、本発明によるシステムの利点は、デバイスがその情報に依存せずに同期動作できるために、任意のスタンドアロンホストで普通のハブを使用できることである。そのようなシステムは、非常に精度の高い同期を必要とするデバイスにも拡張できる。図7では、そのようなシステムの例を96として概略的に示している。96は、アップストリームUSBポート98と複数のバックプレーンハブデバイス100及び102(この例ではそれぞれがバックプレーン104上の7ポートUSBハブ)を有する。100及び102は、複数のデバイス106に追加電力を任意に供給できる。各デバイス106は、前述の第2の実施形態に従って周波数ロック及び位相ロックされたローカルクロックを含むことができる。バックプレーン104とハブ100及び102は、デバイス108及び第3の実施形態の文脈において前述した手法を用いて(それぞれのケーブル長がUSB仕様の範囲内でランダムである)デバイス106間の位相差を調節する機能を有する。さらに、各デバイス106は、第3の実施形態の文脈において前述した手法に従って動作するローカルクロック用位相シフトジェネレータを含む。
図8は、多数の同期USBデバイスを含む複雑なシステムを96として概略的に示している。アップストリームポート111は、ホストからのUSB情報を受信する。システム110は、複数のバックプレーン112、113、114を含み、各バックプレーンは2つのバックプレーンハブデバイス115を備える。各バックプレーンハブデバイス115は、7ポートUSBハブを備え、複数のデバイス116に追加電力を任意に供給できる。各デバイス116は、前述の第2の実施形態に従って周波数ロック及び位相ロックされたローカルクロックを含むことができる。また、第1の(又はマスタ)バックプレーン112はさらに、(図7と同様に)追加の回路又はロジック要素117を有し、要素117及び第3の実施形態の文脈において前述した手法を用いて(それぞれの接続トポロジが異なる)デバイス116間の位相差を調節する機能を有する。さらにまた、各デバイス116は、第3の実施形態の文脈において前述した手法を用いてローカルクロックを位相シフトする位相シフトジェネレータを含む。ダウンストリームポート118には、USB仕様で定義されている最大数である127個までのデバイス及び/又はハブ及び/又はバックプレーンを追加接続できる。
さらに、アップストリームルートハブから供給される周波数を、第5の実施形態に従って周波数基準を用いて発生させることができ、第4の実施形態の方法を用いて任意のトリガ信号を発生させることができる。
同期用追加コネクタ配線
前述した各実施形態に従う方法の最もシンプルな例は、USB及び同期情報を収容する独自のコネクタか、USBコネクタと別個の同期リンクとを介して、すべてのデバイスを共通同期信号に接続することによって実現できる。同期情報はUSBトラフィックに依存しないため、任意の周波数を用いることには特に問題はない。同期情報の媒体としては、無線手段、電気的手段、光ファイバ手段などを任意に用いることができる。図9は、そのような回路の実用的な例を120として概略的に示している。回路120は、本質的に、それぞれが図7の回路に相当する回路の対を含み、7ポートUSBハブ124を介して24個のUSBデバイス122が接続されるようになっている。そしてこれらのデバイスを、アップストリームUSBポート126を介してPCに接続できる。USB接続トポロジは、同期信号には何ら影響を及ぼさない。同期信号は、別個に、周波数Φの外部クロック128からデバイスに供給される。したがって、デバイス122は、(USB要件と追加接続とを収容する)1つのコネクタか、標準USBコネクタ及び1つ又は複数の追加コネクタを介してUSB及び同期信号に接続される。
この例のより複雑な形態では、追加のロジック要素を含むバックプレーンが用いられ、このロジック要素が、正確な制御を行い、接続されているすべてのデバイスの周波数と位相をロックする。このような構成では、前述した第2及び第3の実施形態の方法に従い、バックプレーンのロジック要素がUSBトラフィックを監視し、それぞれ独自のローカルクロックを発生させる。この、バックプレーンが発生させたクロックは、前述した1つ又は複数のバックプレーンコネクタを介して、接続されている各USBデバイスに分配される。
図10は、そのような構成を130として概略的に示している。各デバイス132は、USB仕様を補う追加コネクタ端子136(電気的、無線、又は光ファイバ)を介して回路134に接続されている。一例として、この回路は、様々なモジュールが接続されるバックプレーン138に配置できる。このバックプレーン138はさらに、1つ又は複数の7ポートUSBハブ140を含む。回路134は、(第2の実施形態に従い)USBアップストリームポート142においてUSBをフレーム開始信号に関して監視し、その内部クロックの周波数及び位相をフレーム開始信号にロックさせる。回路134はさらに、USBトポロジに起因する遅延を補正するために、着信クロック信号を任意に遅延させることができる(第3の実施形態を参照)。その内部クロックは、追加コネクタ端子を介して各デバイス132で利用できる。このようにして、すべてのデバイス132が、同期すべき共通クロック信号を受け取る。
これまで示した各図では、同期回路をハブと分離して描いていることに注目されたい。これに対し、図11で150として示した別の変形形態では、1つのハブが、(USBアップストリームポート154に接続され、)拡張ポート156及び同期回路158の両方を含む複合デバイス152になっている(同期回路158は、第2の実施形態に従ってローカルクロック信号を発生させ、第3の実施形態の手法を用いてローカルクロックを位相シフトさせて他のデバイスとの同期をとる)。これにより、(これまで説明した例と比較して)第2のハブ162のポート160が自由になり、図11に示したシンプルな構成では、最大13個のデバイス164を接続できる。
また、USB仕様では、ハブ当たりのポート数が7に制限されていないことにも注意されたい。したがって、図10では、1つのハブ140が、たとえば12個のポートをサービスするようにできる。
当業者であれば、本発明の趣旨及び範囲を逸脱しない修正を容易に行うことができよう。したがって、本発明は、ここまで例として説明してきた具体的な実施形態に限定されないことを理解されたい。本明細書の目的のためには、「含む(備える)」という語が「含む(備える)が、それに限定されない」という意味であることを理解されたい。
さらに、本明細書における従来技術の参照はすべて、それらの従来技術が共通一般知識の一部を形成する(又は形成した)ように示すことを意図したものではない。
10' 同期ユニバーサルシリアルデバイス
12 トランスジューサ
14 バスコントローラ
16 デジタルI/Oバス転送回路
18 マイクロプロセッサ
20 同期チャンネル
22 デジタルバス
24 外部ソース

Claims (3)

  1. 繰返し波のローカルクロック信号を発信するローカルクロックを含むUSBデバイスであって、
    特定信号構造のために上記USBデバイスに対して与えられたUSB信号をモニターすること、
    各々のローカルクロックを実質的に同一の周波数にロックするために上記特定信号構造からローカル基準信号を生成すること、
    上記ローカルクロックの位相及び周波数を上記ローカル基準信号の位相及び周波数を含む所定範囲の値にロックすること、
    USBホストのトリガー指令を伝達する所定のトリガー指令信号に対して、上記USBデバイスに対するUSB信号をモニターすること、
    上記トリガー指令をデコードすること、及び
    それによって、上記USBホストから上記トリガー指令信号を受信した後、上記USBデバイスの上記ローカルクロックが発信する繰返し波のローカルクロック信号の状態が次に変化したときに、上記複数のUSBデバイス内で実行中の1以上のプロセスが開始されまたは停止されること、を特徴とするUSBデバイス。
  2. 請求項1記載のUSBデバイスは、さらに、
    所定のトリガー要求信号のために、上記複数のUSBデバイスの各々に対して与えられるUSBデータ通信をモニターすること、
    上記トリガー要求信号は、上記USBデバイスが上記トリガー指令を実施できるような待機状態にすること、及び
    上記USBデバイスは、上記トリガー指令信号を受信したとき、上記USBデバイス自体を実行中の1以上のプロセスを実行するか停止できる状態にすることによって、上記トリガー要求信号に応答すること;を満足するUSBデバイス。
  3. 請求項2記載のUSBデバイスにおいて、該USBデバイスはさらに、上記ローカルクロックと同期して上記1以上のプロセスを実行するUSBデバイス。
JP2013155335A 2002-07-17 2013-07-26 Usbデバイス Expired - Fee Related JP5642852B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39609902P 2002-07-17 2002-07-17
US60/396,099 2002-07-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010110522A Division JP5378297B2 (ja) 2002-07-17 2010-05-12 同期マルチチャネルユニバーサルシリアルバス

Publications (2)

Publication Number Publication Date
JP2013254510A JP2013254510A (ja) 2013-12-19
JP5642852B2 true JP5642852B2 (ja) 2014-12-17

Family

ID=30115970

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2004520197A Pending JP2005533305A (ja) 2002-07-17 2003-07-17 同期マルチチャネルユニバーサルシリアルバス
JP2009208701A Expired - Fee Related JP5232110B2 (ja) 2002-07-17 2009-09-09 同期マルチチャネルユニバーサルシリアルバスシステム、及び、マルチチャネルユニバーサルシリアルバスに接続した複数のusbデバイスを同期させる方法
JP2010110522A Expired - Fee Related JP5378297B2 (ja) 2002-07-17 2010-05-12 同期マルチチャネルユニバーサルシリアルバス
JP2013155335A Expired - Fee Related JP5642852B2 (ja) 2002-07-17 2013-07-26 Usbデバイス

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2004520197A Pending JP2005533305A (ja) 2002-07-17 2003-07-17 同期マルチチャネルユニバーサルシリアルバス
JP2009208701A Expired - Fee Related JP5232110B2 (ja) 2002-07-17 2009-09-09 同期マルチチャネルユニバーサルシリアルバスシステム、及び、マルチチャネルユニバーサルシリアルバスに接続した複数のusbデバイスを同期させる方法
JP2010110522A Expired - Fee Related JP5378297B2 (ja) 2002-07-17 2010-05-12 同期マルチチャネルユニバーサルシリアルバス

Country Status (10)

Country Link
US (3) US7539793B2 (ja)
EP (6) EP1535170B1 (ja)
JP (4) JP2005533305A (ja)
CN (3) CN101281512A (ja)
AT (4) ATE487183T1 (ja)
AU (3) AU2003243837B2 (ja)
CA (2) CA2749078A1 (ja)
DE (4) DE60335500D1 (ja)
HK (2) HK1079302A1 (ja)
WO (1) WO2004008330A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281512A (zh) * 2002-07-17 2008-10-08 菲博比特有限公司 同步多信道通用串行总线
TWI247216B (en) * 2004-04-09 2006-01-11 Prolific Technology Inc USB transmission interface device capable of reducing working current
US8108559B2 (en) * 2003-07-11 2012-01-31 Computer Associates Think, Inc. Standardizing clocks in a networked computing environment
JP2005328280A (ja) * 2004-05-13 2005-11-24 Canon Inc データ処理装置
US7332597B2 (en) 2004-06-28 2008-02-19 University Of Kentucky Research Foundation Primers and probe to identify mycobacterium tuberculosis complex
JP2006099666A (ja) * 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv 記録メディア・ドライブ及び記録メディア・ドライブにおけるパワー・セーブ・モードの制御方法
TWI273367B (en) * 2004-10-01 2007-02-11 Fortune Semiconductor Corp Method and device for calibrating monitor clocks
GB2424093B (en) * 2005-03-08 2007-01-17 Elan Digital Systems Ltd Instrument and communications controller for instrument
CN1955949B (zh) * 2005-10-24 2010-05-26 瑞昱半导体股份有限公司 通用串行总线装置
CN101872209B (zh) * 2006-02-15 2013-08-14 克罗诺洛吉克有限公司 分布式同步和定时***
US8069294B2 (en) * 2006-03-30 2011-11-29 Intel Corporation Power-optimized frame synchronization for multiple USB controllers with non-uniform frame rates
TWI328930B (en) * 2006-11-24 2010-08-11 Sonix Technology Co Ltd Frequency auto-locking device, usb device and frequency auto-locking method
US7734976B2 (en) * 2006-11-30 2010-06-08 Electro Scientific Industries, Inc. Synchronizing control of test instruments
US7818603B2 (en) * 2007-03-28 2010-10-19 Microsoft Corporation Deriving accurate media position information
US8036613B2 (en) * 2007-05-07 2011-10-11 Infineon Technologies Ag Communication system and method for operating a communication system
AU2013200979B2 (en) * 2007-05-15 2013-10-10 Chronologic Pty Ltd Usb based synchronization and timing system
CA2683166A1 (en) * 2007-05-15 2008-11-20 Chronologic Pty Ltd. Method and system for reducing triggering latency in universal serial bus data acquisition
CN103631745A (zh) * 2007-05-15 2014-03-12 克罗诺洛吉克有限公司 基于usb的同步和定时***
US7804290B2 (en) * 2007-09-14 2010-09-28 Infineon Technologies, Ag Event-driven time-interval measurement
TW200921325A (en) * 2007-11-05 2009-05-16 Holtek Semiconductor Inc Frequency synchronous apparatus and method
JP2012500430A (ja) * 2008-08-21 2012-01-05 クロノロジック ピーティーワイ リミテッド 同期及びタイミング方法及び装置
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture
US8510589B2 (en) * 2008-08-29 2013-08-13 Intel Mobile Communications GmbH Apparatus and method using first and second clocks
TWI533138B (zh) * 2009-05-19 2016-05-11 慧榮科技股份有限公司 訊號產生裝置與訊號產生方法
EP2433197B1 (en) * 2009-05-20 2014-08-13 Chronologic Pty Ltd Precision synchronisation architecture for superspeed universal serial bus devices
TWI423007B (zh) 2009-12-31 2014-01-11 Via Tech Inc 串列匯流排裝置以及其時脈差補償方法
CN102129414B (zh) * 2010-01-15 2013-12-04 华为技术有限公司 一种变频总线适配器、适配方法及***
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
JP5819678B2 (ja) 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Usbハブ及びusbハブの制御方法
US8775713B2 (en) 2011-12-27 2014-07-08 Intel Corporation Multi-protocol tunneling over an I/O interconnect
US8953644B2 (en) 2011-12-27 2015-02-10 Intel Corporation Multi-protocol I/O interconnect time synchronization
US9697159B2 (en) 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
AU2013204757A1 (en) * 2012-06-03 2013-12-19 Chronologic Pty Ltd Synchronisation of a system of distributed computers
US9203893B2 (en) * 2013-03-08 2015-12-01 Lincoln Global, Inc. System and method for installing device drivers on welding equipment
US9830298B2 (en) * 2013-05-15 2017-11-28 Qualcomm Incorporated Media time based USB frame counter synchronization for Wi-Fi serial bus
CN103309397B (zh) * 2013-06-17 2015-11-18 杭州锐达数字技术有限公司 基于usb的数据采集设备的同步采样方法
US8838846B1 (en) * 2013-06-27 2014-09-16 Crystal Instruments Corporation Autonomous, multi-channel USB data acquisition transducers
TWI530799B (zh) 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI533136B (zh) * 2013-12-05 2016-05-11 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
GB2538246B (en) * 2015-05-11 2018-06-20 Cirrus Logic Int Semiconductor Ltd Digital accessory interface calibration
US10104631B2 (en) * 2015-06-17 2018-10-16 Hughes Network Systems, Llc Unique word (UW) based multiple access signal acquisition technique
US10061726B2 (en) 2015-12-23 2018-08-28 Intel Corporation Precision time management (PTM) for USB retimers that accurately adjusts timestamp fields of isochronous timestamp packets (ITPS)
SG11201900499SA (en) * 2016-07-29 2019-02-27 Razer Asia Pacific Pte Ltd Interface devices, methods for controlling an interface device, and computer-readable media
CN108366129B (zh) * 2018-03-08 2019-05-07 北京淳中科技股份有限公司 Usb数据传输方法、装置及usb从设备适配器
US10896106B2 (en) * 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
JP7222662B2 (ja) 2018-11-02 2023-02-15 日本光電工業株式会社 生体情報システム、生体情報センサ及び生体情報処理装置
US10884973B2 (en) * 2019-05-31 2021-01-05 Microsoft Technology Licensing, Llc Synchronization of audio across multiple devices
US11170800B2 (en) 2020-02-27 2021-11-09 Microsoft Technology Licensing, Llc Adjusting user experience for multiuser sessions based on vocal-characteristic models

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719458A (en) * 1986-02-24 1988-01-12 Chrysler Motors Corporation Method of data arbitration and collision detection in a data bus
JPH0863254A (ja) * 1994-08-18 1996-03-08 Fujitsu Ltd 伝送装置の時刻補正方法及びそれを利用した伝送装置
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
JPH0955754A (ja) * 1995-06-05 1997-02-25 Olympus Optical Co Ltd メディア間同期システムおよびその同期方法
US5852640A (en) * 1995-06-26 1998-12-22 Kliza; Phillip S. Clock distribution apparatus with current sensed skew cancelling
US5761537A (en) 1995-09-29 1998-06-02 Intel Corporation Method and apparatus for integrating three dimensional sound into a computer system having a stereo audio circuit
US5890015A (en) * 1996-12-20 1999-03-30 Intel Corporation Method and apparatus for implementing a wireless universal serial bus host controller by interfacing a universal serial bus hub as a universal serial bus device
US5881271A (en) * 1996-12-31 1999-03-09 Opti Inc. System and method for clock management
US5910742A (en) * 1997-06-16 1999-06-08 Cypress Semiconductor Corp. Circuit and method for data recovery
US5933611A (en) * 1997-06-23 1999-08-03 Opti Inc. Dynamic scheduler for time multiplexed serial bus
US6012115A (en) * 1997-07-28 2000-01-04 Vlsi Technology, Inc. Method and system for accurate temporal determination of real-time events within a universal serial bus system
KR100290729B1 (ko) * 1998-01-07 2001-05-15 클라크 3세 존 엠. 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법
US6092210A (en) 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6654897B1 (en) * 1999-03-05 2003-11-25 International Business Machines Corporation Dynamic wave-pipelined interface apparatus and methods therefor
JP2001069163A (ja) 1999-08-26 2001-03-16 Ando Electric Co Ltd Usbデータモニタ装置
JP2001147706A (ja) * 1999-11-22 2001-05-29 Sony Corp アクチュエータ駆動制御方式、多軸機械装置、及びアクチュエータのための駆動制御装置
JP2001177570A (ja) * 1999-12-17 2001-06-29 Mitsubishi Electric Corp 通信ネットワークシステム、通信ネットワークシステムにおけるスレーブ装置、マスタ装置および中継装置ならびに通信ネットワークシステムにおける同期制御方法
FR2803925B1 (fr) * 2000-01-18 2002-03-15 St Microelectronics Sa Dispositif de regeneration d'une horloge a partir d'au moins deux bits de synchronisation
JP2001230837A (ja) * 2000-02-17 2001-08-24 Nec Eng Ltd 電話端末装置
JP3536792B2 (ja) 2000-02-28 2004-06-14 ヤマハ株式会社 同期制御装置および同期制御方法
GB2359960B (en) * 2000-03-03 2004-06-16 Mitel Corp Embedded loop delay compensation circuit for multi-channel transceiver
JP4281210B2 (ja) * 2000-04-10 2009-06-17 ソニー株式会社 アクチュエータ駆動制御方式、並びにアクチュエータのための駆動制御装置
JP4143951B2 (ja) 2000-06-30 2008-09-03 富士フイルム株式会社 機器制御システム及び機器制御方法
US6343364B1 (en) 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM
AUPQ896300A0 (en) * 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices
DE10041772C2 (de) 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
JP3417392B2 (ja) * 2000-09-08 2003-06-16 ヤマハ株式会社 同期制御装置
US6907096B1 (en) * 2000-09-29 2005-06-14 Intel Corporation Data recovery method and apparatus
JP2002164873A (ja) * 2000-11-24 2002-06-07 Roland Corp デジタル・オーディオ装置
KR20020057697A (ko) * 2001-01-05 2002-07-12 윤종용 범용 직렬 버스용 클록 복원 회로
JP2002232408A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd クロック同期回路
US7174475B2 (en) * 2001-02-16 2007-02-06 Agere Systems Inc. Method and apparatus for distributing a self-synchronized clock to nodes on a chip
US6810484B2 (en) * 2001-03-01 2004-10-26 Synopsys, Inc. Device and method for clock synchronization through extraction of data at frequency distinct from data rate of USB interface
US7139344B2 (en) * 2001-05-16 2006-11-21 Lexmark International, Inc. Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications
US7080274B2 (en) * 2001-08-23 2006-07-18 Xerox Corporation System architecture and method for synchronization of real-time clocks in a document processing system
JP2003078512A (ja) * 2001-09-05 2003-03-14 Sony Corp クロック信号生成回路およびクロック信号生成方法
FR2829655B1 (fr) * 2001-09-10 2003-12-26 Digigram Systeme de transmission de donnees audio, entre un module maitre et des modules esclaves, par l'intermediaire d'un reseau de communication numerique
US7574323B2 (en) * 2001-12-17 2009-08-11 Wireless Valley Communications, Inc. Textual and graphical demarcation of location, and interpretation of measurements
JP2003316718A (ja) * 2002-04-25 2003-11-07 Canon Inc Usb装置
CN101281512A (zh) * 2002-07-17 2008-10-08 菲博比特有限公司 同步多信道通用串行总线
KR100448707B1 (ko) * 2002-08-20 2004-09-13 삼성전자주식회사 클럭 및 데이터 복원 회로 및 방법
DE10260713B4 (de) * 2002-12-23 2005-05-04 Infineon Technologies Ag Digital steuerbarer Oszillator
JP4812066B2 (ja) * 2003-10-09 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
DE602005005002T2 (de) * 2005-01-05 2008-08-28 Axalto Sa Vorrichtung zur Datenkommunikation
JP2007094931A (ja) * 2005-09-30 2007-04-12 Nec Electronics Corp 補正クロック発生回路及びそれを備えるusbデバイス
CN101872209B (zh) * 2006-02-15 2013-08-14 克罗诺洛吉克有限公司 分布式同步和定时***
US7734976B2 (en) * 2006-11-30 2010-06-08 Electro Scientific Industries, Inc. Synchronizing control of test instruments
JP2012500430A (ja) * 2008-08-21 2012-01-05 クロノロジック ピーティーワイ リミテッド 同期及びタイミング方法及び装置

Also Published As

Publication number Publication date
JP2013254510A (ja) 2013-12-19
EP1959349A2 (en) 2008-08-20
US20060064522A1 (en) 2006-03-23
AU2010202685B2 (en) 2013-03-07
EP2270676A1 (en) 2011-01-05
EP1959349B1 (en) 2010-12-22
EP2161666A3 (en) 2010-05-26
AU2009201930A1 (en) 2009-06-04
WO2004008330A1 (en) 2004-01-22
HK1147133A1 (en) 2011-07-29
CA2492811C (en) 2012-05-08
EP1535170A1 (en) 2005-06-01
CN101794269B (zh) 2013-05-22
EP1535170B1 (en) 2008-10-08
ATE459053T1 (de) 2010-03-15
EP1535170A4 (en) 2006-09-06
DE60334866D1 (de) 2010-12-16
HK1079302A1 (en) 2006-03-31
AU2010202685A1 (en) 2010-07-15
AU2003243837A1 (en) 2004-02-02
CA2749078A1 (en) 2004-01-22
EP1959349A3 (en) 2008-12-17
EP2161666A2 (en) 2010-03-10
DE60331489D1 (de) 2010-04-08
DE60323992D1 (de) 2008-11-20
CN101281512A (zh) 2008-10-08
JP2009289292A (ja) 2009-12-10
AU2003243837B2 (en) 2010-08-12
US8285897B2 (en) 2012-10-09
JP5378297B2 (ja) 2013-12-25
EP2040175B1 (en) 2010-11-03
DE60335500D1 (de) 2011-02-03
CN1679013B (zh) 2010-04-28
CN101794269A (zh) 2010-08-04
CN1679013A (zh) 2005-10-05
US20130191562A1 (en) 2013-07-25
ATE487183T1 (de) 2010-11-15
ATE492850T1 (de) 2011-01-15
ATE410736T1 (de) 2008-10-15
EP1901178B1 (en) 2010-02-24
JP2005533305A (ja) 2005-11-04
AU2009201930B2 (en) 2011-04-14
CA2492811A1 (en) 2004-01-22
US20040088445A1 (en) 2004-05-06
US7539793B2 (en) 2009-05-26
EP2040175A1 (en) 2009-03-25
JP5232110B2 (ja) 2013-07-10
JP2010182337A (ja) 2010-08-19
EP1901178A1 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
JP5642852B2 (ja) Usbデバイス
JP5231255B2 (ja) 分散型の同期およびタイミングシステム
US20150089098A1 (en) Synchronous network of superspeed and non-superspeed usb devices
AU2009284710A1 (en) Synchronisation and timing method and apparatus
AU2012216514A1 (en) Distributed synchronization and timing system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141029

R150 Certificate of patent or registration of utility model

Ref document number: 5642852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees