JP5622939B2 - 部品内蔵基板およびその製造方法 - Google Patents
部品内蔵基板およびその製造方法 Download PDFInfo
- Publication number
- JP5622939B2 JP5622939B2 JP2013530054A JP2013530054A JP5622939B2 JP 5622939 B2 JP5622939 B2 JP 5622939B2 JP 2013530054 A JP2013530054 A JP 2013530054A JP 2013530054 A JP2013530054 A JP 2013530054A JP 5622939 B2 JP5622939 B2 JP 5622939B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- electronic component
- component
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
- B29C65/48—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor using adhesives, i.e. using supplementary joining material; solvent bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本願は、2011年8月23日に、日本に出願された特願2011−181544号に基づき優先権を主張し、その内容をここに援用する。
図18は、部品内蔵基板の一例である。この部品内蔵基板100は、絶縁樹脂層3の両面に導電層4が形成された両面配線板A103と、絶縁樹脂層3の外面側に導電層4が形成された片面配線板A101、A102、A104、A105と、を備える。両面配線板A103の一方および他方の面に片面配線板A101、A102、A104、A105が設けられている。両面配線板A103の開口部103aに電子部品2が内蔵されている。
配線板A101〜A105は、接着層5を介して互いに接着され、層間導通部1によって互いに電気的に接続されている。
図19および図20は、部品内蔵基板100の製造方法の一例を示す工程図である。この製造方法では、両面配線板A103の一面および他面側に、両面配線板A103に向けてそれぞれ接着層5が設けられた片面配線板A102、A104を配置し、これらを一括積層する。
片面配線板A102、A104の外層側に片面配線板を追加的に設ける場合には、その追加される片面配線板においても接着層が内層側に向けて配置される。このような構造において、その追加される片面配線板にも電子部品を内蔵させる場合には、電子部品の内層側の面に新たに接着層を設ける必要がある。
しかしながら、前記新たな接着層を形成すると、接着層全体の厚みが増す結果、部品内蔵基板全体の厚みの増大を招くという問題がある。
本発明は、前記事情に鑑みてなされたもので、複数の基板に電子部品を内蔵した部品内蔵基板の、全体の厚みの薄型化を可能とする部品内蔵基板およびその製造方法の提供を目的とする。
前記第一基体は、前記第一電子部品を内蔵する内層基体と、前記内層基体の第一の面に対向する第一面側基体と、前記内層基体の第二の面に対向する第二面側基体と、を備え、前記内層基体は、前記第一電子部品を内蔵する位置に開口部を有する内層基板、および、前記内層基板の両面に形成された内層電極を備え、前記第一面側基体は、第一面側基板と、前記第一面側基板の前記内層基板とは反対の面に形成された第一面側電極とを備え、前記第二面側基体は、第二面側基板と、前記第二面側基板の前記内層基板とは反対の面に形成された第二面側電極とを備え、前記第一面側電極および第二面側電極が、前記内層電極に電気的に接続されていてもよい。
前記第二電子部品は、その周囲を前記第一接着部、前記第二接着部、および前記第三接着部により覆われていてもよい。
本発明の一態様に係る部品内蔵基板は、請求項1または2に記載の部品内蔵基板の製造方法であって、前記第一基板の第一の面上に前記第一接着部を配する工程と;前記第二電子部品を前記第一接着部に固定する工程と;を含む。
第一接着部と第二接着部は、積層された時には同一面内(第一基板上)になる。そのため、第二電子部品の両面を覆う接着部の合計厚みを、第一〜第三基体を積層するための接着部の合計厚みと同程度とすることができる。
従って、接着部の厚さを最小限にし、部品内蔵基板全体の薄型化を図ることができる。
図17は、本発明の第1実施形態に係る部品内蔵基板10の構造を模式的に示す断面図である。
部品内蔵基板10は、第一基板21Aを有する第一基体B1と、第一基板21Aの面21Aa上に第一接着部41を介して固定された第二電子部品C2と、第一基板21Aの面21Aa上に第二接着部42を介して固定された第二基体B2と、第二基体B2の第二基板22A上に第三接着部43を介して固定された第三基体B3と、を少なくとも備えている。
第一および第二電子部品C1、C2は、たとえば、抵抗、コンデンサ、IC、ダイオード、トランジスタ、半導体(ベア)チップ、WLCSPである。
第二基体B2は、第二基板22Aを有し、第二基板22Aは、第二電子部品C2を内蔵する位置に開口部24を有している。第二基板22Aの第一の面22Aaには第二電極32が露呈して形成されている。第二基板22Aの第二の面22Abは、第一基板21Aの第一の面21Aa上に第二接着部42を介して固定されている。
第三基体B3は、第三基板23Aを有している。第三基板23Aの第一の面23Aaには、第三電極33が露呈して形成されている。第三基板23Aの第二の面23Abは、第二基板22Aの第一の面22Aa上に第三接着部43を介して固定されている。
第二電子部品C2は、その周囲を第一接着部41、第二接着部42および第三接着部43により覆われている。
第一接着部41は、第二接着部42と同じく第一基板21A上にある。すなわち、第一接着部41と第二接着部42は、積層された時には同一面内に形成されている。
従って、第二電子部品C2の両面を覆う接着部41、43の合計厚みを、第一基体B1〜第三基体B3を積層するための接着部42、43の合計厚みと同程度とすることができ、接着部の厚さを最小限にし、部品内蔵基板10全体の薄型化を図ることができる。
図1は、本発明の第2実施形態の部品内蔵基板20の積層前の状態を示す断面図である。図2は、積層後の部品内蔵基板20を示す断面図である。
図1および図2に示すように、部品内蔵基板20は、例えば電子部品2を内蔵した積層プリント配線板であって、第1電子部品2(2B)を内蔵する第1部品基板A11(第一基体)と、第1部品基板A11の上下(両面側)に設けられた第2および第3電子部品2(2A、2C)と、第1部品基板A11の上下(両面側)に設けられた中間基板A12(A12a、A12b)(第二基体)と、中間基板A12(A12a、A12b)のさらに外層側にそれぞれ設けられた第1および第9配線板A1、A9(第三基体)と、を備えている。
層間導通部1(1a1〜1i1)は、配線板A1〜A9の配線板本体3を厚さ方向に貫通して形成されている。層間導通部1は、例えばニッケル、銀、銅、錫、ビスマス、インジウム、鉛などの金属粒子を含む導電性ペーストを加熱、硬化させたものが好適である。また、ニッケル、銀、銅などの低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛などの低融点金属粒子とを含む導電性ペーストを用いることもできる。
配線板本体3の開口部6(6b〜6h)の形状および大きさは、電子部品2に応じて決定され、開口部6(6b〜6h)は電子部品2を内蔵する位置に形成される。
配線板A1〜A4、A6〜A9には、配線板本体3と配線板本体3の第一の面に設けられた導電層とを有する片面銅張積層板(CCL)を使用できる。第5配線板A5には、配線板本体3と配線板本体3の両面に設けられた導電層4とを有する両面銅張積層板(CCL)を使用できる。
第5配線板A5は、第1電子部品2Bを内蔵する位置に開口部6eを有する第5配線板本体3e(内層基板)を備えている。第5配線板本体3eの第一の面3e1には内層導電層4e1(電極)が形成されている。第5配線板本体3eの第二の面3e2には内層導電層4e2(電極)が形成されている。内層導電層4e1、4e2は互いに接続されており、第1電子部品2Bと電気的に接続されている。
第一面側導電層4d1は、第4配線板本体3dを貫通する層間導通部1d1を介して内層導電層4e1に電気的に接続されている。
第二面側導電層4f1の一部は、第6配線板本体3fを貫通する層間導通部1f1を介して内層導電層4e2に電気的に接続されている。第二面側導電層4f1の他の一部は、層間導通部1f2を介して第1電子部品2Bの導電層4k1(電極)に接続されている。
第1電子部品2Bの第二の面2B1(下面)には、導電層4k1が形成されている。第1電子部品2Bは、第5配線板A5の開口部6e内に配置される。
第2配線板A2は、第2電子部品2Aを内蔵する位置に開口部6bを有する第2配線板本体3bを備えている。第2配線板本体3bの第一の面3b1(上面側)には第2導電層4b1(電極)が形成され、第二の面3b2(下面側)には接着層5が形成されている。
第2導電層4b1は、第2配線板本体3bを貫通する層間導通部1b1を介して第3導電層4c1に電気的に接続されている。また、第2導電層4b1は、第2電子部品2Aと電気的に接続されている。
第3導電層4c1は、第3配線板本体3cを貫通する層間導通部1c1を介して第4導電層4d1に電気的に接続されている。
基板接着層5c2と電子部品接着層5c1は、互いに一体に形成され、全体として一定厚みの平板状となっている。
第2電子部品2Aの第一の面2A1(上面)には、導電層4j1が形成されている。第2電子部品2Aは、第2配線板A2と第3配線板A3の開口部6b、6c内に配置される。
第1導電層4a1の一部は、第1配線板本体3aを貫通する層間導通部1a1を介して第2導電層4b1に電気的に接続されている。第1導電層4a1の他の一部は、層間導通部1a2を介して第2電子部品2Aの導電層4j1(電極)に接続されている。
第7配線板A7は、第3電子部品2Cを内蔵する位置に開口部6gを有する第7配線板本体3gを備えている。第7配線板本体3gの第二の面3g2(下面側)には第7導電層4g1(電極)が形成されている。
第7導電層4g1は、第7配線板本体3gを貫通する層間導通部1g1を介して第6導電層4f1に電気的に接続されている。
基板接着層5g2と電子部品接着層5g1は、互いに一体に形成され、全体として一定厚みの平板状となっている。
第8導電層4h1は、第8配線板本体3hを貫通する層間導通部1h1を介して第7導電層4g1に電気的に接続されている。また、第8導電層4h1は、第3電子部品2Cと電気的に接続されている。
第3電子部品2Cの第二の面2C2(下面)には、導電層4m1が形成されている。第3電子部品2Cは、第7配線板A7と第8配線板A8の開口部6g、6h内に配置される。
第9導電層4i1の一部は、第9配線板本体3iを貫通する層間導通部1i1を介して第8導電層4h1に電気的に接続されている。第8導電層4h1の他の一部は、第9配線板本体3iを貫通する層間導通部1i2を介して第3電子部品2Cの導電層4m1(電極)に接続されている。
図4に示すように、第一の面に導電層4(4c1、4g1)が形成された配線板本体3(3c、3g)を用意し、図5に示すように、配線板本体3に、レーザ加工などにより開口部6(6c、6g)を形成する。
次いで、図6に示すように、配線板本体3の上面(導電層4側とは反対側の面)に、接着材シートを貼り合わせることによって接着層5を形成する。開口部6がない部分の接着層5は、基板接着層5(5c2、5g2)であり、開口部6がある部分の接着層5は、電子部品接着層5(5c1、5g1)である。
次いで、レーザ光を照射し、レーザ加工等により配線板本体3および接着層5にビア1aを形成する。
図9に示すように、ビア1aに、導電性ペーストをスクリーン印刷等により充てんすることなどによって層間導通部1を形成して、配線板を得る。
第2電子部品2Aは、第1配線板A1の接着層5a、および第3配線板A3の接着層5c1、5c2に覆われるように部品内蔵基板20に内蔵される。
第3電子部品2Cは、第9配線板A1の接着層5i、および第7配線板A7の接着層5g1、5g2に覆われるように部品内蔵基板20に内蔵される。
その結果、第2電子部品2Aの第一の面2A1は第1配線板A1の接着層5aに覆われ、第二の面2A2は第3配線板A3の電子部品接着層5c1に覆われる。
電子部品接着層5c1は、基板接着層5c2と同じく第3配線板本体3cの第二の面3c2(下面)上にある。すなわち、電子部品接着層5c1と基板接着層5c2とは互いに同一面内にある。
同様に、第7配線板A7の第7配線板本体3gには、第3電子部品2Cを内蔵可能な開口部6gが形成される。このため、第7配線板本体3gの第一の面3g1(図1の上面)に形成された接着層5の電子部品接着層5g1を、第3電子部品2Cの第一の面2C1に当接させることができる。
その結果、第3電子部品2Cの第一の面2C1は第7配線板A7の電子部品接着層5g1に覆われ、第二の面2C2は第9配線板A9の接着層5iに覆われる。
電子部品接着層5g1は、基板接着層5g2と同じく第7配線板本体3gの第一の面3g1(上面)上にある。すなわち、電子部品接着層5g1と基板接着層5g2とは互いに同一面内にある。
従って、電子部品2A、2Cを覆う接着層5(5a、5c1、5g1、5i)の合計厚みを、配線板A1、A3、A7、A9を積層するための接着層5(5a、5c2、5g2、5i)の合計厚みと同程度とすることができる。その結果、接着層5の厚さを最小限とし、部品内蔵基板20の薄型化を図ることができる。
従って、追加的に接着層を形成する必要がなく、製造工程を簡略化し、製造効率を高めることができる。
図9に示すように、第一の面に導電層4が形成された配線板本体3(3f)を用意し、図10に示すように、配線板本体3の上面(導電層4側とは反対側の面)(第一の面3f1)に接着層5を形成する。
次いで、図11に示すように、レーザ加工等により配線板本体3および接着層5にビア1aを形成する。
図13に示すように、ビア1aに層間導通部1を形成して、電子部品接着層5Fを有する第6配線板A6を得る。
電子部品接着層がない配線板A3、A7を作製するには、配線板本体3に開口部6を形成する前に、配線板本体3に接着層5を形成しておき、レーザ加工等によって配線板本体3に開口部6を形成する際に、接着層5の開口部6に対向する領域にも開口部を形成すればよい。
第2電子部品2Aは、第1配線板A1の接着層5a、および第4配線板A4の電子部品接着層5Dに覆われるように部品内蔵基板30に内蔵される。
第3電子部品2Cは、第9配線板A1の接着層5i、および第6配線板A6の電子部品接着層5Fに覆われるように部品内蔵基板30に内蔵される。
第1部品基板A21は配線板A4〜A6を備え、中間基板A22(A22a)は配線板A1〜A3を備え、中間基板A22(A22b)は配線板A7〜A9を備えている。
同様に、第6配線板A6に電子部品接着層5Fが形成されるため、第3電子部品2Cの第一の面2C1は第6配線板A6の電子部品接着層5Fに覆われ、第二の面2C2は第9配線板A9の接着層5iに覆われる。電子部品接着層5Fは、第7配線板A7の接着層5gに重ならないように形成されているため、積層後において、電子部品接着層5Fと接着層5gは同一面内にある。
従って、電子部品2A、2Cを覆う接着層5(5a、5D、5F、5i)の合計厚みを、配線板A1、A3、A7、A9を積層するための接着層5の合計厚みと同程度とすることができる。その結果、接着層5の厚さを最小限とし、部品内蔵基板30の薄型化を図ることができる。
部品内蔵基板40は、第1電子部品2Aを内蔵する第1部品基板A41(第一基体)と、第1部品基板A41の下面側に設けられた第2電子部品2Bと、第1部品基板A41の下面側に設けられて第2電子部品2Bを内蔵する中間基板A42a(第二基体)と、中間基板A42aの下面側に設けられた第6配線板A36(第三基体)と、第6配線板A36の下面側に設けられて第3電子部品2Cを内蔵する中間基板A42b(第二基体)と、中間基板A42bの下面側に設けられた第9配線板A39(第三基体)と、を備えている。
第2配線板A32は、第1電子部品2Aを内蔵する位置に開口部6を有する第2配線板本体3b(内層基板)の両面に導電層4を有する両面配線板である。第1および第3配線板A31、A33は、第1および第3配線板本体3a(第一面側基板)、3c(第二面側基板)の外層側にのみ導電層4(第一面側電極,第二面側電極)を有する片面配線板である。
第4および第5配線板A34、A35は、第2電子部品2Bを内蔵する位置に開口部6を有する配線板本体3d、3eを備え、配線板本体3d、3eの第二の面(下面)に導電層4が形成されている。
第6配線板A36は、第6配線板本体3fを備え、第6配線板本体3fの第二の面(下面)に導電層4が形成されている。
第7および第8配線板A37、A38は、第3電子部品2Cを内蔵する位置に開口部6を有する配線板本体3g、3hを備え、配線板本体3g、3hの第二の面(下面)に導電層4が形成されている。
第9配線板A39は、第9配線板本体3iを備え、第9配線板本体3iの第二の面(下面)に導電層4が形成されている。
従って、部品内蔵基板20、30と同様に、電子部品2B、2Cを覆う接着層5の合計厚みを最小限とし、部品内蔵基板40の薄型化を図ることができる。
3・・・配線板本体(基板)
4・・・導電層(電極)
5・・・接着層(接着部)
6、24・・・開口部
10、20、30、40・・・部品内蔵基板
21A・・・第一基板
22A・・・第二基板
23A・・・第三基板
31・・・第一電極
32・・・第二電極
33・・・第三電極
41・・・第一接着部
42・・・第二接着部
43・・・第三接着部
B1、A11・・・第一基体
B2、A12・・・第二基体
B3、A1、A9・・・第三基体
C1・・・第一電子部品
C2・・・第二電子部品
C3・・・第三電子部品
Claims (4)
- 第一電子部品を内蔵する第一基板、および、前記第一基板の第一の面に設けられ、前記第一電子部品と電気的に接続された第一電極を有する第一基体と;
前記第一基板の第一の面上に設けられた第一接着部と;
前記第一基板の第一の面上に前記第一接着部を介して固定された第二電子部品と;
前記第二電子部品を内蔵する位置に開口部を有する第二基板、および、前記第二基板の第一の面に露呈した第二電極を有する第二基体と;
前記第一基体及び前記第二基体の間に配され、前記第一基板の第一の面上に前記第二基板の第二の面を固定する第二接着部と;
第三基板、および、前記第三基板の第一の面に露呈した第三電極を有する第三基体と;
前記第二基体及び前記第三基体の間に配され、前記第二基板の第一の面上に前記第三基板の第二の面を固定する第三接着部と;
を備える部品内蔵基板であって、
前記第一電極、前記第二電極および前記第三電極は、前記第二電子部品と電気的に接続され、
前記第二電子部品は、その周囲を少なくとも前記第一接着部および前記第三接着部により覆われている、
ことを特徴とする部品内蔵基板。 - 前記第一基体は、前記第一電子部品を内蔵する内層基体と、前記内層基体の第一の面に対向する第一面側基体と、前記内層基体の第二の面に対向する第二面側基体と、を備え、
前記内層基体は、前記第一電子部品を内蔵する位置に開口部を有する内層基板、および、前記内層基板の両面に形成された内層電極を備え、
前記第一面側基体は、第一面側基板と、前記第一面側基板の前記内層基板とは反対の面に形成された第一面側電極とを備え、
前記第二面側基体は、第二面側基板と、前記第二面側基板の前記内層基板とは反対の面に形成された第二面側電極とを備え、
前記第一面側電極および第二面側電極が、前記内層電極に電気的に接続されている請求項1に記載の部品内蔵基板。 - 前記第二電子部品は、その周囲を前記第一接着部、前記第二接着部、および前記第三接着部により覆われている請求項1または2に記載の部品内蔵基板。
- 請求項1〜3に記載の部品内蔵基板の製造方法であって、
前記第一基板の第一の面上に前記第一接着部を配する工程と;
前記第二電子部品を前記第一接着部に固定する工程と;
を含むことを特徴とする部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013530054A JP5622939B2 (ja) | 2011-08-23 | 2012-08-23 | 部品内蔵基板およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181544 | 2011-08-23 | ||
JP2011181544 | 2011-08-23 | ||
JP2013530054A JP5622939B2 (ja) | 2011-08-23 | 2012-08-23 | 部品内蔵基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5622939B2 true JP5622939B2 (ja) | 2014-11-12 |
JPWO2013027795A1 JPWO2013027795A1 (ja) | 2015-03-19 |
Family
ID=47746533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013530054A Active JP5622939B2 (ja) | 2011-08-23 | 2012-08-23 | 部品内蔵基板およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9474159B2 (ja) |
EP (1) | EP2750491B1 (ja) |
JP (1) | JP5622939B2 (ja) |
DK (1) | DK2750491T3 (ja) |
WO (1) | WO2013027795A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9101058B2 (en) * | 2012-07-17 | 2015-08-04 | Marvell World Trade Ltd. | IC package and assembly |
US9826646B2 (en) * | 2014-05-27 | 2017-11-21 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
US20150351218A1 (en) * | 2014-05-27 | 2015-12-03 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
CN105633537B (zh) * | 2014-11-24 | 2018-11-16 | 中国航空工业集团公司雷华电子技术研究所 | 一种带线功分器片式电阻让位孔的设计结构 |
JP2019176118A (ja) * | 2018-03-28 | 2019-10-10 | 京セラ株式会社 | 配線基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068617A (ja) * | 1999-08-27 | 2001-03-16 | Toshiba Corp | 半導体装置 |
JP2006245104A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールの製造方法および部品内蔵モジュール |
JP2009164287A (ja) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | 多層プリント配線板及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100488412B1 (ko) * | 2001-06-13 | 2005-05-11 | 가부시키가이샤 덴소 | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
JP2004146495A (ja) * | 2002-10-23 | 2004-05-20 | Toppan Printing Co Ltd | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 |
JP2006165175A (ja) * | 2004-12-06 | 2006-06-22 | Alps Electric Co Ltd | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 |
JP4950743B2 (ja) | 2007-04-17 | 2012-06-13 | 株式会社フジクラ | 積層配線基板及びその製造方法 |
JP5097006B2 (ja) * | 2008-05-14 | 2012-12-12 | 株式会社フジクラ | プリント配線基板及びその製造方法 |
TWI399140B (zh) * | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | 內埋式封裝結構的製作方法 |
-
2012
- 2012-08-23 WO PCT/JP2012/071300 patent/WO2013027795A1/ja active Application Filing
- 2012-08-23 EP EP12825582.5A patent/EP2750491B1/en active Active
- 2012-08-23 JP JP2013530054A patent/JP5622939B2/ja active Active
- 2012-08-23 DK DK12825582T patent/DK2750491T3/da active
-
2014
- 2014-01-16 US US14/156,991 patent/US9474159B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068617A (ja) * | 1999-08-27 | 2001-03-16 | Toshiba Corp | 半導体装置 |
JP2006245104A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールの製造方法および部品内蔵モジュール |
JP2009164287A (ja) * | 2007-12-28 | 2009-07-23 | Fujikura Ltd | 多層プリント配線板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9474159B2 (en) | 2016-10-18 |
US20140133118A1 (en) | 2014-05-15 |
EP2750491A4 (en) | 2015-04-29 |
EP2750491B1 (en) | 2019-09-18 |
DK2750491T3 (da) | 2019-11-11 |
JPWO2013027795A1 (ja) | 2015-03-19 |
EP2750491A1 (en) | 2014-07-02 |
WO2013027795A1 (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5756515B2 (ja) | チップ部品内蔵樹脂多層基板およびその製造方法 | |
JP5622939B2 (ja) | 部品内蔵基板およびその製造方法 | |
TW200812462A (en) | Multilayered printed wiring board and method for manufacturing the same | |
JP6745770B2 (ja) | 回路基板 | |
JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2019029401A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2009141169A (ja) | 半導体装置 | |
JP2015012022A (ja) | プリント配線板 | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
JP2009289802A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
JP6742682B2 (ja) | 多層配線基板 | |
JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 | |
JP5715237B2 (ja) | フレキシブル多層基板 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
US20150351218A1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5427476B2 (ja) | 半導体センサ装置 | |
JP5299106B2 (ja) | 撮像素子モジュール | |
JPWO2015118951A1 (ja) | 樹脂多層基板および部品モジュール | |
US9826646B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
US20220071015A1 (en) | Circuit board structure and manufacturing method thereof | |
JP5332834B2 (ja) | 撮像素子モジュール | |
JP2019110349A (ja) | 多層配線基板 | |
JP2016127272A (ja) | 電子素子内蔵基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5622939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |