JP5619998B2

JP5619998B2 - 可変容量コンデンサ

Info

Publication number: JP5619998B2
Application number: JP2013517892A
Authority: JP
Inventors: 村田　眞司; 眞司村田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2011-06-02
Filing date: 2012-02-13
Publication date: 2014-11-05
Anticipated expiration: 2032-02-13
Also published as: US20140055908A1; EP2717282A1; US9240282B2; EP2717282A4; WO2012164974A1; JPWO2012164974A1

Description

本発明は、電圧印加により固定電極と可動電極の対向間隔が変化する可変容量コンデンサに関する。

例えば携帯電話の発振回路や変調回路などに組み込まれる可変容量コンデンサは、該回路が所望の出力を得られるように静電容量を変化させることができ、近年ではＭＥＭＳ技術を利用して実現されている。ＭＥＭＳ可変容量コンデンサは、具体的には、固定電極と、この固定電極と所定の対向間隔をあけて配設した可動電極と、この可動電極を固定電極に対して変位自在に支持する梁部と、固定電極と可動電極の間に駆動電圧を印加するための駆動電極とを備え、駆動電圧が印加されたときに固定電極と可動電極の間に生じる力（例えば静電力、磁力、圧電力など）の作用で可動電極が変位し、固定電極と可動電極の対向間隔が変化して静電容量が変化するように構成されている。

特開平９−５５３３７号公報

従来の可変容量コンデンサは、例えば特許文献１に記載されているように、固定電極と可動電極の間に直流の駆動電圧を印加するＤＣ駆動タイプであった。このため、可変容量コンデンサの大きな容量変化を得ようとすると高い駆動電圧が必要になり、消費電力が大きくなるほか、この高電圧を発生させるための昇圧回路が必要となって装置の大型化を避けられなかった。常に小型化及び薄型化が要求される携帯機器では、可変容量コンデンサを組み込むことが小型化・薄型化を狙う上で不利になってしまう。また、固定電極または可動電極の上または下に積層形成された誘電体膜を備えるタイプでは、固定電極と可動電極の間に高電圧を印加し続けると誘電体膜が帯電して固定電極と可動電極が固着し、可変容量素子として機能しなくなるという課題もあった。

上記ＤＣ駆動による課題を解消するには、直流の駆動電圧に替えて交流の駆動電圧を用いることが考えられる。しかし、交流の駆動電圧を用いると、固定電極と可動電極の間に印加する駆動電圧自体が変動することから、可動電極が固定電極に対して近づく方向と離れる方向とに振動する。このため、可変容量コンデンサの静電容量にリップルが生じて回路部品として扱いづらかった。

本発明は、上記課題を鑑み、低電圧で駆動でき、リップルを抑えて安定した静電容量が得られる可変容量コンデンサを提供することを目的とする。

本発明は、交流の駆動電圧を用いれば低電圧駆動及び固定電極と可動電極の固着防止を図れること、及び、並列接続した複数の可変容量素子を所定の位相差で駆動すれば、各可変容量素子の静電容量が合成されてリップルが抑えられ、安定した容量出力を得られることに着目して完成されたものである。

すなわち、本発明によれば、対向配置した固定電極と可動電極、この可動電極を変位自在に支持する梁部及び固定電極と可動電極の対向間隔を変化させるための駆動電圧が与えられる駆動電極を有し、互いに並列接続された複数の可変容量素子と、この複数の可変容量素子の駆動電極に、該素子毎に所定の位相差をもって、交流の駆動電圧を順に印加する駆動制御手段とを備え、複数の可変容量素子の静電容量の総和を容量出力とすることを特徴としている。

駆動制御手段は、具体的には、駆動電極への電圧印加により固定電極と可動電極の間に静電力を生じさせて該固定電極と可動電極の対向間隔を変化させることが好ましい。

複数の可変容量素子は、固定電極または可動電極の上下少なくとも一方に積層形成された誘電体を備えていることが好ましい。誘電体を備えている場合でも、交流の駆動電圧を用いれば、誘電体の帯電がリセットされる（ゼロになる）瞬間があり、可動電極と固定電極の固着を防止することができる。

駆動制御手段が複数の可変容量素子の駆動電極に印加する駆動電圧の周波数は、梁部により決定される可動電極の共振周波数または該共振周波数との差が所定以内の周波数であることが好ましい。この態様によれば、可動電極の共振による倍増効果で、低電圧駆動であっても、可動電極の大きな変位量が得られ、可変比を大きく確保できる。

駆動制御手段は、可変容量素子毎の位相差を３６０°／素子数に設定することが実際的である。

本発明によれば、低電圧で駆動でき、リップルを抑えて安定した静電容量が得られる可変容量コンデンサを提供することができる。

本発明による可変容量コンデンサの全体構成を示す模式ブロック図である。可変容量素子の第１実施形態の概略構成を示す（ａ）模式図、（ｂ）回路図、（ｃ）等価回路図である。図２の可変容量素子の静電容量の位相変化を示すグラフである。８個の可変容量素子を備えた可変容量コンデンサを示す平面図である。図４の部分拡大図である。図４のVI−VI線に沿う断面図である。図６の上基板の製造工程（ａ）〜（ｆ）を説明する断面図である。図６の下基板の製造工程（ａ）（ｂ）を説明する断面図である。図４の可変容量コンデンサの駆動制御タイミング（位相差α＝４５°）を示すタイミングチャートである。図９のタイミングチャートで駆動制御された可変容量コンデンサの静電容量の位相変化を示すグラフである。可変容量素子の第２実施形態の概略構成を示す模式図である。可変容量素子の第３実施形態の概略構成を示す模式図である。可変容量素子の第４実施形態の概略構成を示す模式図である。図１３の可変容量素子の静電容量の位相変化を示すグラフである。

図１は、本発明の可変容量コンデンサの全体構成を示す模式ブロック図である。可変容量コンデンサ１００は、互いに並列接続された複数の可変容量素子Ｘ（Ｘ₁〜Ｘ_n；ｎは整数）と、多分割位相シフターＹとを備えている。多分割位相シフターＹは、複数の可変容量素子Ｘ₁〜Ｘ_nの駆動制御手段であって、外部交流電源Ｅから供給された交流の駆動電圧を可変容量素子Ｘ₁に与え、その後、同駆動電圧を、所定の位相差αずつ遅らせて、対応する可変容量素子Ｘ₂〜Ｘ_nに与える複数の位相器Ｙ₁〜Ｙ_n-1を備えている。

図２〜図９は、可変容量素子Ｘ_nの第１実施形態を示している。図２（ａ）は可変容量素子Ｘ_nの概略構成を示す模式図であり、図２（ｂ）は可変容量素子Ｘ_nの回路図、図２（ｃ）は（ｂ）の等価回路図である。第１実施形態の可変容量素子Ｘ_nは、一対の固定電極１１Ａ、１１Ｂの間に可動電極（容量形成電極）１２を配設し、この可動電極１２側に、多分割位相シフターＹに接続された駆動電極１３を設けている。可動電極１２と駆動電極１３は、例えばＳｉＯ₂からなる誘電体膜１４を介して電気的に絶縁されている。

この可変容量素子Ｘ_nにおいて、駆動電極１３に電圧印加がない状態では、可動電極１２を変位自在に支持する梁部１０ｂ２（図５〜図７）のばね力によって可動電極１２が一対の固定電極１１Ａ、１１Ｂの中間位置に保持され、一方の固定電極１１Ａと可動電極１２の対向間隔と他方の固定電極１１Ｂと可動電極１２の対向間隔は等しく保持されている。すなわち、一方の固定電極１１Ａと可動電極１２の間に生じる第１の静電容量Ｃａ_nと、他方の固定電極１１Ｂと可動電極１２の間に生じる第２の静電容量Ｃｂ_nは等しい。図２（ａ）は、この電圧印加がない状態を示している。そして、多分割位相シフターＹを介して駆動電極１３に交流の駆動電圧が印加されると、可動電極１２と他方の固定電極１１Ｂとの間に静電力が発生し、この静電力の作用により可動電極１２が変位する。ここで生じる静電力は、一定ではなく、該印加された交流電圧の大きさに対応して変動する。このため、可動電極１２は図示上下方向に振動し、この振動に伴って一方の固定電極１１Ａと可動電極１２の対向間隔及び他方の固定電極１１Ｂと可動電極１２の対向間隔が変化し、第１の静電容量Ｃａ_n及び第２の静電容量Ｃｂ_nも変化する。具体的には、可動電極１２が他方の固定電極１１Ｂに近づく方向（図示下方向）に変位すると、可動電極１２と他方の固定電極１１Ｂの対向間隔は狭くなって第２の静電容量Ｃｂ_nが大きくなり、可動電極１２と一方の固定電極１１Ａの対向間隔は拡がって第１の静電容量Ｃａ_nが小さくなる。逆に、可動電極１２が他方の固定電極１１Ｂから離れる方向（図示上方向）に変位すると、可動電極１２と他方の固定電極１１Ｂの対向間隔は拡がって第２の静電容量Ｃｂ_nが小さくなり、可動電極１２と一方の固定電極１１Ａの対向間隔は狭くなって第１の静電容量Ｃａ_nが大きくなる。駆動電極１３への電圧印加が停止されると、梁部１０ｂ２（図５〜図７）のばね力によって、可動電極１２は一対の固定電極１１Ａ、１１Ｂの中間位置に復帰する。

図２（ｂ）及び図２（ｃ）に示すように、第１の静電容量Ｃａ_nと第２の静電容量Ｃｂ_nは電気的に並列な関係であり、第１の静電容量Ｃａ_nと第２の静電容量Ｃｂ_nの合成容量が可変容量素子Ｘ_nの静電容量Ｃ_nとなる（Ｃ_n＝Ｃａ_n＋Ｃｂ_n）。

図３は、可変容量素子Ｘ_nの静電容量Ｃ_nの位相変化を示すグラフである。図３に示すように、第１の静電容量Ｃｂ_nの変化と第２の静電容量Ｃａ_nの変化は１８０°の位相差をもち、その合成容量となる可変容量素子Ｘ_nの静電容量Ｃ_nは、１周期（３６０°）の間に、２回のピーク値を有している。

図４〜図８を参照し、可変容量素子Ｘ_nのより具体的な構成例を説明する。図４は８個の可変容量素子Ｘ₁〜Ｘ₈（ｎ＝８）を備えた可変容量コンデンサを示す平面図であり、図５は図４の部分拡大図であり、図６は図４のVI−VI線に沿う断面図である。図７及び図８は、図５及び図６の可変容量素子Ｘ_nの製造工程を示す断面図である。

８個の可変容量素子Ｘ₁〜Ｘ₈は、図４に示すように二次元的に配置され、図６の上基板１０及び下基板５０により構成されている。

上基板１０は、ＳＯＩ（シリコンインシュレーター）基板からなり、ＳｉＯ₂膜１０ｃを挟んで積層した第１のＳｉ基板１０ａ及び第２のＳｉ基板１０ｂを有している。第１のＳｉ基板１０ａは、一方の固定電極１１Ａとして機能し、グランド接地されている。第２のＳｉ基板１０ｂ上にはＳｉＯ₂からなる誘電体膜１４が形成されており、この誘電体膜１４上に、可動電極１２と駆動電極１３が薄膜形成されている。ＳｉＯ₂からなる誘電体膜は、第１のＳｉ基板１０ａの第２のＳｉ基板１０ｂと対向する面にも積層形成されていてもよい。

図５に示すように、可動電極１２は、第２のＳｉ基板１０ｂの平面矩形状をなす中央部１０ｂ１に該中央部１０ｂ１より小さな平面矩形状で形成され、配線部１２ａを介して可変容量素子Ｘ _ｎの出力部に接続されている。駆動電極１３は、第２のＳｉ基板１０ｂの中央部１０ｂ１に該中央部１０ｂ１及び可動電極１２の周縁に沿って形成され、配線部１３ａを介して多分割位相シフターＹに接続されている。

第２のＳｉ基板１０ｂは、その厚さが１０μｍ程度で可撓性を有しており、中央部１０ｂ１の各辺から外方に延出形成した線条体の梁部１０ｂ２が形成され、各梁部１０ｂ２の終端で第１のＳｉ基板１０ａ及び下基板５０に接合されている。すなわち、梁部１０ｂ２を介して中央部１０ｂ１が変位自在に支持されている。可動電極１２の配線部１２ａ及び駆動電極１３の配線部１３ａは、４本の梁部１０ｂ２のうち異なる２本の梁部１０ｂ２上に配設され外方へ引き出されている。ＳｉＯ₂膜１０ｃは、第１の基板１０ａと梁部１０ｂ２の接合部分を除いて除去されており、その除去部分が第１のＳｉ基板１０ａと第２のＳｉ基板１０ｂのギャップを形成している。このギャップ間隔は、ＳｉＯ₂膜１０ｃの膜厚に対応し、図示実施形態では２μｍである。第１のＳｉ基板１０ａは、その厚さが１００μｍ程度で第２のＳｉ基板１０ｂに比べて十分厚く、第２のＳｉ基板１０ｂが撓んでもその撓みに追随しない。

図７は、上基板１０の製造工程（ａ）〜（ｆ）を示している。まず、ＳｉＯ₂膜１０ｃを挟んで積層した第１のＳｉ基板１０ａ及び第２のＳｉ基板１０ｂからなるＳＯＩ基板１０'を洗浄する。次に、図７（ａ）に示すように第２のＳｉ基板１０ｂ上にＳｉＯ₂からなる誘電体膜１４を１μｍ程度の膜厚で形成する。続いて、図７（ｂ）に示すように、レジストパターニング法により、誘電体膜１４上に、可動電極１２と駆動電極１３を同時に形成する。この可動電極１２と駆動電極１３には、例えばＴｉ／Ａｕ膜を用いることができ、そのＴｉ膜厚は１０００Å程度とし、Ａｕ膜厚は１μｍ程度とする。続いて、図７（ｃ）に示すように、可動電極１２と駆動電極１３の上面をレジストＲで覆う。この工程では、不図示である梁部１０ｂ２を形成すべき領域もレジストＲで覆っておく。そして、図７（ｄ）に示すようにＳｉＯ₂膜１０ｃが露出するまでエッチング処理し、図７（ｅ）に示すようにレジストＲを剥離する。これにより、レジストＲで覆われていない誘電体膜１４と第２のＳｉ基板１０ｂが除去され、残された第２のＳｉ基板１０ｂは、可動電極１２と駆動電極１３が形成された平面矩形状の中央部１０ｂ１と、この中央部１０ｂ１の各辺から細長く延出した梁部１０ｂ２とが形成される。さらに、図７（ｆ）に示すように、第１のＳｉ基板１０ａと第２のＳｉ基板１０ｂの接合部（梁部１０ｂ２の終端）を除いてＳｉＯ₂膜１０ｃを除去すると、図６の上基板１０が得られる。

下基板５０は、グランド接地された厚さ１００μｍ程度のＳｉ基板からなり、他方の固定電極１１Ｂとして機能する。図８は下基板５０の製造工程を示している。この下基板５０は、基板洗浄後、図８（ａ）に示すようにＳｉ基板上にＳｉＯ₂膜５１を１μｍ程度の膜厚で形成し、図８（ｂ）に示すように、上基板１０との接合領域に、導体パターン５２'を形成することで得られる。導体パターン５２'は、上基板１０と下基板５０の接合部５２となるもので、この接合部５２は、図４に示されるように下基板５０の基板周縁に沿って形成されている。導体パターン５２'は、例えばＴｉ／Ａｕ膜を用いることができ、そのＴｉ膜厚は１０００Å程度とし、Ａｕ膜厚は２μｍ程度とする。

上基板１０の可動電極１２及び駆動電極１３と下基板５０のＳｉＯ₂膜５１を対向させ、高温高圧環境下（例えば３５０℃、１０気圧）で上基板１０と下基板５０を気密に接合すると、図４の可変容量素子Ｘ_nが得られる。駆動電圧の印加がない状態での他方の固定電極１１Ｂと可動電極１２の対向間隔は、図示実施形態では２μｍであり、接合部５２の厚さに一致している。

次に、図９及び図１０を参照し、多分割位相シフターＹによる複数の可変容量素子Ｘ₁〜Ｘ_nの駆動制御について説明する。可変容量コンデンサ１００の静電容量（容量出力）Ｃは、複数の可変容量素子Ｘ₁〜Ｘ_nの静電容量Ｃ₁〜Ｃ_nの総和である。多分割位相シフターＹの各位相器Ｙ₁〜Ｙ_n-1の位相差αは、α＝３６０°／（可変容量素子数ｎ）により決定する。図９は、多分割位相シフターＹが８個の可変容量素子Ｘ₁〜Ｘ₈の駆動制御する場合のタイミングチャートである。図９において、駆動電圧信号「１」の状態は可変容量素子Ｘ₁〜Ｘ₈に交流の駆動電圧が印加されることを意味し、駆動電圧信号「０」の状態は可変容量素子Ｘ₁〜Ｘ₈への駆動電圧が印加されていないことを意味している。多分割位相シフターＹは、基準パルス信号に基づいて動作し、７個の位相器Ｙ₁〜Ｙ₇が位相差α＝４５°で８個の可変容量素子Ｘ₁〜Ｘ₈に外部交流電源Ｅからの駆動電圧を順番に印加していく。基準パルス信号の１パルス分のパルス間隔は各位相器Ｙ₁〜Ｙ₇の位相差α＝４５°に対応している。図９のように位相差α＝４５°で８個の可変容量素子Ｘ_n（Ｘ₁〜Ｘ₈）をｎ＝１から順に駆動させると、これら８個の可変容量素子Ｘ₁〜Ｘ₈の合成容量として得られる可変容量コンデンサ１００の容量出力Ｃが平滑化され、リップルが低減する。図１０は、図９のタイミングチャートで駆動制御された可変容量コンデンサ１００の静電容量Ｃの位相変化を示すグラフである。この図１０から明らかなように、可変容量コンデンサ１００の静電容量Ｃは、リップルが±０．３％以内に抑えられ、ほぼ一定となった。

上記複数の可変容量素子Ｘ₁〜Ｘ_nに与える交流の駆動電圧の周波数は、１〜１００ｋＨｚの範囲で適宜設定でき、本実施形態では可動電極１２の共振周波数付近に設定してある。この共振周波数付近の駆動電圧を用いると、可動電極１２の共振による増倍効果で大きな変位量が得られ、低電圧駆動の実現に有利である。可動電極１２の共振周波数は、梁部１０ｂ２の形状、ばね定数、重さ等により決定される。また、可変容量コンデンサ１００の静電容量Ｃは、複数の可変容量素子Ｘ₁〜Ｘ_nに印加する駆動電圧の大きさにより任意に設定可能である。

図１１は、可変容量素子Ｘ_nの第２実施形態の概略構成を示す模式図である。第２実施形態の可変容量素子Ｘ_nは、一対の固定電極１１Ａ、１１Ｂの間に可動電極（容量形成電極）１２を配設し、他方の固定電極１１Ｂ側に、多分割位相シフターＹに接続された駆動電極１３を設けている。他方の固定電極１１Ｂと駆動電極１３は、例えばＳｉＯ₂からなる誘電体膜１４を介して電気的に絶縁されている。この駆動電極１３の配設位置以外は、第１実施形態と同一の構成である。

図１２は、可変容量素子Ｘ_nの第３実施形態の概略構成を示す模式図である。第３実施形態の可変容量素子Ｘ_nは、一対の固定電極１１Ａ、１１Ｂの間に可動電極（容量形成電極）１２を配設し、一対の固定電極１１Ａ、１１Ｂの両方に、駆動電極１３（１３Ａ、１３Ｂ）を設けたタイプである。一方の固定電極１１Ａと駆動電極１３Ａは、同一のＳｉ基板１０Ａ上に例えばＳｉＯ₂からなる誘電体膜１４Ａを介して形成され、この誘電体膜１４Ａで電気的に絶縁されている。同様に、他方の固定電極１１Ｂと駆動電極１３Ｂは、同一のＳｉ基板１０Ｂ上に例えばＳｉＯ₂からなる誘電体膜１４Ｂを介して形成され、この誘電体膜１４Ｂで電気的に絶縁されている。駆動電極１３Ａ、１３Ｂは、多分割位相シフターＹＡ、ＹＢにそれぞれ接続されている。一方の多分割位相シフターＹＡと他方の多分割位相シフターＹＢは、外部交流電源Ｅから供給された交流の駆動電圧を１８０°位相を反転させて、一方の駆動電極１３Ａと他方の駆動電極１３Ｂに印加している。この駆動電極１３及び多分割位相シフターＹを一対で備える以外の構成は、第１実施形態と同一の構成である。

図１３及び図１４は、可変容量素子Ｘ_nの第４実施形態を示している。図１３は可変容量素子Ｘ_nの概略構成を示す模式図である。第４実施形態の可変容量素子Ｘ_nは、固定電極１１と可動電極（容量形成電極）１２を対向対置して、可動電極１２側に、駆動電極１３を設けた片側電極タイプである。可動電極１２と駆動電極１３は、例えばＳｉＯ₂からなる誘電体膜１４を介して電気的に絶縁されている。図１４は、可変容量素子Ｘ_nの静電容量Ｃ_nの位相変化を示すグラフである。多分割位相シフターＹの各位相器Ｙ₁〜Ｙ_n-1の位相差αは、α＝３６０°／（可変容量素子数ｎ）により決定する。多分割位相シフターＹが８個の可変容量素子Ｘ₁〜Ｘ₈の駆動制御する場合のタイミングチャートは、第１実施形態と同様であり、図９に示されている。

上記第１〜第４実施形態において、より少ない可変容量素子数ｎで可変容量コンデンサ１００の容量出力を平滑化するという観点では、１周期（３６０°）の中に各可変容量素子Ｘ₁〜Ｘ_nの静電容量Ｃ₁〜Ｃ_nが１回のピーク値をとる第４実施形態に比べて、１周期（３６０°）の中に各可変容量素子Ｘ₁〜Ｘ_nの静電容量Ｃ₁〜Ｃ_nが２回のピーク値をとる第１〜第３実施形態のほうが有利である。

以上の各実施形態によれば、複数の可変容量素子Ｘ₁〜Ｘ_nを並列接続し、これら複数の可変容量素子Ｘ₁〜Ｘ_nを所定の位相差αで交流の駆動電圧を印加して駆動制御するので、複数の可変容量素子Ｘ₁〜Ｘ_nの静電容量の総和として得られる可変容量コンデンサ１００の容量出力Ｃが平滑化され、リップルは低減される。これにより、交流の駆動電圧を用いても安定した容量出力Ｃが得られ、回路部品として扱いやすくなった。
そして、交流の駆動電圧を用いたことにより低電圧駆動を実現でき、本可変容量コンデンサを組み込む装置側の低消費電力化、小型化及び薄型化に貢献できる。さらに、駆動電圧の周波数を可動電極の共振周波数付近に設定すれば、低い駆動電圧であっても可動電極の変位量を大きく確保でき、可変容量比を大きくすることが可能である。また、交流の駆動電圧を用いたことにより誘電体膜の帯電がリセットされる（ゼロになる）瞬間が生じるので、直流の駆動電圧を用いた場合に比べて誘電体膜の帯電を抑制でき、可動電極と固定電極の固着を防止することができる。

以上では、駆動電圧の印加により固定電極と可動電極の間に静電力を発生させ、該静電力の作用によりその対向間隔を変化させる実施形態で本発明を説明したが、駆動電圧の印加により固定電極と可動電極の間に磁力または圧電力を生じさせてその対向間隔を変化させる態様にも、本発明は適用可能である。

本発明の可変容量コンデンサは、低消費電力化、小型化及び薄型化が要求される携帯機器全般に適用可能である。

１０上基板
１０ａ第１のＳｉ基板
１０ｂ第２のＳｉ基板
１０ｂ１中央部
１０ｂ２梁部
１１Ａ、１１Ｂ固定電極
１２可動電極
１３駆動電極
１４誘電体膜
Ｅ外部交流電源
Ｘ（Ｘ₁〜Ｘ_n）可変容量素子
Ｙ多分割位相シフター
Ｙ₁〜Ｙ_n-1 位相器

Claims

対向配置した固定電極と可動電極、この可動電極を変位自在に支持する梁部及び前記固定電極と可動電極の対向間隔を変化させるための駆動電圧が与えられる駆動電極を有し、互いに並列接続された複数の可変容量素子と、
この複数の可変容量素子の駆動電極に、該素子毎に所定の位相差をもって、交流の駆動電圧を順に印加する駆動制御手段とを備え、
前記複数の可変容量素子の静電容量の総和を容量出力とすることを特徴とする可変容量コンデンサ。
請求の範囲第１項に記載の可変容量コンデンサにおいて、前記駆動制御手段は、前記駆動電極への電圧印加により前記固定電極と前記可動電極の間に静電力を生じさせて該固定電極と可動電極の対向間隔を変化させる可変容量コンデンサ。
請求の範囲第１項または第２項に記載の可変容量コンデンサにおいて、前記複数の可変容量素子は、前記固定電極または前記可動電極の上下少なくとも一方に積層形成された誘電体を備えている可変容量コンデンサ。
請求の範囲第１項ないし第３項のいずれか一項に記載の可変容量コンデンサにおいて、前記駆動制御手段が前記複数の可変容量素子の駆動電極に印加する駆動電圧の周波数は、前記梁部により決定される前記可動電極の共振周波数または該共振周波数との差が所定以内の周波数である可変容量コンデンサ。
請求の範囲第１項ないし第４項のいずれか一項に記載の可変容量コンデンサにおいて、前記駆動制御手段は、前記可変容量素子毎の位相差を３６０°／素子数に設定する可変容量コンデンサ。