JP5617594B2 - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP5617594B2 JP5617594B2 JP2010279306A JP2010279306A JP5617594B2 JP 5617594 B2 JP5617594 B2 JP 5617594B2 JP 2010279306 A JP2010279306 A JP 2010279306A JP 2010279306 A JP2010279306 A JP 2010279306A JP 5617594 B2 JP5617594 B2 JP 5617594B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- circuit
- light emitting
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001934 delay Effects 0.000 claims description 2
- HSIDWXYUJAUALR-UHFFFAOYSA-N [4-(difluoromethoxy)phenyl]methanol Chemical compound OCC1=CC=C(OC(F)F)C=C1 HSIDWXYUJAUALR-UHFFFAOYSA-N 0.000 description 49
- 238000010586 diagram Methods 0.000 description 28
- 230000008901 benefit Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 8
- 101150110298 INV1 gene Proteins 0.000 description 8
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
Landscapes
- Engineering & Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
Description
一般的に、2画面表示装置は、右側用の画像を表示するための画素と、左側用の画像を表示するための画素とを交互に配列し、画素と観察者との間にレンチキュラレンズや視差バリア等の画素に対応する光学装置により左右の画像を光学的に分離することで、左右で異なる画像の表示を実現している。
通常の1画面表示装置に比べて表示の精細度を落とさずに2画面表示を実現させるためには、倍の密度で画素を配置する必要があり、製造工程の複雑化による製品価格の上昇や、歩留まり低下等が問題となる。
さらに、通常の1画面表示装置に比べて、2画面表示装置を駆動するための制御回路等は複雑化するため、画像表示装置の高コスト化や、装置の大型化等の問題が発生することが懸念される。
また、上述した電気光学装置は、第1書込期間及び第1発光期間の間、並びに第2書込期間及び第2発光期間の間において、駆動トランジスタの他方の電極が接続される第3電源線の電位が同一に保たれる。駆動トランジスタのゲートと第3電源線との間には寄生容量などが付随するため、仮に、書込期間と発光期間との切り替わり時点において、第3電源線の電位を変化させると、駆動トランジスタのゲート電位が第3電源線の電位変化に連動して変動してしまう。このため、第1画像信号及び第2画像信号は、ゲートの電位変化を見込んで設定する必要がある。
さらに、実際の回路では駆動トランジスタのソースとゲートとの間、駆動トランジスタのゲートと第1電源線や第2電源線との間に寄生容量が存在する。そして、上述した第3電源線の電位変動が発生すると、各種の寄生容量の間で電荷の移動が起こる。この電荷の移動量は寄生容量の容量値に依存する。寄生容量の容量値にはばらつきがある。このため、正確にゲートの電位変化を見込んで第1画像信号及び第2画像信号を設定することは困難である。よって、書込期間と発光期間との切り替わり時点において第3電源線の電位を変化させると、正確な輝度を表示することができない。
これに対して、上述した電気光学装置によれば、第1書込期間及び第1発光期間の間、並びに第2書込期間及び第2発光期間の間において、第3電源線の電位を同一に保つので、ゲートの電位変化を見込んで第1画像信号及び第2画像信号を設定する必要がなく、しかも正確に輝度を表示することができる。
また、上述した電気光学装置は、初期化期間において、第3電源電位を低電位に設定したうえで、駆動トランジスタをオンするため、第1画像信号及び第2画像信号を書き込む前に、第1発光素子E1及び第2発光素子E2の寄生容量中の電荷を放電することができる。これにより、第1発光素子E1及び第2発光素子E2を、第1画像信号及び第2画像信号で規定される輝度で正確に発光させることが可能となる利点を有する。
この場合は、第2回路が第1選択回路のみを備え、第2選択回路を備えずに構成されるため、電源供給回路の構成を簡素化することが可能である。
この場合、奇数フレームにおいて開始される第1発光期間に第1発光素子を発光させ、偶数フレームにおいて開始される第2発光期間に第2発光素子を発光させることができ、第1発光素子及び第2発光素子で異なる画像を表示する2画面表示や3D表示に適用することができる。
この場合、切替信号の指定により、2画面表示が可能な第1モードと、1画面表示を行う第2モードの切り替えが可能となる。
この場合、第1対向電極及び第2対向電極を一体に形成するため、画素回路のさらなる簡素化、小型化が可能になり、高精細な表示が可能となる。
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
駆動回路50は、例えば複数の集積回路に分散して実装される。ただし、駆動回路50の少なくとも一部は、画素回路20と共に基板上に形成された薄膜トランジスタで構成され得る。
走査線駆動回路60は、複数の画素回路20を行単位で順次選択するための手段であり、複数の画素回路20を行単位で順次選択するための選択信号G[i](iは1≦i≦Mを満たす整数)を生成して、各走査線12へ出力する。
データ線駆動回路70は、jを1≦j≦Nを満たす整数としたとき、j列目のデータ線14に、各画素回路20の発光素子が発光すべき階調(以下、「指定階調」という)に応じたデータ電位(画像信号)VD[j]を出力する。なお、j列の画素回路20は、第1行から第M行までのM個の回路がある。このため、以下の説明では、j列目のデータ線14に供給する電位はデータ電位VD[j]と記載し、i行j列の画素回路20に供給する電位はデータ電位VD[i、j]と記載する。また、i行の画素回路20に供給する電位VD[i、1]〜VD[i、N]は、便宜上、データ電位VD[i]と記載する。
電位制御回路80は、第1電源電位Vct1[i]を生成して各第1電源線16aに出力すると共に、第2電源電位Vct2[i]を生成して各第2電源線16bに出力し、第3電源電位VEL[i]を生成して各第3電源線18に出力する。
選択トランジスタTrAのゲートは、i行目の走査線12に接続される。選択トランジスタTrAのソース及びドレインのうち一方はj列目のデータ線14に接続され、他方はノードNAに接続される。第1実施形態において選択トランジスタTrAはnチャネルで構成される。i行目の走査線12に供給される選択信号G[i]がハイレベルになると、選択トランジスタTrAはオンとなり、データ線14及びノードNAが電気的に接続される。一方、選択信号G[i]がローレベルになると、選択トランジスタTrAはオフとなり、データ線14とノードNAとは非導通となる。
容量C1の一方の電極はノードNAに電気的に接続され、他方の電極は第3電源線18に電気的に接続される。
第1発光素子E1は、ノードNBに電気的に接続される共通電極22を陽極とし、第1電源線16aに電気的に接続される第1対向電極24aを陰極として構成される。第2発光素子E2は、共通電極22を陽極とし、第2電源線16bに電気的に接続される第2対向電極24bを陰極として構成される。共通電極22は、第1発光素子E1及び第2発光素子E2の共通の陽極として機能する。第1対向電極24aは、第1電源線16aを介して電位制御回路80に電気的に接続される。同様に、第2対向電極24bは、第2電源線16bを介して電位制御回路80に電気的に接続される。
また、第1実施形態においては、共通電極22を、第1発光素子E1及び第2発光素子E2に共通する陽極として形成しているが、本発明はこのような形態に限定されず、第1発光素子E1の陽極と、第2発光素子の陽極とを区分けして個別に形成しても良い。
なお、第1実施形態においては、第1発光素子E1及び第2発光素子E2に対する電流供給手段として駆動トランジスタTrBを使用しているが、これは電流供給手段の一例に過ぎない。
電位制御回路80は、各画素回路20に対して第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び第3電源電位VEL[i]を供給するM個の電源供給回路U[i](iは1≦i≦Mを満たす整数とする)と、これらの電源供給回路U[i]に対してシフト信号S[i]を供給するYシフトレジスタ81と、を備える。
Yシフトレジスタ81には、制御回路90より、Y入力パルスPy及びYクロック信号Clyが供給され、これらの信号に基づいてシフト信号S[1]〜S[M]が生成される。
M個の電源供給回路U[1]〜U[M]には、図示せぬ電源供給部より、第1電位VH、第2電位VL、第3電位VHH、及び第4電位VSSが供給され、制御回路90より、イネーブル信号Enbが供給される。
VH>VL …… (1)
VHH>VSS …… (2)
また、第1電位VH及び第2電位VLと、第1発光素子E1及び第2発光素子E2の発光閾値電圧Vthとの間に以下の(3)式に示される関係を有する。
VH−VL>Vth …… (3)
なお、第1実施形態においては、第1電位VH及び第3電位VHHの間、及び第2電位VL及び第4電位VSSの間には、以下の(4)式及び(5)式に示される関係を有する。
VHH>VH …… (4)
VL>VSS …… (5)
但し、本発明は上記(4)及び(5)式に示された関係に限定するものではなく、第1電位VH及び第3電位VHHの間、第2電位VL及び第4電位VSSの間が、以下の(6)式及び(7)式に示される関係を有しても良い。
VH≧VHH …… (6)
VSS≧VL …… (7)
同様に、kを1≦k≦M−1を満たす整数としたとき、第k行目の電源供給回路U[k]は、指定信号Sel[k+1]を生成し、第k+1行目の電源供給回路U[k+1]に出力する。
第i行目(iは1≦i≦Mを満たす整数とする)の電源供給回路U[i]は、第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び第3電源電位VEL[i]を生成し、それぞれ、第i行目の第1電源線16a、第2電源線16b、及び第3電源線18に対して出力する。
Y入力パルスPyは、各垂直走査期間F、すなわち、奇数フレームFa及び偶数フレームFbの開始を規定するパルス信号であり、各垂直走査期間Fが開始されるタイミングでハイレベルに立ち上がる。Y入力パルスPyのパルス幅、すなわち、Y入力パルスPyがハイレベルである期間は、1水平走査期間Hに相当する。Yクロック信号Clyは、2水平走査期間に相当する周期を有し、各水平走査期間Hが開始されるタイミングで、ハイレベルまたはローレベルのうち一方から他方へと切り替わる。イネーブル信号Enbは、Yクロック信号Clyの半分の長さの周期を有し、各水平走査期間Hが開始されるタイミングでハイレベルに立ち上がる。
また、本実施形態では、走査線駆動回路60で選択信号G[i]を生成し、電位制御回路80のシフトレジスタ81でシフト信号S[i]を生成しているが、本発明はこのような形態に限定するものではない。例えば、選択信号G[i]及びシフト信号S[i]の双方を電位制御回路80で生成することも可能であるし、双方を走査線駆動回路60で生成しても良い。
第1電源電位Vct1[i]は、偶数フレームFbにおいてシフト信号S[i]がハイレベルに立ち上がるタイミングから、当該偶数フレームFbの終了直後に開始される奇数フレームFaにおいてシフト信号S[i]がローレベルに立ち下がるタイミングまでの期間(すなわち、1垂直走査期間Fよりも1水平走査期間Hだけ長い期間)において、第1電位VHに設定され、それ以外の期間は第2電位VLに設定される。
第2電源電位Vct2[i]は、奇数フレームFaにおいてシフト信号S[i]がハイレベルに立ち上がるタイミングから、当該奇数フレームFaの終了直後に開始される偶数フレームFbにおいてシフト信号S[i]がローレベルに立ち下がるタイミングまでの期間(すなわち、1垂直走査期間Fよりも1水平走査期間Hだけ長い期間)において、第1電位VHに設定され、それ以外の期間は第2電位VLに設定される。
同様に、偶数フレームFbにおいて、選択信号G[i]がハイレベルに立ち上がってから、1水平走査期間の半分に相当する期間を、第2初期化期間TI2と定義し、第2初期化期間TI2の終了直後から、選択信号G[i]が最初にローレベルに立ち下がるまでの、1水平走査期間の半分に相当する期間を、第2書込期間TW2と定義し、第2書込期間TW2の終了直後から、選択信号G[i]が最初にハイレベルに立ち上がるまでの期間を第2発光期間TL2と定義する。
具体的には、選択信号G[i]がハイレベルである期間のうち、第1初期化期間TI1及び第2初期化期間TI2においては、第i行に属するN個の画素回路20に対して、初期化データ電位Vinitが供給される。
また、選択信号G[i]がハイレベルである期間のうち、第1書込期間TW1及び第2書込期間TW2においては、第i行に属するN個の画素回路20に対して、各画素回路20の階調を規定するデータ電位VD[i、1]〜VD[i、N]が供給される。
なお、第1実施形態では、データ電位VD[i、j]は、画素回路20の第1発光素子E1の階調を規定する第1データ電位(第1画像信号)VD1[i、j]、及び第2発光素子E2の階調を規定する第2データ電位(第2画像信号)VD2[i、j]より構成される。そして、第1書込期間TW1において、第1データ電位VD1[i,j]が供給され、第2書込期間TW2において、第2データ電位VD2[i,j]が供給される。
図5(a)は、第1初期化期間TI1における、画素回路20の動作を示す図である。
第1初期化期間TI1においては、選択信号G[i]がハイレベルであるため、選択トランジスタTrAはオンとなり、データ線14とノードNAとが電気的に接続される。データ線14からは、初期化データ電位Vinitが、ノードNAを介して、容量C1及び駆動トランジスタTrBのゲートに対して供給される。容量C1には、初期化データ電位Vinitに対応する電荷Q0が蓄積される。また、第1初期化期間TI1では、第1電源電位Vct1[i]及び第2電源電位Vct2[i]が第1電位VHに設定され、第3電源電位VEL[i]が第2電位VLに設定される。
駆動トランジスタTrBは、ゲートに設定された初期化データ電位Vinitによりオンし、第3電源線18及びノードNBが電気的に接続される。第3電源線18が第1電源線16a及び第2電源線16bよりも低電位であるため、駆動トランジスタTrBは、第3電源線18に接続する側がソースとなり、ノードNBに接続する側がドレインとなる。これにより、第1発光素子E1及び第2発光素子E2の寄生容量中の電荷が、駆動トランジスタTrBを介して、第3電源線18へと放電される。
なお、第1発光素子E1及び第2発光素子E2には、第1対向電極24aまたは第2対向電極24bから、共通電極22に向けた電流は流れないため、第1発光素子E1及び第2発光素子E2は発光しない。
第1書込期間TW1においては、選択信号G[i]がハイレベルであるため、選択トランジスタTrAはオンとなり、データ線14とノードNAとが電気的に接続される。データ線14からは、第1データ電位VD1[i,j]が、ノードNAを介して、容量C1及び駆動トランジスタTrBのゲートに対して供給される。容量C1には、第1データ電位VD1[i,j]に対応する電荷Q1が蓄積される。また、第1書込期間TW1においては、第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び第3電源電位VEL[i]が、全て第1電位VHに設定される。そのため、第1発光素子E1及び第2発光素子E2の両極間に印加される電圧が、発光閾値電圧Vthを超えることは無く、これらの発光素子は発光しない。
第1発光期間TL1において、第2電源電位Vct2[i]、及び第3電源電位VEL[i]が、第1電位VHに設定され、第1電源電位Vct1[i]が、第2電位VLに設定される。式(3)より、第1発光素子E1の両極間の電圧は、発光閾値電圧Vth以上となり、第2発光素子E2の両極間の電圧は、発光閾値電圧Vth未満となる。一方、第1発光期間TL1においては、選択信号G[i]がローレベルであるため、選択トランジスタTrAはオフとなり、データ線14とノードNAとが非導通となる。しかし、容量C1には、第1データ電位VD1[i,j]に対応する電荷Q1が保持されている。こにより、駆動トランジスタTrBは、第1データ電位VD1[i,j]に応じた電流I1[i,j]を出力する。第1発光期間TL1においては、駆動トランジスタTrBのソースとドレインが、第1初期化期間TI1とは逆向きとなる。すなわち、駆動トランジスタTrBのノードNBに接続する側がソースとなり、第3電源線18に接続する側がドレインとなる。従って、第1発光素子E1は、第1データ電位VD1[i,j]に基づく大きさの電流I1により、第1データ電位VD1[i,j]により規定される輝度で発光するが、第2発光素子E2は発光しない。
なお、第1実施形態においては、第3電源電位VEL[i]の電位を、第1初期化期間TI1から第1書込期間TW1に変化するタイミングで、第2電位VLから第1電位VHへと立ちあげている。これにより、第1データ電位VD1[i,j]を書き込む第1書込期間TW1と、第1データ電位VD1[i,j]に規定される輝度で第1発光素子が発光する第1発光期間TL1との間で、第3電源線18の電位は第1電位VHに一定に保たれる。
仮に、第1書込期間TW1と第1発光期間TL1との切り替わりの時点で、第3電源線18の電位を変化させると、これに連動してノードNAの電位も変化する。このため、第1データ電位VD1[i,j]は、ノードNAの電位変化を見込んだ値に設定する必要がある。しかし、第3電源線18の電位が変化すると、容量C1や駆動トランジスタTrBのソース及びゲート間等に存在する寄生容量の間で、電荷の移動が発生するため、第1データ電位VD1[i,j]は、これらの電荷の移動についても見込んだ値を設定する必要がある。しかし、寄生容量の容量値にはばらつきがあるため、ノードNAの電位変化を見込んで第1データ電位VD1[i,j]を設定することは困難である。
これに対して、第1実施形態のように、第1書込期間TW1と第1発光期間TL1との切り替わりの時点で、第3電源線18の電位を第1電位VHに一定に保つ場合、上述したようなノードNAの電位変化を見込んでデータ電位VD[i,j]を設定する必要は無く、データ電位VD[i,j]の生成が容易になると共に、第1発光素子E1を、第1データ電位VD1[i,j]で規定される輝度で正確に発光させることが可能になる。
図6(a)に示す通り、第2初期化期間TI2において、第1発光素子E1及び第2発光素子E2の寄生容量中の電荷が第3電源線18へと放電される。また、図6(b)に示す通り、第2書込期間TW2において、容量C1には、第2データ電位VD2[i,j]に対応する電荷Q2が蓄積される。そして、第2発光期間TL2において、第2発光素子E2が、第2データ電位VD2[i,j]に基づく大きさの電流I2[i,j]により、第2データ電位VD2[i,j]により規定される輝度で発光するが、第1発光素子E1は発光しない。
図7に示す通り、電源供給回路U[i]は、第3電源電位VEL[i]を出力する第1回路82と、第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び指定信号Sel[i+1]を出力する第2回路83を備える。第1回路82は、論理ゲートG1、インバータINV1、及びインバータINV2を備える。第2回路83は、インバータINV3〜INV6、トランジスタTr1〜Tr4を備える第1選択回路831、及びトランジスタTr5〜Tr8を備える第2選択回路832を備える。
論理ゲートG1、及びインバータINV1〜INV6には、入力信号の他に、高電位側の電源電位(第1電位VHまたは第3電位VHH)、及び低電位側の電源電位(第2電位VLまたは第4電位VSS)が、それぞれ供給される。論理ゲートG1は、NAND回路で構成され、2つの入力端子の双方にハイレベルの信号が入力された場合は、低電位側の電源電位を出力し、2つの入力端子の一方または双方にローレベルの信号が入力された場合は、高電位側の電源電位を出力する。インバータINV1〜INV6は、入力信号として基準電位よりも高電位の入力、例えば、第1電位VHまたは第3電位VHHが入力された場合は、低電位側の電源電位を出力し、基準電位よりも低電位の入力、例えば、第2電位VLまたは第4電位VSSが入力された場合は、高電位側の電源電位を出力する。
なお、ノードN0には、シフトレジスタ81よりシフト信号S[i]が供給される。
インバータINV3の入力端子はノードN0と電気的に接続され、出力端子は第1入力ノードN1aと電気的に接続される。インバータINV4及びINV5は直列に接続され、インバータINV4の入力端子はノードN0と電気的に接続され、インバータINV5出力端子は第2入力ノードN2aと電気的に接続される。インバータINV6の入力端子はノードN0と電気的に接続され、出力端子はノードN3と電気的に接続される。
インバータINV3及びINV6は、第1入力ノードN1a及びノードN3に対して、シフト信号S[i]を反転させた反転シフト信号Sinv[i]に対応する電位を出力する。つまり、インバータINV3及びINV6は、シフト信号S[i]がハイレベルの場合、低電位側の電源電位(すなわち、第2電位VLまたは第4電位VSS)を出力し、シフト信号S[i]がローレベルの場合、高電位側の電源電位(すなわち、第1電位VHまたは第3電位VHH)を出力する。一方、インバータINV5は、第2入力ノードN2aに対して、シフト信号S[i]に対応する電位を出力する。つまり、インバータINV5は、シフト信号S[i]がハイレベルの場合、高電位側の電源電位を出力し、シフト信号S[i]がローレベルの場合、低電位側の電源電位を出力する。
指定信号Sel[i]がハイレベル(第1電位VH)のときトランジスタTr1及びTr3がオンとなり、トランジスタTr2及びTr4がオフとなる一方、指定信号Sel[i]がローレベル(第2電位VL)のときトランジスタTr2及びTr4がオンとなり、トランジスタTr1及びTr3がオフとなる。これにより、指定信号Sel[i]がハイレベルの場合、第1入力ノードN1aと第1中間ノードN1bとが電気的に接続され、且つ第2入力ノードN2aと第2中間ノードN2bとが電気的に接続される。一方、指定信号Sel[i]がローレベルの場合、第1入力ノードN1aと第2中間ノードN2bとが電気的に接続され、且つ第2入力ノードN2aと第1中間ノードN1bとが電気的に接続される。
なお、第1中間ノードN1bは、電源供給回路U[i]に隣接する電源供給回路U[i+1]と電気的に接続し、第1中間ノードN1bに出力される電位が、指定信号Sel[i+1]として電源供給回路U[i+1]に供給される。
ノードN3の電位がハイレベル(第3電位VHH)の場合、トランジスタTr5及びTr6がオンとなり、トランジスタTr7及びTr8がオフとなる一方、ノードN3の電位がローレベル(第4電位VSS)の場合、トランジスタTr7及びTr8がオンとなり、トランジスタTr5及びTr6がオフとなる。これにより、ノードN3の電位がハイレベルの場合、第1出力ノードN1c及び第1中間ノードN1bが電気的に接続し、且つ第2出力ノードN2c及び第2中間ノードN2bが電気的に接続する。一方、ノードN3の電位がローレベルの場合、第1出力ノードN1c及びノードN4が電気的に接続し、且つ第2出力ノードN2c及びノードN4が電気的に接続する。
なお、第1出力ノードN1cは第1電源線16aに電気的に接続され、第2出力ノードN2cは第2電源線16bに電気的に接続される。すなわち、第1出力ノードN1cに出力される電位が、第1電源電位Vct1[i]として第1電源線16aに供給され、第2出力ノードN2cに出力される電位が、第2電源電位Vct2[i]として第2電源線16bに供給される。
図8は、第1初期化期間TI1における電源供給回路U[i]の動作を示す図である。まず、第1初期化期間TI1における、第1回路82の動作について説明する。
第1初期化期間TI1においては、シフト信号S[i]がハイレベルに設定される。また、イネーブル信号Enbもハイレベルに設定される。論理ゲートG1の2つの入力端子には、共にハイレベルの信号が供給されるため、論理ゲートG1はこれらの論理積を反転させ、低電位側の電源電位(第4電位VSS)をインバータINV1に出力する。そして、インバータINV1は高電位側の電源電位(第3電位VHH)をインバータINV2に出力し、インバータINV2は低電位側の電源電位(第2電位VL)を出力する。このように、第1初期化期間TI1において、第1回路82は、第3電源電位VEL[i]として第2電位VLを第3電源線18に出力する。
前述の通り、インバータINV3は反転シフト信号Sinv[i]に対応する電位を出力するため、シフト信号S[i]がハイレベルに設定される第1初期化期間TI1において、第1入力ノードN1aは、第2電位VLに設定される。また、インバータINV5はシフト信号S[i]に対応する電位を出力するため、第2入力ノードN2aは、第1電位VHに設定される。
第1初期化期間TI1において、第1選択回路831に供給される指定信号Sel[i]はローレベルに設定されているため、トランジスタTr2及びTr4はオンし、トランジスタTr1及びTr3はオフする。すなわち、第1選択回路831は、第1中間ノードN1bを第2入力ノードN2aと電気的に接続し、第2中間ノードN2bを第1入力ノードN1aと電気的に接続する。
このように、第1初期化期間TI1において、第1選択回路831は、第1中間ノードN1bの電位である第1電位VHを、指定信号Sel[i+1]として、電源供給回路U[i+1]に出力する。
すなわち、第2初期化期間TI2では、第1電源電位Vct1[i]、及び第2電源電位Vct2[i]は第1電位VHに設定され、第3電源電位VEL[i]、及び指定信号Sel[i+1]は第2電位VLに設定される。また、第2書込期間TW2では、第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び第3電源電位VEL[i]は、第1電位VHに設定され、指定信号Sel[i+1]は第2電位VLに設定される。そして、第2発光期間TL2では、第1電源電位Vct1[i]、第3電源電位VEL[i]及び指定信号Sel[i+1]は、第1電位VHに設定され、第2電源電位Vct2[i]、は第2電位VLに設定される。
図11(a)に示す例では、R色、G色、B色のうちいずれか一色で発光するN個の画素回路20をX軸方向に延在する方向に1行に並べ、このようなR色、G色、B色に発光するN個の画素回路20の列をY軸方向にストライプ状に配置している。この場合、各水平走査期間において、データ線駆動回路70より供給されるデータ電位VD[i]は、R色、G色、B色のうち一色のみを表す信号となるため、データ電位VD[i]の生成が容易となる。また、図11(b)のように、R色、G色、B色のうちいずれか一色で発光するM個の画素回路20をY軸方向に延在する方向に一列に並べ、このようなR色、G色、B色に発光するM個の画素回路20の行をX軸方向にストライプ状に配置しても良い。
図12(a)は、視差バリア30を用いて、第1発光素子E1が表示する第1の画像及び第2発光素子E2が表示する第2の画像を分離して表示する表示装置の断面図である。視差バリア30は、遮光部31と開口部32とを備える。開口部32は、第1発光素子E1及び第2発光素子E2の間に配置され、第1発光素子E1の発光層23aより発する光のうち、左領域FLに向かう光は遮光部31により吸収される一方、右領域FRに向かう光は、開口部32より出射される。同様に、第2発光素子E2の発光層23bより発する光は、開口部32より、左領域FLにのみ出射される。
なお、第1実施形態では、発光層23を、第1発光素子E1及び第2発光素子に共通して形成しているが、本発明はこのような形態に限定するものではない。すなわち、第1発光素子E1の発光層23a及び第2発光素子E2の発光層23bを隔壁等により分離して形成しても良い。
図12(b)は、レンチキュラーレンズ40を用いて第1及び第2の画像を分離する表示装置の断面を示した図である。レンチキュラーレンズ40は、レンチキュラーレンズ40を構成する各レンズを第1発光素子E1及び第2発光素子E2の中間に配置し、第1発光素子E1の発光層23aより発する光は右領域FRに出射され、第2発光素子E2の発光層23bより発する光は左領域FLに出射される。これにより、右領域FR及び左領域FLとで異なる画像を表示する2画面表示装置を実現できる。
このように第1実施形態においては、第1発光素子E1と第2発光素子E2とを選択的に発光させたので、異なる画像を表示させることができ、これらを分離して異なる領域に導くことによって、2画面表示や3D表示が可能となる。
従って、発光素子に対して電流を流す期間が1水平走査期間Hに限定された場合に比較して、発光素子に対して流す電流を小さな電流に抑えることが可能となり、発光素子の長寿命化を可能にする、という利点を有する。
第2実施形態に係る表示装置は、電位制御回路80の替わりに電位制御回路80aを用いる点を除いて、図1に示す第1実施形態に係る表示装置1と同様に構成されている。
電位制御回路80aは、M個の電源供給回路Ua[1]〜Ua[M]、及び、M−1個の遅延回路85を備える以外は、第1実施形態に係る電位制御回路80と同様に構成される。なお、遅延回路85は、例えば、Dフリップフロップ回路で構成することができる。
第1行目の電源供給回路Ua[1]は、制御回路90より供給される指定信号Sel[1]を、第1行目の遅延回路85にそのまま出力する。第1行目の遅延回路85には、制御回路90よりイネーブル信号Enbが供給されると共に、電源供給回路Ua[1]より指定信号Sel[1]が供給される。そして、第1行目の遅延回路85は、イネーブル信号Enbに基づいて指定信号Sel[1]を1水平走査期間Hに相当する期間だけ遅延させた指定信号Sel[2]を生成し、電源供給回路Ua[2]に対して供給する。電源供給回路Ua[i]は、第i−1行目の遅延回路85より供給される指定信号Sel[i]を、第i行目の遅延回路85に出力する。そして、第i行目の遅延回路85は、イネーブル信号Enbに基づいて指定信号Sel[i]を1水平走査期間Hに相当する期間だけ遅延させた指定信号Sel[i+1]を生成し、電源供給回路Ua[i+1]に対して供給する。
図14に示す通り、第3電源電位VEL[i]は、第1初期化期間TI1及び第2初期化期間TI2において第2電位VLに設定され、それ以外の期間において第1電位VHに設定される。第1電源電位Vct1[i]は、第1初期化期間TI1、第2書込期間TW2、及び第2発光期間TL2において第1電位VHに設定され、それ以外の期間において第2電位VLに設定される。第2電源電位Vct2[i]の波形は、第1電源電位Vct1[i]の波形を1垂直走査期間Fだけ遅延させたものであり、第1初期化期間TI1、第2書込期間TW2、及び第2発光期間TL2において第2電位VLに設定され、それ以外の期間において第1電位VHに設定される。なお、Y入力パルスPy、Yクロック信号Cly、イネーブル信号Enb、選択信号G[i]、シフト信号S[i]、及び指定信号Sel[i]の波形は、第1実施形態と同様である。
電源供給回路Ua[i]は、第1回路82a及び第2回路83aを備える。
第1回路82aは、直列に接続された論理ゲートG1、インバータINV1、及びインバータINV2を備える。論理ゲートG1の出力端子及びインバータINV1の入力端子は、ノードN0aと電気的に接続される。
第2回路83aは、インバータINV5、及び第1選択回路831aを備える。インバータINV5の入力端子及び第1入力ノードN1aは、ノードN0aと電気的に接続される。第1選択回路831aは、第1実施形態における第1選択回路831と同様、指定信号Sel[i]に従って、第1入力ノードN1a及び第2入力ノードN2aの各々を、第1中間ノードN1b及び第2中間ノードN2bの何れに接続するかを選択する選択回路として機能する。なお、第1実施形態に係る第2回路83と異なり、第1中間ノードN1bは、隣接する電源供給回路U[i+1]と接続されない。
このように、第2実施形態に係る電源供給回路Ua[i]は、第1実施形態に係る電源供給回路U[i]と比較して、第2選択回路832、インバータINV3、INV4、及びINV6を備えない点、インバータINV5の入力端子がノードN0aと電気的に接続されている点、第1中間ノードNb1が電源供給回路U[i+1]とが電気的に接続されていない点を除き、同様に構成される。
また、第1初期化期間TI1において、指定信号Sel[i]がローレベルであるため、第1入力ノードN1aと第2中間ノードN2bとが接続され、且つ第2入力ノードN2aと第1中間ノードN1bとが接続される。従って、第2回路83aから出力される第1電源電位Vct1[i]は、第2入力ノードN2aの電位である第1電位VHに設定され、第2電源電位Vct2[i]は、第1入力ノードN1aの電位である第2電位VLに設定される。
なお、第1初期化期間TI1においては、第3電源電位VEL[i]が第2電位VLであるため、第1発光素子E1及び第2発光素子E2は発光しない。
また、第1書込期間TW1及び第1発光期間TL1においては、第1初期化期間TI1と同様に指定信号Sel[i]がローレベルであるため、第1入力ノードN1aと第2中間ノードN2bとが接続され、且つ第2入力ノードN2aと第1中間ノードN1bとが接続される。従って、第2回路83aから出力される第1電源電位Vct1[i]は、第2入力ノードN2aの電位である第2電位VL、第2電源電位Vct2[i]は、第1入力ノードN1aの電位である第1電位VHに設定される。
なお、第1書込期間TW1及び第1発光期間TL1において、第3電源電位VEL[i]は第1電位VHに、第1電源電位Vct1[i]は第2電位VLにそれぞれ設定されるため、第1発光素子E1は発光可能となるが、第2電源電位Vct2[i]は第1電位VHに設定されるため、第2発光素子E2は発光不能となる。
第3実施形態に係る表示装置は、電位制御回路80の代わりに電位制御回路80bを用いる点を除いて、図1に示す第1実施形態に係る表示装置1と同様に構成されている。
図17は、第3実施形態に係る表示装置の動作を示すタイミングチャートである。図17に示す通り、第3電源電位VEL[i]は、第1発光期間TL1及び第2発光期間TL2において第1電位VHに設定され、それ以外の期間において第2電位VLに設定される。なお、第3電源電位VEL[i]以外の波形は、第1実施形態と同様である。
第1初期化期間TI1、第1書込期間TW1、第2初期化期間TI2、及び第2書込期間TW2において、シフト信号S[i]はハイレベルに設定される。従って、第1回路82bから出力される第3電源電位VEL[i]は、第2電位VLに設定される。また、第1発光期間TL1及び第2発光期間TL2において、シフト信号S[i]はローレベルに設定される。従って、第1回路82bから出力される第3電源電位VEL[i]は、第1電位VHに設定される。これ以外の点、すなわち、第1電源電位Vct1[i]、第2電源電位Vct2[i]、及び指定信号Sel[i+1]の生成に係る電源供給回路Ub[i]動作は、第1実施形態に係る電源供給回路U[i]と同様である。
また、電源供給回路Ub[i]が、第2選択回路832を備えない構成とした場合、電源供給回路Ub[i]を簡素な構成とすることが可能であり、表示装置の小型化、軽量化、低コスト化が可能になるという利点を有する。
なお、第3実施形態においては、第1書込期間TW1及び第2書込期間TW2において、データ電位VD[i,j]を書き込むときに、第3電源電位VEL[i]が第2電位VLに設定されている。このため、第1書込期間TW1と第1発光期間TL1との間、及び、第2書込期間TW2と第2発光期間TL2との間で、第3電源電位VEL[i]が第2電位VLから第1電位VHへと変化する。本実施形態では、このような第3電源電位VEL[i]の電位変化を考慮したデータ電位VD[i,j]を生成している。
第4実施形態に係る表示装置は、電位制御回路80の代わりに電位制御回路80cを用いる点を除いて、図1に示す第1実施形態に係る表示装置1と同様に構成されている。
これに対して、第4実施形態における表示装置は、第1発光素子E1と第2発光素子E2を排他的に発光させて2つの異なる画像を表示する第1モードと、第1発光素子E1及び第2発光素子E2を同時に発光させて1つの画像を表示する第2モードとを切り換えを可能としている。
なお、切替信号Cngは、ハイレベル(例えば、第3電位VHH)またはローレベル(例えば、第4電位VSS)の何れかの電位に設定される。
2D3D切替回路86は、トランジスタTr9〜Tr12を備える。トランジスタTr9及びTr10はnチャネルで構成され、トランジスタTr11及びTr12はpチャネルで構成され、トランジスタTr9〜Tr12のゲートには、切替信号Cngが供給される。また、ノードN5には、第2電位VLが供給される。
すなわち、2D3D切替回路86は、第1ノードN1dを、第1出力ノードN1c及びノードN5の何れに接続するかを選択すると共に、第1ノードN2dを、第1出力ノードN1c及びノードN5の何れに接続するかを選択する選択回路として機能する。なお、第1ノードN1dは第1電源線16aに電気的に接続され、第1ノードN2dは第2電源線16bに電気的に接続される。
すなわち、電位制御回路80cの出力は、第1実施形態に係る電位制御回路80の出力と等しくなり、電位制御回路80cは、第1実施形態の電位制御回路80と同様の動作をすることになる。従って、第1モードでは、第1発光期間TL1において第1データ電位VD1[i,j]に規定する輝度で第1発光素子E1を発光させ、第2発光期間TL2において第2データ電位VD2[i,j]に規定する輝度で第2発光素子E2を発光させる。
この場合、第1発光素子E1の陰極である第1対向電極24a及び第2発光素子E2の陰極である第2対向電極24bは、常に第2電位VLに設定されるため、第3電源電位VEL[i]が第1電位VHに設定される期間において、第1発光素子E1及び第2発光素子E2の双方が発光可能な状態となる。つまり、第2モードでは、第1発光素子E1及び第2発光素子E2の双方を、データ電位VD[i,j]により規定された同一の輝度で発光させることができ、1画面表示が実現される。
なお、第4実施形態においては、第1モードで動作させる場合には駆動周波数を120Hzに設定し、第2モードで動作させる場合には駆動周波数を60Hzに設定しても良い。
しかし、本発明はこのような構成に限定されるものではなく、第2実施形態の電位制御回路80aまたは第3実施形態の電位制御回路80bに対して2D3D切替回路86を接続する構成としても良い。この場合、電位制御回路80cは、電源供給回路Ua[i]または電源供給回路Ub[i]を備えて構成されることになる。
次に、以上の各態様に係る表示装置1を利用した電子機器について説明する。図21ないし図23には、表示装置1を表示装置として採用した電子機器の形態が図示されている。
図21は、表示装置1を採用したHMD(Head Mounted Display)1000の構成を示す断面図である。HMD1000は、第1の画像1002L及び第2の画像1002Rを表示する表示装置1、第1の画像1002Lを観察者の左目へと導く導光板1001L、第2の画像1002Rを観察者の右目へと導く導光板1001R、及びフレーム1003を具備する。HMD1000は、3D表示装置としても活用することができる。
表示装置1を採用したHMD1000は、第1の画像1002L及び第2の画像1002Rをそれぞれ異なる表示装置で表示するのではなく、1つの表示装置1により表示するため、装置の小型化及び軽量化が可能になるという利点を有する。
Claims (8)
- 複数の走査線と、複数のデータ線と、複数の第1電源線と、複数の第2電源線と、複数の第3電源線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に対して選択信号を順次排他的に出力する走査線駆動回路と、
前記選択信号により選択される前記走査線に対応して設けられた複数の前記画素回路に対して、画像信号を前記複数のデータ線を介して供給するデータ線駆動回路と、
前記複数の第1電源線、前記複数の第2電源線、及び、前記複数の第3電源線の各々に、第1電位と前記第1電位よりも低電位である第2電位とのうち一方を供給する電位制御回路とを備え、
前記複数の画素回路の各々は、
一方の端子がノードと電気的に接続され、他方の端子が前記第1電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第1発光素子と、
一方の端子が前記ノードと電気的に接続され、他方の端子が前記第2電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第2発光素子と、
ソース又はドレインのうち一方の電極が前記ノードと電気的に接続され、他方の電極に前記第3電源線が接続される駆動トランジスタとを具備し、
前記第1電位と前記第2電位との電位差は、
前記第1発光素子及び前記第2発光素子の発光閾値電圧を上回り、
前記電位制御回路は、
前記複数の走査線に対応する複数のシフト信号であって排他的にアクティブとなる複数のシフト信号を生成するシフトレジスタと、
前記複数のシフト信号の各々に対応して設けられた複数の電源供給回路と、
を備え、
前記複数の電源供給回路の各々は、
前記第3電源線に電位を供給する第1回路と、
前記第1発光素子と前記第2発光素子とのいずれを発光させるかを指定する指定信号と前記シフト信号とが供給され、前記第1電源線及び前記第2電源線に電位を供給する第2回路と、
を備え、
前記第1回路は、
初期化期間において、前記第3電源線に前記第2電位を供給し、
第1書込期間、第2書込期間、第1発光期間、及び、第2発光期間において、前記第3電源線に前記第1電位を供給し、
前記第2回路は、
前記初期化期間、前記第1書込期間、及び、前記第2書込期間において、
前記第1電源線及び前記第2電源線に前記第1電位を供給し、
前記第1発光期間及び第2発光期間において、
前記指定信号が前記第1発光素子の発光を指定する場合には、
前記シフト信号及び前記シフト信号を反転した反転シフト信号の一方に基づいて前記第2電位を前記第1電源線に供給すると共に他方に基づいて前記第1電位を前記第2電源線に供給し、
前記指定信号が前記第2発光素子の発光を指定する場合には、
前記シフト信号及び前記反転シフト信号の他方に基づいて前記第1電位を前記第1電源線に供給すると共に一方に基づいて前記第2電位を前記第2電源線に供給し、
前記データ線駆動回路は、
前記初期化期間において、前記駆動トランジスタをオンさせる初期化信号を前記複数のデータ線に供給し、
前記第1書込期間において前記第1発光素子の階調を示す第1画像信号を供給し、
前記第2書込期間において前記第2発光素子の階調を示す第2画像信号を供給する、
ことを特徴とする電気光学装置。 - 前記第1回路は、イネーブル信号を用いて前記シフト信号のパルス幅を制限する論理回路を備え、前記論理回路の出力信号に基づいて、前記初期化期間において前記第3電源線に前記第2電位を供給し、前記初期化期間以外の期間に前記第3電源線に前記第1電位を供給する
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第2回路は、
論理レベルが前記第1電位と前記第2電位とからなる前記シフト信号と、論理レベルが前記第1電位と前記第2電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第1ノードに出力すると共に、他方を第2ノードに出力する第1選択回路と、
前記反転シフト信号が供給され、前記シフト信号がアクティブな期間には、前記第1電位を前記第1電源線及び前記第2電源線に出力し、前記シフト信号が非アクティブな期間には、前記第1ノードの電位を前記第1電源線に出力すると共に前記第2ノードの電位を前記第2電源線に出力する第2選択回路とを備え、
初段の電源供給回路には、前記指定信号が外部から供給され、
次段以降の電源供給回路には、前段の電源供給回路における前記第1ノードの電位が前記指定信号として供給される、
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記電源供給回路は、
入力された前記指定信号を出力し、
前記第2回路は、
論理レベルが前記第1電位と前記第2電位とからなる前記シフト信号と、論理レベルが前記第1電位と前記第2電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第1ノードに出力すると共に他方を第2ノードに出力する第1選択回路を備え、
前記第1ノードの電位を前記第1電源線に出力すると共に前記第2ノードの電位を前記第2電源線に出力し、
前記電位制御回路は、
前段の前記電源供給回路から出力される前記指定信号を1水平走査期間だけ遅延させて後段の前記電源供給回路に供給する遅延回路を備える
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記第1発光素子と前記第2発光素子との発光をフレームごとに交互に指定する前記指定信号を生成して前記電位制御回路に供給する制御回路を備えることを特徴とする請求項1乃至4のうちいずれか1項に記載の電気光学装置。
- 請求項1乃至5に記載の電気光学装置であって、
前記第1発光期間において前記第1発光素子を発光させ、前記第2発光期間において前記第2発光素子を発光させる第1モードと、
前記第1発光期間及び前記第2発光期間において前記第1発光素子及び前記第2発光素子を同時に発光させる第2モードとを、選択的に動作させることが可能であり、
前記複数の電源供給回路が出力する、前記第1電源線に供給すべき電位を第1電源線用電位、前記第2電源線に供給すべき電位を第2電源線用電位としたとき、
前記電位制御回路は、
前記第1モードまたは前記第2モードのうち一方を指定する切替信号が供給され、
前記複数の電源供給回路の各々に対応して設けられ、前記切替信号に基づいて、前記第1電源線及び前記第2電源線に電位を供給する複数の切替回路を備え、
前記複数の切替回路の各々は、
前記切替信号が前記第1モードを指定する場合には、前記第1電源線用電位を前記第1電源線に供給すると共に、前記第2電源線用電位を前記第2電源線に供給し、
前記切替信号が前記第2モードを指定する場合には、前記第1電源線及び前記第2電源線に前記第2電位を供給する
ことを特徴とする電気光学装置。 - 前記第1発光素子は、前記ノードと電気的に接続する第1画素電極と、前記第1電源線と電気的に接続し前記第1画素電極に対向する第1対向電極と、前記第1画素電極及び前記第1対向電極の間に設けられた第1発光層とを備え、
前記第2発光素子は、前記ノードと電気的に接続する第2画素電極と、前記第2電源線と電気的に接続し前記第2画素電極に対向する第2対向電極と、前記第2画素電極及び前記第2対向電極の間に設けられた第2発光層とを備え、
前記第1画素電極及び前記第2画素電極は一体に形成された共通電極である
ことを特徴とする請求項1乃至6に記載の電気光学装置。 - 請求項1乃至7のうちいずれか1項に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010279306A JP5617594B2 (ja) | 2010-12-15 | 2010-12-15 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010279306A JP5617594B2 (ja) | 2010-12-15 | 2010-12-15 | 電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128172A JP2012128172A (ja) | 2012-07-05 |
JP5617594B2 true JP5617594B2 (ja) | 2014-11-05 |
Family
ID=46645268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010279306A Expired - Fee Related JP5617594B2 (ja) | 2010-12-15 | 2010-12-15 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5617594B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103325340B (zh) * | 2013-06-25 | 2015-07-01 | 京东方科技集团股份有限公司 | 像素电路、像素电路驱动方法及显示装置 |
JP6430717B2 (ja) * | 2014-05-09 | 2018-11-28 | 株式会社小糸製作所 | 車輌用灯具 |
WO2022061892A1 (zh) * | 2020-09-28 | 2022-03-31 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004157467A (ja) * | 2002-11-08 | 2004-06-03 | Tohoku Pioneer Corp | アクティブ型発光表示パネルの駆動方法および駆動装置 |
JP4734529B2 (ja) * | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
JP2009109521A (ja) * | 2007-10-26 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
-
2010
- 2010-12-15 JP JP2010279306A patent/JP5617594B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012128172A (ja) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5630203B2 (ja) | 電気光学装置、および電子機器。 | |
US9454935B2 (en) | Organic light emitting diode display device | |
KR101056281B1 (ko) | 유기 전계발광 표시장치 및 그의 구동방법 | |
JP5287111B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP6669178B2 (ja) | 電気光学装置及び電子機器 | |
KR100830296B1 (ko) | 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치 | |
JP2006330664A (ja) | 発光表示装置及び発光表示装置の駆動方法 | |
KR20110013693A (ko) | 유기 전계발광 표시장치 및 그의 구동방법 | |
JP2006126778A (ja) | 走査駆動部,走査駆動部を用いた発光表示装置および発光表示装置の駆動方法 | |
EP2339862B1 (en) | Display panel module, semiconductor integrated circuit, drive method of pixel array unit and electronic apparatus | |
US9589528B2 (en) | Display device | |
JP6658778B2 (ja) | 電気光学装置及び電子機器 | |
JP2009122352A (ja) | 表示装置及びその駆動方法と電子機器 | |
US11862103B2 (en) | Electro-optical device and electronic apparatus | |
JP5617594B2 (ja) | 電気光学装置及び電子機器 | |
US10417963B2 (en) | Electro-optical apparatus, electronic apparatus, and method for driving electro-optical apparatus | |
JP5630210B2 (ja) | 画素回路の駆動方法、電気光学装置および電子機器 | |
JP6812760B2 (ja) | 電気光学装置、電子機器、および電気光学装置の駆動方法 | |
JP2011253087A (ja) | 発光装置、電子機器および発光装置の駆動方法 | |
JP2014232195A (ja) | 表示装置およびその駆動方法 | |
JP4655497B2 (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
CN107016958B (zh) | 电光装置以及电光装置的控制方法 | |
JP2011215635A (ja) | 画像表示装置、電子機器、携帯機器及び画像表示方法 | |
JP2021173793A (ja) | 表示装置および電子機器 | |
JP2021173776A (ja) | 表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5617594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |