JP5614098B2 - 映像表示装置、フレームレート変換装置、および表示方法 - Google Patents
映像表示装置、フレームレート変換装置、および表示方法 Download PDFInfo
- Publication number
- JP5614098B2 JP5614098B2 JP2010115796A JP2010115796A JP5614098B2 JP 5614098 B2 JP5614098 B2 JP 5614098B2 JP 2010115796 A JP2010115796 A JP 2010115796A JP 2010115796 A JP2010115796 A JP 2010115796A JP 5614098 B2 JP5614098 B2 JP 5614098B2
- Authority
- JP
- Japan
- Prior art keywords
- osd
- frame
- mask
- area
- frame rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
[構成例]
(全体構成例)
図1は、本発明の第1の実施の形態に係る表示装置の一構成例を表すものである。なお、本発明の実施の形態に係るフレームレート変換装置および表示方法は、本実施の形態により具現化されるので、併せて説明する。
図4は、フレームレート変換部20の一構成例を表すものである。フレームレート変換部20は、フレームメモリ21と、動きベクトル検出部22と、フレーム補間部23と、OSDマスク生成部40とを備えている。
続いて、本実施の形態の表示装置1の動作および作用について説明する。
チューナ11は、アンテナ19において受信された放送波から、所望の信号(ストリーム)を選択する。MPEGデコーダ12は、チューナ11において選択されたストリームから映像信号と音声信号とを抽出する。OSD生成部13は、OSD画面を生成するとともに、OSDフラグ信号Sfを生成する。映像信号処理部14は、MPEGデコーダ12において抽出された映像信号に対して、所定の映像信号処理を施すとともに、OSD生成部13から供給されたOSD画面を重畳する。
次に、いくつかの図を参照して、OSDマスク生成部40の詳細動作を説明する。
以上のように本実施の形態では、OSDフラグ信号SfによりOSD画面の領域を指定し、フレーム補間処理を選択的に行うようにしたので、OSD画面の外側のみに対してフレーム補間処理を行うことができ、フレームレート変換に起因する映像のエラーやノイズを低減することができる。
上記実施の形態では、OSDマスク生成部40は、OSDフラグ領域Rfよりも水平方向および垂直方向にそれぞれ1画素分広いOSDマスク領域Rmを生成するようにしたが、これに限定されるものではなく、これに代えて、例えば、水平方向および垂直方向にそれぞれ2画素分以上広いOSDマスク領域Rmを生成するようにしてもよいし、水平方向および垂直方向にそれぞれ1画素分以上狭いOSDマスク領域Rmを生成するようにしてもよいし、水平方向と垂直方向とで広くする画素数を異なるようにしてもよい。以下にいくつかの例を挙げて説明する。
上記実施の形態では、OSDマスク生成部40は、常に、OSDフラグ領域Rfよりも水平方向および垂直方向にそれぞれ1画素分広いOSDマスク領域Rmを生成するようにしたが、これに限定されるものではなく、これに代えて、外部から設定を行うことにより、OSDマスク領域Rmを変更できるようにしてもよい。図13は、本変形例に係るOSDマスク生成部40Dの一構成例を表すものである。OSDマスク生成部40Dは、図6に示した上記実施の形態に係るOSDマスク生成部40と、図11に示した上記変形例に係るOSDマスク生成部40Cとを含むものである。さらに、OSDマスク生成部40Dは、セレクタ49Dを備えている。セレクタ49Dは、外部から供給される制御信号Selに基づいて、3つの入力信号(OSDフラグ信号Sf、論理和回路49の出力信号、論理積回路49Cの出力信号)のうちの一つを選択しOSDマスク信号Smとして出力するものである。すなわち、セレクタ49Dは、OSDフラグ信号Sfを入力として選択した場合には、このOSDフラグ領域Rfと等しいOSDマスク領域Rmを示すOSDマスク信号Smを出力する。また、セレクタ49Dは、論理和回路49の出力信号を入力として選択した場合には、図6に示した上記実施の形態に係るOSDマスク生成部40と同様に、OSDフラグ領域Rfよりも水平方向および垂直方向にそれぞれ1画素分広いOSDマスク領域Rmを示すOSDマスク信号Smを出力する。そして、セレクタ49Dは、論理積回路49Cの出力信号を入力として選択した場合には、図11に示した上記変形例に係るOSDマスク生成部40Cと同様に、OSDフラグ領域Rfよりも水平方向および垂直方向にそれぞれ1画素分狭いOSDマスク領域Rmを示すOSDマスク信号Smを出力する。
上記実施の形態では、OSD生成部13および映像信号処理部14は、OSDフラグ信号Sfと映像信号Sdispとをフレームレート変換部20に対して別々に供給したが、これに限定されるものではなく、これに代えて、OSDフラグ信号Sfと映像信号Sdispとを多重化して供給してもよい。以下にその例を説明する。
上記実施の形態では、OSD生成部13はOSDフラグ信号Sfを生成したが、これに限定されるものではなく、これに代えて、例えばOSDマスク信号Smを生成するようにしてもよい。図17は、本変形例に係るフレームレート変換部20Fの一構成例を表すものである。フレームレート変換部20Fは、本変形例に係るOSD生成部(図示せず)から供給されるOSDマスク信号Smに基づいてフレームレート変換を行うものである。本変形例に係るフレームレート変換部20Fは、上記実施の形態に係るフレームレート変換部20(図4)において、OSDマスク生成部40を省いたものである。この場合、上記変形例1−3と同様に、OSDマスク信号Smと映像信号Sdispとを多重化してもよい。
上記実施の形態では、フレーム補間部23はOSDマスク信号Smに基づいてフレーム補間処理を行うものとしたが、これに限定されるものではなく、これに代えて、例えば、OSDマスク生成部40を省き、OSDフラグ信号Sfに基づいてフレーム補間処理を行うようにしてもよい。
上記実施の形態では、映像信号Sdispは、RGBのサブ画素の信号からなるシリアルデータとして構成したが、これに限定されるものではなく、RGBのサブ画素の各信号からなるパラレルデータとして構成してもよい。
次に、本発明の第2の実施の形態に係る表示装置2について説明する。本実施の形態は、フレームレート変換部におけるフレームレート変換の方法が、上記第1の実施の形態と異なるものである。すなわち、上記第1の実施の形態(図4)では、動きベクトル検出部22およびフレーム補間部23は、画素単位で動きベクトルを求めてフレーム補間処理を行うが、本実施の形態では、複数の画素からなるブロック単位で動きベクトルを求めてフレーム補間処理を行う。表示装置2の構成は、フレームレート変換部を除いて、上記第1の実施の形態に係る表示装置1(図1)と同様である。なお、上記第1の実施の形態に係る表示装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
(フレームレート変換部50)
図18は、フレームレート変換部50の一構成例を表すものである。フレームレート変換部50は、動きベクトル検出部52と、フレーム補間部53と、OSDマスク生成部60とを備えている。
図20は、OSDマスク生成部60の一構成例を表すものである。OSDマスク生成部60は、ラインメモリ61(1)〜61(n−1)と、DFFブロック62(1)〜62(n)と、カウンタ64と、比較器65と、メモリ66と、タイミング発生部67とを備えている。
図21は、OSDマスク生成部60の一動作例を表すものであり、(A)はOSDフラグ領域Rfを示し、(B)〜(E)はOSDマスク領域Rm2を示す。この例では、画素ブロックBpixは、30個の画素Pixにより構成されている。図21おいて、(B)はOSDマスク調整定数Cthが0の場合を示し、(C)はOSDマスク調整定数Cthが3の場合を示し、(D)はOSDマスク調整定数Cthが8の場合を示し、(E)はOSDマスク調整定数Cthが29の場合を示す。
以上のように本実施の形態では、画素単位のOSDフラグ領域Rfに基づいて、画素ブロックBpix単位のOSDマスク領域Rm2を生成するようにしたので、フレーム補間処理が画素ブロックBpix単位で行われる場合であっても、そのフレーム補間処理を行わない領域(マスク領域)の指示をシンプルに行うことができる。その他の効果は、上記第1の実施の形態の場合と同様である。
次に、第3の実施の形態に係る表示装置3について説明する。本実施の形態は、OSD生成部からフレーム補間部に対して、画面上におけるOSD画面の領域を伝える方法が、上記第1および第2の実施の形態と異なる。すなわち、本実施の形態では、画面上における座標を用いて、OSD画面の領域を伝えるものである。その他の構成は、上記第1の実施の形態(図1)などと同様である。なお、上記第1および第2の実施の形態に係る表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
Claims (11)
- 映像フレームにOSD画像を重畳して生成された合成映像フレームに対して動きベクトルに基づくフレーム補間処理を行うことにより、フレームレートを変換するフレームレート変換部と、
マスク生成部と、
前記フレームレート変換部により変換された合成映像フレームに基づいて映像表示を行う表示部と
を備え、
前記フレームレート変換部が、前記OSD画像の領域を示すOSD領域情報に基づき、前記フレーム補間処理を前記合成映像フレームの1または複数の画素ごとに選択的に行い、
前記OSD領域情報は、前記合成映像フレームの1または複数の画素ごとに対応づけられたフラグ信号であり、
前記マスク生成部は、前記フラグ信号に基づいてマスク領域を生成し、
前記フレームレート変換部は、前記合成映像フレームのうちの、前記マスク領域以外の領域に対して前記フレーム補間処理を行い、
前記マスク領域は、前記OSD画像の領域より狭い
映像表示装置。 - 前記OSD領域情報は、前記OSD画像の領域の座標情報である
請求項1に記載の映像表示装置。 - 前記合成映像フレームに加え、前記OSD領域情報を生成する重畳部をさらに備えた、
請求項1に記載の映像表示装置。 - 前記マスク生成部は、供給された調整設定情報に基づいて前記マスク領域の広さを調整して生成する
請求項1に記載の映像表示装置。 - 前記マスク生成部は、複数の画素からなる画素ブロックを単位として前記マスク領域を生成し、
前記フレームレート変換部は、前記フレーム補間処理を前記画素ブロックごとに選択的に行う
請求項1に記載の映像表示装置。 - 前記マスク生成部は、前記画素ブロックのそれぞれに含まれている前記OSD画像の画素数を画素数しきい値と比較することにより、マスク領域を調整し生成する
請求項5に記載の映像表示装置。 - 前記マスク生成部は、各画素ブロックに含まれている前記OSD画像の画素数が、その画素ブロックの画素数と等しいときに、その画素ブロックをマスク領域として設定する
請求項6に記載の映像表示装置。 - 前記重畳部は、前記合成映像フレームと前記OSD領域情報とを多重化して出力する
請求項3に記載の映像表示装置。 - 前記OSD領域情報は、前記合成映像フレームの1または複数の画素ごとに対応づけられたフラグ信号であり、
前記合成映像フレームと前記フラグ信号とが画素ごとに時分割多重されている
請求項8に記載の映像表示装置。 - 映像フレームにOSD画像を重畳して生成された合成映像フレームに対して動きベクトルに基づくフレーム補間処理を行うことにより、フレームレートを変換するフレームレート変換部と、
マスク生成部と
を備え、
前記フレームレート変換部が、前記OSD画像の領域を示すOSD領域情報に基づき、
前記フレーム補間処理を前記合成映像フレームの1または複数の画素ごとに選択的に行い、
前記OSD領域情報は、前記合成映像フレームの1または複数の画素ごとに対応づけられたフラグ信号であり、
前記マスク生成部は、前記フラグ信号に基づいてマスク領域を生成し、
前記フレームレート変換部は、前記合成映像フレームのうちの、前記マスク領域以外の領域に対して前記フレーム補間処理を行い、
前記マスク領域は、前記OSD画像の領域より狭い
フレームレート変換装置。 - 映像フレームにOSD画像を重畳して生成された合成映像フレームに対して、前記OSD画像の領域を示すOSD領域情報に基づき、動きベクトルに基づくフレーム補間処理を前記合成映像フレームの1または複数の画素ごとに選択的に行うことによりフレームレートを変換し、
前記フレームレートを変換することにより生成された合成映像フレームに基づいて映像表示を行い、
前記フレームレートを変換する際、前記合成映像フレームの1または複数の画素ごとに対応づけられたフラグ信号であるOSD領域情報に基づいて、前記OSD画像の領域より狭いマスク領域を生成し、前記合成映像フレームのうちの、前記マスク領域以外の領域に対して前記フレーム補間処理を行う
表示方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115796A JP5614098B2 (ja) | 2010-05-19 | 2010-05-19 | 映像表示装置、フレームレート変換装置、および表示方法 |
US13/079,258 US8421922B2 (en) | 2010-05-19 | 2011-04-04 | Display device, frame rate conversion device, and display method |
CN201110122142.1A CN102256080B (zh) | 2010-05-19 | 2011-05-12 | 显示设备、帧速率转换设备和显示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115796A JP5614098B2 (ja) | 2010-05-19 | 2010-05-19 | 映像表示装置、フレームレート変換装置、および表示方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011244283A JP2011244283A (ja) | 2011-12-01 |
JP2011244283A5 JP2011244283A5 (ja) | 2013-05-30 |
JP5614098B2 true JP5614098B2 (ja) | 2014-10-29 |
Family
ID=44972236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010115796A Active JP5614098B2 (ja) | 2010-05-19 | 2010-05-19 | 映像表示装置、フレームレート変換装置、および表示方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8421922B2 (ja) |
JP (1) | JP5614098B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160097022A (ko) * | 2015-02-06 | 2016-08-17 | 엘지전자 주식회사 | 영상표시장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5682454B2 (ja) * | 2011-05-30 | 2015-03-11 | 株式会社Jvcケンウッド | 映像処理装置及び補間フレーム生成方法 |
US9307187B2 (en) * | 2012-05-22 | 2016-04-05 | Panasonic Intellectual Property Management Co., Ltd. | Display control device and display control method |
JP2014179818A (ja) * | 2013-03-15 | 2014-09-25 | Sony Corp | 画像処理装置および画像処理方法 |
CN104702878B (zh) * | 2015-02-28 | 2018-03-16 | 宏祐图像科技(上海)有限公司 | 基于HDMI协议下区分OSD和Video信号的方法 |
TWI675327B (zh) * | 2017-08-16 | 2019-10-21 | 華碩電腦股份有限公司 | 顯示器幀率顯示方法 |
CN111209869B (zh) * | 2020-01-08 | 2021-03-12 | 重庆紫光华山智安科技有限公司 | 基于视频监控的目标跟随显示方法、***、设备及介质 |
CN112433529B (zh) * | 2020-11-30 | 2024-02-27 | 东软睿驰汽车技术(沈阳)有限公司 | 运动物体确定方法、装置及设备 |
US12010450B2 (en) * | 2022-03-21 | 2024-06-11 | Novatek Microelectronics Corp. | On-screen display (OSD) image processing method |
US12008729B2 (en) * | 2022-03-21 | 2024-06-11 | Novatek Microelectronics Corp. | On-screen display (OSD) image processing method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1404130A1 (en) * | 2002-09-24 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for processing a video signal mixed with an additional image signal |
EP1536305A1 (en) | 2003-11-27 | 2005-06-01 | Océ-Technologies B.V. | Secure transmission of electronic documents |
JP2006033667A (ja) * | 2004-07-21 | 2006-02-02 | Hitachi Ltd | Osd表示装置 |
EP1931141A4 (en) * | 2005-09-30 | 2010-11-03 | Sharp Kk | IMAGE DISPLAY DEVICE AND METHOD |
US20080028431A1 (en) * | 2006-07-28 | 2008-01-31 | Samsung Electronics Co., Ltd | Image processing apparatus, display apparatus and image processing method |
JP2008160591A (ja) * | 2006-12-25 | 2008-07-10 | Hitachi Ltd | テレビジョン受信機及びそのフレームレート変換方法 |
JP4412323B2 (ja) * | 2006-12-28 | 2010-02-10 | 株式会社日立製作所 | 映像処理装置及び映像表示装置 |
JP5023893B2 (ja) * | 2007-08-31 | 2012-09-12 | ソニー株式会社 | 表示装置 |
JP4618305B2 (ja) * | 2008-02-19 | 2011-01-26 | ソニー株式会社 | 画像処理装置および画像処理方法、並びにプログラム |
JP4937961B2 (ja) * | 2008-04-28 | 2012-05-23 | パナソニック株式会社 | 映像表示装置、及び映像出力装置 |
JP4626779B2 (ja) | 2008-08-26 | 2011-02-09 | ソニー株式会社 | 映像信号処理装置、画像表示装置および映像信号処理方法 |
US20100178038A1 (en) * | 2009-01-12 | 2010-07-15 | Mediatek Inc. | Video player |
JP2011205519A (ja) * | 2010-03-26 | 2011-10-13 | On Semiconductor Trading Ltd | フレームレート変換回路 |
-
2010
- 2010-05-19 JP JP2010115796A patent/JP5614098B2/ja active Active
-
2011
- 2011-04-04 US US13/079,258 patent/US8421922B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160097022A (ko) * | 2015-02-06 | 2016-08-17 | 엘지전자 주식회사 | 영상표시장치 |
KR102278183B1 (ko) | 2015-02-06 | 2021-07-15 | 엘지전자 주식회사 | 영상표시장치 |
Also Published As
Publication number | Publication date |
---|---|
CN102256080A (zh) | 2011-11-23 |
US20110285902A1 (en) | 2011-11-24 |
US8421922B2 (en) | 2013-04-16 |
JP2011244283A (ja) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5614098B2 (ja) | 映像表示装置、フレームレート変換装置、および表示方法 | |
JP2008160591A (ja) | テレビジョン受信機及びそのフレームレート変換方法 | |
JP5255704B2 (ja) | 映像表示装置 | |
JP2005217971A (ja) | オンスクリーン重畳装置 | |
US9215353B2 (en) | Image processing device, image processing method, image display device, and image display method | |
WO2014185319A1 (ja) | 画像処理装置および画像処理方法 | |
JP4878628B2 (ja) | 映像処理装置および映像処理方法 | |
JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
JP5114274B2 (ja) | テレビジョン受信機及びそのフレームレート変換方法 | |
JP2009135847A (ja) | 映像処理装置及びフレームレート変換方法 | |
JP5082549B2 (ja) | 映像信号処理装置と映像信号処理方法 | |
JP4722672B2 (ja) | 画像表示装置 | |
JP2007288483A (ja) | 画像変換装置 | |
JP4747214B2 (ja) | 映像信号処理装置、及び、映像信号処理方法 | |
JP2011055485A (ja) | 映像処理装置 | |
JP5017445B2 (ja) | 視差画像変換装置 | |
JP2009152807A (ja) | デジタル放送受信装置、デジタル放送受信方法、信号処理プログラム、およびプログラム記録媒体 | |
JP4677755B2 (ja) | 画像フィルタ回路及び補間処理方法 | |
JP5207866B2 (ja) | 映像信号処理方法、映像信号処理装置 | |
JP2011109245A (ja) | 画像処理装置及び画像処理方法 | |
CN102256080B (zh) | 显示设备、帧速率转换设备和显示方法 | |
JP2009098304A (ja) | 画像処理装置及び画像処理方法 | |
JP2009111885A (ja) | 画像データ処理装置および画像データ処理方法 | |
JP2004048118A (ja) | 画像表示装置、画像生成回路および画像生成方法 | |
JP2011199889A (ja) | 映像信号処理装置、及び、映像信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5614098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |