JP5613031B2 - 光導波路素子 - Google Patents
光導波路素子 Download PDFInfo
- Publication number
- JP5613031B2 JP5613031B2 JP2010269683A JP2010269683A JP5613031B2 JP 5613031 B2 JP5613031 B2 JP 5613031B2 JP 2010269683 A JP2010269683 A JP 2010269683A JP 2010269683 A JP2010269683 A JP 2010269683A JP 5613031 B2 JP5613031 B2 JP 5613031B2
- Authority
- JP
- Japan
- Prior art keywords
- refractive index
- tip
- core
- region
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
光通信設備が使用される通信キャリア局舎やデータセンター等では、コンピュータやルータ等の情報機器を動作させる電力に加え、機器の発熱により冷却設備にも無視できない電力が必要となる。このため、近年の環境問題への対応の必要から、消費電力削減が大きな課題となっている。
こうした課題に対して、シリコン(Si)などの屈折率の高い材料を用いた光導波路素子の使用が検討されている。
媒質中の光の波長はその媒質の屈折率に反比例するため、屈折率が高い材料を使用すると、光導波路のコア幅などの寸法を小さくできる。また、高屈折率材料(シリコン等)に対し屈折率が大きく異なるシリカ等をクラッドとすることで、閉じ込めが強い光導波路が得られ、曲げ半径を小さくすることができ、光導波路素子の小型化が可能となる。
さらに、シリコン等を用いた光導波路素子では、従来のCPU、メモリ等の半導体デバイス製造で使用する半導体プロセスに関する技術・装置と共通の要素が多く、低コスト化を図ることができる。また、従来の半導体デバイスとの同一基板上での集積も可能である。
このように、シリコン等を用いた小型かつ低価格の光導波路素子の実現により、情報通信機器で使用している電気処理の一部を光で置き換えることにより、システム全体の消費電力を削減する可能性が議論されている。
特許文献1には、この光導波路素子を外部と接続することについての記載はないが、この光導波路素子の高屈折率材料(シリコン等)を用いた導波路は、一般的な光ファイバなどの光伝送体とはモードフィールド径が大きく異なるため、これらを直接接続すると大きな損失が生じてしまうことがある。
特許文献2に記載の光導波路素子では、損失低減のため、コア幅が先端方向に向かって狭くなっているテーパ状の導波路構造が採用されているが、特許文献2には、コアにギャップ部を形成した場合に低損失を実現できる構造は提示されていない。
特許文献3には、コアの幅方向中央に、導波方向に沿ってスロットが形成された光導波路素子が開示されている。この光導波路素子では、スロットの両端部における反射を利用したレーザ発振により発光強度を高めている。この光導波路素子では、スロットを先細り形状とすることで端部での反射を低減できる。
しかしながら、この光導波路素子では、コアとクラッドの屈折率差が大きい場合(例えばコアがSi、クラッドがSiO2からなる場合)に、スロット端部での損失が大きくなりやすく、これを避けるにはスロット端部に高精度の微細加工が必要となるが、精度の高い加工は容易ではない。また、スロットにより分離されたコア部分に電圧を印加すると、スロットがない部分を経由したリーク電流が生じる可能性がある。
このため、高屈折率領域の先端に達した光のモードフィールドにおいて、高屈折率領域の占める割合は、高屈折率領域がテーパ状でなく一定幅である場合と比較して相対的に小さくなっており、光が高屈折率領域先端より先方に伝搬する際に生じる、構造の変化による光の反射や散乱を低減することができ、結果として、導波方向に伝搬する光の損失を低減することができる。よって、その前方に配置した外部の光伝送体(光ファイバ等)と光導波路を、低損失に接続することができる。
また、部分領域がギャップ部に接して形成されているため、製造に際し条件設定が容易である。例えば、高精度加工が要求される鋭角形状のレジストを用いる必要がないため、部分領域の製造条件の設定が容易である。従って、テーパ状の部分領域を高精度かつ容易に形成することができる。
本発明では、2つの部分領域がギャップ部により互いに分離されているため、導電性材料で構成した部分領域間に電圧を印加する場合には、部分領域間のリーク電流を抑止できる。
従って、外部の光伝送体(光ファイバ等)に応じたモードフィールドが得られるよう低屈折率コアを設計することによって、外部の光伝送体(光ファイバ等)に対して、より低損失の接続を実現できる。
ギャップ部の先端位置を部分領域の先端より先端側とすると、高屈折率領域およびギャップ部を形成する際のフォトマスクの位置ずれ等によりギャップ部の先端が設計位置からずれた場合でも、確実に部分領域を互いに分断することができる。
この構成によれば、光が第2テーパ部より先方に伝搬する際に生じる反射や散乱を低減し、光の損失を低減できる。
また、先端側領域内で外部の光伝送体(光ファイバ等)に応じたモードフィールドが得られるように外側コアを設計することによって、外部の光伝送体(光ファイバ等)に対する低損失の接続を実現できる。
これによって、この光導波路素子を低損失で外部の光伝送体(光ファイバ等)に接続できる。
このため、高屈折率領域の先端に達した光のモードフィールドにおいて、高屈折率領域の占める割合は、高屈折率領域がテーパ状でなく一定幅である場合と比較して相対的に小さくなっている。このため、光が高屈折率領域先端より先方に伝搬する際に生じる、構造の変化による光の反射や散乱を低減することができ、結果として、導波方向に伝搬する光の損失を低減することができる。よって、その前方に配置した外部の光伝送体(光ファイバ等)と光導波路を、低損失に接続することができる。
また、部分領域がギャップ部に接して形成されているため、製造に際し条件設定が容易である。例えば、高精度加工が要求される鋭角形状のレジストを用いる必要がないため、部分領域の製造条件の設定が容易である。従って、テーパ状の部分領域を高精度かつ容易に形成することができる。
本発明では、2つの部分領域がギャップ部により互いに分離されているため、導電性材料で構成した部分領域間に電圧を印加する場合には、部分領域間のリーク電流を抑止できる。
なお、以下の図面においては、XYZ直交座標系を設定し、XYZ直交座標系を参照しつつ各部材の位置関係について説明する場合がある。この場合においては、光の導波方向をY方向、該導波方向と直交する光導波路の幅方向をX方向、X方向及びY方向と直交する高さ方向をZ方向と称する。
光導波路は基板上に形成されるため、X方向とY方向は基板と平行な方向であり、Z方向は基板と垂直な方向である。
なお、以下の実施形態では、コアがY方向に延在する直線光導波路を例示するが、コアが湾曲した曲がり光導波路であっても良い。
図1は、本発明の第1実施形態にかかる光導波路素子10を模式的に示す斜視図である。図2は、光導波路素子10のXZ平面における断面図であり、図1および図3のA1−A1断面図である。図3は、XY平面における図2のA2−A2断面図である。なお、先端方向とは図3における左方であり、以下、この方向を前方といい、その反対方向(図3における右方)を後方ということがある。
図1および図2に示すように、光導波路素子10は、基板1上に光導波路2が形成された光導波路素子であり、先端面10Bにおいて他の光伝送体(光ファイバ等)と接続できる。本実施形態では、SOI基板を加工して光導波路素子10を作製することを想定する。
光導波路2は、下部クラッド3と、コア部4(第1のコア)と、コア部4を覆って設けられた低屈折率コア7(第2のコア)と、低屈折率コア7の外面を覆って形成された上部クラッド8とを有する。
下部クラッド3は、コア部4からの漏光が生じないように十分に厚く形成する必要がある。下部クラッド3の厚みは2〜3μm、またはそれ以上であることが好ましい。本実施形態では、SOI基板のSiO2層をそのまま利用できる。
高屈折率領域6は、下部クラッド3、上部クラッド8よりも高い屈折率を有する材料、例えばシリコン(Si)を使用できる。本実施形態では、SOI基板の最上層であるシリコン(Si)層をエッチング等により加工することで高屈折率領域6を形成することができる。
導電性を付与する不純物は、母体媒質に応じて適宜選択して用いることができる。
例えば、母体媒質がSi等のIV族半導体である場合には、P型極性を与える添加物としてホウ素(B)等のIII族元素が使用できる。また、N型極性を与える添加物としてリン(P)やヒ素(As)等のV族元素が挙げられる。
部分領域6a、6bにそれぞれ電極パッドに電気的に接続し、電極パッドに電圧を印加することによって、部分領域6a、6bに電荷を蓄え、キャリア密度変化により屈折率の変化を誘起し、光導波路素子10の光学特性を変化させることが可能となる。
なお、本発明では、部分領域6a、6bに極性が反対の導電性を付与すること、および電極パッドを設けることは必須の構成ではなく、部分領域6a、6bへの電圧印加は行わなくてもよい。
主テーパ部12は、部分領域6a、6bの幅が先端12aに向かって狭くなるよう形成されている。図示例の部分領域6a、6bの外側面6d、6dは光の導波方向(Y方向)に対し一定角度で傾斜している。
この例では、ギャップ部5を挟んで対向する部分領域6a、6bは互いに鏡映対称形であり、光の導波方向(Y方向)の位置が同じであれば幅も互いに同じとなっている。なお、部分領域6a、6bは鏡映対称形に限定されない。部分領域6a、6bが鏡映対称形でない場合でもその機能が損なわれることはない。
部分領域6a、6bおよびギャップ部5はそれぞれ断面矩形とすることができる。
部分領域6a、6bの先端6cの導波方向(Y方向)位置は、ギャップ部5の先端5aの導波方向(Y方向)の位置とほぼ同じとすることができる。
主テーパ部12においては、部分領域6a、6bの幅が徐々に狭くなるため、先端方向に向けて光の閉じ込めが徐々に弱くなり、モードフィールドが部分領域6a、6b外の領域に拡がっていくため、光を低損失でコア部4から低屈折率コア7に移行させることができる。
主テーパ部12は、先端方向に向かってスポットサイズを徐々に拡大するスポットサイズ変換部として機能する。
なお、部分領域6a、6bの幅が大きい範囲では、幅の小さくなる先端方向に向けて光が集中する部分の存在する場合もあるが、素子先端に向かって部分領域6a、6bの幅がさらに狭くなると、光の分布は次第に部分領域6a、6bの外に拡がるようになる。
図示例では、ギャップ部5は一定幅に形成されている。なお、ギャップ部5は幅が不均一であってもよく、例えば先端に向かって徐々に幅が狭くなる形状であってもよいし、先端に向かって徐々に幅が広くなる形状であってもよい。
ギャップ部5には、酸窒化シリコン(SiOxNy)あるいは窒化シリコン(SixNy)などを使用することも可能であり、例えば、酸窒化シリコン(SiOxNy)では、組成比x:yを制御することで、製造段階において屈折率を制御することが可能である。具体的には、屈折率が約1.5に調整された酸窒化シリコンや、屈折率が約2.0に調整された窒化シリコン等が使用できる。
すなわち、部分領域6aと部分領域6bとが高抵抗のギャップ部5によって電気的に分離されるため、これらの間のリーク電流を抑止し、部分領域6aと部分領域6bとの間に高い電圧をかけることが可能となる。
例えば、本実施形態では部分領域6a、6bとしてそれぞれP型およびN型のシリコンを用い、両者の間に電圧を加えることで、キャリアプラズマ効果による屈折率変化を利用して光学特性を可変に制御することができる。また、ギャップ部5によって部分領域6a、6b間のリーク電流を抑止することができるため、発熱増加による影響の減少や消費電力の低減を図ることができる。
また、ギャップ部5の形成によって、単一偏光状態に単一モードしか存在しないという条件を保持しながら、コア部4におけるモードフィールド径を大きくできる。このため、製造プロセスにおいて生じる不可避のコア部4側面の粗面化が光学特性に与える影響(散乱損失)を抑制することができる。
図示例の低屈折率コア7は導波方向(Y方向)に一定の幅となっている。
低屈折率コア7には、高屈折率領域6よりも低い屈折率を有する材料が用いられる。低屈折率コア7には、酸窒化シリコン(SiOxNy)あるいは窒化シリコン(SixNy)などを使用することができ、例えば、酸窒化シリコン(SiOxNy)では、組成比x:yを制御することで、製造段階において屈折率を制御することが可能である。低屈折率コア7には、SiO2等を使用することもできる。
下部クラッド3および上部クラッド8は第2のコアを囲むクラッドとして機能するため、低屈折率コア7は、下部クラッド3および上部クラッド8よりも屈折率の高い材料からなることが好ましい。
図2に示すように、低屈折率コア7は、上面7aおよび側面7bが上部クラッド8に覆われ、下面7cが下部クラッド3に覆われるため、低屈折率コア7では、上下および両側方から光が閉じ込められる。
このため、低屈折率コア7の形状は、下部クラッド3および上部クラッド8を含めた導波路が、接続対象の光伝送体(光ファイバ等)に適合するように設計される。
なお、コア部4および低屈折率コア7の幅方向位置は、上部クラッド8の幅方向位置の中央とするのが好ましいが、必要に応じて上部クラッド8の幅方向中央位置からずらして形成してもよい。
従って、先端側領域13内で外部の光伝送体(光ファイバ等)に応じたモードフィールドが得られるように低屈折率コア7を設計することによって、外部の光伝送体(光ファイバ等)に対して、より低損失の接続を実現できる。
上部クラッド8は、低屈折率コア7の上面7aおよび側面7bを覆って形成される。
なお、空気層(屈折率:1)を上部クラッド8として機能させることもできる。
光導波路素子10の先端面10Bは、外部の光伝送体(光ファイバ等)(図示略)に接続され、光結合される。
次に、光導波路素子10を製造する方法の一例について説明する。
下部クラッドとなるクラッド層と、その上に設けられた高屈折率領域となる高屈折率層とを備えた基板を用意する。
本実施形態ではSOI基板を使用する。SOI基板は、Si基板上にSiO2層(クラッド層)が形成され、その上にSi層(高屈折率層)が形成された構成である。本発明ではSOI基板に限らず、GaAsやInPなどの他の半導体材料やガラス材料を用いた基板を使用することもできる。
Si層に、ギャップ部5が形成される溝を形成する。
前記溝の形成には、フォトリソグラフィーや電子線リソグラフィを採用することができる。前記溝は、例えば次のようにして形成することができる。
まず、Si層上に、塗布などにより未露光のフォトレジスト層を形成する(フォトレジスト層形成工程)。次いで、フォトマスク等により所定領域のフォトレジスト層を露光する(露光工程)。次いで、フォトレジスト層を現像することによりフォトレジストパターンを得る(現像工程)。
このフォトレジストパターンを用いてSi層をエッチングすることによって、前記溝を形成する(エッチング工程)。残ったフォトレジストは除去する。
前記溝はギャップ部5の設計値より長く形成すると、後述する主テーパ部形成工程において、フォトマスクの位置ずれによりギャップ部5の先端5aが設計よりも素子中央側(Yのマイナス方向)側に位置した場合でも、部分領域6a、6bの先端6cよりも素子先端側(Yのプラス方向)までエッチングすることができ、確実に部分領域6a、6bを互いに分断することが可能である。
なお、Yのプラス方向とは図3における左方であり、Yのマイナス方向とはその反対方向(図3における右方)である。
次いで、前記溝に、SiO2からなるギャップ層を形成する。ギャップ層はCVD装置等を用いて形成することができる。前記溝がギャップ部5の設計値より長く形成されている場合には、ギャップ層もギャップ部5の設計値より長く形成される。
ギャップ層の高さが適当な範囲を越える場合には、CMPやエッチング等によりギャップ層の高さを適正化することができる。
フォトリソグラフィーや電子線リソグラフィ等によりSi層およびギャップ層の不要部分を除去して高屈折率領域6およびギャップ部5を形成する。高屈折率領域6およびギャップ部5は、例えば次のようにして形成することができる。
前記Si層およびギャップ層の上に、塗布などにより未露光のフォトレジスト層を形成する(フォトレジスト層形成工程)。次いで、フォトマスク等により所定領域のフォトレジスト層を露光する(露光工程)。次いで、フォトレジスト層を現像することによりフォトレジストパターンを得る(現像工程)。
このフォトレジストパターンを用いてSi層およびギャップ層をエッチングすることによって不要部分を除去して高屈折率領域6およびギャップ部5を形成する(エッチング工程)。残ったフォトレジストは除去する。
この工程では、互いに接するSi層とキャップ層に対し同時にエッチングを施すことによって主テーパ部12を形成するため、部分領域6a、6bの先端6cはギャップ部5に接した状態で形成される。
このため、部分領域6a、6bの先端6cの形状に沿う先鋭な鋭角形状のレジスト形成が不要であり、露光工程において光の回折に起因する制限を受けない。
また、先鋭な鋭角形状のレジストにより先端6cを形成する必要がないため、先端6c形状の鈍化(丸まり)が起こりにくく、エッチングの条件設定は比較的容易である。
さらに、部分領域6a、6bの先端6cがギャップ部5に接した状態で形成されるため、その後の工程における外力による変形が起こりにくい。
従って、より幅が狭い先端6cを有する部分領域6a、6bを精度よく形成することができ、部分領域6a、6bの先端6cにおける損失を低減できる。
また、本工程ではフォトマスクを用いた光学露光法を採用できるため、量産化が容易である。
コア部4および下部クラッド3を覆うように、低屈折率コア7となる低屈折率層(例えばSiON層)を形成する。
この低屈折率層に、上述のフォトリソグラフィー等を利用して低屈折率コア7を形成する。
次いで、SiO2等からなる上部クラッド8を形成し、図1に示す光導波路素子10を得る。
このため、高屈折率領域6の先端に達した光のモードフィールドにおいて、高屈折率領域6の占める割合は、高屈折率領域6がテーパ状でなく一定幅である場合と比較して相対的に小さくなっている。このため、光が高屈折率領域6の先端6cより先方に伝搬する際に生じる、構造の変化による光の反射や散乱を低減することができ、結果として、導波方向に伝搬する光の損失を低減することができる。よって、その前方に配置した外部の光伝送体(光ファイバ等)と光導波路2を、低損失に接続することができる。
また、電気集積回路用の製造装置では径が大きいウェハーが用いられることが多いのに対し、光部品の製造においては旧世代の小径のウェハーが用いられることが多いため、光部品の製造に、高精度加工が可能な最新の電気集積回路用の製造装置を利用するのは難しいことから、テーパ状の導波路の高精度加工は容易ではなかった。
さらに、部分領域6a、6bの先端6cがギャップ部5に接した状態で形成されるため、その後の工程における外力による変形が起こりにくい。
従って、より幅が狭い先端6cを有するテーパ状の部分領域6a、6bを高精度かつ容易に形成することができ、部分領域6a、6bの先端6cにおける損失を低減できる。
また、フォトマスクを用いた光学露光法を採用することができるため、量産化が容易であるという利点もある。
図6〜図8は、本発明の第2実施形態にかかる光導波路素子20の断面図である。
図6は、光導波路素子20のXZ平面における断面図であり、図7のB2−B2断面図である。図7は、図6のB1−B1断面図である。図8は、図6とは異なる部分のXZ平面における断面図である。
以下の説明においては、先端方向とは図7における左方であり、以下、この方向を前方といい、その反対方向(図7における右方)を後方ということがある。また、第1の実施形態の光導波路素子10と同じ構成については同一符号を付してその説明を省略することがある。
光導波路素子20は、基板1上に光導波路22が形成された光導波路素子である。
高屈折率領域26は、下部クラッド3、上部クラッド28よりも高い屈折率を有する材料、例えばSiを使用できる。本実施形態では、SOI基板の最上層であるSi層を加工することで高屈折率領域26を形成することができる。
部分領域26a、26bには、上述の不純物を添加することにより、それぞれP型またはN型の導電性を付与することができる。
部分領域26a、26bを、導電性を有する材料で構成する場合には、ギャップ部25は、部分領域26a、26bよりも電気伝導率の低い材料から構成されていることで利点がある。
これによって、部分領域26a、26b間のリーク電流を抑止し、部分領域26a、26b間に高い電圧をかけることが可能となる。部分領域26a、26bとしてそれぞれP型およびN型のシリコンを用いれば、光学特性を可変に制御することができる。
主テーパ部32は、部分領域26a、26bの幅が先端32aに向かって狭くなるよう形成されている。図示例の部分領域26a、26bの外側面26e、26eは光の導波方向(Y方向)に対し一定角度で傾斜している。
部分領域26a、26bの先端26fは、本実施形態においては先鋭な鋭角形状であるが、先端26fは微小な幅の先端面(図示略)を有してもよい。
低屈折率コア27は、高屈折率領域26よりも低い屈折率を有する材料、例えばSiNなどを使用することができる。
低屈折率コア27は、コア部24の主テーパ部32より先端側に、先端34aに向かって幅が狭くなる第2テーパ部34を有する。
上部クラッド28は、低屈折率コア27の先端27aよりさらに先端側に形成された先端側領域37を有する。
上部クラッド28は、先端側領域37において、光が導波する第3のコア(外側コア)として機能させることができる。
図8(a)に示すように、B3−B3断面では、コア部24の幅(一方の平板部26cの外側縁と他方の平板部26cの外側縁との距離)は低屈折率コア27の幅に等しくされている。
なお、平板部26cの幅は、低屈折率コア27の幅より広く、またはこれより狭く形成することも可能であり、導波路構造の変化によるモードフィールドの変化が小さい範囲で適宜設計変更が可能である。
図7に示すように、上部クラッド28は、このB3−B3断面位置から先端方向に延在して形成されている。B3−B3断面位置より後方では上部クラッド28は存在しないため、この位置の前後で光導波路の構造が変化するが、光はコア部24を中心に分布するため、上部クラッド28についての構造変化が光特性に及ぼす影響は小さい。
一方、低屈折率コア27の先端27aより先端側では、上部クラッド28は光が導波するコアとして機能し、外部の光伝送体(光ファイバ等)と光結合される。
図7に示すように、部分領域26a、26bは、B3−B3断面位置からB4−B4断面位置にかけて、まず平板部26cの幅が徐々に狭くなり、平板部26cの幅が凸状部26dの幅に等しくなり、続いて凸状部26dの幅も徐々に狭くなっていく。
下段テーパ部35は、コア部24と同じ高さ範囲に形成することができる。
下段テーパ部35の先端35aが上段テーパ部36の先端36aよりも先端側に形成されており、テーパ部先端に向けて光が進む場合には、上段テーパ部36が下段テーパ部35より幅が狭くなっていく過程で徐々にその導波する光の中心は下段テーパ部35に移っていく。上段テーパ部36の先端36aの位置(B5−B5断面位置)においては、光は下段テーパ部35を中心に分布している。このため、構造の境目で光の受ける影響(反射、散乱等)を低減でき、低損失に、光を厚みの薄い領域(下段テーパ部35)に集中させることができる。
逆に、光が前記先端方向とは反対の方向に光が進む場合には、上段テーパ部36が形成された範囲(B6−B6断面位置〜B5−B5断面位置)を進行する過程で徐々に光が上段テーパ部36を含む上段部分に移行する。
このように、この構造を用いることにより、異なる厚みのコアを持つ構造の間を、低損失に光が伝搬するように接続することが可能である。
図示例では、テーパ部35、36の外側面は、いずれも光の導波方向(Y方向)に対し一定角度で傾斜しているが、外側面の傾斜は、二次曲線やクロソイド曲線等の曲線形状により構成することも可能である。
第2テーパ部34では、先端方向に向けて光の閉じ込めが徐々に弱くなり、モードフィールドが第2テーパ部34外の領域に拡がっていくため、光を低損失で低屈折率コア27から上部クラッド28に移行させることができる。低屈折率コア27より先端側では、先端側領域37(上部クラッド28)をコアとし、下部クラッド3および外部クラッド29をクラッドとして光は導波する。
光導波路素子20の先端面20Bは、外部の光ファイバ等(図示略)に接続され、光結合される。
このため、高屈折率領域26の先端に達した光のモードフィールドにおいて、高屈折率領域26の占める割合は、高屈折率領域26がテーパ状でなく一定幅である場合と比較して相対的に小さくなっている。このため、光が高屈折率領域26の先端26fより先方に伝搬する際に生じる、構造の変化による光の反射や散乱を低減することができ、結果として、導波方向に伝搬する光の損失を低減することができる。よって、その前方に配置した外部の光伝送体(光ファイバ等)と光導波路22を、低損失に接続することができる。
第2テーパ部34を導波する過程で、光は上部クラッド28に分布する割合が徐々に大きくなる。このため、光が低屈折率コア27の先端27aから先方に伝搬する際に生じる反射や散乱を低減し、光の損失を低減できる。
低屈折率コア27より先端側では、先端側領域37(上部クラッド28)をコアとし、下部クラッド3および外部クラッド29をクラッドとして光は導波し、先端面20B(先端側領域37の先端37a)に接続された光伝送体(光ファイバ等)に導入される。
従って、ギャップ部25を有する光導波路22を、低損失で外部の光伝送体(光ファイバ等)に接続することができる。
図9は、本発明の第3実施形態にかかる光導波路素子30を模式的に示す斜視図である。図10は、光導波路素子30のXZ平面における断面図であり、図9のA3−A3断面図である。以下の説明においては、第1の実施形態の光導波路素子10と同じ構成については同一符号を付してその説明を省略することがある。
図9および図10に示すように、光導波路素子30は、低屈折率コア7を備えていない点で、第1の実施形態の光導波路素子10と異なる。それ以外の構成は光導波路素子10と同様とすることができる。
コア部4は、上部クラッド8に覆われている。すなわち、コア部4の上面4a(高屈折率領域6およびギャップ部5の上面)および側面(高屈折率領域6の外側面6d)は上部クラッド8に覆われている。上部クラッド8には、高屈折率領域6よりも低い屈折率を有する材料が用いられる。
下部クラッド3は、上部クラッド8より屈折率が低い材料で構成することができる。
図11は、本発明の第4実施形態にかかる光導波路素子40のXZ平面における断面図である。
光導波路素子40は、上部クラッド8の上面8aが、上部クラッド8より屈折率が低い低屈折率クラッド9に覆われている点で、第3の実施形態の光導波路素子30と異なる。それ以外の構成は光導波路素子30と同様とすることができる。
下部クラッド3は、上部クラッド8より屈折率が低い材料で構成することができる。
上部クラッド8は、上面8aが低屈折率クラッド9に覆われ、下面8bが下部クラッド3に覆われるため、上部クラッド8では、光は上下から閉じ込められる。
また、上部クラッド8内で高さ方向の光の閉じ込めが可能となるため、接続先である外部の光伝送体(光ファイバ等)に応じたモードフィールドが得られるように上部クラッド8の高さを設計することによって、前記外部の光伝送体に対する結合効率を高めることができる。
図12に示す光導波路素子50では、ギャップ部5の先端5aは、部分領域6a、6bの先端6cよりさらに先端側に位置している。
この図に示すように、ギャップ部5の先端5aが部分領域6a、6bの先端6cより先端側にあると、高屈折率領域6およびギャップ部5を形成する際のフォトマスクの位置ずれ等によりギャップ部5の先端が設計よりも素子中央側(Yのマイナス方向)側に位置した場合でも、部分領域6a、6bの先端6cよりも素子先端側(Yのプラス方向)までエッチングすることができ、確実に部分領域6a、6bを互いに分断することが可能である。
特に、ギャップ部5の屈折率が上部クラッド8の屈折率と同じ、または上部クラッド8の屈折率より低い場合には、光の分布に及ぼすギャップ部5の影響が小さくなる。このため、光導波路素子50のように、ギャップ部5が部分領域6a、6bより先端方向に突出した構造を採用しても、高屈折率領域6(部分領域6a、6b)から出た光のモードフィールドに大きな影響は及ばない。
なお、ギャップ部5の先端5aは、部分領域6a、6bの先端6cと、光導波路素子50の先端面50Bとの間の位置にあってもよいし、先端面50Bに達していてもよい。
図4および図5を参照しつつ、図1〜図3に示すものと同様の光導波路素子10において、接続損失についてのシミュレーションを行った。
図4は、光導波路素子10のXZ平面における断面図である。図5は、XY平面における断面図である。
図4においてh1=2500nm、h2=300nm、w1=2500nm、w2=160nm、w3=200nmとした。図5においてL1=10μm、L2=200μmとした。
本シミュレーションでは、基板1をSi、下部クラッド3、ギャップ部5および上部クラッド8をSiO2(屈折率1.45)、高屈折率領域6をSi(屈折率3.5)、低屈折率コア7をSiON(屈折率1.5)で構成することを想定した。
各断面構造における導波モードは、有限要素法、等価屈折率法などにより求めることができる。
シミュレーションの結果、接続損失は、TE−likeモード、TM−likeモードともに0.28dBであった。
比較例として、従来の光導波路素子において、接続損失についてのシミュレーションを行った。
図4に示すXZ平面における断面構造を有し、高屈折率領域6(部分領域6a、6b)の幅が導波方向(Y方向)に一定であること以外は実施例1と同じ構造の光導波路素子を想定した。
実施例1と同様のシミュレーションを行った結果、接続損失は、TE−likeモード、TM−likeモードともに4.52dBであった。
図6〜図8に示す構成の光導波路素子20について、ビームウェストが3μmの光ファイバと結合させた場合の結合効率を計算した。
本シミュレーションに用いた各寸法は次のとおりである。
図6において、t1=250nm、t2=50nm、tin=100nm、tout=450nm、w1=280nm、w2=160nm、win=0nm、wout=1000nm(win=0nmは溝27aがないことを意味する)。
図7において、L1=250μm、L2=50μm、L3=500μm。
図8(a)において、h1=600nm、h2=250nm、h3=50nm、h4=2200nm、w1=1000nm、w2=160nm、w3=280nm、w4=2500nm。
図8(b)において、h1=600nm、h4=2200nm、w1=1000nm、w4=2500nm。
図8(c)において、h1=300nm、h2=300nm、h4=2200nm、w1=1000nm、w2=150nm。
図8(d)において、h4=2500nm、w4=2200nm。
上述の比較例との比較より、実施例2においても、損失低減が可能となったことがわかる。
Claims (5)
- 光を導波する高屈折率領域(6)と、前記高屈折率領域より屈折率が低いギャップ部(5)とを有するコア部(4)を備え、
ギャップ部は、前記光の導波方向に沿って形成され、前記高屈折率領域を幅方向に2つの部分領域(6a、6b)に分離し、
前記コア部は、前記導波方向の先端(12a)に向かって前記部分領域の幅が狭くなる主テーパ部(12)を有し、前記主テーパ部において前記光のモードフィールドが前記高屈折率領域の外の領域に拡がり、先端方向に向かってスポットサイズが徐々に拡大するように構成され、
前記ギャップ部は一定幅に形成されていることを特徴とする光導波路素子(10)。 - 前記ギャップ部の先端(5a)の導波方向の位置は、前記部分領域の先端(6c)より先端方向側であることを特徴とする請求項1に記載の光導波路素子。
- 前記高屈折率領域より屈折率が低い低屈折率コア(7、27)が、前記コア部を覆って設けられ、
前記低屈折率コアは、前記部分領域の先端(6c)よりさらに先端側に形成された先端側領域(13)を有することを特徴とする請求項1または2に記載の光導波路素子。 - 前記低屈折率コア(27)よりも屈折率が低く前記低屈折率コアを覆う外側コア(28)をさらに備え、
前記低屈折率コアは、前記コア部の主テーパ部より先端側に、先端(34a)に向かって幅が狭くなる第2テーパ部(34)を有し、前記第2テーパ部において先端方向に向けて光のモードフィールドが前記第2テーパ部の外の領域に拡がるように構成され、
前記外側コアは、前記低屈折率コアの先端よりさらに先端側に形成された先端側領域(37)を有することを特徴とする請求項3に記載の光導波路素子。 - 前記第2テーパ部は、先端(35a)に向かって幅が狭くなる下段テーパ部(35)と、前記下段テーパ部の上に形成されて先端(36a)に向かって幅が狭くなる上段テーパ部(36)とを有し、
前記下段テーパ部の先端の導波方向の位置は、前記上段テーパ部の先端よりも先端側であることを特徴とする請求項4に記載の光導波路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010269683A JP5613031B2 (ja) | 2010-12-02 | 2010-12-02 | 光導波路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010269683A JP5613031B2 (ja) | 2010-12-02 | 2010-12-02 | 光導波路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012118402A JP2012118402A (ja) | 2012-06-21 |
JP5613031B2 true JP5613031B2 (ja) | 2014-10-22 |
Family
ID=46501259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010269683A Expired - Fee Related JP5613031B2 (ja) | 2010-12-02 | 2010-12-02 | 光導波路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5613031B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015157211A1 (en) * | 2014-04-08 | 2015-10-15 | Huawei Technologies Co., Ltd. | Edge coupling using adiabatically tapered waveguides |
JP6062496B1 (ja) * | 2015-06-26 | 2017-01-18 | 株式会社フジクラ | 光導波路素子 |
WO2019130720A1 (ja) * | 2017-12-26 | 2019-07-04 | パナソニックIpマネジメント株式会社 | 光スキャンデバイス、光受信デバイス、および光検出システム |
WO2020144752A1 (ja) | 2019-01-09 | 2020-07-16 | 三菱電機株式会社 | 光半導体集積素子 |
WO2020242812A1 (en) * | 2019-05-29 | 2020-12-03 | Corning Incorporated | Optical spot size converter and a method of making such |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004133446A (ja) * | 2002-09-20 | 2004-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール及び製造方法 |
JP2004184986A (ja) * | 2002-11-20 | 2004-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子およびその製造方法 |
WO2009107811A1 (ja) * | 2008-02-29 | 2009-09-03 | 株式会社フジクラ | 基板型光導波路素子、波長分散補償素子、光フィルタならびに光共振器、およびそれらの設計方法 |
-
2010
- 2010-12-02 JP JP2010269683A patent/JP5613031B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012118402A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613031B2 (ja) | 光導波路素子 | |
US8126301B2 (en) | Optical waveguide and method for producing the same | |
JP5772927B2 (ja) | 光変換器およびその製造方法 | |
US7076135B2 (en) | Optical module and manufacturing method therefor | |
JP6114570B2 (ja) | スポットサイズ変換器、光源、光送信器、光受信器及び光送受信器 | |
JP6336113B2 (ja) | 光導波路素子及びその製造方法 | |
CN112166355B (zh) | 具有扇出中介层的绝热耦合光子*** | |
JP5588794B2 (ja) | グレーティング構造を有する基板型光導波路素子、波長分散補償素子および基板型光導波路素子の製造方法 | |
EP3164746B1 (en) | Dual tip optical coupler | |
JP2016090711A (ja) | 光導波路、スポットサイズ変換器及び光装置 | |
JP6062496B1 (ja) | 光導波路素子 | |
TWI717994B (zh) | 波導管佈線組態及方法 | |
JP2008521051A (ja) | 導波路のテーパ化及び最適化した導波路構造の形成を行う方法並びにプロセス | |
JP4377195B2 (ja) | 光モジュールの製造方法 | |
US10078182B2 (en) | Semiconductor device and method for manufacturing the same | |
JP7069153B2 (ja) | 複数のオプトエレクトロニクスチップの共同製造方法 | |
JP5304209B2 (ja) | スポットサイズ変換器 | |
JP2011242650A (ja) | 光導波路素子の製造方法 | |
JP2011242651A (ja) | 光導波路素子 | |
CN110770616A (zh) | 基于集成非球面半透镜的超紧凑平面模式尺寸转换器 | |
KR20220011709A (ko) | 모드 확장 웨이브가이드 및 광섬유를 직접 결합하기 위해 이를 포함하는 스폿 크기 변환기 | |
JP7107194B2 (ja) | 光接続構造 | |
CN111566527A (zh) | 具有竖直锥化的波导的绝热耦合光子*** | |
JP2010164504A (ja) | 光ジャイロセンサ | |
JP2015191029A (ja) | スポットサイズ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5613031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |