JP5609052B2 - 画像表示装置及びその製造方法並びにアクティブマトリクス基板 - Google Patents

画像表示装置及びその製造方法並びにアクティブマトリクス基板 Download PDF

Info

Publication number
JP5609052B2
JP5609052B2 JP2009222685A JP2009222685A JP5609052B2 JP 5609052 B2 JP5609052 B2 JP 5609052B2 JP 2009222685 A JP2009222685 A JP 2009222685A JP 2009222685 A JP2009222685 A JP 2009222685A JP 5609052 B2 JP5609052 B2 JP 5609052B2
Authority
JP
Japan
Prior art keywords
substrate
source wiring
wiring
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009222685A
Other languages
English (en)
Other versions
JP2011070089A (ja
Inventor
典昭 池田
典昭 池田
ちひろ 宮▲崎▼
ちひろ 宮▲崎▼
伊藤 学
学 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2009222685A priority Critical patent/JP5609052B2/ja
Publication of JP2011070089A publication Critical patent/JP2011070089A/ja
Application granted granted Critical
Publication of JP5609052B2 publication Critical patent/JP5609052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Optical Filters (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画像表示装置及びその画像表示装置に用いるアクティブマトリクス基板の構造に関するものである。
近年、画像表示装置として、薄膜トランジスタを用いたアクティブマトリクス型の表示装置が広く使用されている。
例えば、表示要素として液晶を用いた液晶表示装置においてカラー画像を表示する場合、カラーフィルタを用いる方式が最もよく使用されており、一般的には半導体回路である薄膜トランジスタの形成されたアクティブマトリクス基板とカラーフィルタ基板の間に液晶層を設ける構造が採用されている。
液晶表示装置用の半導体材料としては、アモルファスシリコン、多結晶シリコンなどが多く用いられており、これらの材料は光感度を持つため、半導体層に光が照射されると誤作動を起こしてしまうために遮光膜を設ける必要がある。
先に述べたような半導体回路とカラーフィルタを別々の基板上に形成して貼り合せるような構造の液晶表示装置では、貼り合せ時の位置あわせの誤差による光漏れ不良や、位置合わせの誤差に余裕を持たせるために遮光層を大きめに形成することによって開口率が低下するという問題があった。
また、アクティブマトリクス基板とカラーフィルタ基板の貼り合せにおいては、アクティブマトリクス基板とカラーフィルタを貼り合せた後に、液晶を注入する方法やアクティブマトリクス基板に液晶を滴下した後、液晶層中に気泡が生じないよう真空中でカラーフィルタ基板との貼り合せおよび位置合わせが行われている。
液晶表示装置では、カラーフィルタ基板とアクティブマトリクス基板とのギャップ制御のためにシリカガラスや樹脂等の球状の粒子からなるビーズ等が従来用いられていたが、パネルを組んだ後のセルギャップの均一性が無く、コントラストの低下が起きたり、また、ビーズがカラーフィルタ上に移動したり、分散性が悪いビーズが凝集するなどして表示欠陥の原因となっていた。
この問題の解決のため、特許文献1にはカラーフィルタ上にスペーサーを形成することが記載されている。しかし、この場合にはアクティブマトリクス基板の層間絶縁層をフォトリソグラフィ法により形成する工程と、カラーフィルタ上にスペーサーを形成するためのフォトマスク及びフォトリソグラフィ工程の二つが必要であり、さらに、カラーフィルタ上のスペーサーをアクティブマトリクス基板の所定位置に配置するには双方の基板の正確な位置合わせが必要であった。
また、上記のフォトリソグラフィ工程や位置合わせの問題は液晶表示装置に限られたものではなく、アクティブマトリクス基板とカラーフィルタ基板とをスペーサーを介して貼り合わせて形成される表示装置における問題である。
特開2005−128357号公報
本発明は上記の問題を鑑みて、工程数を削減することで歩留りが高く、かつ半導体回路と対向基板との位置合わせ及び貼り合せが容易であり、開口率の高い表示装置を提供することである。
請求項1に記載の発明は、基板と、前記基板上の同一面に隔絶されて形成されたゲート配線及びキャパシタ配線と、前記ゲート配線及び前記キャパシタ配線を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体活性層と、前記半導体活性層及び前記ゲート絶縁膜上でこれらと接触し、かつ互いに隔絶して形成されたソース配線及びドレイン電極と、前記半導体活性層上に前記半導体活性層及び前記ソース配線及び前記ドレイン電極と接触するように形成された保護膜と、少なくとも前記ソース配線を覆うように前記ソース配線及び前記ドレイン電極及び保護膜上に形成されたソース配線絶縁層と、対向電極が形成された対向基板と、前記基板と前記対向基板の間に形成された表示要素と、を備えた表示装置であって、
前記ソース配線絶縁層が少なくとも前記ソース配線及び前記対向基板と接しており、抵抗率が10 11 Ωcm以上であることを特徴とする表示装置としたものである。
請求項2に記載の発明は、前記表示要素が、液晶層、有機EL素子、無機EL素子、電気泳動素子の何れかであることを特徴とする請求項1に記載の表示装置としたものである。
請求項3に記載の発明は、前記ソース配線絶縁層が感光性アクリル樹脂からなることを特徴とする請求項1及び2のいずれかに記載の表示装置としたものである。
請求項4に記載の発明は、前記半導体活性層が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至3のいずれかに記載の表示装置としたものである。
請求項5に記載の発明は、前記基板が、透明な基板と、前記透明な基板上に形成された着色層と、からなるカラーフィルタ基板であることを特徴とする請求項1乃至4のいずれかに記載の表示装置としたものである。
請求項6に記載の発明は、前記ソース配線絶縁層は遮光材を分散した樹脂からなることを特徴とする請求項1乃至5のいずれかに記載の表示装置としたものである。
請求項7に記載の発明は、基板を準備する工程と、
次に、前記基板上の同一面にゲート配線及びキャパシタ配線を隔絶して形成する工程と、
次に、前記ゲート配線及び前記キャパシタ配線を覆うようにゲート絶縁膜を形成する工程と、
次に、前記ゲート絶縁膜上に半導体活性層を形成する工程と、
次に、前記半導体活性層上にソース配線及びドレイン電極を形成する工程と、
次に、前記半導体活性層上に前記ソース配線と前記ドレイン電極とを隔絶するように保護膜を形成する工程と、
次に、少なくとも前記ソース配線を覆い、かつ前記ソース配線に接するように前記ソース配線及び前記ドレイン電極及び保護膜上に抵抗率が10 11 Ωcm以上のソース配線絶縁層を形成する工程と、
次に、前記基板と対向電極が形成された対向基板とを表示要素を介して張り合わせる工程と、
を有することを特徴とする表示装置の製造方法としたものである。
請求項8に記載の発明は、前記基板を準備する工程が、
透明な基板を準備し、前記透明な基板上に着色層を形成する工程、
からなることを特徴とする請求項7に記載の表示装置の製造方法としたものである。
請求項9に記載の発明は、前記基板と対向電極が形成された対向基板とを表示要素を介して張り合わせる工程は、
前記対向基板上に前記対向電極を形成する工程と、
前記対向電極上に表示要素を形成する工程と、
前記表示要素が形成された面の前記対向電極と前記基板とを張り合わせる工程と、
からなることを特徴とする請求項7及び8のいずれかに記載の表示装置の製造方法。
請求項10に記載の発明は、基板と、
前記基板上の同一面に隔絶されて形成されたゲート配線及びキャパシタ配線と、
前記ゲート配線及び前記キャパシタ配線を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体活性層と、
前記半導体活性層上に形成されたソース配線及びドレイン電極と、
前記半導体活性層上に前記ソース配線と前記ドレイン電極とを隔絶するように形成された保護膜と、
少なくとも前記ソース配線を覆い、かつ前記ソース配線に接するように前記ソース配線及び前記ドレイン電極及び保護膜上に形成された抵抗率が10 11 Ωcm以上のソース配線絶縁層と、
を備えていることを特徴とするアクティブマトリクス基板としたものである。
本名発明によれば、ソース配線絶縁層が前記対向基板と接していることにより、ソース配線絶縁層をスペーサーとして用いることができるため、別途スペーサーを設ける工程の必要がなく、工程数を削減することが可能である。
また、スペーサーとなるソース配線絶縁層が対向基板上ではなくアクティブマトリクス基板上に形成されており、アクティブマトリクス基板と対向基板との位置あわせが容易であるため、貼り合わせが容易で、かつアクティブマトリクス基板と対向基板とのギャップを安定して制御できる。
また、カラーフィルタ上に薄膜トランジスタを形成することにより、アクティブマトリクス基板作製時に精度良くカラーフィルタと薄膜トランジスタの位置合わせを行うことが可能である。さらにアクティブマトリクス基板と対向基板との貼り合せによる誤差が生じないため、貼り合せ時の位置あわせの誤差による光漏れ不良がない。さらにドレイン電極をそのまま画素電極として使用するため工程数を削減でき、製造コストを低下することができる。
また、金属酸化物を半導体活性層として用いることにより、透明かつ優れた特性を持つ薄膜トランジスタをカラーフィルタ上に低温で作製することが可能であり、開口率が高く特性の優れた表示装置を提供することができる。
また、ソース配線絶縁層に遮光材を分散させた樹脂を用いることで、カラーフィルタ形成の際にブラックマトリクスを形成する必要がないため表示部の開口率を向上でき、さらにカラーフィルタ作製時のブラックマトリクス作製工程を省略して製造工程を短縮することができる。
また、半導体回路の形成されたアクティブマトリクス基板と対向基板との貼り合せでは、カラーフィルタと半導体回路の位置合わせはアクティブマトリクス基板の形成時に位置合わせが完了しているため、対向基板との貼り合せ時には精細な位置合わせを行う必要がなく製造が簡便である。
また、表示要素を形成した対向基板をアクティブマトリクス基板に貼り合せる方法は、対向基板とアクティブマトリクス基板との位置合わせが容易で、単に貼り合わせるだけで良く、特に液晶表示装置では対向基板とアクティブマトリクス基板とを貼り合わせてから液晶層を注入するよりも簡便であり、気泡が生じにくいため表示装置の製造に適している。
本発明の実施の形態に係る画像表示装置の1画素分の一例を示す概略図である。 図1のA−A間における概略断面図である。 本発明の実施の形態に係るカラーフィルタ基板を備えた画像表示装置の1画素分の一例を示す概略断面図である。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図2は、本発明の実施の形態にかかる画像表示装置のほぼ1画素分を示す概略断面図である。
図2に示すように、本発明の画像表示装置は、基板1上に形成されたゲート配線5と、キャパシタ配線6と、ゲート絶縁膜7と、半導体活性層8と、ソース配線9と、ドレイン電極10と、保護膜11と、ソース配線絶縁層12と、から成るアクティブマトリクス基板16と、対向電極14が形成された対向基板15とを表示要素13を介して貼り合わせて形成される。
また、図3に示すように、本発明は基板1を透明基板とし、透明基板上にブラックマトリクス2と、着色層3と、オーバーコート層4が形成されたカラーフィルタ基板17とし、カラーフィルタ基板17上にゲート配線5と、キャパシタ配線6と、ゲート絶縁膜7と、半導体活性層8と、ソース配線9と、ドレイン電極10と、保護膜11と、ソース配線絶縁層12と、が形成されたから成るアクティブマトリクス基板16と、対向電極14が形成された対向基板15とを表示要素13を介して貼り合わせるものであっても良い。
ここで透明基板1の透明とは可視光である波長領域400nm以上700nm以下において透過率が70%以上であることをいう。
本発明の実施の形態に係る基板1の材料としては、具体的には、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタラート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂、ガラス及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独の透明基板1として使用してもよいが、二種以上を積層した基板1として使用することもできる。
本発明の実施の形態に係る基板1が有機物フィルムである場合は、アクティブマトリクス基板16上の素子の耐久性を向上させるために透明のガスバリア層(図示せず)を形成することができる。ガスバリア層としては酸化アルミニウム(Al)、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化窒化ケイ素(SiON)、炭化ケイ素(SiC)及びダイヤモンドライクカーボン(DLC)などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた透明基板1の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法及びゾルゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
本発明の実施の形態に係る基板1は上記材料を用いて透明基板とし、透明基板上にブラックマトリクス2と、着色層3と、オーバーコート層4が形成されたカラーフィルタ基板17とすることができる。
本発明の実施の形態に係るブラックマトリクス2は、クロム(Cr)、酸化クロム(CrOx)、ケイ化タンタル(TaSi)、窒化ケイ化タンタル(TaSiN)、酸化窒化ケイ化タンタル(TaSiNO)、ケイ化ジルコニウム(ZrSi)、窒化ケイ化ジルコニウム(ZrSiN)、カーボンブラックを分散した樹脂などの遮光性の物質を用いることができるがこの限りではない。
また、ソース配線絶縁層12に遮光性を持たせる場合はブラックマトリクス2を設けなくても良いが、これに限定されるものではない。
本発明の実施の形態に係る着色層3は赤色着色部(R)、緑色着色部(G)、青色着色部(B)の3色で形成されていることが好ましいが、これらに限定されるものではない。これらの着色層3は、それぞれ所定幅の線条(ストライプ)マトリクス状、または所定サイズの矩形マトリクス状等、適宜パターン状にパターニングされる。これらの着色層はフォトリソ法、凸版印刷法、反転印刷法、インクジェット法等で形成することができるが、これらに限定されるものではない。
本発明の実施の形態に係るオーバーコート層4は、着色パターン形成後に、着色パターンを保護し、着色層によって生じる凸凹を軽減するために設けられる。着色層3としてはアクリルやポリイミドなどの樹脂からなることが好ましいがこの限りではない。オーバーコート層4はスピンコート法、ダイコート法、ブレードコート法等で塗布することができるが、これらに限定されるものではない。
本発明の実施の形態に係るゲート配線5、キャパシタ配線6、ソース配線9、ドレイン電極10、には、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料でもよい。またこの酸化物材料に不純物をドープしたものも好適に用いられる。
例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)をドープしたもの、酸化スズにアンチモン(Sb)やフッ素(F)をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム(Ga)をドープしたものなどである。この中では特に酸化インジウムにスズ(Sn)をドープした酸化インジウムスズ(通称ITO)が高い透明性と低い抵抗率のために特に好適に用いられる。また上記導電性酸化物材料と金(Au)、銀(Ag)、銅(Cu)、コバルト(Co)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)、及びチタン(Ti)などの金属の薄膜を複数積層したものも使用できる。
この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。表示要素が透過型液晶等の透明性が必要な場合、金属薄膜層での光反射や光吸収が表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。具体的には1nm以上20nm以下であることが望ましい。また、PEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。一方、表示要素が電気泳動素子や反射型液晶等の透明性が不必要な場合、上記材料だけでなく、不透明な材料も用いることができる。
本発明の実施の形態に係るゲート配線5、キャパシタ配線6、ソース配線9、ドレイン電極10は全て違う材料であっても良いが、工程数を減らすためにゲート配線5とキャパシタ配線6、ソース配線9とドレイン電極10は同一の材料であることがより望ましい。これらの透明電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
本発明の実施の形態に係るゲート配線5、キャパシタ配線6、ソース配線9はその配線途中にそれぞれゲート電極、キャパシタ電極、ソース電極として用いられる部分を有し、この部分で薄膜トランジスタと各配線とが接続されていても良い。
この場合アクティブマトリクス基板16は、基板1上に隔絶されて形成されたゲート電極及びキャパシタ電極と、ゲート電極及びキャパシタ電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体活性層と、半導体活性層及びゲート絶縁膜上に形成されたソース電極及びドレイン電極10と、半導体活性層上に半導体活性層及びソース電極及びドレイン電極10と接触するように形成された保護膜、により構成される。
本発明の実施の形態に係るゲート絶縁膜7に使用される材料は特に限定しないが、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。ゲート絶縁膜7は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。これらのゲート絶縁膜7は単層として用いても構わないし、また成長方向に向けて組成を傾斜したものでも構わない。
本発明の実施の形態に係る半導体活性層8としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛(Zn)、インジウム(In)、スズ(Sn)、タングステン(W)、マグネシウム(Mg)、及びガリウム(Ga)のうち1種類以上の元素を含む酸化物である、酸化亜鉛(ZnO)、酸化インジウム(InO)、酸化インジウム亜鉛(In−Zn−O)、酸化スズ(SnO)、酸化タングステン(WO)、及び酸化亜鉛ガリウムインジウム(In−Ga−Zn−O)などの材料が挙げられるが本発明ではこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。半導体活性層8の膜厚は20nm以上が好ましい。これらの半導体活性層8は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、ゾルゲル法等で形成することができるが、これらに限定されるものではない。
本発明の実施の形態に係る保護膜11には、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を使用することができるがこれらに限定されるものではない。保護膜11は本発明に係る薄膜トランジスタの半導体活性層に電気的影響を与えないために、その抵抗率が1011Ωcm以上、特に1014Ωcm以上であることが好ましい。保護膜11は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD、光CVD法、ホットワイヤーCVD法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成される。これらの保護膜11は2層以上積層して用いても良いし、また有機絶縁材料に無機絶縁材料を混入させたものでも構わない。
保護膜11は、少なくとも半導体活性層上で半導体活性層8と接触するよう形成され、ソース配線9及びドレイン電極10とは上下どちらでも接触するように形成されていれば良い。
保護膜11がエッチングストッパとして機能する構成の場合は、保護膜11をパターニングした後に、半導体活性層8のチャネル領域を保護しながらソース配線9およびドレイン電極10との接続部のみにプラズマ処理などを施し、導電性を向上させることができるため、半導体活性層8とソース配線9およびドレイン電極10の接触抵抗の値を減少させることができる。
本発明の実施の形態に係るソース配線絶縁層12は、ソース配線と対向基板15およびドレイン電極10を絶縁する絶縁層としての機能の他に、アクティブマトリクス基板16と対向基板15とのギャップを保持するためのスペーサーとしての機能を有する。ソース配線絶縁層12がスペーサーとして機能することにより、別途スペーサーを設ける必要がなく、さらにドレイン電極10を画素電極として使用するため、工程数を削減でき、歩留りを向上させることができる。また、ソース配線上全域にスペーサーが存在することにより、アクティブマトリクス基板16と対向基板15とのギャップを確実に保持し、強固な表示装置とすることができる。
本発明の実施の形態に係るソース配線絶縁層12の材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を好適に使用することができる。また、ソース配線と対向基板15およびドレイン電極10を確実に絶縁するために、その抵抗率が1011Ωcm以上、特に1014Ωcmであることが望ましい。さらに、ソース配線絶縁層9は2層以上積層して用いても良く、有機絶縁材料に無機絶縁材料を混入させても良く、カーボンブラックなどの遮光材を混入させることにより、遮光膜としての機能を付与することもできる。
ソース配線絶縁層12の形成方法としては、スクリーン印刷などの各種印刷法や、フォトリソグラフィ法などの従来法を用いることができる。
ソース配線絶縁層12の形状は、四角形、台形、円錐、円柱、半球形、などの様な底面を有するものであれば、ソース配線と対向基板15およびドレイン電極10を絶縁することができるため好ましい。一方、一般的なスペーサーとして用いられるビーズ状の球形は底面が小さく、ソース配線の絶縁という目的には不適当である。
また、ソース配線絶縁層12の高さは、アクティブマトリクス基板16と対向基板15との間の距離が所望のギャップになるよう適宜設定される。具体的には、透過表示型であれば5μm程度であり、反射表示型であれば2.5μm程度あれば良く、透明基板1と対向基板15との張り合わせによって多少つぶれるため、その分高めに形成しても良い。
さらに、ソース配線絶縁層12の直径は、少なくともソース配線と対向基板15およびドレイン電極10を絶縁するために必要な大きさがあれば良い。
本発明の表示装置に用いられるソース配線絶縁層12が形成された透明薄膜トランジスタは、アクティブマトリクス基板16とそれに対向して配置される対向基板15と、それらの間に介在して駆動される表示要素からなる表示装置であれば適用することができる。
ソース配線絶縁層12が形成された透明薄膜トランジスタと各種表示要素を組み合わせて形成される表示装置としては、電気泳動素子と組み合わせた電気泳動型反射表示装置、液晶と組み合わせた透過型液晶表示装置及び反射型液晶表示装置及び半透過型液晶表示装置、有機EL素子と組み合わせた有機EL表示装置、無機EL素子と組み合わせた無機EL表示装置などが挙げられる。これら表示装置としてソース配線絶縁層12が形成された透明薄膜トランジスタを用いる場合には、上記着色層の代わりに色変換層を形成したり、又は上記着色層に他の着色部を追加若しくは置き換えたり、又は上記着色層の代わりに反射層を形成したり、又は何も形成しなくても良い。
本発明の実施の形態に係る対向基板15は、透明基板1と同様に透明であることが好ましく、具体的には、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタラート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂、ガラス及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独の対向基板15として使用してもよいが、二種以上を積層した複合の対向基板15として使用することもできる。
対向基板15が有機物フィルムである場合は、表示装置の耐久性を向上させるためにガスバリア層(図示せず)を形成することができる。ガスバリア層としては酸化アルミニウム(Al)、酸化ケイ素(SiO)、窒化ケイ素(SiN)、酸化窒化ケイ素(SiON)、炭化ケイ素(SiC)及びダイヤモンドライクカーボン(DLC)などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた対向基板15の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法及びゾルゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
本発明の実施の形態に係る対向電極14としては、透過型液晶表示装置として使用する場合は、透明な導電材料が使用される。具体的には、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn4)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料でもよい。またこの酸化物材料に不純物をドープしたものも好適に用いられる。例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)をドープしたもの、酸化スズにアンチモン(Sb)やフッ素(F)をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム(Ga)をドープしたものなどである。この中では特に酸化インジウムにスズ(Sn)をドープした酸化インジウムスズ(通称ITO)が高い透明性と低い抵抗率のために特に好適に用いられる。また上記導電性酸化物材料と金(Au)、銀(Ag)、銅(Cu)、コバルト(Co)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、白金(Pt)、及びチタン(Ti)などの金属の薄膜を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。また金属薄膜層での光反射や光吸収が表示品位を低下させないよう金属薄膜層はできる限り薄くすることが好ましい。具体的には1nm以上20nm以下であることが望ましい。またPEDOT(ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。これらの透明な導電材料は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。反射型液晶表示装置として使用する場合、アクティブマトリクス基板16が透明であれば、対向電極14は透明な導電材料でなくても良い。
半導体回路の形成されたアクティブマトリクス基板16と対向基板15との貼り合せに関しては、カラーフィルタと半導体回路の位置合わせはアクティブマトリクス基板16の作製時に位置合わせが完了しているため、対向基板15との貼り合せ時には精細な位置合わせを行う必要がない。
液晶表示装置として用いる場合、液晶層の注入に関しては、アクティブマトリクス基板16と対向基板15を貼り合せ時にシールの一部に開口部を設けて、後から注入しても良いし、アクティブマトリクス基板16上に液晶を滴下した後に、対向基板15と貼り合せを行っても良い。特に、対向電極、配向膜、液晶層を塗布した対向基板15をアクティブマトリクス基板16に貼り合せる方法は、対向基板15とアクティブマトリクス基板16とを位置合わせせずに単に貼り合わせるだけで良く、対向基板15とアクティブマトリクス基板16とを貼り合わせてから液晶層を注入するよりも簡便であり、気泡が生じにくいため好適に用いることができる。
以下、本発明を実施例を用いて説明する。なお、本発明は実施例に限定されるわけではない。
〔実施例1〕
本実施例では図3に示す液晶表示装置を作製した。
透明基板1として、厚さ0.7mmのコーニング社製無アルカリガラス1737を用いて、透明基板1の一方の面にフォトリソグラフィ法によりブラックマトリクス2を含むカラーフィルタ層を形成した。具体的には、ブラックマトリクス2、赤、緑、青の順番で着色層3の形成を行った。それぞれの着色層はスピンコート法により塗布を行い、露光、現像により所望の形状にパターニングし、焼成を行うことで形成した。着色層3を形成後、オーバーコート層4(図示せず)として透明な熱硬化性樹脂を塗布し、焼成を行い、カラーフィルタ基板17を得た。
その後、カラーフィルタ基板17上にDCマグネトロンスパッタリング法によりITOを100nmの膜厚に成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、ITO膜上にポジ型レジストを膜厚1μmになるよう塗布し、所望の形状がパターニングされたマスクを用いて露光を行い、その後、アルカリ現像液を用いて現像を行うことで所望の形状のレジストパターンを形成した。その後、ITOエッチング液に基板を浸漬し、不要なITOを溶解させた。剥離液を使用してレジストパターンを除去し、所望の形状のゲート配線5およびキャパシタ配線6を形成した。
ゲート配線5およびキャパシタ配線6を形成した基板1上にRFマグネトロンスパッタリング法により酸化窒化シリコン(SiON)を300nmの膜厚で成膜し、ゲート絶縁膜7とした。
引き続き、ゲート絶縁膜7の上に酸化亜鉛インジウムガリウム(In−Ga−Zn−O)をRFマグネトロンスパッタリング法により40nmの膜厚で成膜し、前記ゲート配線5およびキャパシタ配線6の形成で述べた手法と同様に、フォトリソグラフィ法により所望の形状にパターニングを行い、半導体活性層8を形成した。
さらに、RFマグネトロンスパッタリング法により、SiON膜を100nmの膜厚で成膜し、その上にポジレジストを塗布し、露光、現像を行い、CFガスを用いてドライエッチングを行うことでSiON膜を除去し、保護膜11のパターンを形成した。
その後、フォトリソグラフィ法およびエッチング法によりソース配線9およびドレイン電極10を形成した。具体的には、DCマグネトロンスパッタリング法により、ITO膜を100nmの膜厚で成膜し、ITO膜上にポジ型レジストを膜厚1μmになるよう塗布し、露光、現像を行いソース配線9およびドレイン電極10のパターンを形成した。次に、ITOエッチング液に基板を浸漬し、不要なITOを溶解させ、剥離液を使用してレジストパターンを除去し、所望の形状のソース配線9およびドレイン電極10を形成した。
続いて、感光性アクリル樹脂を5μmの膜厚で塗布し、露光、現像、焼成を行い、ソース配線絶縁層12を形成した。
その後、配向膜(図示せず)を形成し、対向電極14、配向膜(図示せず)、液晶層13の形成された対向基板15を貼り合せ、周辺部をシールして本実施例の液晶表示装置を得た。得られた液晶表示装置は従来の液晶表示装置と比較して、スペーサーを形成する工程を別途設けないため製造工程が少なくて済み、またスペーサーが形成されたカラーフィルタ基板17と対向基板15との貼り合わせの際に正確な位置合わせをする必要がなく製造が容易であり、さらに薄膜トランジスタをカラーフィルタ上に形成したため開口率が高く、液晶表示装置として優れたものであった。
1・・・基板
2・・・ブラックマトリクス
3・・・着色層
4・・・オーバーコート層
5・・・ゲート配線
6・・・キャパシタ配線
7・・・ゲート絶縁膜
8・・・半導体活性層
9・・・ソース配線
10・・・ドレイン電極
11・・・保護膜
12・・・ソース配線絶縁層
13・・・表示要素
14・・・対向電極
15・・・対向基板
16・・・アクティブマトリクス基板
17・・・カラーフィルタ基板

Claims (10)

  1. 基板と、
    前記基板上の同一面に隔絶されて形成されたゲート配線及びキャパシタ配線と、
    前記ゲート配線及び前記キャパシタ配線を覆うように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体活性層と、
    前記半導体活性層及び前記ゲート絶縁膜上でこれらと接触し、かつ互いに隔絶して形成されたソース配線及びドレイン電極と、
    前記半導体活性層上に前記半導体活性層及び前記ソース配線及び前記ドレイン電極と接触するように形成された保護膜と、
    少なくとも前記ソース配線を覆うように前記ソース配線及び前記ドレイン電極及び保護膜上に形成されたソース配線絶縁層と、
    対向電極が形成された対向基板と、
    前記基板と前記対向基板の間に形成された表示要素と、
    を備えた表示装置であって、
    前記ソース配線絶縁層が少なくとも前記ソース配線及び前記対向基板と接しており、抵抗率が10 11 Ωcm以上であることを特徴とする表示装置。
  2. 前記表示要素が、液晶層、有機EL素子、無機EL素子、電気泳動素子の何れかであることを特徴とする請求項1に記載の表示装置。
  3. 前記ソース配線絶縁層が感光性アクリル樹脂からなることを特徴とする請求項1及び2のいずれかに記載の表示装置。
  4. 前記半導体活性層が金属酸化物を主成分とする材料からなることを特徴とする請求項1乃至3のいずれかに記載の表示装置。
  5. 前記基板が、透明な基板と、前記透明な基板上に形成された着色層と、
    からなるカラーフィルタ基板であることを特徴とする請求項1乃至4のいずれかに記載の表示装置。
  6. 前記ソース配線絶縁層は遮光材を分散した樹脂からなることを特徴とする請求項1乃至5のいずれかに記載の表示装置。
  7. 基板を準備する工程と、
    次に、前記基板上の同一面にゲート配線及びキャパシタ配線を隔絶して形成する工程と、
    次に、前記ゲート配線及び前記キャパシタ配線を覆うようにゲート絶縁膜を形成する工程と、
    次に、前記ゲート絶縁膜上に半導体活性層を形成する工程と、
    次に、前記半導体活性層上にソース配線及びドレイン電極を形成する工程と、
    次に、前記半導体活性層上に前記ソース配線と前記ドレイン電極とを隔絶するように保護膜を形成する工程と、
    次に、少なくとも前記ソース配線を覆い、かつ前記ソース配線に接するように前記ソース配線及び前記ドレイン電極及び保護膜上に抵抗率が10 11 Ωcm以上のソース配線絶縁層を形成する工程と、
    次に、前記基板と対向電極が形成された対向基板とを表示要素を介して張り合わせる工程と、
    を有することを特徴とする表示装置の製造方法。
  8. 前記基板を準備する工程が、
    透明な基板を準備し、前記透明な基板上に着色層を形成する工程、
    からなることを特徴とする請求項7に記載の表示装置の製造方法。
  9. 前記基板と対向電極が形成された対向基板とを表示要素を介して張り合わせる工程は、
    前記対向基板上に前記対向電極を形成する工程と、
    前記対向電極上に表示要素を形成する工程と、
    前記表示要素が形成された面の前記対向電極と前記基板とを張り合わせる工程と、
    からなることを特徴とする請求項7及び8のいずれかに記載の表示装置の製造方法。
  10. 基板と、
    前記基板上の同一面に隔絶されて形成されたゲート配線及びキャパシタ配線と、
    前記ゲート配線及び前記キャパシタ配線を覆うように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体活性層と、
    前記半導体活性層上に形成されたソース配線及びドレイン電極と、
    前記半導体活性層上に前記ソース配線と前記ドレイン電極とを隔絶するように形成された保護膜と、
    少なくとも前記ソース配線を覆い、かつ前記ソース配線に接するように前記ソース配線及び前記ドレイン電極及び保護膜上に形成された抵抗率が10 11 Ωcm以上のソース配線絶縁層と、
    を備えていることを特徴とするアクティブマトリクス基板。
JP2009222685A 2009-09-28 2009-09-28 画像表示装置及びその製造方法並びにアクティブマトリクス基板 Expired - Fee Related JP5609052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009222685A JP5609052B2 (ja) 2009-09-28 2009-09-28 画像表示装置及びその製造方法並びにアクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009222685A JP5609052B2 (ja) 2009-09-28 2009-09-28 画像表示装置及びその製造方法並びにアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JP2011070089A JP2011070089A (ja) 2011-04-07
JP5609052B2 true JP5609052B2 (ja) 2014-10-22

Family

ID=44015422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009222685A Expired - Fee Related JP5609052B2 (ja) 2009-09-28 2009-09-28 画像表示装置及びその製造方法並びにアクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP5609052B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194320A (ja) * 1987-10-07 1989-04-13 Matsushita Electric Ind Co Ltd 液晶表示パネル
JPH01137239A (ja) * 1987-11-25 1989-05-30 Toppan Printing Co Ltd マトリックス型液晶表示装置の製造方法
JPH0266519A (ja) * 1988-09-01 1990-03-06 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2675199B2 (ja) * 1991-02-20 1997-11-12 シャープ株式会社 表示装置
JPH08234212A (ja) * 1995-02-28 1996-09-13 Casio Comput Co Ltd 液晶表示素子
JP2002221727A (ja) * 2001-01-29 2002-08-09 Casio Comput Co Ltd スペーサ形成方法
JP2002311228A (ja) * 2001-04-18 2002-10-23 Dainippon Printing Co Ltd カラーフィルタおよび液晶表示装置
JP2002341330A (ja) * 2001-05-21 2002-11-27 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2003158133A (ja) * 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法

Also Published As

Publication number Publication date
JP2011070089A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
JP4935963B2 (ja) アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP5540517B2 (ja) 画像表示装置
KR101761180B1 (ko) 표시 기판, 표시 장치 및 이의 제조 방법
JP5261979B2 (ja) 画像表示装置
US9244320B2 (en) Liquid crystal display and manufacturing method thereof
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8487308B2 (en) Thin film transistor and image display unit
JP2007298627A (ja) 表示装置およびその製造方法
KR20130050914A (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및 화상 표시 장치
KR20120022253A (ko) 전기영동 표시소자 및 그 제조방법
KR102549444B1 (ko) 표시 장치 및 이의 제조 방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
WO2014002448A1 (ja) 表示装置用基板及びそれを備えた表示装置
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
JP5109424B2 (ja) 反射型表示装置
JPWO2006109585A1 (ja) 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2012203148A (ja) 薄膜トランジスタおよび反射型カラー表示装置
JP5609052B2 (ja) 画像表示装置及びその製造方法並びにアクティブマトリクス基板
KR20090053612A (ko) 액정표시소자 및 그 제조방법
WO2013031171A1 (ja) 表示装置及びその製造方法
JP2005070808A (ja) 液晶表示装置の製造方法
JP2014154702A (ja) 薄膜トランジスタ及び画像表示装置
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
JP2009080261A (ja) 反射型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees