JP5602340B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5602340B2 JP5602340B2 JP2007281867A JP2007281867A JP5602340B2 JP 5602340 B2 JP5602340 B2 JP 5602340B2 JP 2007281867 A JP2007281867 A JP 2007281867A JP 2007281867 A JP2007281867 A JP 2007281867A JP 5602340 B2 JP5602340 B2 JP 5602340B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- forming
- semiconductor substrate
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 75
- 229920005591 polysilicon Polymers 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 42
- 238000002955 isolation Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 229910021332 silicide Inorganic materials 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 10
- 238000001459 lithography Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- -1 ZrSiON Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052914 metal silicate Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910007875 ZrAlO Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置及びその製造方法に関する。
従来から、プレナー型のトランジスタよりもＯＮ電流が大きくＯＦＦ電流が小さいという特性を有するトランジスタとして、Ｆｉｎ型電界効果型トランジスタ（以下、「ＦｉｎＦＥＴ」と記載する場合がある）が注目されている。このＦｉｎＦＥＴでは、突起状の半導体領域を跨ぐようにゲート電極が形成され、このゲート電極と突起状の半導体領域間にはゲート絶縁膜が形成されている。そして、突起状の半導体領域のゲート電極直下の部分はチャネル領域を構成し、突起状の半導体領域のゲート電極で覆われていない部分はソース／ドレイン領域を構成する。
このＦｉｎＦＥＴには、１つのゲート電極を有しチャネル領域も１つとなるシングル構造のＦｉｎＦＥＴと、複数のゲート電極を有しチャネル領域が複数となるマルチ構造のＦｉｎＦＥＴが存在する。特許文献１には、シングル構造のＦｉｎＦＥＴが開示されている。また、特許文献２及び３には、マルチ構造のＦｉｎＦＥＴが開示されている。
図１は、２つのゲート電極を有するマルチ構造のＦｉｎＦＥＴを備えた半導体装置の上面図を表したものである。図１に示されるように、このＦｉｎＦＥＴは基板上に突起状の半導体領域１が設けられている。また、この半導体領域１を跨ぐように２つのゲート電極２が設けられ、この半導体領域１とゲート電極２間にはゲート絶縁膜（図示していない）が設けられている。この半導体領域１のゲート電極２を挟んだ両側の部分はソース／ドレイン領域３を構成している。そして、この半導体領域１、１つのゲート電極２、ゲート絶縁膜、ソース／ドレイン領域３とから１つのＦｉｎＦＥＴが構成される。
図２〜１１は、このＦｉｎＦＥＴを備えた半導体装置の製造工程を表す図である。まず、シリコン半導体基板４を準備した後、シリコン半導体基板４の表面に酸化処理を行い、シリコン酸化膜５を形成する。次に、全面にシリコン窒化膜を形成した後、リソグラフィー技術を用いてフォトレジストのパターン（図示していない）を設ける。この後、フォトレジストのパターンをマスクに用いて、シリコン窒化膜のドライエッチングを行い、シリコン窒化膜のパターン６を形成する。この工程により、上記シリコン半導体領域（アクティブ領域）１上をシリコン窒化膜のパターン６で覆うと共に、素子分離領域となる部分に相当するシリコン半導体基板１の部分を露出させた形状を形成する（図２）。
次に、このシリコン窒化膜のパターン６をハードマスクに用いて、シリコン酸化膜５、シリコン半導体基板４のドライエッチングを行う。この後、シリコン半導体基板４のドライエッチングを行った部分を酸化して、シリコン酸化膜を成長させる。この後、シリコン酸化膜にＣＭＰ処理を行うことにより、素子分離領域７を形成する（図３）。
次に、シリコン窒化膜のパターン６を除去する。この後、新たに素子分離領域７を形成していないシリコン半導体基板４上にシリコン窒化膜を形成した後、リソグラフィー技術を用いてフォトレジスト（図示していない）のパターンを設ける。この後、フォトレジストのパターンをマスクに用いて、シリコン窒化膜のドライエッチングを行いシリコン窒化膜のマスクパターン８を形成する（図４）。次に、このシリコン窒化膜のマスクパターン８をマスクに用いて、シリコン酸化膜５のドライエッチングを行って除去すると共に、突起状の半導体領域９を形成する。
ここで、このドライエッチングにより、突起状の半導体領域９の上部が劣化してしまう。そこで、この劣化した部分を除去するために、突起状の半導体領域９上部の犠牲酸化を行う。この後、ウエットエッチングによって犠牲酸化膜（図示していない）を除去することにより、突起状の半導体領域９を露出させる（図５）。次に、ウエットエッチングによりシリコン窒化膜のマスクパターン８を除去する（図６）。
続いて、突起状の半導体領域９の表面を酸化することにより、ゲート酸化膜１０を形成する（図７）。この後、ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）成長を行って、ポリシリコン膜１１を堆積させる（図８）。
次に、シリサイドのゲート電極を形成するために、ポリシリコン膜１１上にタングステン膜１２を堆積させる。しかしながら、この状態でポリシリコン膜１１上にタングステン膜１２を堆積させると、後のゲート電極のシリサイド化及び形状加工が困難となる。そこで、ポリシリコン膜１１にＣＭＰ処理を行い平坦化を行った後に、タングステン膜１２の堆積を行う（図９）。
次に、タングステンのシリサイド化を行うことにより、Ｗ／ＷＳｉ／ポリシリコン膜の積層構造を形成する。さらに、このＷ／ＷＳｉ／ポリシリコン膜の積層構造の上に、シリコン窒化膜のマスク１３を形成する。この後、このマスク１３を用いてリソグラフィー技術により、タングステン膜１２を除去した後、全面にシリコン窒化膜１４を形成する（図１０）。
この後、マスク１３を用いて、ドライエッチングによりシリコン窒化膜１４及びポリシリコン膜１１等を除去した後、突起状の半導体領域９の一部を露出させる。この後、突起状の半導体領域９の露出している部分に不純物をイオン注入することによりソース／ドレイン電極を作成する。以上のようにして、ＦｉｎＦＥＴを形成する（図１１）。
特開昭６４−８６７０号公報
特開２００２−１１８２５５号公報
特開２００１−２９８１９４号公報
しかしながら、従来のＦｉｎＦＥＴを備えた半導体装置の製造方法においては、上記図８の構造において、ポリシリコン膜１１にＣＭＰ処理を行う際にストッパが存在しなかった。このため、ポリシリコン膜１１の上面に対して均一なＣＭＰ処理を行うことが困難であった。そして、このようにポリシリコン膜１１の上面が不均一な場合、このポリシリコン膜１１上に金属を堆積させてシリサイド化を行いゲート電極を形成する際に、シリサイド化が不均一となったり、ゲート電極の形状が不均一な形状となる場合があった。この結果、ゲート電極の剥離が起こったり、ゲート電極に求められる所望の特性を達成することが困難となる場合があった。また、一部でゲート絶縁膜内までシリサイド化が過度に進み、ゲート絶縁膜の絶縁性を損なう場合があった。
本発明は、上記課題に鑑みてなされたものである。すなわち、本発明は、ゲート電極材料であるポリシリコン膜上面のＣＭＰ処理を行う際、ストッパを設けることによって、ポリシリコン膜上面を高精度で平坦化する。そして、このポリシリコン膜上への金属の堆積、シリサイド化を均一に行い、均一な特性・形状を有するゲート電極を形成することにより、安定して均一な特性を有するＦｉｎＦＥＴを備えた半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は、以下の構成を有することを特徴とする。
（１）半導体基板を準備する工程と、
（２）前記半導体基板の表面に酸化膜を形成する工程と、
（３）前記半導体基板内に素子分離領域を形成する工程と、
（４）前記半導体基板の、前記素子分離領域以外の部分にマスクパターンを形成する工程と、
（５）前記マスクパターンをマスクに用いて、前記酸化膜をエッチングして除去することにより前記半導体基板を露出させる工程と、
（６）前記工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する工程と、
（７）前記犠牲酸化膜を除去して、前記半導体基板を露出させる工程と、
（８）前記工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する工程と、
（９）全面にポリシリコン膜を形成する工程と、
（１０）前記マスクパターンをストッパに用いて、前記ポリシリコン膜にＣＭＰ処理を行う工程と、
（１１）全面に金属膜を形成する工程と、
（１２）前記ポリシリコン膜の少なくとも一部と、前記金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程と、
（１３）前記ゲート電極上にマスクＡを形成する工程と、
（１４）前記マスクＡをマスクに用いて前記金属膜を除去する工程と、
（１５）前記マスクパターンを除去する工程と、
（１６）前記マスクＡをマスクに用いて、前記半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程と、
を有することを特徴とする、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。
（１）半導体基板を準備する工程と、
（２）前記半導体基板の表面に酸化膜を形成する工程と、
（３）前記半導体基板内に素子分離領域を形成する工程と、
（４）前記半導体基板の、前記素子分離領域以外の部分にマスクパターンを形成する工程と、
（５）前記マスクパターンをマスクに用いて、前記酸化膜をエッチングして除去することにより前記半導体基板を露出させる工程と、
（６）前記工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する工程と、
（７）前記犠牲酸化膜を除去して、前記半導体基板を露出させる工程と、
（８）前記工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する工程と、
（９）全面にポリシリコン膜を形成する工程と、
（１０）前記マスクパターンをストッパに用いて、前記ポリシリコン膜にＣＭＰ処理を行う工程と、
（１１）全面に金属膜を形成する工程と、
（１２）前記ポリシリコン膜の少なくとも一部と、前記金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程と、
（１３）前記ゲート電極上にマスクＡを形成する工程と、
（１４）前記マスクＡをマスクに用いて前記金属膜を除去する工程と、
（１５）前記マスクパターンを除去する工程と、
（１６）前記マスクＡをマスクに用いて、前記半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程と、
を有することを特徴とする、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。
本発明では、ゲート電極材料であるポリシリコン膜上面のＣＭＰ処理を行う際、ストッパを設けることによって、ポリシリコン膜の上面を高精度で平坦化できる。この結果、このポリシリコン膜上への金属の堆積、シリサイド化を均一に行わせることが可能となり、均一な形状・特性を有するゲート電極を安定して形成できる。また、ゲート電極の剥離や、一部でゲート絶縁膜内までシリサイド化が過度に進みゲート絶縁膜の絶縁性を損なうといったことを防止することができる。そして、安定で均一な特性を有するＦｉｎＦＥＴを備えた半導体装置を提供することができる。
１．半導体装置の製造方法
本発明のＦｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法は、以下の工程を有する。
（１）半導体基板を準備する工程、
（２）半導体基板の表面に酸化膜を形成する工程、
（３）半導体基板内に素子分離領域を形成する工程、
（４）半導体基板の、素子分離領域以外の部分にマスクパターンを形成する工程、
（５）マスクパターンをマスクに用いて、酸化膜をエッチングして除去することにより半導体基板を露出させる工程、
（６）工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する工程、
（７）犠牲酸化膜を除去して、半導体基板を露出させる工程、
（８）工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する工程、
（９）全面にポリシリコン膜を形成する工程、
（１０）マスクパターンをストッパに用いて、ポリシリコン膜にＣＭＰ処理を行う工程、
（１１）全面に金属膜を形成する工程、
（１２）ポリシリコン膜の少なくとも一部と、金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程、
（１３）ゲート電極上にマスクＡを形成する工程、
（１４）マスクＡをマスクに用いて金属膜を除去する工程、
（１５）マスクパターンを除去する工程、
（１６）マスクＡをマスクに用いて、半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程。
本発明のＦｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法は、以下の工程を有する。
（１）半導体基板を準備する工程、
（２）半導体基板の表面に酸化膜を形成する工程、
（３）半導体基板内に素子分離領域を形成する工程、
（４）半導体基板の、素子分離領域以外の部分にマスクパターンを形成する工程、
（５）マスクパターンをマスクに用いて、酸化膜をエッチングして除去することにより半導体基板を露出させる工程、
（６）工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する工程、
（７）犠牲酸化膜を除去して、半導体基板を露出させる工程、
（８）工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する工程、
（９）全面にポリシリコン膜を形成する工程、
（１０）マスクパターンをストッパに用いて、ポリシリコン膜にＣＭＰ処理を行う工程、
（１１）全面に金属膜を形成する工程、
（１２）ポリシリコン膜の少なくとも一部と、金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程、
（１３）ゲート電極上にマスクＡを形成する工程、
（１４）マスクＡをマスクに用いて金属膜を除去する工程、
（１５）マスクパターンを除去する工程、
（１６）マスクＡをマスクに用いて、半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程。
本発明の半導体装置の製造方法では、まず、工程（１）では、半導体基板を準備する。この半導体基板としては、シリコン半導体基板やＳＯＩなどを挙げることができる。
次に、工程（２）では、この半導体基板の表面に酸化膜を形成する。この酸化膜の形成方法としては、例えば、半導体基板の表面がシリコンからなる場合、熱酸化を行うことによってシリコン酸化膜を形成する方法を挙げることができる。
この後、工程（３）では、この半導体基板内に素子分離領域を形成する。この素子分離領域を形成する方法としては特に限定されず、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などを挙げることができるが、素子分離領域の幅を狭く、深さを深くできる方法としてＳＴＩを用いることが好ましい。
次に、工程（４）では、この半導体基板のうち、素子分離領域が設けられた以外の部分にマスクパターンを形成する。この方法としては、例えば、ＣＶＤ法などによりシリコン窒化膜を堆積させた後、リソグラフィー技術によりシリコン窒化膜のパターニングを行うことによりマスクパターンを形成する方法を挙げることができる。
次に、工程（５）では、マスクパターンをマスクに用いて、酸化膜をエッチングして除去することにより半導体基板を露出させる。なお、この工程（５）で露出した半導体基板の部分は、ＦｉｎＦＥＴのチャネル領域として働くこととなる。
次に、工程（６）では、工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する。この工程（６）で犠牲酸化膜を形成する理由は、工程（５）において、酸化膜のエッチングを行う際に半導体基板の表面が劣化している可能性があり、この半導体基板の表面を犠牲酸化膜として除去することにより半導体基板の特性を均一なものとするためである。
次に、工程（７）では、犠牲酸化膜を除去して半導体基板を露出させる。この工程では、例えば、ウェットエッチングを行うことにより犠牲酸化膜を除去することができる。
次に、工程（８）では、工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する。この工程では、例えば、半導体基板の表面を熱酸化したり、所定組成の原料ガスを用いてＣＶＤ法等の成膜法を行うことによりゲート絶縁膜を形成することができる。
このゲート絶縁膜としては、例えば、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（Ｓｉ3Ｎ4）やこれらの膜の積層体、ハフニウム（Ｈｆ）を含んだ酸化物等を挙げることができる。また、ゲート絶縁膜としてはこの他に例えば、金属酸化物、金属シリケート、金属酸化物又は金属シリケートに窒素が導入された高誘電率絶縁膜などを用いることができる。
なお、「高誘電率絶縁膜」とは半導体装置においてゲート絶縁膜として広く利用されているＳｉＯ2よりも比誘電率（ＳｉＯ2の場合は約３．６）が大きな絶縁膜のことを表す。典型的には、高誘電率絶縁膜の比誘電率としては数十〜数千のものを挙げることができる。高誘電率絶縁膜としては例えば、ＨｆＳｉＯ，ＨｆＳｉＯＮ，ＨｆＺｒＳｉＯ，ＨｆＺｒＳｉＯＮ，ＺｒＳｉＯ，ＺｒＳｉＯＮ，ＨｆＡｌＯ，ＨｆＡｌＯＮ，ＨｆＺｒＡｌＯ，ＨｆＺｒＡｌＯＮ，ＺｒＡｌＯ，ＺｒＡｌＯＮなどを用いることができる。
次に、工程（９）では、全面に不純物を含有する導電性のポリシリコン膜を形成する。この工程としては、例えば、ＣＶＤ法等によりポリシリコンを堆積させた後、不純物をイオン注入する方法や、ＤＯＰＯＳ（Ｄｏｐｅｄ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ）等を挙げることができる。
次に、工程（１０）では、マスクパターンをストッパに用いて、ポリシリコン膜にＣＭＰ処理を行う。この工程（１０）でＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行う理由は、工程（９）で堆積させたポリシリコン膜は、このポリシリコン膜が堆積されている半導体基板やマスクパターンの凹凸を反映して、その表面が凹凸となっているため、このポリシリコン膜上に金属膜の堆積及びシリサイド化を行うと、シリサイド化の制御やゲート電極の形状加工が困難となるためである。
ここで、上記のようにＣＭＰ処理を行う際、従来の製造方法ではこのストッパが存在しないため、平坦化の程度に限界があった。これに対して、本発明では、この工程（１０）の際に、予め設けたマスクパターンがＣＭＰ処理時のストッパとして働く。このため、ポリシリコン膜の表面を高精度で平坦化させることが可能となる。
次に、工程（１１）では、全面に金属膜を形成する。ここで、本発明では、前の工程（１０）において、ポリシリコン膜の表面を高精度で平坦化させているため、このポリシリコン膜上への金属の堆積を均一に行わせることが可能となる。この結果、後の工程で金属とポリシリコン膜とのシリサイド化反応を行った際にも、均一な形状・特性を有するゲート電極を安定して形成することができる。また、ゲート電極の剥離や、一部でゲート絶縁膜内までシリサイド化が過度に進みゲート絶縁膜の絶縁性を損なうといったことを防止することができる。そして、安定で均一な特性を有するＦｉｎＦＥＴを形成することができる。
工程（１１）での金属膜の堆積方法としては、例えば、ＣＶＤ法を挙げることができる。また、この金属の種類としてはシリコンと反応してシリサイド化が可能なものであれば特に限定されないが、例えば、Ｎｉ，Ｃｒ，Ｉｒ，Ｒｈ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｔａ，Ｎｂ，Ｍｏ、Ｗ等を用いることができる。好ましくは、金属膜としてはＷ（タングステン）を用いるのが良い。このように、金属膜としてＷ膜を堆積させることによって、ゲート電極の抵抗率を均一な低い値とすることができる。
次に、工程（１２）では、ポリシリコンと金属の少なくとも一部とを反応させて、金属のシリサイド化を行い、ゲート電極を形成する。この工程（１２）では、金属膜の全てとポリシリコン膜の全てを反応させて金属のシリサイド化を行うことによりシリサイドから構成されるゲート電極を形成しても良いし、金属膜の一部（下部）とポリシリコン膜の全てを反応させて金属のシリサイド化を行うことにより金属とシリサイドの積層構造（金属）／（シリサイド）から構成されるゲート電極を形成しても良い。また、金属膜の全てとポリシリコン膜の一部（上部）を反応させて金属のシリサイド化を行うことにより、金属とシリサイドの積層構造（シリサイド）／（ポリシリコン膜）から構成されるゲート電極を形成しても良い。更に、金属膜の一部（下部）とポリシリコン膜の一部（上部）を反応させて、金属のシリサイド化を行うことにより（金属）／（シリサイド）／（ポリシリコン膜）から構成されるゲート電極を形成しても良い。このようにゲート電極が、シリサイドから構成されるか、（金属）／（シリサイド）の積層構造、（シリサイド）／（ポリシリコン膜）の積層構造、又は（金属）／（シリサイド）／（ポリシリコン膜）の積層構造から構成されるかは、金属膜とポリシリコンの膜厚の比率やシリサイド化の条件（温度など）による。
好ましくは、工程（１１）において金属膜としてＷを堆積させ、工程（１２）においてポリシリコン膜の一部と、金属膜の一部とを反応させて、金属のシリサイド化を行うことにより、上から順にＷ／ＷＳｉ／ポリシリコン膜の積層構造のゲート電極を形成するのが良い。このようにＷ／ＷＳｉ／ポリシリコン膜の積層構造を形成することにより、微細化を行った場合であっても低抵抗で均一なゲート電極を形成することができる。
この工程（１２）では、どのようなシリサイドが形成されるかは、金属の種類やシリサイド化の条件による。具体的には、シリサイドとしては例えば、ＮｉＳｉ，Ｎｉ2Ｓｉ，Ｎｉ3Ｓｉ，ＮｉＳｉ2，ＷＳｉ2，ＴｉＳｉ2，ＶＳｉ2，ＣｒＳｉ2，ＺｒＳｉ2，ＮｂＳｉ2，ＭｏＳｉ2，ＴａＳｉ2，ＣｏＳｉ，ＣｏＳｉ2，ＰｔＳｉ，Ｐｔ2Ｓｉ，Ｐｄ2Ｓｉなどを挙げることができる。
このようにゲート電極の少なくとも一部がシリサイドから構成されることよって、低抵抗率で導電性に優れたゲート電極とすることができる。
このようにゲート電極の少なくとも一部がシリサイドから構成されることよって、低抵抗率で導電性に優れたゲート電極とすることができる。
次に、工程（１３）では、ゲート電極上にマスクＡを形成する。このマスクＡは、例えば、ＣＶＤ法等により全面にマスクＡ材料を堆積させた後、リソグラフィー技術を用いることにより、ゲート電極上にのみマスクＡ材料を残留させることにより形成することができる。このマスクＡの材料としては、シリコン窒化膜を挙げることができる。
次に、工程（１４）では、マスクＡをマスクに用いて金属膜を除去する。この工程（１４）では、マスクパターン上に存在してシリサイド化反応に関与しなかった金属膜を除去する。
次に、工程（１５）では、マスクパターンを除去する。このマスクパターンを除去する方法としては、以下の工程を有することが好ましい。
工程（１３）でマスクＡを形成後、全面に保護膜を形成する工程、
全面エッチバックを行うことによって、ゲート電極上にマスクＡが残留するようにマスクパターン及びマスクパターン上の保護膜を除去する工程。
マスクＡとして、マスクパターンよりも厚いマスクを形成したり、エッチング耐性が高い材料を用いることにより、全面エッチバックを行った際に、ゲート電極上にマスクＡを残留させると共に、マスクパターン及びマスクパターン上の保護膜を完全に除去することができる。また、保護膜は、後の工程で半導体基板内に不純物を注入する際などに、ゲート電極を保護する機能を有するものであり、シリコン窒化膜を用いることができる。
工程（１３）でマスクＡを形成後、全面に保護膜を形成する工程、
全面エッチバックを行うことによって、ゲート電極上にマスクＡが残留するようにマスクパターン及びマスクパターン上の保護膜を除去する工程。
マスクＡとして、マスクパターンよりも厚いマスクを形成したり、エッチング耐性が高い材料を用いることにより、全面エッチバックを行った際に、ゲート電極上にマスクＡを残留させると共に、マスクパターン及びマスクパターン上の保護膜を完全に除去することができる。また、保護膜は、後の工程で半導体基板内に不純物を注入する際などに、ゲート電極を保護する機能を有するものであり、シリコン窒化膜を用いることができる。
次に、工程（１６）では、マスクＡをマスクに用いて、半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する。ＦｉｎＦＥＴとしてシリコン半導体基板を用いたｐＭＯＳトランジスタを形成する場合、この不純物としてはＢなどを用いることができる。また、ＦｉｎＦＥＴとしてシリコン半導体基板を用いたｎＭＯＳトランジスタを形成する場合、この不純物としてはＰ、Ａｓ、Ｓｂなどを用いることができる。また、ソース／ドレイン領域中の不純物元素濃度としては典型的には、１×１０19〜１×１０21ｃｍ-3とすることができる。
また、本発明の製造方法では、工程（１２）において複数のゲート電極を形成し、工程（１５）において複数のソース／ドレイン領域を形成することにより、複数の前記Ｆｉｎ型電界効果型トランジスタを備えた半導体装置を製造しても良い。
なお、本発明の製造方法では、ＦｉｎＦＥＴとしてｐ型のＦｉｎＦＥＴ及びｎ型のＦｉｎＦＥＴのうち、何れのＦｉｎＦＥＴも形成することができる。ｐ型のＦｉｎＦＥＴを形成する場合、工程（１）においてｎ型の半導体基板を準備し、工程（１５）においてｐ型の不純物を注入してソース／ドレイン領域を形成すれば良い。また、ｎ型のＦｉｎＦＥＴを形成する場合、工程（１）においてｐ型の半導体基板を準備し、工程（１６）においてｎ型の不純物を注入してソース／ドレイン領域を形成すれば良い。
図１２〜２０は、本発明の半導体装置の製造方法の一例を示したものである。なお、図１２〜２０（ａ）、（ｂ）、及び（ｃ）は、それぞれ図１のＡ−Ａ’断面、Ｂ−Ｂ’断面、及びＣ−Ｃ’断面に相当する断面における断面図を表す。
まず、シリコン半導体基板２１を準備した後（工程（１））、このシリコン半導体基板２１の表面酸化を行い、シリコン酸化膜２２を形成する（工程（２））。次に、シリコン酸化膜２２上にシリコン窒化膜を形成した後、リソグラフィー技術を用いてドライエッチングを行い、シリコン窒化膜のパターン２３を形成する（図１２）。
まず、シリコン半導体基板２１を準備した後（工程（１））、このシリコン半導体基板２１の表面酸化を行い、シリコン酸化膜２２を形成する（工程（２））。次に、シリコン酸化膜２２上にシリコン窒化膜を形成した後、リソグラフィー技術を用いてドライエッチングを行い、シリコン窒化膜のパターン２３を形成する（図１２）。
次に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術により、シリコン半導体基板２１内に素子分離領域２４を形成する（工程（３）；図１３）。すなわち、シリコン窒化膜のパターン２３をハードマスクとして用いて、シリコン酸化膜２２のドライエッチング、及びシリコン半導体基板２１のドライエッチングを行う。これにより、シリコン半導体基板２１内にシャロートレンチが形成される。この後、全面にシリコン酸化膜を堆積させた後、ＣＭＰ処理により平坦化を行うことによって素子分離領域２４を形成することができる。
次に、シリコン窒化膜のパターン２３を除去する。この後、全面にシリコン窒化膜を堆積させた後、リソグラフィー技術によりシリコン窒化膜のドライエッチングを行うことにより、シリコン窒化膜のマスクパターン２５を形成する（工程（４）；図１４）。なお、この際、シリコン半導体基板２１の素子分離領域２４が設けられた以外の部分にマスクパターン２５が形成されるようにする。
次に、マスクパターン２５をマスクに用いて、シリコン酸化膜２２をドライエッチングすることにより除去する。そして、この際、シリコン半導体基板２１を露出させる（工程（５））。なお、この際、シリコン半導体基板２１の露出した部分の表面は、エッチングによりたたかれて劣化する場合がある。このため、この露出させたシリコン半導体基板２１の部分に犠牲酸化膜２６を形成する（工程（６）；図１５）。
次に、犠牲酸化膜２６をウエットエッチングにより除去して、シリコン半導体基板２１を露出させる（工程（７）；図１６）。次に、露出させたシリコン半導体基板２１上にゲート絶縁膜２７を形成する（工程（８））。この後、ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）成長を行うことにより、全面にポリシリコン膜２８を形成する（工程（９）；図１７）。
ここで、このポリシリコン膜２８上にそのまま金属の堆積、シリサイド化を行うとゲート電極の形状及び特性が不均一となってしまう。そこで、次の工程では、ポリシリコン膜２８にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行う（工程（１０））。この際、本発明の製造方法では、シリコン窒化膜のマスクパターン２５が、このＣＭＰ処理時のストッパとなるため、高精度な平坦化を行うことができる。この結果、後の工程でシリサイド化を均一に行ってゲート電極の形状・特性を均一にすることができる。
次に、全面にＷ（タングステン）膜２９を堆積させる（工程（１１）；図１８）。この後、ポリシリコン膜２８の一部と、Ｗ膜２９の一部とを反応（シリサイド化）させて、ポリシリコン膜２８上にＷＳｉ膜３１を形成すると共に、このＷＳｉ膜３１上にＷ膜２９を残留させる。そして、Ｗ／ＷＳｉ／ポリシリコン膜の積層構造からなるゲート電極を形成する（工程（１２））。
次に、ゲート電極上にマスクＡ３０を形成する（工程（１３））。このマスクＡ３０の形成工程としては、例えば、全面にシリコン窒化膜を堆積させた後、リソグラフィー技術を用いてシリコン窒化膜のパターニングを行うことにより、ゲート電極上だけにシリコン窒化膜を残留させてマスクＡ３０とする。
次に、マスクＡ３０をマスクに用いて、マスクパターン２５上のＷ膜２９を除去する（工程（１４））。この後、全面に保護膜３２を形成する（図１９）。
次に、全面エッチバックを行うことによって、ゲート電極上にマスクＡ３０が残留するようにマスクパターン２５及びマスクパターン２５上の保護膜３２を除去する（工程（１５））。
次に、全面エッチバックを行うことによって、ゲート電極上にマスクＡ３０が残留するようにマスクパターン２５及びマスクパターン２５上の保護膜３２を除去する（工程（１５））。
次に、マスクＡ３０をマスクに用いて、シリコン半導体基板２１内に不純物を注入することにより、ソース／ドレイン領域３４を形成する（工程（１６）；図２０）。
２．半導体装置
本発明の半導体装置は、１以上のＦｉｎＦＥＴを有する。このＦｉｎＦＥＴは突起状の半導体領域を有し、この突起状の半導体領域を跨ぐようにゲート電極が形成され、このゲート電極と突起状の半導体領域間にはゲート絶縁膜が形成されている。そして、突起状の半導体領域のゲート電極で覆われていない部分にはソース／ドレイン領域が設けられている。
本発明の半導体装置は、１以上のＦｉｎＦＥＴを有する。このＦｉｎＦＥＴは突起状の半導体領域を有し、この突起状の半導体領域を跨ぐようにゲート電極が形成され、このゲート電極と突起状の半導体領域間にはゲート絶縁膜が形成されている。そして、突起状の半導体領域のゲート電極で覆われていない部分にはソース／ドレイン領域が設けられている。
このＦｉｎＦＥＴは、ゲート電極と突起状の半導体領域間の絶縁膜の厚さを調節することにより、突起状の半導体領域の側面にのみチャネル領域を形成したり、突起状の半導体領域の側面と上面にチャネル領域を形成することができる。すなわち、ゲート電極と突起状の半導体領域の上面との間の絶縁膜を厚くすることにより、突起状の半導体領域の側面のみにチャネル領域が形成されるダブルゲート型のＦｉｎＦＥＴとすることができる。また、ゲート電極と突起状の半導体領域の上面及び側面との間の絶縁膜を薄くすることにより、突起状の半導体領域の側面及び上面にチャネル領域が形成されるトライゲート型のＦｉｎＦＥＴとすることができる。
本発明の半導体装置は、１つのゲート電極を有しチャネル領域も１つとなるシングル構造のＦｉｎＦＥＴ、及び複数のゲート電極を有しチャネル領域が複数となるマルチ構造のＦｉｎＦＥＴの何れのＦｉｎＦＥＴを備えていても良い。
本発明の半導体装置では、ゲート電極材料である金属膜を堆積する前に、予めポリシリコン膜がＣＭＰ処理により平坦化されている。また、このＣＭＰ処理はマスクパターンをストッパに用いて行われているため、高精度で均一に平坦化されている。このため、後の金属膜の堆積、シリサイド化、及びゲート電極の形状を均一にすることができる。この結果、ゲート電極の剥離や、一部でゲート絶縁膜内までシリサイド化が過度に進みゲート絶縁膜の絶縁性を損なうといったことを防止することができる。また、安定で均一な特性を有すると共に、プレナー型のトランジスタよりもＯＮ電流が大きくＯＦＦ電流が小さい半導体装置とすることができる。
図２０に、本発明のＦｉｎＦＥＴの一例の断面図を示す。なお、図２０（ａ）、（ｂ）、及び（ｃ）は、それぞれ図１のＡ−Ａ’断面、Ｂ−Ｂ’断面、及びＣ−Ｃ’断面に相当する断面における断面図を表す。
図２０の半導体装置では、半導体基板上に突起状の半導体領域３３が設けられている。そして、この半導体領域３３を跨ぐように、ゲート電極が設けられている。このゲート電極は、Ｗ膜２８／ＷＳｉ膜３１／ポリシリコン膜２９の積層構造から構成されている。そして、ゲート電極と半導体領域３３の間には、ゲート絶縁膜２７が設けられている。
図２０の半導体装置では、半導体領域３３の上面及び側面にチャネル領域が形成される。また、半導体領域３３の、ゲート電極を挟んだ両側にはソース／ドレイン領域３４が設けられている。そして、これらの半導体領域３３、ゲート電極、ゲート絶縁膜２７、ソース／ドレイン領域３４から１つのＦｉｎＦＥＴが構成されている。そして、図２０の半導体装置では、２つのＦｉｎＦＥＴが設けられており、一方のＦｉｎＦＥＴと他方のＦｉｎＦＥＴのソース／ドレイン領域は共通化されている。
（実施例）
まず、シリコン半導体基板２１を準備した後（工程（１））、このシリコン半導体基板２１の表面酸化を行ってシリコン酸化膜２２とした（工程（２））。次に、シリコン酸化膜２２上の全面にシリコン窒化膜を成長させた。この後、リソグラフィー技術により、シリコン窒化膜のドライエッチングを行い、シリコン窒化膜のパターン２３を形成した（図１２）。
まず、シリコン半導体基板２１を準備した後（工程（１））、このシリコン半導体基板２１の表面酸化を行ってシリコン酸化膜２２とした（工程（２））。次に、シリコン酸化膜２２上の全面にシリコン窒化膜を成長させた。この後、リソグラフィー技術により、シリコン窒化膜のドライエッチングを行い、シリコン窒化膜のパターン２３を形成した（図１２）。
次に、このシリコン窒化膜のパターン２３をハードマスクに用いて、シリコン酸化膜２２のドライエッチングを行った後、シリコン半導体基板２１のドライエッチングを２５０ｎｍ、行った。この後、全面にシリコン酸化膜を堆積させた後、ＣＭＰ処理により平坦化を行うことによって素子分離領域２４を形成した（工程（３）；図１３）。
次に、ウエットエッチングによりシリコン窒化膜のパターン２３を除去した。この後、全面にシリコン窒化膜を１５０ｎｍ、堆積させた。この後、レジストマスクを用いたリソグラフィー技術によりシリコン窒化膜のドライエッチングを行ってシリコン窒化膜のマスクパターン２５を形成した（工程（４）；図１４）。
次に、このマスクパターン２５をマスクに用いて、シリコン酸化膜２２をドライエッチングして除去することにより、シリコン半導体基板２１を露出させた（工程（５））。次に、この露出させたシリコン半導体基板２１の部分に犠牲酸化膜２６を形成した（工程（６）；図１５）。
次に、犠牲酸化膜２６をウエットエッチングにより除去して、シリコン半導体基板２１を露出させた（工程（７）；図１６）。この後、ドライ酸化を行うことにより、１０ｎｍのゲート絶縁膜２７を形成した（工程（８））。この後、ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）成長を行うことにより、全面に２００ｎｍのポリシリコン膜２８を形成した（工程（９）；図１７）。
次に、シリコン窒化膜のマスクパターン２５をストッパに用いて、ポリシリコン膜２８にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行った（工程（１０））。
次に、全面にＷ（タングステン）膜２９を堆積させた（工程（１１）；図１８）。この後、ポリシリコン膜２８の一部と、Ｗ膜２９の一部とを反応（シリサイド化）させて、ポリシリコン膜２８上にＷＳｉ膜３１を形成すると共に、このＷＳｉ膜３１上にＷ膜２９を残留させた。そして、Ｗ（６０ｎｍ）／ＷＳｉ（３０ｎｍ）／ポリシリコンの積層構造からなるゲート電極を形成した（工程（１２））。
次に、２００ｎｍのシリコン窒化膜を形成した後、パターニングを行うことにより、ゲート電極上にマスクＡ３０を形成した（工程（１３））。次に、マスクＡ３０をマスクに用いて、マスクパターン２５上のＷ膜２９を除去した（工程（１４））。この後、全面に１０ｎｍのシリコン窒化膜（保護膜）３２を形成した後、全面エッチバックを行うことによりゲート電極の側面にシリコン窒化膜３２を残留させた（図１９）。
次に、マスクパターン２５及びマスクパターン２５上のシリコン窒化膜３２を除去した（工程（１５））。この後、マスクＡ３０をマスクに用いて、シリコン半導体基板２１内に不純物を注入することにより、ソース／ドレイン領域３４を形成した（工程（１６）；図２０）。
１ 突起状の半導体領域
２ ゲート電極
３ ソース／ドレイン領域
４ シリコン半導体基板
５ シリコン酸化膜
６ シリコン窒化膜のパターン
７ 素子分離領域
８ マスクパターン
９ 突起状の半導体領域
１０ ゲート絶縁膜
１１ ポリシリコン膜
１２ 金属膜
１３ マスク
１４ 保護膜
１５ ＷＳｉ膜
１６ ソース／ドレイン領域
２１ シリコン半導体基板
２２ シリコン酸化膜
２３ シリコン窒化膜のパターン
２４ 素子分離領域
２５ マスクパターン
２６ 犠牲酸化膜
２７ ゲート絶縁膜
２８ ポリシリコン膜
２９ Ｗ膜
３０ マスクＡ
３１ ＷＳｉ膜
３２ 保護膜
３３ 突起状の半導体領域
３４ ソース／ドレイン領域
２ ゲート電極
３ ソース／ドレイン領域
４ シリコン半導体基板
５ シリコン酸化膜
６ シリコン窒化膜のパターン
７ 素子分離領域
８ マスクパターン
９ 突起状の半導体領域
１０ ゲート絶縁膜
１１ ポリシリコン膜
１２ 金属膜
１３ マスク
１４ 保護膜
１５ ＷＳｉ膜
１６ ソース／ドレイン領域
２１ シリコン半導体基板
２２ シリコン酸化膜
２３ シリコン窒化膜のパターン
２４ 素子分離領域
２５ マスクパターン
２６ 犠牲酸化膜
２７ ゲート絶縁膜
２８ ポリシリコン膜
２９ Ｗ膜
３０ マスクＡ
３１ ＷＳｉ膜
３２ 保護膜
３３ 突起状の半導体領域
３４ ソース／ドレイン領域
Claims (7)
- （１）半導体基板を準備する工程と、
（２）前記半導体基板の表面に酸化膜を形成する工程と、
（３）前記半導体基板内に素子分離領域を形成する工程と、
（４）前記半導体基板の、前記素子分離領域以外の部分に、窒化シリコンから構成されるマスクパターンを形成する工程と、
（５）前記マスクパターンをマスクに用いて、前記酸化膜をエッチングして除去することにより前記半導体基板を露出させる工程と、
（６）前記工程（５）で露出させた半導体基板の部分に犠牲酸化膜を形成する工程と、
（７）前記犠牲酸化膜を除去して、前記半導体基板を露出させる工程と、
（８）前記工程（７）で露出させた半導体基板上にゲート絶縁膜を形成する工程と、
（９）全面にポリシリコン膜を形成する工程と、
（１０）前記マスクパターンをストッパに用いて、前記ポリシリコン膜にＣＭＰ処理を行う工程と、
（１１）全面に金属膜を形成する工程と、
（１２）前記ポリシリコン膜の少なくとも一部と、前記金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程と、
（１３）前記ゲート電極上に、窒化シリコンから構成されるマスクＡを形成する工程と、
（１４）前記マスクＡをマスクに用いて前記金属膜を除去する工程と、
（１５）前記マスクパターンを除去する工程と、
（１６）前記マスクＡをマスクに用いて、前記半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程と、
を有し、
前記金属がＷであることを特徴とする、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。 - 前記工程（１５）は、
全面に保護膜を形成する工程と、
全面エッチバックを行うことによって、前記ゲート電極上にマスクＡが残留するように前記マスクパターン及びマスクパターン上の保護膜を除去する工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記工程（１２）において、前記ポリシリコン膜の一部と、前記金属膜の一部とを反応させて、金属のシリサイド化を行うことにより、上から順にＷ／ＷＳｉ／ポリシリコン膜の積層構造のゲート電極を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記工程（１２）において、複数の前記ゲート電極を形成し、
前記工程（１６）において、複数の前記ソース／ドレイン領域を形成することを特徴とする請求項１〜３の何れか１項に記載の、複数の前記Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。 - 請求項１〜４の何れか１項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
- （１）半導体基板の所定平面上に突起状の領域と、窒化シリコンから構成されるマスクパターンと、前記突起状の領域の上面上のマスクパターンのマスク間にゲート絶縁膜と、を有する構造を形成する工程と、
（２）前記構造の全面にポリシリコン膜を形成する工程と、
（３）前記マスクパターンをストッパに用いて、前記ポリシリコン膜にＣＭＰ処理を行う工程と、
（４）前記ポリシリコン膜の全面にタングステン膜を形成する工程と、
（５）前記ポリシリコン膜をタングステン膜と反応させることによって形成されたタングステンシリサイド層を含むゲート電極を形成する工程と、
（６）前記ゲート電極上に、窒化シリコンから構成されるマスクＡを形成する工程と、
（７）前記マスクＡをマスクに用いて前記タングステン膜を除去する工程と、
（８）前記マスクパターンを除去する工程と、
（９）前記マスクＡをマスクに用いて、前記半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程と、
を有し、
前記工程（８）は、
前記構造の全面に保護膜を形成する工程と、
エッチバックを行って、前記ゲート電極上にマスクＡが残留するように、前記マスクパターンおよび前記マスクパターン上の保護膜を除去する工程と、
を有することを特徴とする、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。 - （１）半導体基板の所定平面上に突起状の領域と、マスクパターンと、前記突起状の領域の上面上のマスクパターンのマスク間にゲート絶縁膜と、を有する構造を形成する工程と、
（２）前記構造の全面にポリシリコン膜を形成する工程と、
（３）前記マスクパターンをストッパに用いて、前記ポリシリコン膜にＣＭＰ処理を行う工程と、
（４）前記ポリシリコン膜の全面にタングステン膜を形成する工程と、
（５）前記ポリシリコン膜をタングステン膜と反応させることによって形成されたタングステンシリサイド層を含むゲート電極を形成する工程と、
（６）前記ゲート電極上に、マスクＡを形成する工程と、
（７）前記マスクＡをマスクに用いて前記タングステン膜を除去する工程と、
（８）前記マスクパターンを除去する工程と、
（９）前記マスクＡをマスクに用いて、前記半導体基板内に不純物を注入することにより、ソース／ドレイン領域を形成する工程と、
を有し、
前記マスクパターンおよびマスクＡは、窒化シリコンを含むことを特徴とする、Ｆｉｎ型電界効果型トランジスタを備えた半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007281867A JP5602340B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びその製造方法 |
| US12/256,541 US8076203B2 (en) | 2007-10-30 | 2008-10-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007281867A JP5602340B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009111157A JP2009111157A (ja) | 2009-05-21 |
| JP5602340B2 true JP5602340B2 (ja) | 2014-10-08 |
Family
ID=40581732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007281867A Expired - Fee Related JP5602340B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8076203B2 (ja) |
| JP (1) | JP5602340B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354319B2 (en) * | 2010-10-15 | 2013-01-15 | International Business Machines Corporation | Integrated planar and multiple gate FETs |
| US9559181B2 (en) | 2013-11-26 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET device with buried sige oxide |
| EP3901992A1 (en) * | 2013-12-23 | 2021-10-27 | INTEL Corporation | Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures |
| US9472572B2 (en) * | 2014-05-06 | 2016-10-18 | Globalfoundries Inc. | Fin field effect transistor (finFET) device including a set of merged fins formed adjacent a set of unmerged fins |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648670A (en) | 1987-07-01 | 1989-01-12 | Fujitsu Ltd | Mos field-effect transistor |
| US5635415A (en) * | 1994-11-30 | 1997-06-03 | United Microelectronics Corporation | Method of manufacturing buried bit line flash EEPROM memory cell |
| JP3288211B2 (ja) | 1994-12-20 | 2002-06-04 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3512976B2 (ja) * | 1997-03-21 | 2004-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2000077604A (ja) | 1998-08-31 | 2000-03-14 | Fujitsu Ltd | 表面実装部品モジュール及びその製造方法 |
| JP2000277604A (ja) | 1999-03-24 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
| JP3539483B2 (ja) | 1999-09-28 | 2004-07-07 | シャープ株式会社 | 半導体装置の製造方法 |
| US6518618B1 (en) * | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| JP3543946B2 (ja) | 2000-04-14 | 2004-07-21 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP2002118255A (ja) | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2002190536A (ja) | 2000-10-13 | 2002-07-05 | Innotech Corp | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 |
| JP2005039216A (ja) * | 2003-06-23 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR100587672B1 (ko) * | 2004-02-02 | 2006-06-08 | 삼성전자주식회사 | 다마신 공법을 이용한 핀 트랜지스터 형성방법 |
| KR100526887B1 (ko) | 2004-02-10 | 2005-11-09 | 삼성전자주식회사 | 전계효과 트랜지스터 및 그의 제조방법 |
| US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| DE102005022306B4 (de) * | 2004-05-17 | 2009-12-31 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET) |
| JP2006156758A (ja) * | 2004-11-30 | 2006-06-15 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100608377B1 (ko) * | 2005-05-02 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 소자의 셀 트랜지스터 제조방법 |
| JP4648096B2 (ja) * | 2005-06-03 | 2011-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2008117838A (ja) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5525127B2 (ja) * | 2007-11-12 | 2014-06-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
-
2007
- 2007-10-30 JP JP2007281867A patent/JP5602340B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-23 US US12/256,541 patent/US8076203B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009111157A (ja) | 2009-05-21 |
| US20090108354A1 (en) | 2009-04-30 |
| US8076203B2 (en) | 2011-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI288432B (en) | Semiconductor device and method for manufacturing the same | |
| KR101027107B1 (ko) | 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ | |
| TWI396283B (zh) | 半導體裝置 | |
| US8173506B2 (en) | Method of forming buried gate electrode utilizing formation of conformal gate oxide and gate electrode layers | |
| JP4144884B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JP2007019129A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN112201626A (zh) | 半导体装置 | |
| US10361270B2 (en) | Nanowire MOSFET with different silicides on source and drain | |
| JP2009509325A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7915130B2 (en) | Method of manufacturing a semiconductor device | |
| JP2007067225A (ja) | 半導体装置およびその製造方法 | |
| EP2761648B1 (en) | Non-planar transistor fin fabrication | |
| JP2006278369A (ja) | 半導体装置の製造方法 | |
| JP5525127B2 (ja) | 半導体装置及びその製造方法 | |
| JP5602340B2 (ja) | 半導体装置及びその製造方法 | |
| JP5286416B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008227165A (ja) | 半導体装置およびその製造方法 | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| US20190131182A1 (en) | Method of providing source and drain doping for cmos architecture including finfet and semiconductor devices so formed | |
| JP2007158259A (ja) | 半導体装置およびその製造方法 | |
| JP2005311058A (ja) | 半導体装置及びその製造方法 | |
| JP2007287793A (ja) | 半導体装置の製造方法 | |
| JP2010021363A (ja) | 半導体装置、及びその製造方法 | |
| JP2007234993A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140407 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140410 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5602340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |