JP5601447B2 - 半導体チップを内蔵するプリント配線板 - Google Patents
半導体チップを内蔵するプリント配線板 Download PDFInfo
- Publication number
- JP5601447B2 JP5601447B2 JP2010005617A JP2010005617A JP5601447B2 JP 5601447 B2 JP5601447 B2 JP 5601447B2 JP 2010005617 A JP2010005617 A JP 2010005617A JP 2010005617 A JP2010005617 A JP 2010005617A JP 5601447 B2 JP5601447 B2 JP 5601447B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- substrate
- wiring board
- semiconductor chip
- metal case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
図1は、本実施形態に係る半導体チップを内蔵するプリント配線板を示している。図1において、プリント配線板100は、1層目及び2層目の配線を形成する第1基板である。プリント配線板200は、3層目および4層目の配線を形成する第2基板である。プリント配線板300は、5層目および6層目の配線を形成する第3基板である。なお、本実施形態では6層配線としたが、これに限定されるものではなく、少なくとも3層配線以上の多層プリント配線板であれば良い。
200‥プリント配線板(第2基板)
300‥プリント配線板(第3基板)
110,150,210,220,230,240,320,330,340,35‥基板パッド
120,130,140,310,360‥配線部
160‥接続パッド
400‥半導体チップ(ベアチップ)
450‥半田ボール
500‥金属ケース
600‥放熱用の金属ペースト
650‥キャビティ(切り欠き部)
700‥層間接着材料
Claims (3)
- 複数の接続パッドが形成される第1基板と、
前記第1基板の前記複数の接続パッド上に接続される半導体チップと、
前記第1基板と共同して前記半導体チップを覆うと共に、前記第1基板と反対の面が開閉可能な露出面となっている金属ケースと、
前記第1基板に積層された状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成され、前記第1基板に積層される第2基板と、
ことを特徴とする半導体チップを内蔵するプリント配線板。 - 前記金属ケースの上蓋には配線ラインが形成されていることを特徴とする請求項1に記載のプリント配線板。
- 複数の接続パッドが形成される第1基板の前記複数の接続パッド上に半導体チップを接続する工程と、
前記半導体チップを覆うように前記第1基板上に実装され、前記第1基板と反対の面が開閉可能な露出面となっている金属ケースを配置する工程と、
前記第1基板に積層される状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成される第2基板を前記第1基板に積層する工程と、
により製造することを特徴する半導体チップを内蔵するプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005617A JP5601447B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体チップを内蔵するプリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005617A JP5601447B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体チップを内蔵するプリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011146497A JP2011146497A (ja) | 2011-07-28 |
JP5601447B2 true JP5601447B2 (ja) | 2014-10-08 |
Family
ID=44461099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010005617A Active JP5601447B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体チップを内蔵するプリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5601447B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9823691B2 (en) | 2015-07-23 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor storage device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292798A (ja) * | 1990-04-11 | 1991-12-24 | Fujitsu Ltd | 半導体モジュールパッケージ |
JP3055960B2 (ja) * | 1991-04-15 | 2000-06-26 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3817453B2 (ja) * | 2001-09-25 | 2006-09-06 | 新光電気工業株式会社 | 半導体装置 |
JP3894091B2 (ja) * | 2002-10-11 | 2007-03-14 | ソニー株式会社 | Icチップ内蔵多層基板及びその製造方法 |
JP2006165175A (ja) * | 2004-12-06 | 2006-06-22 | Alps Electric Co Ltd | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 |
JP2007158045A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法 |
JP2008004688A (ja) * | 2006-06-21 | 2008-01-10 | Noda Screen:Kk | 半導体パッケージ |
JP2009110979A (ja) * | 2007-10-26 | 2009-05-21 | Shinko Electric Ind Co Ltd | 発熱電子部品内装の配線基板及びその製造方法 |
-
2010
- 2010-01-14 JP JP2010005617A patent/JP5601447B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011146497A (ja) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5114041B2 (ja) | 半導体素子内蔵プリント配線板及びその製造方法 | |
US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
JP4458010B2 (ja) | 半導体装置 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
TWI402954B (zh) | Assembly board and semiconductor module | |
JP2017050315A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2009141041A (ja) | 電子部品実装用パッケージ | |
JP2008198999A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2006203086A (ja) | 電子部品パッケージ及びその製造方法 | |
US20170064825A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR102356811B1 (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
US10021791B2 (en) | Multilayer wiring substrate | |
US20160113110A1 (en) | Printed wiring board | |
JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
US20130256022A1 (en) | Wiring board and method for manufacturing wiring board | |
JP5601447B2 (ja) | 半導体チップを内蔵するプリント配線板 | |
JP2009238855A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2013098529A (ja) | 電子部品埋込み型印刷回路基板及びその製造方法 | |
CN112951793A (zh) | 层叠基板结构及包括该层叠基板结构的电子装置 | |
KR20210074609A (ko) | 인쇄회로기판 | |
JP4514530B2 (ja) | 精密機器に内蔵される回路モジュールおよび精密機器 | |
JP4636827B2 (ja) | 回路モジュール | |
JP4652428B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5601447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |