JP5601447B2 - 半導体チップを内蔵するプリント配線板 - Google Patents

半導体チップを内蔵するプリント配線板 Download PDF

Info

Publication number
JP5601447B2
JP5601447B2 JP2010005617A JP2010005617A JP5601447B2 JP 5601447 B2 JP5601447 B2 JP 5601447B2 JP 2010005617 A JP2010005617 A JP 2010005617A JP 2010005617 A JP2010005617 A JP 2010005617A JP 5601447 B2 JP5601447 B2 JP 5601447B2
Authority
JP
Japan
Prior art keywords
printed wiring
substrate
wiring board
semiconductor chip
metal case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010005617A
Other languages
English (en)
Other versions
JP2011146497A (ja
Inventor
田 栄 一 原
Original Assignee
東芝ディーエムエス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝ディーエムエス株式会社 filed Critical 東芝ディーエムエス株式会社
Priority to JP2010005617A priority Critical patent/JP5601447B2/ja
Publication of JP2011146497A publication Critical patent/JP2011146497A/ja
Application granted granted Critical
Publication of JP5601447B2 publication Critical patent/JP5601447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ベアチップ等の半導体チップを内蔵するプリント配線板およびその製造方法に関する。
プリント配線板上にベアチップ等の半導体チップを実装する場合、プリント配線板の厚さにベアチップの厚さが加算されるため、ベアチップを実装する基板の厚さが厚くなると言う問題があった。
これを解決するために、多層プリント配線板にベアチップを内蔵して実装する構造が発明されている（例えば、特許文献１、特許文献２を参照）。しかしながら、多層プリント配線板では、基板層間を接続するための層間接着材料（例えば、エポキシ系樹脂）がベアチップに流れ込むことになり、層間接着材料によってベアチップが覆れることになってしまう虞があった。この場合、ベアチップに接着された層間接着材料が温度変化により悪影響を及ぼし、例えば層間接着材料とベアチップの熱膨張の差による応力がベアチップ及び、ベアチップとプリント配線板の接続部に加わり、亀裂等の破壊が生じる問題があった。
特開２００５−１０１９７３号公報 特開２００２−１８４９３１号公報
本発明は、上記の問題を解決するためになされたもので、層間接着材料による悪影響のない半導体チップを内蔵するプリント配線板およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体チップを内蔵するプリント配線板は、複数の接続パッドが形成される第１基板と、前記第１基板の前記複数の接続パッド上に接続される半導体チップと、前記第１基板と共同して前記半導体チップを覆うと共に、前記第１基板と反対の面が開閉可能な露出面となっている金属ケースと、前記第１基板に積層された状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成され、前記第１基板に積層される第２基板と、ことを特徴とする。
また、本発明の半導体チップを内蔵するプリント配線板の製造方法は、複数の接続パッドが形成される第１基板の前記複数の接続パッド上に半導体チップを接続する工程と、前記半導体チップを覆うように前記第１基板上に実装され、前記第１基板と反対の面が開閉可能な露出面となっている金属ケースを配置する工程と、前記第１基板に積層される状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成される第２基板を前記第１基板に積層する工程と、により製造することを特徴する。
本発明によれば、半導体チップを内蔵するプリント配線板の低背化を実現し、ベアチップ実装基板の信頼性向上することができる。また、ベアチップ実装基板のリワーク性と検査の作業性向上、並びに半導体チップを内蔵するプリント配線板の放熱性の向上を図ることができる。
本実施形態に係る半導体チップを内蔵するプリント配線板を示す図。 本実施形態に係る半導体チップを内蔵するプリント配線板の第１の製造工程を示す図。 本実施形態に係る半導体チップを内蔵するプリント配線板の第２の製造工程を示す図。 本実施形態に係る半導体チップを内蔵するプリント配線板の第３の製造工程を示す図。
以下、図面を参照しながら本発明の実施形態を説明する。
（実施例）
図１は、本実施形態に係る半導体チップを内蔵するプリント配線板を示している。図１において、プリント配線板１００は、１層目及び２層目の配線を形成する第１基板である。プリント配線板２００は、３層目および４層目の配線を形成する第２基板である。プリント配線板３００は、５層目および６層目の配線を形成する第３基板である。なお、本実施形態では６層配線としたが、これに限定されるものではなく、少なくとも３層配線以上の多層プリント配線板であれば良い。
ベアチップ４００は、上記多層プリント配線板１０に内蔵される半導体チップである。ベアチップ４００とプリント配線板１００の２層面との接続は、半田ボール４５０（例えば、フリップチップボールＦＣＢ）によって接続される。
金属ケース５００は、ベアチップ４００を覆うケースである。金属ケース５００は、上面から見た場合、例えば正方形の形状をなし、プリント配線板１００に向かって４方向に側壁部が形成されている。これにより、プリント配線板１００と金属ケース５００とによって形成された取り付け部に、ベアチップ４００が内蔵（密閉）される。金属ケース５００によってベアチップ４００を覆う際、金属ケース５００とベアチップ４００との間は、放熱用の金属ペースト６００が塗布されている。これにより、ベアチップ４００で発生した熱は、金属ペースト６００を介して金属ケース５００の露出面から放熱される構造となっている。
プリント配線板１００の１層面には、基板パッド１１０や，配線部１２０，１３０，１４０が形成されている。プリント配線板１００の２層面には、基板パッド１１０とスルーホール接続されている基板パッド１５０、およびベアチップ４００と接続する半田ボール４５０が載置される複数の接続パッド１６０が形成されている。
プリント配線板２００の３層面と４層面には、基板パッド２１０，２２０，２３０，２４０が形成されている。基板パッド２１０と２２０はスルーホール接続されており、また基板パッド２３０と２４０はスルーホール接続されている。
プリント配線板３００の５層面と６層面には、基板パッド３２０，３３０，３４０，３５０、配線部３１０，３６０が形成されている。基板パッド３２０と３３０はスルーホール接続されており、また基板パッド３４０と３５０はスルーホール接続されている。例えば、基板パッド３２０と３３０は、スルーホール３７０により内部接続されている。
プリント配線板２００とプリント配線板３００のベアチップ４００が内蔵される箇所には、後述するキャビティ（切り欠き部）が形成されている。ここでは、プリント配線板２００とプリント配線板３００とが一体化した状態で、積層用接着剤７００（例えば、プリプレグ）によってプリント配線板１００に接続した構造としている。
本実施形態では、金属ケース５００の上蓋５００ａが、例えば図示しないヒンジ機構により開閉可能に多層プリント配線板１０に取り付けられている。また、金属ケース５００の上蓋５００ａに配線ライン５１０，５２０，５３０を形成してもよい。
次に、上述した半導体チップを内蔵する多層プリント配線板１０の製造方法を説明する。
図２は、本実施形態に係る半導体チップを内蔵する多層プリント配線板の第１の製造工程を示している。両面基板の１層目と２層目に基板パッドおよび配線部１１０乃至１５０を形成し、２層目に半田ボール４５０が載置される複数の接続パッド１６０を形成したプリント配線板１００の２層目の上に、半田ボール４５０が接続されるベアチップ４００を実装する。これにより、ベアチップ４００の半田ボール４５０とプリント配線板１００の複数の接続パッド１６０が接続される。
図３は、本実施形態に係る半導体チップを内蔵するプリント配線板の第２の製造工程を示している。次に、ベアチップ４００を覆うように金属ケース５００をプリント配線板１００上に実装する。この際、金属ケース５００とベアチップ４００との間には、放熱用の金属ペースト６００が塗布される。これにより、ベアチップ４００で発生した熱は、金属ペースト６００を介して金属ケース５００の露出面から放熱される。また、ベアチップ４００をグランド接続することもできる。
また、金属ケース５００内に不活性ガス（例えば、ヘリウム等）を充填し、ベアチップ４００を機密封止してもよい。これにより、ベアチップ４００に対する不正アクセスを確認することができ、ベアチップ実装基板の信頼性を向上することができる。
図４は、本実施形態に係る半導体チップを内蔵するプリント配線板の第３の製造工程を示している。この工程では、図４の下側に示すように、プリント配線板１００に一体化したプリント配線板２００，３００が積層される。一体化したプリント配線板２００，３００は、金属ケース５００が実装されたプリント配線板１００（ベアチップ実装基板）に積層された状態では、金属ケース５００の上面（露出面）と同じ高さになる高さを有している。そして、積層する一体化したプリント配線板２００，３００のベアチップ４００を内蔵する箇所には、キャビティ６５０（切り欠き部）が形成されている。また、プリント配線板２００，３００を積層する際、プリント配線板２００とプリント配線板１００との間には層間接着材料７００（例えば、プリプレグ）が塗布される。
本実施形態では、層間接着材料７００は、金属ケース５００によって堰き止められる構造となっているので、ベアチップ４００が取り付けられている金属ケース５００内に流入することはない。したがって、ベアチップ４００に層間接着材料７００が付着することはなく、ベアチップ４００とプリント配線板１００の接続部に掛かる応力を心配する必要がない。
また、本実施形態では、図１に示すように金属ケース５００の上面の上蓋５００ａが開閉できる構造（上蓋構造）とすることもできる。このような開閉構造とすることにより、多層プリント配線板１０に内蔵するベアチップ４００のリワーク性を向上することができる。例えば、故障したベアチップを容易に交換することができる。また、ベアチップ４００の検査作業を容易に行うことができる。
更に、金属ケース５００の上蓋５００ａに配線を施すことにより、配線密度を向上させることができる。
以上の説明の通り、本実施形態によれば、半導体チップを内蔵するプリント配線板の低背化を実現し、ベアチップ実装基板の信頼性向上することができる。また、ベアチップ実装基板のリワーク性と検査の作業性向上、並びに半導体チップを内蔵するプリント配線板の放熱性の向上を図ることができる。
なお、本発明は上記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲において適宜設計変更可能である。
１００‥プリント配線板（第１基板）
２００‥プリント配線板（第２基板）
３００‥プリント配線板（第３基板）
１１０，１５０，２１０，２２０，２３０，２４０，３２０，３３０，３４０，３５‥基板パッド
１２０，１３０，１４０，３１０，３６０‥配線部
１６０‥接続パッド
４００‥半導体チップ（ベアチップ）
４５０‥半田ボール
５００‥金属ケース
６００‥放熱用の金属ペースト
６５０‥キャビティ（切り欠き部）
７００‥層間接着材料

Claims (3)

  1. 複数の接続パッドが形成される第１基板と、
    前記第１基板の前記複数の接続パッド上に接続される半導体チップと、
    前記第１基板と共同して前記半導体チップを覆うと共に、前記第１基板と反対の面が開閉可能な露出面となっている金属ケースと、
    前記第１基板に積層された状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成され、前記第１基板に積層される第２基板と、
    ことを特徴とする半導体チップを内蔵するプリント配線板。
  2. 前記金属ケースの上蓋には配線ラインが形成されていることを特徴とする請求項１に記載のプリント配線板。
  3. 複数の接続パッドが形成される第１基板の前記複数の接続パッド上に半導体チップを接続する工程と、
    前記半導体チップを覆うように前記第１基板上に実装され、前記第１基板と反対の面が開閉可能な露出面となっている金属ケースを配置する工程と、
    前記第１基板に積層される状態では前記金属ケースの前記露出面と同じ高さを有し、かつ前記金属ケースが位置する箇所に切り欠き部が形成される第２基板を前記第１基板に積層する工程と、
    により製造することを特徴する半導体チップを内蔵するプリント配線板の製造方法。
JP2010005617A 2010-01-14 2010-01-14 半導体チップを内蔵するプリント配線板 Active JP5601447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010005617A JP5601447B2 (ja) 2010-01-14 2010-01-14 半導体チップを内蔵するプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010005617A JP5601447B2 (ja) 2010-01-14 2010-01-14 半導体チップを内蔵するプリント配線板

Publications (2)

Publication Number Publication Date
JP2011146497A JP2011146497A (ja) 2011-07-28
JP5601447B2 true JP5601447B2 (ja) 2014-10-08

Family

ID=44461099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010005617A Active JP5601447B2 (ja) 2010-01-14 2010-01-14 半導体チップを内蔵するプリント配線板

Country Status (1)

Country Link
JP (1) JP5601447B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9823691B2 (en) 2015-07-23 2017-11-21 Toshiba Memory Corporation Semiconductor storage device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292798A (ja) * 1990-04-11 1991-12-24 Fujitsu Ltd 半導体モジュールパッケージ
JP3055960B2 (ja) * 1991-04-15 2000-06-26 株式会社日立製作所 半導体装置の製造方法
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP3894091B2 (ja) * 2002-10-11 2007-03-14 ソニー株式会社 Ｉｃチップ内蔵多層基板及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2007158045A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
JP2008004688A (ja) * 2006-06-21 2008-01-10 Noda Screen:Kk 半導体パッケージ
JP2009110979A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd 発熱電子部品内装の配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2011146497A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
JP5114041B2 (ja) 半導体素子内蔵プリント配線板及びその製造方法
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP4458010B2 (ja) 半導体装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
TWI402954B (zh) Assembly board and semiconductor module
JP2017050315A (ja) プリント配線板及びプリント配線板の製造方法
JP2009141041A (ja) 電子部品実装用パッケージ
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2006203086A (ja) 電子部品パッケージ及びその製造方法
US20170064825A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR102356811B1 (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US10021791B2 (en) Multilayer wiring substrate
US20160113110A1 (en) Printed wiring board
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20130256022A1 (en) Wiring board and method for manufacturing wiring board
JP5601447B2 (ja) 半導体チップを内蔵するプリント配線板
JP2009238855A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
KR20210074609A (ko) 인쇄회로기판
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JP4636827B2 (ja) 回路モジュール
JP4652428B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5601447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250