JP5596740B2 - 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ - Google Patents

打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ Download PDF

Info

Publication number
JP5596740B2
JP5596740B2 JP2012094133A JP2012094133A JP5596740B2 JP 5596740 B2 JP5596740 B2 JP 5596740B2 JP 2012094133 A JP2012094133 A JP 2012094133A JP 2012094133 A JP2012094133 A JP 2012094133A JP 5596740 B2 JP5596740 B2 JP 5596740B2
Authority
JP
Japan
Prior art keywords
iii
semiconductor package
high voltage
diode
voltage semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012094133A
Other languages
English (en)
Other versions
JP2012235100A (ja
Inventor
チュアン チェアー
デ ケウン パーク
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2012235100A publication Critical patent/JP2012235100A/ja
Application granted granted Critical
Publication of JP5596740B2 publication Critical patent/JP5596740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本出願は、２０１１年５月４日に出願した「カスコード接続された高電圧GaN整流器のリードレスパッケージ」の米国仮特許出願第６１／４８２，３１４号の優先権の利益を主張する。この仮出願における開示を本出願に参照して完全に援用する。
本発明は、一般に半導体素子に関する。さらに具体的には、本発明は半導体素子のパッケージングに関する。
高出力および高性能な回路用途には、窒化ガリウム（GaN）電界効果トランジスタ（ＦＥＴ）のようなIII族窒化物トランジスタが高効率および高電圧動作のため多くの場合望ましい。特に、かかるIII族窒化物トランジスタをシリコンダイオードのような他の素子に結合して、カスコード接続された整流器のような高性能な整流器を生成することがしばしば好ましい。
不幸にも、III族窒化物トランジスタをシリコンダイオードに結合する従来のパッケージ集積技術は、かかるIII族窒化物トランジスタによって付与される利益を多くの場合なくしていた。例えば、従来のパッケージ設計では、端子接続に対しワイヤーボンディングが要求され、不所望に増大するパッケージ形状因子、製造コスト、寄生インダクタンス、抵抗およびパッケージの熱散逸要求をもたらす。ワイヤーボンディングの代わりに導電性のクリップを使用して高電圧用途に適した高性能のパッケージ端子を提供することが知られている一方、導電性クリップを別々に形成、配置する要求は多重パッケージをシングルパスで処理する可能性を排除し、これはストリームライン型組立、集積の増大および製造コストの減少に著しく望ましい。
それゆえ、カスコード接続された高電圧III族窒化物整流器を一体化するパッケージの効率的な製造を支持するためにユニークなコスト効率の良い解決方法が必要である。
図面の少なくとも一つに示すか、および／またはそれに関連して説明され、より完全には請求の範囲に記載したような打抜き（スタンプ）リードフレームを備えるカスコード接続された高電圧III族窒化物整流器パッケージである。
IV族ダイオードに結合したIII族窒化物トランジスタの回路図である。 IV族ダイオードの正面図である。 IV族ダイオードの背面図である。 III族窒化物トランジスタの正面図である。 III族窒化物トランジスタの背面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の底面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るIV族ダイオードへの結合用リードフレーム合わせ面の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージの断面図である。 本発明の別の実施形態に係るカスコード接続されたIII族窒化物整流器パッケージの断面図である。
本発明は打抜きリードフレームを備えるカスコード接続された高電圧III族窒化物整流器パッケージに指向するものである。以下の説明は、本発明の実施態様に関与する特定の情報を含む。当業者は、本発明が本出願に具体的に論述したものと異なる方法で実施し得ることを認識するであろう。さらに、本発明を曖昧にしないように、いくつかの本発明の具体的な詳細は議論されていない。本出願に記載されない具体的な詳細は、当業者の通常の知識の範囲内である。
本出願における図面と、それに伴う詳細な説明は、単に本発明の例示的な実施形態に指向する。簡潔さを維持するために、本発明の他の実施形態は、本発明にかかる原理を使用するものの、本出願に具体的に記載されておらず、図面によっても具体的に示されない。
ここで用いる語句「III族窒化物またはIII−N」は、窒素と、Al、Ga、InおよびBを含む少なくとも一つのIII族元素とを含む化合物半導体を指し、限定しないがそのあらゆる合金、例えば窒化アルミニウムガリウム（AlxGa(1-x)N）、窒化インジウムガリウム（InyGa(1-x-y)N）、窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)N）、ヒ化リン化窒化ガリウム（GaAsaPbN(1-a-b)）、ヒ化リン化窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)AsaPbN(1-a-b)）などを含む。一般に、III族窒化物材料はまた、限定しないが、Ｇａ極性、Ｎ極性、半極性または無極性の結晶方位を含むあらゆる極性を言及する。III族窒化物材料はまた、ウルツ鉱型、ジンクブレンデ型あるいは混成の結晶多形を含んでもよく、また単結晶、単結晶質、多結晶質または非結晶質構造を含んでもよい。
また、ここで用いる語句「IV族」は、Siと、GeおよびCを含む少なくとも一つのIV族元素を含む半導体を指し、SiGeおよびSiCなどの化合物半導体を含む。IV族はまた、第IV族元素の層からなる半導体材料または歪みシリコンや歪みIV族元素を生産するための第IV族元素のドーピングを指し、ＳＯＩ、ＳＩＭＯＸおよびＳＯＳ（サファイア上シリコン）などを含むIV族系の複合サブストレートを含む。
開示内容を本出願に完全に参照して援用した２０１１年３月２２日付け出願の「パッケージ内のダイオードにスタックされたIII族窒化物トランジスタ」米国特許出願第第１３／０５３，６４６号は、ダイオードのカソードがIII族窒化物トランジスタのソースに存在し、電気的に結合するようにIII族窒化物トランジスタの上面に重ねられたシリコンダイオードのようなダイオードを含む２端子スタックダイパッケージを教示する。パッケージの第１端子をIII族窒化物トランジスタのドレインに結合し、パッケージの第２端子をダイオードのアノードに結合する。
本出願は、高電圧（２００Ｖ〜１２００Ｖまたはそれ以上）用途に使用する２端子スタックダイパッケージを形成するのに必要な改良に対応し、開示する。特に、本出願は表面実装用の屈曲リードを提供する打抜きリードフレームの使用を説明することにより、そのようなパッケージの構造に対応し、開示する。
本出願は、スタックダイのワイヤーボンディングの無い表面実装性高電圧パッケージの物理配列を説明する。特に、IV族ダイオードをクワッドフラットのリード無し（ＱＦＮ）パッケージ内のIII―N材料トランジスタの上にスタックする。素子のアノードとカソードとの間の高い電圧場差（２００Ｖ超）を調整するのに必要な改良は、アノードおよびカソード間の物理的離間隔を、例えば２．７５００ｍｍまたはそれ以上に拡張することを含む。
図１は、シリコンダイオードのようなIV族ダイオードに結合したIII族窒化物トランジスタの回路図を示す。本出願では、「シリコンダイオード」への言及は、簡潔さと便利さのためだけになされる。しかしながら、本発明のスタックダイパッケージの文脈における「IV族またはシリコンダイオード」は、非シリコン型のダイオード、すなわち一般にあらゆるダイオードに置き換わり得る。図１は、端子１１２ａおよび１１２ｂと，ノード１１４および１１６と、ダイオード１２０と、III族窒化物トランジスタ１３０とを含む。III族窒化物トランジスタ１３０は、例えば、窒化ガリウム（GaN）電界効果トランジスタ（ＦＥＴ）またはGaN高電子移動度トランジスタ（ＨＥＭＴ）を含んでもよく、より具体的には空乏モードGaNトランジスタを含んでも良い。ダイオード１２０はＰＮ接合ダイオードまたはショットキーダイオードのいずれかとすることができる。
図１に示した例では、ダイオード１２０のカソード１２１をノード１１４でIII族窒化物トランジスタ１３０のソース１３３に結合する。さらに、完全なカスコード接続されたスイッチが、III族窒化物トランジスタ１３０のゲート１３１をノード１１６でダイオード１２０のアノード１２２に結合することにより形成される。こうして、図１の回路は高性能のカスコード接続された整流器を実現する。しかしながら、別の実施形態では、回路が異なる構造のダイオード１２０をIII族窒化物トランジスタ１３０と共に含んでも良い。
III族窒化物トランジスタまたはIII族窒化物ＨＥＭＴを下記の文献で論述されたように形成するのが好ましく、これら文献すべてを完全に本出願に参照して援用する。
「ゲートとドレインとの間に低減した電界を有するエンハンスメントモードのIII族窒化物半導体素子」のタイトルで２０１０年６月２９日に発行された米国特許第７，７４５，８４９号、
「III族窒化物エンハンスメントモード素子」のタイトルで２０１０年７月２０日に発行された米国特許第７，７５９，６９９号、
「エンハンスメントモードのIII族窒化物ＦＥＴ」のタイトルで２００８年６月３日に発行された米国特許第７，３８２，００１号、
「上部トランジスタの超格子変性」のタイトルで２００６年９月２６日に発行された米国特許第７，１１２，８３０号、
「上部トランジスタの超格子変性」のタイトルで２００８年１１月２５日に発行された米国特許第７，４５６，４４２号、
「窒化ガリウム材料と関連する製造方法」のタイトルで２００８年３月４日に発行された米国特許第７，３３９，２０５号、
「障壁／スペーサ層を有するIII族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）」のタイトルで２００５年２月１日に発行された米国特許第６，８４９，８８２号、
「窒化ガリウム材料と方法」のタイトルで２００３年９月９日に発行された米国特許第６，６１７，０６０号、
「窒化ガリウム材料と方法」のタイトルで２００３年１１月１８日に発行された米国特許第６，６４９，２８７号、
「GaN/AlXGa1-XNヘテロ接合高電子移動度トランジスタ」のタイトルで１９９３年３月９日に発行された米国特許第５，１９２，９８７号、
「張力緩和中間層を備えたIII−V族半導体素子」のタイトルで２００９年１０月１４日に出願された米国特許出願第１２／５８７，９６４号、
「応力変調III−V族半導体素子と関連製法」のタイトルで２０１０年１２月２１日に出願された米国特許出願第１２／９２８，９４６号、
「寄生電流路を防ぐ交互高低温層を用いた超格子の製造方法」のタイトルで２００６年９月１３日に出願された米国特許出願第１１／５３１，５０８号、
「アルミニウムドープされたゲートを備えるプログラマブルIII族窒化物トランジスタ」のタイトルで２０１１年２月４日に出願された米国特許出願第１３／０２１，４３７号、
「単一ゲート誘電構造を備えるエンハンスメントモードのIII族窒化物トランジスタ」のタイトルで２０１１年１月３１日に出願された米国特許出願第１３／０１７，９７０号、
「ゲートAlGaN/GaNヘテロ接合ショットキー素子」のタイトルで２００９年１２月７日に出願された米国特許出願第１２／６５３，０９７号、
「フローティングゲートを備えたエンハンスメントモードのIII族窒化物素子と、その製造方法」のタイトルで２００８年８月２１日に出願された米国特許出願第１２／１９５，８０１号、
「ゲートとドレインとの間に低減した電界を備えるIII族窒化物半導体素子と、その製造方法」のタイトルで２００８年９月１６日に出願された米国特許出願第１２／２１１，１２０号、
「プログラマブルゲートを有するIII族窒化物パワー半導体素子」のタイトルで２００７年９月８日に出願された米国特許出願第１１／８５７，１１３号、
「III族窒化物ヘテロ接合素子、ＨＥＭＴ、関連する素子構造」のタイトルで２０１１年２月２８日に出願された米国特許仮出願第６１／４４７，４７９号、
「ゲートAlGaN/GaNヘテロ接合ショットキー素子」のタイトルで２０１１年３月３日に出願された米国特許仮出願第６１／４４９，０４６号。
また、III族窒化物ＦＥＴが高電圧III−N ＦＥＴであるのが望ましい。III−N ＦＥＴ １３０は、２００Ｖ〜５０００ＶのVdrainでの動作に最適化することができるか、またはＦＥＴ １３０は５００Ｖ〜７００Ｖの間、若しくは２００Ｖ〜５０００Ｖの間の任意他の下位範囲での動作に最適化してもよい。
図２Ａ〜図２Ｄに移ると、図２ＡはIV族ダイオードの正面図を示し、図２ＢはIV族ダイオードの背面図を示し、図２ＣはIII族窒化物トランジスタの正面図を示し、図２ＤはIII族窒化物トランジスタの背面図を示す。図２Ａ〜図２Ｄに関して、ダイオード２２０は図１のダイオード１２０に対応し、III族窒化物トランジスタ２３０は図１のIII族窒化物トランジスタ１３０に対応する。ある実施形態では、ダイオード２２０に対して約１ｍｍ×１ｍｍのダイサイズを好適とすることができる。別のある実施形態では、ダイオード２２０のダイサイズは、より大きいか、またはより小さくてもよい。図２Ａおよび２Ｂに示すように、シリコンダイオード２２０は上面にアノード２２２を、また反対側の底面にカソード２２１を備える。図２Ｃおよび２Ｄに示すように、III族窒化物トランジスタ２３０は上面にゲート２３１と、ドレイン２３２と、ソース２３３を備える一方、底面または背面は不活性である。ある実施形態では、III族窒化物トランジスタ２３０に対して約３．２ｍｍ×２．７９５ｍｍのダイサイズを好適とすることができる。別のある実施形態では、III族窒化物トランジスタ２３０のダイサイズは、より大きいか、またはより小さくてもよい。
次に、図２Ｅ、図２Ｇ、図２Ｉおよび図２Ｌは、本発明の一実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージ組立体の上面図である。図２Ｆ、図２Ｈ、図２Ｊおよび図２Ｋは、対応する本発明の一実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージ組立体の断面図である。図２Ｍは、本発明の一実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージ組立体の完成品の底面図である。
図２Ｅから始めると、図２Ｃ、２ＤのIII族窒化物トランジスタ２３０を組立治具２６０に置く。組立治具２６０は、多重ダイスを所定の位置、例えばストリップまたはグリッドに固着し得るダイステープまたは別の治具を含んでも良い。このようにして、多重パッケージを一度に組み立て、処理することができる。しかしながら、簡単のために、これら図面は単一パッケージの組立体のみを示す。図２Ｅに示すように、ゲート２３１、ドレイン２３２およびソース２３３が上面になるように、III族窒化物トランジスタ２３０の背面２４０を組立治具２６０に結合する。図２Ｆは、図２Ｅにおける線２Ｆ−２Ｆに対応する断面図である。
図２Ｅから図２Ｇでは、カソード２２１（図示せず）がソース２３３に載置されるようにダイオード２２０をIII族窒化物トランジスタ２３０の上面にスタックする。その結果、アノード２２２がダイオード２２０の上面に到達可能である。かかるスタックに先だって、はんだペーストまたははんだプリフォームのようなはんだをゲート２３１、ドレイン２３２およびソース２３３に塗布することができる。或いはまた、導電性接着剤や、導電性テープのような他の材料をはんだの代りとすることができる。図２Ｈは、図２Ｇにおける線２Ｈ−２Ｈに対応する断面図である。
図２Ｇから図２Ｉでは、屈曲リード２１２ａおよび屈曲リード２１２ｂを含む打抜きリードフレームが、例えば組立治具の上面に重しづけることにより利用される。かかる重しづけに先立って、追加のはんだをダイオード２２０のアノード２２２上面に堆積してもよい。図２Ｊおよび図２Ｋに示すように、屈曲リード２１２ｂおよび２１２ｂを提供するようにリードフレームを打抜くことができ、ここで屈曲リードはその上面に表面実装に適した平坦部をそれぞれ有する。打抜きリードフレームは、例えば銅または銅合金のリードフレームからなり、およそ２５０μｍの厚さを有することができる。
より具体的には、図２Ｉに示すように、第１の屈曲リード２１２ｂをダイオード２２０のアノード２２２の上およびIII族窒化物トランジスタ２３０のゲート２３１の上にそれぞれ図２Ｉの線２Ｊ−２Ｊおよび２Ｋ−２Ｋに対応する図２Ｊおよび図２Ｋの断面図に示されたように重しづける。さらに、第２の屈曲リード２１２ａをIII族窒化物トランジスタ２３０のドレイン２３２の上に図２Ｉおよびさらに図２Ｊおよび図２Ｋの断面図に示されたように重しづける。図２Ｉは屈曲リード２１２ａおよび２１２ｂを独立した部位として示すが、これら屈曲リードをより大きなリードフレームの一部として連結することができるので、多重パッケージを同時に処理し、完成後に分離しても良いことを理解すべきである。さらに、リードフレーム２１２ｂは図２Ｊにおいてストレート接続を用いてダイオード２２０のアノード２２２に接続することか示されるが、図２Ｏに関連して後述するように、別の実施形態では大きな機械的安定性や合わせ表面積を付与するように様々な別の接続を用いてもよい。
リードフレームを重しづける一方で、全組立体を、例えばリフロー炉やコンベヤー炉中で加熱して予め堆積したはんだをリフローすることができる。その結果、ダイオード２２０のカソード２２１がIII族窒化物トランジスタ２３０のソース２３３に電気的にかつ機械的に結合し、屈曲リード２１２ｂがIII族窒化物トランジスタ２３０のゲート２３１およびダイオード２２０のアノード２２２に接続し、屈曲リード２１２ａがIII族窒化物トランジスタ２３０のドレイン２３２に接続することができる。このようにして、図１の端子１１２ａに対応する屈曲リード２１２ａおよび図１の端子１１２ｂに対応する屈曲リード２１２ｂを有する図１のダイアグラム１００に示すカスコード接続された整流器回路が得られる。
図２Ｉから図２Ｌでは、モールド化合物２５０をパッケージ２１０の封入に適用して、屈曲リード２１２ａと屈曲リード２１２ｂのそれぞれの平坦部をパッケージ２１０の上面で露出させることができる。図２Ｌに示した屈曲リード２１２ａと２１２ｂの平担部はほぼ同一平面上にあり、パッケージ２１０の表面実装を容易にする。モールド化合物２５０は、例えばプラスチックエポキシ成形化合物からなり、空気腔設計またはプラスチック成形設計などを用いて塗布することができる。平担部のそれぞれは、少なくとも３．００００ｍｍ×０．５０００ｍｍの表面積を露出してもよい。少なくとも２．７５００ｍｍの距離を平坦部間に付与することができ、例えば３．００００ｍｍの距離が６００Ｖの高電圧作業を可能とする一方、小型パッケージフットプリントを３．５０００ｍｍ×４．００００ｍｍ以下に維持する。図２Ｍの底面図に示すように、III族窒化物トランジスタ２３０の背面２４０をモールド化合物を通り抜けて露出するようにモールド化合物２５０を適用してもよい。しかしながら、別の実施形態では、図３および図４に関連して後述するように、背面２４０をモールド化合物２５０内に封入してもよい。
次いで、公知の従来技術を用いてパッケージ２１０を単体化し、組立治具２６０を取り外すことができる。こうして、パッケージ２１０は、屈曲リード２１２ｂおよび２１２ａのそれぞれ露出した第１および第２の平担部を介してプリント回路基板やサブストレートのような支持体表面への表面実装用にフリップする状態にある。
図２Ｎは、図２Ｌおよび図２Ｍにおける線２Ｎ−２Ｎに対応する断面図である。図２Ｎと図２Ｊとを比較すると、III族窒化物トランジスタ２３０の背面２４０を露出しながらモールド化合物２５０を加え、組立治具２６０をパッケージ２１０から取り外すことが観察されるであろう。こうして、III族窒化物トランジスタ２３０、ダイオード２２０および屈曲リード２１２ａ、２１２ｂを含むパッケージ２１０の全ての構成材をモールド化合物２５０で封入することができる。また、高さ１．５５００ｍｍの小型パッケージを提供することができる。任意選択で、ヒートシンクを熱散逸の改善用に背面２４０に取り付けても良い。
図２Ｏは、本発明の一実施形態に従うIV族ダイオードへの接続用リード合わせ面の断面図である。前述のとおり、そして図２Ｎに示すように、ダイオード２２０のアノード２２２への屈曲リード２１２ｂの接続２１４は、ストレートコネクタ以外の様々なコネクタを含んでもよい。したがって、コネクタ２１４は、図２Ｏに示すようにストレートコネクタ２１４ａ、ねじ頭状２１４ｂ、くぎ頭状２１４ｃ、キノコ状コネクタ２１４ｄまたはコイン状コネクタ２１４ｅからなる群から選択されてもよい。適切なコネクタは、合わせ表面積、機械的安定性および製造の容易さの適用要件に基づいて選択することができる。
上記の例は、III族窒化物トランジスタ２３０から始まって、打抜きリードフレームで終了する組立てプロセスに集中しているが、別の組立てプロセスを利用しても良い。例えば、逆の順序での組立は、リードフレームを屈曲リード２１２ａおよび２１２ｂを有する同一パターンで打ち抜き、ハンダをリードフレーム上に施し、ダイオード２２０を屈曲リード２１２ｂに置き、ハンダをダイオード２２０のカソード２２１に施し、III族窒化物トランジスタ２３０を組立体にフリップし、はんだをリフローして図１におけるようなカスコード接続された整流器接続を形成し、モールド化合物を塗布し、パッケージを単体化して同じパッケージ２１０をもたらすが、異なる組立て順序を用いることにより、逆の順序の組立てを開始することができる。
図３に移ると、図３は本発明の別の実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージの断面図である。図３のパッケージ３１０と図２Ｎのパッケージ２１０とを比較すると、モールド化合物２５０をIII族窒化物トランジスタ２３０のまわりに覆いかぶせ、これによりIII族窒化物トランジスタ２３０の背面２４０を封入、保護することが観察できる。
次に図４に移ると、図４は本発明のさらに別の実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージの断面図である。図４のパッケージ４１０と図３のパッケージ３１０とを比較すると、熱クリップ２５５をIII族窒化物トランジスタ２３０の背面２４０に結合し、また屈曲リード２１２ｂに接続していることが観察できる。別の実施形態では、熱クリップ２５５を屈曲リード２１２ｂの代わりに屈曲リード２１２ａに接続することができる。熱クリップ２５５は、あらゆる高導電性材料、例えば銅とすることができ、モールド化合物２５０の塗布に先んじてはんだまたは別の材料を用いて取り付けてもよい。このようにして、III族窒化物トランジスタ２３０を周囲のモールド化合物２５０で封入、保護しながら、改善された熱散逸をIII族窒化物トランジスタ２３０に付与することができる。図４に示すように、熱クリップ２５５の任意の追加は、４．３０００ｍｍ幅×１．９０００ｍｍ高のような若干大型のパッケージフットプリントを要求する場合がある。
こうして、打抜きリードフレームを備えるカスコード接続された高電圧III族窒化物整流器パッケージと、かかるパッケージの製造方法が説明された。開示されたパッケージは、リードレス設計を用いて小型パッケージ内にカスコード接続された高電圧III族窒化物整流器を提供する。その結果、従来のワイヤーボンディングパッケージに比べて、パッケージフットプリントの縮減、サージ電流特性の改善およびより高性能を達成することができる。さらに、多重パッケージを一度に組立てることができるため、個別パッケージ処理と外部供給部品とを要求する従来方法と比較すれば、高集積度とコスト削減とを達成することができる。
上記の記述から、本発明の概念を実現するために、その範囲を逸脱することなく様々な技術を用い得ることは明らかである。さらに、本発明を特定の実施形態を特に参照して説明しているが、当業者であれば、本発明の精神および範囲を逸脱することなく、形式上も詳細にも変更がなされることを認識するだろう。また、記述した実施形態はすべて、例として考慮するもので、限定的ではない。本発明はここで説明した特定の実施形態に制限されるのではなく、多くの変形、改良および置換が、本発明の範囲を逸脱することなく可能であると理解すべきである。

Claims (20)

  1. ゲート、ソースおよびドレインを有するIII族窒化物トランジスタと、
    アノードおよびカソードを有するダイオードであって、該カソードは前記ソースに載置され、かつ、前記カソードは前記ソースに機械的および電気的に結合するように前記III族窒化物トランジスタの上にスタックされたダイオードと、
    前記III族窒化物トランジスタのゲートおよび前記ダイオードのアノードに結合する第１の屈曲リードと、前記III族窒化物トランジスタのドレインに結合する第２の屈曲リードとを含む打抜きリードフレームとを備え、
    前記第１および第２の屈曲リードのそれぞれが高電圧半導体パッケージの表面実装用の平担部を有することを特徴とするワイヤーボンディングの無い表面実装性高電圧半導体パッケージ。
  2. 前記各平担部が実質的に同一平面上にある請求項１に記載の高電圧半導体パッケージ。
  3. 前記III族窒化物トランジスタと、前記ダイオードと、前記第１屈曲リードと、前記第２屈曲リードとを含む高電圧半導体パッケージを封入するモールド化合物をさらに備える請求項１に記載の高電圧半導体パッケージ。
  4. 前記III族窒化物トランジスタの背面を露出しながら高電圧半導体パッケージを封入するモールド化合物をさらに備える請求項１に記載の高電圧半導体パッケージ。
  5. 前記III族窒化物トランジスタの背面および前記第１屈曲リードに結合した熱クリップをさらに備える請求項１に記載の高電圧半導体パッケージ。
  6. 前記III族窒化物トランジスタの背面および前記第２屈曲リードに結合した熱クリップをさらに備える請求項１に記載の高電圧半導体パッケージ。
  7. 前記第１屈曲リードを前記アノードにコイン状コネクタ、キノコ状コネクタ、くぎ頭状、ねじ頭状、およびストレートコネクタよりなる群から選択したコネクタによって結合する請求項１に記載の高電圧半導体パッケージ。
  8. 前記打抜きリードフレームが銅製リードフレームである請求項１に記載の高電圧半導体パッケージ。
  9. 前記ダイオードがショットキーダイオードである請求項１に記載の高電圧半導体パッケージ。
  10. 前記III族窒化物トランジスタがGaN ＦＥＴである請求項１に記載の高電圧半導体パッケージ。
  11. 前記III族窒化物トランジスタがGaN ＨＥＭＴである請求項１に記載の高電圧半導体パッケージ。
  12. ワイヤーボンディングの無い表面実装性高電圧半導体パッケージを製造する方法であって、
    組立治具にゲート、ソースおよびドレインを有するIII族窒化物トランジスタを設置するステップと、
    前記III族窒化物トランジスタのソースの上にカソードおよびアノードを有するダイオードをスタックし、前記カソードを前記ソースに載置するステップと、
    打抜きリードフレームを利用し、その第１屈曲リードを前記III族窒化物トランジスタのゲートおよび前記ダイオードのアノードに接続し、第２屈曲リードを前記III族窒化物トランジスタのドレインに接続するステップとを備え、
    前記第１および第２屈曲リードのそれぞれが、前記高電圧半導体パッケージの表面実装用の平担部を有することを特徴とする方法。
  13. 前記各平担部が実質的に同一平面上にある請求項１２に記載の方法。
  14. 前記高電圧半導体パッケージをモールド化合物で封入するステップをさらに備え、
    該封入ステップは前記III族窒化物トランジスタと、前記ダイオードと、前記第１屈曲リードと、前記第２屈曲リードとを含む請求項１２に記載の方法。
  15. 前記高電圧半導体パッケージをモールド化合物で封入するステップをさらに備え、
    該封入ステップは前記III族窒化物トランジスタの背面を露出する請求項１２に記載の方法。
  16. 熱クリップを前記III族窒化物トランジスタの背面および前記第１屈曲リードに結合するステップをさらに備える請求項１２に記載の方法。
  17. 熱クリップを前記III族窒化物トランジスタの背面および前記第２屈曲リードに結合するステップをさらに備える請求項１２に記載の方法。
  18. 前記第１屈曲リードを前記ダイオードのアノードに結合するステップが、コイン状コネクタ、キノコ状コネクタ、くぎ頭状、ねじ頭状、およびストレートコネクタよりなる群から選択したコネクタによってである請求項１２に記載の方法。
  19. 前記ダイオードがショットキーダイオードである請求項１２に記載の方法。
  20. 前記III族窒化物トランジスタがGaN ＦＥＴである請求項１２に記載の方法。
JP2012094133A 2011-05-04 2012-04-17 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ Active JP5596740B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161482314P 2011-05-04 2011-05-04
US61/482,314 2011-05-04
US13/364,189 US8853706B2 (en) 2011-05-04 2012-02-01 High voltage cascoded III-nitride rectifier package with stamped leadframe
US13/364,189 2012-02-01

Publications (2)

Publication Number Publication Date
JP2012235100A JP2012235100A (ja) 2012-11-29
JP5596740B2 true JP5596740B2 (ja) 2014-09-24

Family

ID=45992086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012094133A Active JP5596740B2 (ja) 2011-05-04 2012-04-17 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ

Country Status (3)

Country Link
US (1) US8853706B2 (ja)
EP (1) EP2521171B1 (ja)
JP (1) JP5596740B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8546849B2 (en) * 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US20130015501A1 (en) * 2011-07-11 2013-01-17 International Rectifier Corporation Nested Composite Diode
EP2775520B1 (en) * 2013-03-07 2021-05-05 Infineon Technologies Americas Corp. Open source Power Quad Flat No-Lead (PQFN) leadframe
EP2787641B1 (en) * 2013-04-05 2018-08-29 Nexperia B.V. Cascoded semiconductor devices
TWI607298B (zh) * 2016-04-28 2017-12-01 Hestia Power Inc Adjustable voltage level wide bandgap semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH062687A (ja) 1992-06-19 1994-01-11 Matsushita Refrig Co Ltd 横型ロータリ圧縮機の油冷却装置
JPH1197570A (ja) 1997-09-17 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2000223815A (ja) 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd 樹脂成形基板の実装工法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4140238B2 (ja) 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP3850739B2 (ja) 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
US7112830B2 (en) 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7298034B2 (en) 2004-06-28 2007-11-20 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assemblies
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
KR101045573B1 (ko) 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
JP2007027404A (ja) 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
JP5558714B2 (ja) 2005-09-21 2014-07-23 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
US7402845B2 (en) * 2005-12-30 2008-07-22 International Rectifier Corporation Cascoded rectifier package
US7663212B2 (en) 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
US7745849B2 (en) 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8178954B2 (en) 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US20110133337A1 (en) * 2009-10-19 2011-06-09 Jeng-Jye Shau Area reduction for surface mount package chips
US7939370B1 (en) * 2009-10-29 2011-05-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package
US8963338B2 (en) 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe

Also Published As

Publication number Publication date
US20120280245A1 (en) 2012-11-08
JP2012235100A (ja) 2012-11-29
US8853706B2 (en) 2014-10-07
EP2521171A1 (en) 2012-11-07
EP2521171B1 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
JP5650686B2 (ja) パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ
JP5596740B2 (ja) 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ
JP5856197B2 (ja) 低圧側及び高圧側複合スイッチを備えた集積ハーフブリッジ回路
US9362267B2 (en) Group III-V and group IV composite switch
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP5711180B2 (ja) エッチングリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ及びその製造方法
CN107078124B (zh) 用于具有半导体芯片的电子***的封装
US10062624B2 (en) Silicon package for embedded semiconductor chip and power converter
JP5643783B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス
US20130175542A1 (en) Group III-V and Group IV Composite Diode
US10453830B2 (en) Integrated III-V device and driver device units and methods for fabricating the same
US10985084B2 (en) Integrated III-V device and driver device packages with improved heat removal and methods for fabricating the same
CN116598290A (zh) 一种共源共栅级联功率及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131101

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140807

R150 Certificate of patent or registration of utility model

Ref document number: 5596740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250