JP3850739B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3850739B2 JP3850739B2 JP2002044666A JP2002044666A JP3850739B2 JP 3850739 B2 JP3850739 B2 JP 3850739B2 JP 2002044666 A JP2002044666 A JP 2002044666A JP 2002044666 A JP2002044666 A JP 2002044666A JP 3850739 B2 JP3850739 B2 JP 3850739B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- electrode
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、１つのパッケージ内に内包されている第１及び第２半導体チップを備える半導体装置であって、しかも、両半導体チップの内の少なくとも一方がワイドギャップ半導体（例えば、炭化シリコン又は窒化ガリウム）をその母材（ベース材）とする半導体装置に関するものである。本発明における以下の記載は、主に高圧用途に使用される半導体装置に焦点を当てているが、この発明はその様なパワー半導体装置に限定されるものではなく、あらゆるタイプの半導体装置を対象としている。
【０００２】
【従来の技術】
電圧型インバータ応用では、一般的に、スイッチング機能を有するスイッチングチップと環流ダイオードチップとは、互いに逆並列に接続されている。
【０００３】
図９は、電圧型インバータに使用されている従来のモジュール型素子４００の構造を示す縦断面図である。モジュール型素子４００の各能動素子は、シリコンをその母材として作られている。即ち、密閉容器４１７内に内包されたスイッチングチップ４０１とダイオードチップ４０２とは、共にシリコンを用いて作られている。スイッチングチップ４０１は、その表面上に形成された陰極電極４０３及び制御電極４０４と、その裏面上に形成された陽極電極４０５とを、有する。他方、ダイオードチップ４０２は、その表面上に形成された陽極電極４０６と、その裏面上に形成された陰極電極４０７とを、有する。そして、スイッチングチップ４０１の陽極電極４０５とダイオードチップ４０２の陰極電極４０７とは、導通板４０８に半田層４０９で半田付けされることで、相互に電気的に接続されている。又、スイッチングチップ４０１の陰極電極４０３と制御電極４０４とは、それぞれ、ボンディングワイヤ４１３によって陰極導通バー４１０と制御導通バー４１１とに接続されており、ダイオード４０２の陽極電極４０６はボンディングワイヤ４１３によって陰極導通バー４１０に接続されている。又、導通板４０８は、絶縁基板４１４を介して、冷却機能を有するヒートシンク４１５に接続されている。加えて、導通板４０８は、金属体４１６を介して、陽極導通バー４１２にも電気的に接続されている。
【０００４】
この様な構造により、各チップ４０１，４０２におけるエネルギー損失によって発生する熱は、裏面の電極４０５，４０７から、半田層４０９、導通板４０８、絶縁基板４１４、及びヒートシンク４１５より成る経路を通って、外部に放熱される。
【０００５】
【発明が解決しようとする課題】
しかしながら、図９に例示される従来のモジュール型素子においては、構造上、スイッチングチップ４０１及びダイオードチップ４０２は共に導通板４０８に電気的に且つ機械的に接続されているため、スイッチングチップ４０１又は／及びダイオードチップ４０２を、低損失化実現可能なワイドギャップ半導体を用いて作成してみても、素子冷却機構の簡素化は何ら実現され得ないし、しかも、密閉容器４１７ないしはモジュール型素子４００自体の大幅な小形軽量化も達成され得ないのである。従って、図９の構造を有するモジュール型素子のチップを単にワイドギャップ半導体チップに置き換えてみても、半導体装置のコスト低減化は図れないのである。
【０００６】
本発明はこの様な問題点を解決するために成されたものであり、その第１の目的は、シリコンをその母材とする半導体チップのみから成る能動素子を有する従来のモジュール型素子では放熱設計上配置することが出来なかった位置に半導体チップを配置可能とすることにより、素子冷却機構の大幅な簡素化を図ることにある。
【０００７】
又、本発明の第２の目的は、ワイドギャップ半導体チップを有するモジュール型素子の小形軽量化及び低コスト化を図ることにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、半導体装置であって、外部に露出した底面と前記底面に対向する上面とを備えるヒートシンクと、前記ヒートシンクの前記上面上に接合された絶縁基板と、前記絶縁基板の上面上に接合された導通板と、前記導通板の上面の第１表面部分に第１導電層を介して電気的に接続された第１主電極と、前記導通板の前記上面の法線方向に該当する第１方向に関して前記第１主電極と対向する第２主電極とを備える第１半導体チップと、前記導通板の前記上面の内で前記第１表面部分に隣接した第２表面部分に第２導電層を介して電気的に接続された第１端部を有し且つ前記第１端部から第２端部に向けて前記第１方向に延在する第１部分と、前記第１部分の前記第２端部に連結しており且つ前記第１部分と共にＬ字状を成す様に前記第１方向と直交する第２方向に延在する第２部分とを有する金属基体と、前記金属基体の前記第２部分の上面に第３導電層を介して電気的に接続された第１主電極と、前記第１方向に関して前記第１主電極と対向する第２主電極とを備える第２半導体チップと、前記底面の露出部分を除く前記ヒートシンクと、前記絶縁基板と、前記導通板と、前記第１半導体チップと、前記金属基体と、前記第２半導体チップとをその内部空間内に密閉する容器とを備えており、前記金属基体の前記第２部分の下面は前記第１半導体チップの前記第２主電極の上面上方に位置しており、前記第２半導体チップの母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体であることを特徴とする。
【００１５】
【発明の実施の形態】
例えば炭化シリコン又は窒化ガリウムより構成されるワイドギャップ半導体は、シリコンに代わる半導体チップの母材（ベース材）として、注目されている。その理由は、次の通りである。
【００１６】
（利点１）先ず、炭化シリコン又は窒化ガリウムと言う様なワイドギャップ半導体は、シリコンに比べて大きなバンド間エネルギーギャップを有する結果、高い熱的安定性を有する。即ち、炭化シリコン又は窒化ガリウムをその母材として製造されたデバイスは、１０００ケルビンと言う高温下においても動作可能である。この様な高温動作可能と言う特徴を利用することにより、具体的には、炭化シリコン又は窒化ガリウム等のワイドギャップ半導体より成る半導体チップ（ワイドギャップ半導体チップ）を、密封容器内の、冷却効果が比較的低い箇所に配置することにより、デバイスの高密度配置化を図り、以ってヒートシンク等の素子冷却機構の簡素化を図ることが、期待される。
【００１７】
（利点２）更に、炭化シリコン又は窒化ガリウムはシリコンよりも約１０倍高い降伏電界を有するので、シリコンを材料としたデバイスと比較して、ワイドギャップ半導体チップでは、ある電圧阻止能力に必要な空乏層幅を非常に薄く設定することが出来る。従って、カソード電極とアノード電極間の距離をシリコンの場合よりも短くすることが出来るので、電極間距離にほぼ比例した電流通電時の電圧降下は小さくなる。言いかえれば、ワイドギャップ半導体チップでは、電流通電時に発生する定常損失を小さくすることが出来る（チップ自体を小型化出来る）。この効果により、炭化シリコン又は窒化ガリウムを利用したダイオード又は／及びスイッチングデバイスは、シリコンを利用したダイオード及びスイッチングデバイスに比べて、スイッチング損失と定常損失との間に成立する二律背反の関係を大幅に改善出来ると言う利点を有する（スイッチング損失と定常損失との間の二律背反関係を改善出来ると期待されている）。
【００１８】
そこで、本発明では、ワイドギャップ半導体チップが有する上記利点を実現するべく、（Ａ）ワイドギャップ半導体チップを別の半導体チップ直上に配置する（実施の形態１，３）、あるいは、（Ｂ）ワイドギャップ半導体チップを別の半導体チップが配置されている平面の上方に配置する（実施の形態２）と言う構成を、採用している。これにより、ワイドギャップ半導体チップは、シリコンチップの場合よりも軽微な冷却機構によって冷却されても、十分にその機能を発揮し得る。以下、各実施の形態毎に、その詳細を添付図面と共に記載する。
【００１９】
（実施の形態１）
図１は、本実施の形態に係る半導体装置ないしはモジュール型素子１００の構成を示す縦断面図である。図１は、シリコンをその母材として作られた半導体スイッチングチップ（単にスイッチングチップと称す）ないしは第１半導体チップ１０１と、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体をその母材として作られたダイオードチップないしは第２半導体チップ１０２とを、密閉容器１１７内に配置する構成を示している。
【００２０】
図１において、冷却機能を有するヒートシンク１１５は、その周縁部分を除いて外部に露出した底面１１５ＢＳと、底面１１５ＢＳに対向する上面１１５ＴＳと、両面１１５ＢＳ、１１５ＴＳで挟まれた側面１１５ＳＳとを備える。このヒートシンク１１５の上面１１５ＴＳ上には、絶縁基板１１４が、接着剤（図示せず）によって接合・配設されている。ここで、上面１１５ＴＳと絶縁基板１１４の下面とは、面積的には互いに等しい。更に、絶縁基板１１４の上面上には、導通板１０８が、接着剤（図示せず）によって接合・配設されている。ここでも、上面１１５ＴＳと絶縁基板１１４の上面と導通板１０８の下面とは、面積的には互いに等しい。
【００２１】
更に、スイッチングチップ１０１は、その裏面上に形成された陽極電極ないしは第１主電極１０５と、その表面上に形成された陰極電極ないしは第２主電極１０３及び制御電極１０４とを有する。ここで、陰極電極１０３は、陽極電極１０５に対向しており、且つ、面積的に陽極電極１０５よりも小さい（Ｓ１＞Ｓ２）。そして、スイッチングチップ１０１の陽極電極１０５は、半田もしくは鑞剤より成る第１導電層１０９Ａを介して、導通板１０８の上面上に電気的に接続されている。又、制御電極１０４は、ボンディングワイヤ１１３を介して、密閉容器１１７上に設けられた制御導通バー１１１に接続されており、陰極電極（１０３）は、ボンディングワイヤ１１３を介して、密閉容器１１７上に設けられた陰極導通バー１１０に接続されている。
【００２２】
更に、ダイオードチップ１０２は、その裏面上に形成された陽極電極ないしは第１主電極１０６と、その表面上に形成された陰極電極ないしは第２主電極１０７とを、有する。ここで、陽極電極１０６は、スイッチングチップ１０１の陰極電極１０３よりも面積的に小さく（Ｓ２＞Ｓ３）、陽極電極１０６に対向する陰極電極１０７は、面積的に陽極電極１０６と互いに等しい。そして、ダイオードチップ１０２の陽極電極１０６は、半田もしくは鑞剤より成る第２導電層１０９Ｂを介して、スイッチングチップ１０１の陰極電極１０３上に電気的に接続されている。又、ダイオードチップ１０２の陰極電極１０７は、ボンディングワイヤ１１６によって、密閉容器１１７上に設けられた陽極導通バー１１２に電気的に接続されており、しかも、導通板１０８の上面もまた、ボンディングワイヤ１１６によって、陽極導通バー１１２に電気的に接続されている。
【００２３】
そして、密閉容器１１７は、底面１１５ＢＳの露出部分を除くヒートシンク１１５全体と、絶縁基板１１４全体と、導通板１０８全体と、スイッチングチップ１０１全体と、ダイオードチップ１０２全体とを、その内部空間内に密閉している。その際、ダイオードチップ１０２の陰極電極１０７の上方部分は、密閉容器１１７の内部空間に該当している。
【００２４】
以上の構成により、スイッチングチップ１０１におけるエネルギー損失によって生じた第１熱は、裏面の陽極電極１０５及び第１導電層１０９Ａから、直接的に、導通板１０８、絶縁基板１１４及びヒートシンク１１５より成る素子冷却機構ないしは経路を通って、底面１１５ＢＳの露出部分から外部に放熱される。
【００２５】
これに対して、ダイオードチップ１０２におけるエネルギー損失によって発生した第２熱は、裏面の陽極電極１０６及び第２導電層１０９Ｂを介して一旦スイッチングチップ１０１内に伝わり、その後、スイッチングチップ１０１内で発生する上記第１熱と共に、上記の素子冷却機構（１０８，１１４，１１５）へと伝わることにより、外部に放熱される。
【００２６】
この様に、ダイオードチップ１０２は、スイッチングチップ１０１を介在させた上で、間接的に上記の素子冷却機構（１０８，１１４，１１５）によって冷却されるのである。このため、ダイオードチップ１０２の動作温度はスイッチングチップ１０１のそれよりも高温となるが、ダイオードチップ１０２はワイドギャップ半導体をその母材として形成されているため、高温でも正常に動作可能であり、何ら問題は生じない。即ち、通常のシリコンより成る半導体チップでは、使用出来る限界温度は約１５０℃であるけれども、ワイドギャップ半導体チップの場合には、理論的に５００℃〜６００℃までは使用可能である。
【００２７】
以上の様に、本実施の形態によれば、シリコンより構成されるスイッチングチップ１０１を上記の素子冷却機構（１０８，１１４，１１５）によって直接的に冷却する一方、ワイドギャップ半導体より構成されるダイオードチップ１０２を間接的に冷却するだけで足りるので、図９の従来技術の場合と比較してより軽微な冷却方式で以って、当該モジュール型素子１００の機能を十分に発揮させることが可能となる。即ち、素子冷却機構の簡素化を達成することが出来る。
【００２８】
しかも、図１の素子冷却機構（１０８，１１４，１１５）は図９の素子冷却機構（４０８，４１４，４１５）と比較して寸法的に小さく且つ重量的にも軽いと共に、図１のダイオードチップ１０２もまた図９のダイオードチップ４０２と比較して小型・軽量であるので、モジュール型素子１００の小型化・軽量化・低コスト化を図ることが出来る。具体的には、図１のモジュール型素子１００を採用する場合には、同素子１００を図９に示したモジュール型素子４００の約２／３の大きさに小型化することが出来る。尚、実際の各部１０３〜１０７、１０９Ａ及び１０９Ｂの厚みは導通板１０８のそれと比べて無視できる程に薄いので（それは、導通板１０８の厚みの数十分の一程度）、両チップ１０１，１０２を図１の様に２段重ねに上積み配設しても、その高さは図９の各チップ４０１，４０２の高さと殆ど違わない。
【００２９】
ここで、特開平１１−２７４４８２号公報の図５には、隣り合うチップ同士の絶縁性をより一層高めると言う観点から、導電板を介在させて、ＳｉＣダイオードチップとＳｉスイッチングチップとが縦に並んで配置されている構造が、提案されている。ここで、同公報の図５の構造及びその説明文中においては、各チップより生ずる熱を外部に放出するための冷却機構を設ける点が何ら開示・提案されてはいないが、若しこの構造にその様な冷却機構を設けるとするならば、縦に並んだ複数のチップの内で一番外側に位置するＳｉＣダイオードチップに接続された導電板の外側の露出面に接触する様に、ヒートシンク等が配設されるものと、考えられる。しかしながら、この様な構成では、ＳｉＣダイオードチップが上記露出導通板を介して直接的にヒートシンク等によって冷却されることとなるので、高温動作可能と言うワイドギャップ半導体チップの持つ利点が全く活かされないこととなり、この特性を利用してモジュール型素子の小型化・軽量化を図ることも到底期待出来ないと言う難点がある。この点で、図１に例示した本実施の形態に係るモジュール型素子１００は、上記公報の図５の構造よりも格段に実用性に富んだ半導体装置を提供し得るのである。
【００３０】
又、上記公報の図５の構造では、面積的に互いに同一寸法のＳｉＣダイオードチップとＳｉスイッチングチップとを絶縁構造物により被覆することにより、両チップをその間に介在する導電板に接触させているので、上記公報の図５におけるＳｉＣダイオードチップを既述した図９のモジュール型素子に組み合わせても、これにより得られるモジュール型素子は、本実施の形態に係るモジュール型素子とは、構造上、かけ離れたものとなる。
【００３１】
尚、スイッチングチップ１０１の母材もまた、上記ワイドギャップ半導体としても良い。この場合には、スイッチングチップ１０１についても、その小型化・軽量化を図ることが出来るので、これによって、モジュール型素子１００全体の更なる小型化・軽量化に貢献することが出来る。
【００３２】
（変形例）
図２は、実施の形態１の変形例に係るモジュール型素子１００Ａの構成を模式的に示す透視上面図である。図２に示す様に、素子冷却機構（１１５＋１１４＋１０８）における導通板１０８の上面１０８Ｓ内の第１領域Ｒ１上には、第１半導体チップ１０１が配設されており、その第２主電極１０３上には第２半導体チップ１０２が配設されている（図１参照）。同様に、第１領域Ｒ１以外の上面１０８Ｓ内の各他領域（例えば領域Ｒｎ）上にも、第１半導体チップ１０１及び第２半導体チップ１０２が配設されている（図１参照）。
【００３３】
この様に、本変形例では、第１半導体チップ１０１とその第２主電極上に配設された第２半導体チップ１０２とを一組とする複数の半導体チップ群ＣＧ１が、共通の素子冷却機構（１１５＋１１４＋１０８）上に配設されており、且つ、各半導体チップ群ＣＧ１は、制御導通バー１１１、陰極導通バー１１０及び陽極導通バー１１２を共有している。つまり、陽極導通バー１１２と陰極導通バー１１０との間に、上記の複数の半導体チップ群ＣＧ１が並列接続されている。
【００３４】
従って、本変形例によれば、図１に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００３５】
（実施の形態２）
図３は、本実施の形態に係るモジュール型素子３００の構成を示す縦断面図である。当該モジュール型素子３００は、（１）密閉容器３１７の内部空間の内で、素子冷却機構の上に配置された第１半導体チップの上方位置乃至は上層位置に、ワイドギャップ半導体をその母材とする第２半導体チップを配置すると共に、（２）第２半導体チップを支持するＬ字状の金属基体の一端部を上記素子冷却機構に結合することで、当該金属基体を第２半導体チップから生じる熱の放熱経路にも利用する点を、その特徴点としている。以下、図３に基づき、その詳細を記載する。
【００３６】
モジュール型素子３００の素子冷却機構は、ヒートシンク３１５と、絶縁基板３１４と、導通板３０８とから成る。これらの内で、冷却機構の主要部を成すヒートシンク３１５は、その周縁部分を除いて外部に露出したフラットな底面３１５ＢＳと、第１方向Ｄ１に関して底面３１５ＢＳに対向するフラットな上面３１５ＴＳと、両面３１５ＢＳ、３１５ＴＳで挟まれて第１方向Ｄ１に延在する側面３１５ＳＳとを備える。又、絶縁基板３１４は、ヒートシンク３１５の上面３１５ＴＳ上に、接着剤（図示せず）によって接合・配設されている。更に、導通板３０８は、絶縁基板３１４の上面上に、接着剤（図示せず）によって接合・配設されている。ここで、第１方向Ｄ１は、当該素子冷却機構の上面、従って導通板３０８の上面３０８ＵＳの法線方向に相当している。
【００３７】
この導通板３０８の上面３０８ＵＳの内で、略中央部分を占める第１表面部分Ｐ１に、第１半導体チップ３０１の下面上に全面的に形成された第１主電極ないしは陽極電極３０５が、半田又はロー材から成る第１導電層３０９Ａを介して、電気的に接続されている。ここでは、第１半導体チップ３０１は、シリコンをその母材として有する、スイッチングチップ（例えばＩＧＢＴ又はＭＯＳＦＥＴ）である。そして、第１半導体チップ３０１は、その上面上に、第１方向Ｄ１に関して第１主電極３０５と対向する、第２主電極ないしは陰極電極３０３と制御電極３０４とを備える。ここで、第２主電極３０３及び制御電極３０４は共に、面積的には、第１半導体チップ３０１よりも小さく、しかも、両電極３０３，３０４の各上面の上面３０８ＵＳからの高さは、図３では記号Ｈ１として表されている。加えて、第２主電極３０３は、ボンディングワイヤ３１３によって、密閉容器３１７の上面上に設けられた陰極導通バー３１０に接続されており、制御電極３０４は、ボンディングワイヤ３１３によって制御導通バー３１１に接続されている。
【００３８】
これに対して、導通板３０８の上面３０８ＵＳの内で、第１表面部分Ｐ１に第２方向Ｄ２に関して隣接した、外周縁付近に位置する第２表面部分Ｐ２上に、金属基体３２５の第１部分３２５Ｐ１の第１端部Ｅ１が、半田又は鑞材より成る第２導電層３０９Ｂを介して、電気的に接続されている。しかも、この第１部分３２５Ｐ１は、第１端部Ｅ１から第２端部Ｅ２に向けて、第１方向Ｄ１に沿って延在している。即ち、第１端部Ｅ１を除く第１部分３２５Ｐ１は、長手方向Ｄ１及び短手方向Ｄ３に広がった両表面を有し、且つ、第２方向Ｄ２に沿って厚みを有する。更に、金属基体３２５は、第１部分３２５Ｐ１に連結した第２部分３２５Ｐ２を有する。即ち、第２部分３２５Ｐ２は、第１部分３２５Ｐ１の第２端部Ｅ１に連結した一端部分を有し、且つ、上記一端部分から第１方向Ｄ１に直交する第２方向Ｄ２に沿って延在した他端部分Ｅ３を有する。換言すれば、第２部分３２５Ｐ２は、長手方向Ｄ２及び短手方向Ｄ３に広がった両表面３２５ＬＳ、３２５ＵＳを有し、且つ、第１方向Ｄ１に沿って厚みを有する。従って、金属基体３２５は、Ｄ１−Ｄ２平面に関して略Ｌ字状の縦断面を有する。しかも、金属基体３２５の第２部分３２５Ｐ２の下面３２５ＬＳは、第１半導体チップ３０１の第２主電極３０３の上面３０３ＵＳ上方、及び制御電極３０４の上面３０４ＵＳ上方に位置している。つまり、上面３０８ＵＳからの下面３２５ＬＳの高さＨ２は、第２主電極３０３の高さＨ１よりも大きい。そして、他端部分Ｅ３付近の上面３２５ＵＳは、ボンディングワイヤ３１６によって陽極導通バー３１２に電気的に接続されている。
【００３９】
更に、金属基体３２５の第２部分３２５Ｐ２の上面３２５ＵＳにおける略中央領域上に、半田又は鑞材より成る第３導電層３０９Ｃを介して、第２半導体チップ３０２の第１主電極ないしは陰極電極３０７が、電気的に接続されている。ここでは、第２半導体チップ３０２はダイオードチップであり、その母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体である。又、第２半導体チップ３０２は、第１方向Ｄ１に関して第１主電極３０７と対向する第２主電極ないしは陽極電極３０６を備える。この第２主電極３０６は、ボンディングワイヤ３１３によって、陰極導通バー３１０に接続されている。
【００４０】
そして、密閉容器３１７は、底面３１５ＢＳの露出部分を除くヒートシンク３１５全体と、絶縁基板３１４全体と、導通板３０８全体と、第１半導体チップ３０１全体と、金属基体３２５全体と、第２半導体チップ３０２全体とを、その内部空間内に密閉している。
【００４１】
以上の構造により、第１半導体チップ３０１におけるエネルギー損失によって発生した熱は、第１導電層３０９Ａを介して、素子冷却機構（３１５＋３１４＋３０８）によって直接的に冷却される。他方、第２半導体チップ３０２のエネルギー損失によって発生した熱は、一旦、第３導電層３０９Ｃを介して金属基体３２５に伝わり、その後、第２半導体層３０９Ｂを介して素子冷却機構（３１５＋３１４＋３０８）へと伝わり、底面３１５ＢＳの露出部分から外部に放熱される。
【００４２】
この様に、第２半導体チップ３０２側で発生する熱は、金属基体３２５と言う中間の放熱経路の存在により、間接的に素子冷却機構（３１５＋３１４＋３０８）によって冷却される。換言すれば、第２半導体チップ３０２は、第１半導体チップ３０１と比較して、ヒートシンク３１５からより遠方の冷却されにくい上層位置（即ち、放熱設計上、シリコンチップをそこに配置出来ない位置）に配置されている。このため、第２半導体チップ３０２の動作温度は第１半導体チップ３０１のそれよりも高温となるが、第２半導体チップ３０２の母材はワイドギャップ半導体であるため、実施の形態１と同様に、第２半導体チップ３０２はその様な高温下においても正確に動作可能である。
【００４３】
以上の通り、本実施の形態では、第２半導体チップ３０２がワイドギャップ半導体チップであることを利用して第２半導体チップ３０２を金属基体３２５上に配置しているので、図９に例示した従来技術と比較して、ダイオードが占めていたスペースに相当する分だけ、素子冷却機構（３１５＋３１４＋３０８）の簡素化、小型化及び軽量化を図ることが出来ると共に、第２半導体チップ３０２自身の小型化及び軽量化をも図ることが出来る結果、モジュール型素子３００の小型化、軽量化及び低コスト化を達成することが可能となる。具体的には、図３のモジュール型素子３００を、図９に示したモジュール型素子４００の約２／３の大きさに小型化することが出来る。又、モジュール型素子３００の厚みに関しても、各導通バー３１０〜３１２、３２５の形状及び寸法を最適化することにより、それを図９のモジュール型素子４００のそれと同じ程度にまで薄く設定することが出来る。
【００４４】
しかも、本実施の形態によれば、第２半導体チップ３０２は、寸法的に、第１半導体チップ３０１のサイズによって制限を受けないと言う利点が得られる。この点、実施の形態１（図１）では、第２半導体チップ１０２は第１半導体チップ１０１の陰極電極１０３の上に搭載されている関係上、必然的に、第２半導体チップ１０２のサイズは第１半導体チップ１０１の陰極電極１０３の寸法によって制限される。
【００４５】
ここで、特開平１１−２７４４８２号公報の図６には、チップ間の配線の長さをより短くして損失を更に低減すると言う観点から、複数のスイッチング素子チップを下層に配置してそれぞれのチップを配線で接続すると共に、これらのスイッチング素子チップの上層にＳｉＣダイオードチップを配置し、当該ＳｉＣダイオードチップの各電極を下層の対応するスイッチング素子チップの電極に配線で接続すると言う構造が、提案されている。しかしながら、同公報の図６及びその説明文章中には、上層のＳｉＣダイオードチップで発生する熱を外部に放熱すると言う考え及びそれを実現するための構成が何ら提案されてはいないのである。
【００４６】
尚、第１半導体チップ３０１の母材もまた、上記ワイドギャップ半導体としても良い。この場合には、第１半導体チップ３０１についても、その小型化・軽量化を図ることが出来るので、これによって、モジュール型素子３００全体の更なる小型化・軽量化に貢献することが出来る。
【００４７】
又、金属基体３２５上に、複数のダイオードチップを配置する様にしても良い。
【００４８】
（変形例１）
図４は、実施の形態２の変形例１に係るモジュール型素子３００Ａの構造を示す縦断面図である。本変形例では、ワイドギャップ半導体から成る母材を有し且つ金属基体３２５上に配置された第２半導体チップ３０１はスイッチングチップであり、その第１及び第２主電極はそれぞれ陽極電極３０５及び陰極電極３０３に該当する。これに対して、導通板３０８上に第１導電層３０９Ａを介して配置される第１半導体チップ３０２は、シリコン又はワイドギャップ半導体から成る母材を有するダイオードチップであり、その第１及び第２主電極はそれぞれ陰極電極３０７及び陽極電極３０６に該当する。本変形例においても、実施の形態２と同様の作用・効果が得られる。
【００４９】
尚、本変形例においても、複数のスイッチングチップを金属基体３２５上に配置する様にしても良い。
【００５０】
（変形例２）
図５は、実施の形態２の変形例２に係るモジュール型素子３００Ｂの構成を模式的に示す透視上面図である。図５に示す様に、第１半導体チップ３０１と金属基体３２５上に配設された第２半導体チップ３０２とを一組とする複数の半導体チップ群ＣＧ２が、一つの（共通の）素子冷却機構（３１５＋３１４＋３０８）上に配設されている。しかも、各半導体チップ群ＣＧ２は、各導通バー３１１、３１０、３１２を共有している。即ち、陽極導通バー３１２と陰極導通バー３１０との間に、複数の半導体チップ群ＣＧ２が並列接続されている。
【００５１】
又、図４の変形例１を本変形例に同様に適用しても良い。
【００５２】
本変形例によれば、図３又は図４に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００５３】
（実施の形態３）
図６は、本実施の形態に係る圧接型のモジュール型素子（半導体装置）２００の構成を示す縦断面図である。図６は、ワイドギャップ半導体から成る母材を有するスイッチングチップ２０１（第１半導体チップに相当）と、同じくワイドギャップ半導体から成る母材を有するダイオードチップ２０２（第２半導体チップに相当）とを、外部からの押圧によって密閉容器２１７内に配置する一例を示している。
【００５４】
スイッチングチップ２０１は、その表面上に形成された陰極電極（第２主電極）２０３及び制御電極２０４と、その裏面上に形成された陽極電極（第１主電極）２０５とを有する。これらの電極の内で、制御電極２０４は、ボンディングワイヤないしは第３配線２２５によって、密閉容器２１７に設けられた制御導通バー２１１に接続されている。他方、ダイオードチップ２０２は、その表面上に形成された陰極電極（第２主電極）２０７と、その裏面上に形成された陽極電極（第１主電極）２０６とを有する。
【００５５】
先ず、外部への放熱機能を有する第１導電性基体（例えば金属より成る）２２３は、その周縁部分を除いて外部に露出した底面２２３ＢＳと、荷重負荷方向２２４に関して底面２２３ＢＳに対向する上面２２３ＵＳと、両面２２３ＢＳ、２２３ＵＳに挟まれた側面２２３ＳＳとを備える。ここで、荷重負荷方向２２４とは、底面２２３ＢＳ及び後述する上面２２２ＵＳの法線方向に相当する。しかも、底面２２３ＢＳは、外部の陽極導通バー２１２に電気的に接続される。
【００５６】
又、第１金属基体２２０は、本装置２００をユーザが実際に使用する際にユーザによって外部から加えられる荷重（押圧）により圧接されて第１導電性基体２２３の上面２２３ＵＳに機械的に完全に接触し、従って、同面２２３ＵＳに完全に導通し得る下面と、荷重負荷方向２２４に関して当該下面に対向する上面２２０ＵＳと、側面とを備える。
【００５７】
更に、スイッチングチップ２０１の陽極電極２０５は第１金属基体２２０の上面２２０ＵＳ上に配置されており、実使用時には、同電極２０５は、上記荷重の負荷（押圧）により生ずる圧接により、第１金属基体２２０の上面２２０ＵＳに機械的に完全に接触し、従って、同面２２０ＵＳに電気的に完全に導通する。ここで、荷重負荷方向２２４に直交する平面である陽極電極２０５の上面及び下面は、面積的には、第１導電性基体２２３の底面２２３ＢＳ及び上面２２３ＵＳよりも小さい。この点は、陰極電極２０３についても、同様である。つまり、スイッチングチップ２０１は、面積的に、第１導電性基体２２３よりも小さい（面積Ｓ１＞面積Ｓ２）。
【００５８】
更に、第２金属基体２１９の下面はスイッチングチップ２０１の陰極電極２０３上に配置されており、実使用時には、同下面は、上記荷重の負荷（押圧）により圧接されて、スイッチングチップ２０１の陰極電極２０３に機械的に完全に接触し得る。即ち、第２金属基体２１９は、圧接により、陰極電極２０３と完全に電気的に導通する。
【００５９】
更に、ダイオードチップ２０２の陽極電極２０６が、突出部２１９ＰＰを除く第２金属基体２１９の上面上に配置されており、実使用時には、同電極２０６は、上記荷重の負荷（押圧）により圧接されて、突出部２１９ＰＰを除く第２金属基体２１９の上記上面部分に機械的に接触し、同基体２１９と電気的に導通する。換言すれば、陽極電極２０６は、圧接時に第２金属基体２１９と完全に導通する様に、第２金属基体２１９の上面上に配設されている。
【００６０】
以上の通り、圧接時には、スイッチングチップ２０１の陰極電極２０３とダイオードチップ２０２の陽極電極２０６とは、その間に挟まれた第２金属基体２１９を通じて、互いに電気的に接続される。
【００６１】
更に、第３金属基体２１８の下面が、ダイオードチップ２０２の陰極電極２０７上に配置されており、実使用時には、同下面は、上記荷重の負荷（押圧）により圧接されて、ダイオードチップ２０２の陰極電極２０７に機械的に接触し、これにより、同基体２１８は陰極電極２０７に電気的に完全に導通する。そして、第３金属基体２１８の側面は、ボンディングワイヤ等の第１配線２１６によって、第１金属基体２２０の上面２２０ＵＳに電気的に接続されている。
【００６２】
更に、絶縁基板２２１の下面が、第３金属基体２１８の上面上に配置されており、実使用時には、同基板２２１の下面は、上記荷重の負荷（押圧）により圧接されて、第３金属基体２１８の上面に機械的に完全に接触する。
【００６３】
更に、外部への放熱機能を有する第２導電性基体（例えば金属より成る）２２２の下面２２２ＬＳが、絶縁基板２２１の上面上に配置されており、実使用時には、同下面２２２ＬＳは、上記荷重の負荷（押圧）により圧接されて、絶縁基板２２１の上面に機械的に完全に接触する。そして、第２導電性基体２２２の、周縁部分を除いて外部に露出する上面２２２ＵＳは、外部の陰極導通バー２１０に接続可能であり、しかも、その下面２２２ＬＳは、ボンディングワイヤ等の第２配線２１３によって、第２金属基体２１９の突出部２１９ＰＰに電気的に接続されている。加えて、第２導電性基体２２２の下面２２２ＬＳ及び上面２２２ＵＳは、面積的に、ダイオードチップ２０２の陽極電極２０６及び陰極電極２０７よりも大きい（面積Ｓ４＞面積Ｓ３）。
【００６４】
更に、密閉容器２１７は、底面２２３ＢＳの露出部分を除く第１導電性基体２２３全体と、第１金属基体２２０全体と、スイッチングチップ２０１全体と、第２金属基体２１９全体と、ダイオードチップ２０２全体と、第３金属基体２１８全体と、絶縁基板２２１全体と、上面２２２ＵＳの露出部分を除く第２導電性基体２２２全体と、第１配線２１６全体と、第２配線２１３全体と、第３配線２２５全体とを、その内部空間内に密閉している。
【００６５】
図６に示す、密閉後の圧接を行わない状態における圧接型半導体装置２００では、対面する両内蔵パーツの電気的接触又は機械的接触は完全な状態ではない。但し、対面する両内蔵パーツは完全なオープン状態にあるわけではなく、その間の接触抵抗により、不完全ながらも電気的接触又は機械的接触を有している。
【００６６】
対面する両内蔵パーツの完全な電気的接触又は完全な機械的接触を確保するためには、ユーザ側で、その使用時に、圧接型半導体装置２００内の各パーツを圧接する必要性がある。そこで、ユーザは、その使用時に、第２導電性基体２２２と第１導電性基体２２３とに対して、矢印２２４で示す荷重負荷方向に、外部から加重を加えている。即ち、モジュール型素子２００は、荷重負荷方向２２４に荷重が加えられた図６に示す状態で使用される。この荷重負荷により、両導電性基体２２２、２２３間に挟まれている各部２２１，２１８，２０２，２１９，２０１，２２０は、対向する部分に圧接されて完全に機械的に固定される。
【００６７】
以上の通り、図６のモジュール型素子２００では、一方のチップデバイスの主電極が第２金属基体２１９を介して他方のチップデバイスの主電極に接触しているため、放熱効率が従来の圧接型モジュールと比較して低下せざるを得ない。即ち、ダイオードチップ２０２の損失により発生する熱は、主として、陰極電極２０７、第３金属基体２１８、絶縁基板２２１、及び第２導電性基体２２２を経て、モジュール外部へと排熱される。他方、スイッチングチップ２０１の損失により発生する熱は、陽極電極２０５、第１金属基体ないしはバッファ板２２０及び第１導電性基体２２３を経て、モジュール外部へと排熱される。このため、各チップデバイスの動作温度は、従来の場合よりも高温となってしまう。
【００６８】
この点、シリコンを母材とする半導体チップのみを能動素子として用いる従来の圧接型モジュールの場合には、対向する一対の導電性基体の間に、スイッチングチップとダイオードチップとが並列的に配置されているので、各半導体チップの損失による熱は、両電極側から排熱される。
【００６９】
しかしながら、図６のモジュール型素子２００では、スイッチングチップ２０１及びダイオードチップ２０２は、共に高温動作可能なワイドギャップ半導体チップ（理論的には約５００℃〜６００℃まで動作可能）から構成されているので、両チップ２０１，２０２は、その様な高温下においても、正常に動作可能である。
【００７０】
以上の構成により、本実施の形態は、次の様な利点を奏する。即ち、▲１▼ヒートシンクを用いないので、軽微な素子冷却構造を提供出来ると共に、▲２▼一方のチップの上に他方のチップを対面配置しているので、両チップを挟みこむ一対の導電性基体を従来の場合のそれらよりも十分に小さく且つ十分に軽量化することが出来（図６の第１及び第２導電性基体２２３，２２２参照）、加えて、ワイドギャップ半導体チップ２０１，２０２を従来のシリコン半導体チップよりも小型化・軽量化出来る結果、小型・軽量・低コストのモジュール型素子を提供することが出来る。▲３▼更に、両チップ２０１，２０２間に第２金属基体２１９を設けているので、全体の熱容量を増大させることが出来る上に、第２配線２１３の取り出しを可能とし得る。▲４▼更に、各チップ２０１，２０２の各電極に対するワイヤボンディングを回避できるので、ボンディングワイヤにおける電気的損失の発生が無くなると言う利点が得られる。▲５▼更に、圧接により完全な電気的接触を実現するので、使用温度によっては半田が溶けてしまうと言う様な問題は生じない。このため、より熱的に過酷な条件下においても本装置２００を使用することが出来ると言う利点がある。▲６▼又、各チップ２０１，２０２の放熱経路が別々に確保されていると言う点では、寧ろ放熱効率を高め得ると言う効果が期待出来る。
【００７１】
尚、両半導体チップ２０１，２０２の内でどちらか一方の半導体チップの発熱量が多い場合には、発熱量の多い方の半導体チップのみをワイドギャップ半導体チップとしても良い（他方の半導体チップはシリコン半導体チップとする）。
【００７２】
（変形例１）
図７は、実施の形態３の変形例１に係るモジュール型素子２００Ａの構成を示す縦断面図であり、図７中、図６と同一の参照記号は同一のものを示す。本変形例の特徴点は、密閉容器２１７内に内蔵されている全てのパーツ２２３，２２０，２０１，２１９，２０２，２１８，２２１，２２２を、半田又はロー材から成る導電層又は樹脂等より成る接着剤によって完全に一体化することにより、使用時にユーザ側で本装置２００Ａを圧接する必要性が無い様に、改良した点にある。即ち、モジュール型素子２００Ａは、（１）第１導電性基体２２３の上面２２３ＵＳと第１金属基体２２０の下面とを互いに機械的に接合する接合層（接着剤又は半田等の導電層より成る）２２８と、（２）第１金属基体２２０の上面２２０ＵＳと第１半導体チップ２０１の第１主電極２０５とを互いに接合して電気的に導通させる第１導電層２２９と、（３）第１半導体チップ２０１の第２主電極２０３と第２金属基体２１９の下面とを互いに接合して電気的に導通させる第２導電層２２６と、（４）第２金属基体２１９の上面と第２半導体チップ２０２の第１主電極２０６とを互いに接合して電気的に導通させる第３導電層２２７と、（５）第２半導体チップ２０２の第２主電極２０７と第３金属基体２１８の下面とを互いに接合して電気的に導通させる第４導電層２３０と、（６）第３金属基体２１８の上面と絶縁基板２２１の下面とを接着する第１接着剤２３１と、（７）絶縁基板２２１の上面と第２導電性基体２２２の下面２２２ＬＳとを接着する第２接着剤２３２とを、更に有する。
【００７３】
（変形例２）
図８は、実施の形態３の変形例２に係るモジュール型素子２００Ｂの構成を模式的に示す透視上面図である。本変形例では、各半導体チップ群ＣＧ３に共通した一対の導電性基体２２２，２２３間に、図６に示すスイッチングチップ２０１とダイオードチップ２０２とを一組とする複数の半導体チップ群ＣＧ３を、並列的に配置した点に特徴がある。各半導体チップ群ＣＧ３は、図６に示す各導通バー２１０，２１１，２１２を共有している。
【００７４】
勿論、図７の変形例１を本変形例に適用することは可能である。その場合は、既述した通り、ユーザによる荷重負荷（圧接）は不用である。
【００７５】
本変形例によれば、図６又は図７に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００７６】
（まとめ）
本発明に係るモジュール型素子においては、炭化シリコンや窒化ガリウム等のワイドギャップ半導体をその母材とする少なくとも一つの半導体チップをモジュール型素子に搭載しているので、放熱設計上は従来のシリコンチップを配置することが出来ない位置にチップを配置する事が可能となる。これにより、従来装置と比較して、小型・軽量且つ低コストのモジュール型素子を提供することが出来る。
【００７９】
【発明の効果】
請求項１記載の発明によれば、金属基体を利用することにより、第２半導体チップを、その機能を低下させることなく、放熱設計上シリコン半導体チップをそこに配置できない上層位置に配置し、且つ、金属基体を介在させて第２半導体チップをヒートシンク、絶縁基板及び導通板より成る素子冷却機構によって間接的に冷却することが出来、これにより、当該素子冷却機構の簡素化を達成することが出来る。従って、本発明は、素子冷却機構を簡素化出来る分だけ、半導体装置の小型化・軽量化・低コスト化を実現することが出来る。加えて、本発明は、第２半導体チップをワイドギャップ半導体チップとすることで第２半導体チップの小型化を実現出来るので、その分だけ、更に半導体装置の小型化を推進することが出来る。更に、本発明によれば、第２半導体チップは第１半導体チップの上方に配置されているので、第２半導体チップは第１半導体チップのサイズによる制限を何ら受けることはないと言う効果がある。
【００８０】
請求項２記載の発明によれば、第１半導体チップ自体の小型化をも実現出来るので、その分だけ更に一層、半導体装置の小型化を推進することが出来る。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るモジュール型素子の構成を示す縦断面図である。
【図２】 実施の形態１の変形例に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図３】 本発明の実施の形態２に係るモジュール型素子の構成を示す縦断面図である。
【図４】 実施の形態２の変形例１に係るモジュール型素子の構成を示す縦断面図である。
【図５】 実施の形態２の変形例２に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図６】 本発明の実施の形態３に係るモジュール型素子の構成を示す縦断面図である。
【図７】 実施の形態３の変形例１に係るモジュール型素子の構成を示す縦断面図である。
【図８】 実施の形態３の変形例２に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図９】 従来技術に係るモジュール型素子の構造を示す縦断面図である。
【符号の説明】
１０１，２０１，３０１，４０１ スイッチングチップ、１０２，２０２，３０２，４０２ ダイオードチップ、１０３，２０３，３０３，４０３ スイッチングチップの陰極電極、１０４，２０４，３０４，４０４ スイッチングチップの制御電極、１０５，２０５，３０５，４０５ スイッチングチップの陽極電極、１０６，２０６，３０６，４０６ ダイオードチップの陽極電極、１０７，２０７，３０７，４０７ ダイオードチップの陰極電極、１０８，３０８，４０８導通板、１１０，２１０，３１０，４１０ 陰極導通バーもしくは陰極外部取り出し電極、１１１，２１１，３１１，４１１ 制御導通バーもしくは制御外部取り出し電極、１１２，２１２，３１２，４１２ 陽極導通バーもしくは陽極外部取り出し電極、１１４，３１４，４１４ 絶縁基板、１１５，３１５，４１５
ヒートシンク、１１７，２１７，３１７，４１７ 密封容器。
【発明の属する技術分野】
本発明は、１つのパッケージ内に内包されている第１及び第２半導体チップを備える半導体装置であって、しかも、両半導体チップの内の少なくとも一方がワイドギャップ半導体（例えば、炭化シリコン又は窒化ガリウム）をその母材（ベース材）とする半導体装置に関するものである。本発明における以下の記載は、主に高圧用途に使用される半導体装置に焦点を当てているが、この発明はその様なパワー半導体装置に限定されるものではなく、あらゆるタイプの半導体装置を対象としている。
【０００２】
【従来の技術】
電圧型インバータ応用では、一般的に、スイッチング機能を有するスイッチングチップと環流ダイオードチップとは、互いに逆並列に接続されている。
【０００３】
図９は、電圧型インバータに使用されている従来のモジュール型素子４００の構造を示す縦断面図である。モジュール型素子４００の各能動素子は、シリコンをその母材として作られている。即ち、密閉容器４１７内に内包されたスイッチングチップ４０１とダイオードチップ４０２とは、共にシリコンを用いて作られている。スイッチングチップ４０１は、その表面上に形成された陰極電極４０３及び制御電極４０４と、その裏面上に形成された陽極電極４０５とを、有する。他方、ダイオードチップ４０２は、その表面上に形成された陽極電極４０６と、その裏面上に形成された陰極電極４０７とを、有する。そして、スイッチングチップ４０１の陽極電極４０５とダイオードチップ４０２の陰極電極４０７とは、導通板４０８に半田層４０９で半田付けされることで、相互に電気的に接続されている。又、スイッチングチップ４０１の陰極電極４０３と制御電極４０４とは、それぞれ、ボンディングワイヤ４１３によって陰極導通バー４１０と制御導通バー４１１とに接続されており、ダイオード４０２の陽極電極４０６はボンディングワイヤ４１３によって陰極導通バー４１０に接続されている。又、導通板４０８は、絶縁基板４１４を介して、冷却機能を有するヒートシンク４１５に接続されている。加えて、導通板４０８は、金属体４１６を介して、陽極導通バー４１２にも電気的に接続されている。
【０００４】
この様な構造により、各チップ４０１，４０２におけるエネルギー損失によって発生する熱は、裏面の電極４０５，４０７から、半田層４０９、導通板４０８、絶縁基板４１４、及びヒートシンク４１５より成る経路を通って、外部に放熱される。
【０００５】
【発明が解決しようとする課題】
しかしながら、図９に例示される従来のモジュール型素子においては、構造上、スイッチングチップ４０１及びダイオードチップ４０２は共に導通板４０８に電気的に且つ機械的に接続されているため、スイッチングチップ４０１又は／及びダイオードチップ４０２を、低損失化実現可能なワイドギャップ半導体を用いて作成してみても、素子冷却機構の簡素化は何ら実現され得ないし、しかも、密閉容器４１７ないしはモジュール型素子４００自体の大幅な小形軽量化も達成され得ないのである。従って、図９の構造を有するモジュール型素子のチップを単にワイドギャップ半導体チップに置き換えてみても、半導体装置のコスト低減化は図れないのである。
【０００６】
本発明はこの様な問題点を解決するために成されたものであり、その第１の目的は、シリコンをその母材とする半導体チップのみから成る能動素子を有する従来のモジュール型素子では放熱設計上配置することが出来なかった位置に半導体チップを配置可能とすることにより、素子冷却機構の大幅な簡素化を図ることにある。
【０００７】
又、本発明の第２の目的は、ワイドギャップ半導体チップを有するモジュール型素子の小形軽量化及び低コスト化を図ることにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、半導体装置であって、外部に露出した底面と前記底面に対向する上面とを備えるヒートシンクと、前記ヒートシンクの前記上面上に接合された絶縁基板と、前記絶縁基板の上面上に接合された導通板と、前記導通板の上面の第１表面部分に第１導電層を介して電気的に接続された第１主電極と、前記導通板の前記上面の法線方向に該当する第１方向に関して前記第１主電極と対向する第２主電極とを備える第１半導体チップと、前記導通板の前記上面の内で前記第１表面部分に隣接した第２表面部分に第２導電層を介して電気的に接続された第１端部を有し且つ前記第１端部から第２端部に向けて前記第１方向に延在する第１部分と、前記第１部分の前記第２端部に連結しており且つ前記第１部分と共にＬ字状を成す様に前記第１方向と直交する第２方向に延在する第２部分とを有する金属基体と、前記金属基体の前記第２部分の上面に第３導電層を介して電気的に接続された第１主電極と、前記第１方向に関して前記第１主電極と対向する第２主電極とを備える第２半導体チップと、前記底面の露出部分を除く前記ヒートシンクと、前記絶縁基板と、前記導通板と、前記第１半導体チップと、前記金属基体と、前記第２半導体チップとをその内部空間内に密閉する容器とを備えており、前記金属基体の前記第２部分の下面は前記第１半導体チップの前記第２主電極の上面上方に位置しており、前記第２半導体チップの母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体であることを特徴とする。
【００１５】
【発明の実施の形態】
例えば炭化シリコン又は窒化ガリウムより構成されるワイドギャップ半導体は、シリコンに代わる半導体チップの母材（ベース材）として、注目されている。その理由は、次の通りである。
【００１６】
（利点１）先ず、炭化シリコン又は窒化ガリウムと言う様なワイドギャップ半導体は、シリコンに比べて大きなバンド間エネルギーギャップを有する結果、高い熱的安定性を有する。即ち、炭化シリコン又は窒化ガリウムをその母材として製造されたデバイスは、１０００ケルビンと言う高温下においても動作可能である。この様な高温動作可能と言う特徴を利用することにより、具体的には、炭化シリコン又は窒化ガリウム等のワイドギャップ半導体より成る半導体チップ（ワイドギャップ半導体チップ）を、密封容器内の、冷却効果が比較的低い箇所に配置することにより、デバイスの高密度配置化を図り、以ってヒートシンク等の素子冷却機構の簡素化を図ることが、期待される。
【００１７】
（利点２）更に、炭化シリコン又は窒化ガリウムはシリコンよりも約１０倍高い降伏電界を有するので、シリコンを材料としたデバイスと比較して、ワイドギャップ半導体チップでは、ある電圧阻止能力に必要な空乏層幅を非常に薄く設定することが出来る。従って、カソード電極とアノード電極間の距離をシリコンの場合よりも短くすることが出来るので、電極間距離にほぼ比例した電流通電時の電圧降下は小さくなる。言いかえれば、ワイドギャップ半導体チップでは、電流通電時に発生する定常損失を小さくすることが出来る（チップ自体を小型化出来る）。この効果により、炭化シリコン又は窒化ガリウムを利用したダイオード又は／及びスイッチングデバイスは、シリコンを利用したダイオード及びスイッチングデバイスに比べて、スイッチング損失と定常損失との間に成立する二律背反の関係を大幅に改善出来ると言う利点を有する（スイッチング損失と定常損失との間の二律背反関係を改善出来ると期待されている）。
【００１８】
そこで、本発明では、ワイドギャップ半導体チップが有する上記利点を実現するべく、（Ａ）ワイドギャップ半導体チップを別の半導体チップ直上に配置する（実施の形態１，３）、あるいは、（Ｂ）ワイドギャップ半導体チップを別の半導体チップが配置されている平面の上方に配置する（実施の形態２）と言う構成を、採用している。これにより、ワイドギャップ半導体チップは、シリコンチップの場合よりも軽微な冷却機構によって冷却されても、十分にその機能を発揮し得る。以下、各実施の形態毎に、その詳細を添付図面と共に記載する。
【００１９】
（実施の形態１）
図１は、本実施の形態に係る半導体装置ないしはモジュール型素子１００の構成を示す縦断面図である。図１は、シリコンをその母材として作られた半導体スイッチングチップ（単にスイッチングチップと称す）ないしは第１半導体チップ１０１と、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体をその母材として作られたダイオードチップないしは第２半導体チップ１０２とを、密閉容器１１７内に配置する構成を示している。
【００２０】
図１において、冷却機能を有するヒートシンク１１５は、その周縁部分を除いて外部に露出した底面１１５ＢＳと、底面１１５ＢＳに対向する上面１１５ＴＳと、両面１１５ＢＳ、１１５ＴＳで挟まれた側面１１５ＳＳとを備える。このヒートシンク１１５の上面１１５ＴＳ上には、絶縁基板１１４が、接着剤（図示せず）によって接合・配設されている。ここで、上面１１５ＴＳと絶縁基板１１４の下面とは、面積的には互いに等しい。更に、絶縁基板１１４の上面上には、導通板１０８が、接着剤（図示せず）によって接合・配設されている。ここでも、上面１１５ＴＳと絶縁基板１１４の上面と導通板１０８の下面とは、面積的には互いに等しい。
【００２１】
更に、スイッチングチップ１０１は、その裏面上に形成された陽極電極ないしは第１主電極１０５と、その表面上に形成された陰極電極ないしは第２主電極１０３及び制御電極１０４とを有する。ここで、陰極電極１０３は、陽極電極１０５に対向しており、且つ、面積的に陽極電極１０５よりも小さい（Ｓ１＞Ｓ２）。そして、スイッチングチップ１０１の陽極電極１０５は、半田もしくは鑞剤より成る第１導電層１０９Ａを介して、導通板１０８の上面上に電気的に接続されている。又、制御電極１０４は、ボンディングワイヤ１１３を介して、密閉容器１１７上に設けられた制御導通バー１１１に接続されており、陰極電極（１０３）は、ボンディングワイヤ１１３を介して、密閉容器１１７上に設けられた陰極導通バー１１０に接続されている。
【００２２】
更に、ダイオードチップ１０２は、その裏面上に形成された陽極電極ないしは第１主電極１０６と、その表面上に形成された陰極電極ないしは第２主電極１０７とを、有する。ここで、陽極電極１０６は、スイッチングチップ１０１の陰極電極１０３よりも面積的に小さく（Ｓ２＞Ｓ３）、陽極電極１０６に対向する陰極電極１０７は、面積的に陽極電極１０６と互いに等しい。そして、ダイオードチップ１０２の陽極電極１０６は、半田もしくは鑞剤より成る第２導電層１０９Ｂを介して、スイッチングチップ１０１の陰極電極１０３上に電気的に接続されている。又、ダイオードチップ１０２の陰極電極１０７は、ボンディングワイヤ１１６によって、密閉容器１１７上に設けられた陽極導通バー１１２に電気的に接続されており、しかも、導通板１０８の上面もまた、ボンディングワイヤ１１６によって、陽極導通バー１１２に電気的に接続されている。
【００２３】
そして、密閉容器１１７は、底面１１５ＢＳの露出部分を除くヒートシンク１１５全体と、絶縁基板１１４全体と、導通板１０８全体と、スイッチングチップ１０１全体と、ダイオードチップ１０２全体とを、その内部空間内に密閉している。その際、ダイオードチップ１０２の陰極電極１０７の上方部分は、密閉容器１１７の内部空間に該当している。
【００２４】
以上の構成により、スイッチングチップ１０１におけるエネルギー損失によって生じた第１熱は、裏面の陽極電極１０５及び第１導電層１０９Ａから、直接的に、導通板１０８、絶縁基板１１４及びヒートシンク１１５より成る素子冷却機構ないしは経路を通って、底面１１５ＢＳの露出部分から外部に放熱される。
【００２５】
これに対して、ダイオードチップ１０２におけるエネルギー損失によって発生した第２熱は、裏面の陽極電極１０６及び第２導電層１０９Ｂを介して一旦スイッチングチップ１０１内に伝わり、その後、スイッチングチップ１０１内で発生する上記第１熱と共に、上記の素子冷却機構（１０８，１１４，１１５）へと伝わることにより、外部に放熱される。
【００２６】
この様に、ダイオードチップ１０２は、スイッチングチップ１０１を介在させた上で、間接的に上記の素子冷却機構（１０８，１１４，１１５）によって冷却されるのである。このため、ダイオードチップ１０２の動作温度はスイッチングチップ１０１のそれよりも高温となるが、ダイオードチップ１０２はワイドギャップ半導体をその母材として形成されているため、高温でも正常に動作可能であり、何ら問題は生じない。即ち、通常のシリコンより成る半導体チップでは、使用出来る限界温度は約１５０℃であるけれども、ワイドギャップ半導体チップの場合には、理論的に５００℃〜６００℃までは使用可能である。
【００２７】
以上の様に、本実施の形態によれば、シリコンより構成されるスイッチングチップ１０１を上記の素子冷却機構（１０８，１１４，１１５）によって直接的に冷却する一方、ワイドギャップ半導体より構成されるダイオードチップ１０２を間接的に冷却するだけで足りるので、図９の従来技術の場合と比較してより軽微な冷却方式で以って、当該モジュール型素子１００の機能を十分に発揮させることが可能となる。即ち、素子冷却機構の簡素化を達成することが出来る。
【００２８】
しかも、図１の素子冷却機構（１０８，１１４，１１５）は図９の素子冷却機構（４０８，４１４，４１５）と比較して寸法的に小さく且つ重量的にも軽いと共に、図１のダイオードチップ１０２もまた図９のダイオードチップ４０２と比較して小型・軽量であるので、モジュール型素子１００の小型化・軽量化・低コスト化を図ることが出来る。具体的には、図１のモジュール型素子１００を採用する場合には、同素子１００を図９に示したモジュール型素子４００の約２／３の大きさに小型化することが出来る。尚、実際の各部１０３〜１０７、１０９Ａ及び１０９Ｂの厚みは導通板１０８のそれと比べて無視できる程に薄いので（それは、導通板１０８の厚みの数十分の一程度）、両チップ１０１，１０２を図１の様に２段重ねに上積み配設しても、その高さは図９の各チップ４０１，４０２の高さと殆ど違わない。
【００２９】
ここで、特開平１１−２７４４８２号公報の図５には、隣り合うチップ同士の絶縁性をより一層高めると言う観点から、導電板を介在させて、ＳｉＣダイオードチップとＳｉスイッチングチップとが縦に並んで配置されている構造が、提案されている。ここで、同公報の図５の構造及びその説明文中においては、各チップより生ずる熱を外部に放出するための冷却機構を設ける点が何ら開示・提案されてはいないが、若しこの構造にその様な冷却機構を設けるとするならば、縦に並んだ複数のチップの内で一番外側に位置するＳｉＣダイオードチップに接続された導電板の外側の露出面に接触する様に、ヒートシンク等が配設されるものと、考えられる。しかしながら、この様な構成では、ＳｉＣダイオードチップが上記露出導通板を介して直接的にヒートシンク等によって冷却されることとなるので、高温動作可能と言うワイドギャップ半導体チップの持つ利点が全く活かされないこととなり、この特性を利用してモジュール型素子の小型化・軽量化を図ることも到底期待出来ないと言う難点がある。この点で、図１に例示した本実施の形態に係るモジュール型素子１００は、上記公報の図５の構造よりも格段に実用性に富んだ半導体装置を提供し得るのである。
【００３０】
又、上記公報の図５の構造では、面積的に互いに同一寸法のＳｉＣダイオードチップとＳｉスイッチングチップとを絶縁構造物により被覆することにより、両チップをその間に介在する導電板に接触させているので、上記公報の図５におけるＳｉＣダイオードチップを既述した図９のモジュール型素子に組み合わせても、これにより得られるモジュール型素子は、本実施の形態に係るモジュール型素子とは、構造上、かけ離れたものとなる。
【００３１】
尚、スイッチングチップ１０１の母材もまた、上記ワイドギャップ半導体としても良い。この場合には、スイッチングチップ１０１についても、その小型化・軽量化を図ることが出来るので、これによって、モジュール型素子１００全体の更なる小型化・軽量化に貢献することが出来る。
【００３２】
（変形例）
図２は、実施の形態１の変形例に係るモジュール型素子１００Ａの構成を模式的に示す透視上面図である。図２に示す様に、素子冷却機構（１１５＋１１４＋１０８）における導通板１０８の上面１０８Ｓ内の第１領域Ｒ１上には、第１半導体チップ１０１が配設されており、その第２主電極１０３上には第２半導体チップ１０２が配設されている（図１参照）。同様に、第１領域Ｒ１以外の上面１０８Ｓ内の各他領域（例えば領域Ｒｎ）上にも、第１半導体チップ１０１及び第２半導体チップ１０２が配設されている（図１参照）。
【００３３】
この様に、本変形例では、第１半導体チップ１０１とその第２主電極上に配設された第２半導体チップ１０２とを一組とする複数の半導体チップ群ＣＧ１が、共通の素子冷却機構（１１５＋１１４＋１０８）上に配設されており、且つ、各半導体チップ群ＣＧ１は、制御導通バー１１１、陰極導通バー１１０及び陽極導通バー１１２を共有している。つまり、陽極導通バー１１２と陰極導通バー１１０との間に、上記の複数の半導体チップ群ＣＧ１が並列接続されている。
【００３４】
従って、本変形例によれば、図１に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００３５】
（実施の形態２）
図３は、本実施の形態に係るモジュール型素子３００の構成を示す縦断面図である。当該モジュール型素子３００は、（１）密閉容器３１７の内部空間の内で、素子冷却機構の上に配置された第１半導体チップの上方位置乃至は上層位置に、ワイドギャップ半導体をその母材とする第２半導体チップを配置すると共に、（２）第２半導体チップを支持するＬ字状の金属基体の一端部を上記素子冷却機構に結合することで、当該金属基体を第２半導体チップから生じる熱の放熱経路にも利用する点を、その特徴点としている。以下、図３に基づき、その詳細を記載する。
【００３６】
モジュール型素子３００の素子冷却機構は、ヒートシンク３１５と、絶縁基板３１４と、導通板３０８とから成る。これらの内で、冷却機構の主要部を成すヒートシンク３１５は、その周縁部分を除いて外部に露出したフラットな底面３１５ＢＳと、第１方向Ｄ１に関して底面３１５ＢＳに対向するフラットな上面３１５ＴＳと、両面３１５ＢＳ、３１５ＴＳで挟まれて第１方向Ｄ１に延在する側面３１５ＳＳとを備える。又、絶縁基板３１４は、ヒートシンク３１５の上面３１５ＴＳ上に、接着剤（図示せず）によって接合・配設されている。更に、導通板３０８は、絶縁基板３１４の上面上に、接着剤（図示せず）によって接合・配設されている。ここで、第１方向Ｄ１は、当該素子冷却機構の上面、従って導通板３０８の上面３０８ＵＳの法線方向に相当している。
【００３７】
この導通板３０８の上面３０８ＵＳの内で、略中央部分を占める第１表面部分Ｐ１に、第１半導体チップ３０１の下面上に全面的に形成された第１主電極ないしは陽極電極３０５が、半田又はロー材から成る第１導電層３０９Ａを介して、電気的に接続されている。ここでは、第１半導体チップ３０１は、シリコンをその母材として有する、スイッチングチップ（例えばＩＧＢＴ又はＭＯＳＦＥＴ）である。そして、第１半導体チップ３０１は、その上面上に、第１方向Ｄ１に関して第１主電極３０５と対向する、第２主電極ないしは陰極電極３０３と制御電極３０４とを備える。ここで、第２主電極３０３及び制御電極３０４は共に、面積的には、第１半導体チップ３０１よりも小さく、しかも、両電極３０３，３０４の各上面の上面３０８ＵＳからの高さは、図３では記号Ｈ１として表されている。加えて、第２主電極３０３は、ボンディングワイヤ３１３によって、密閉容器３１７の上面上に設けられた陰極導通バー３１０に接続されており、制御電極３０４は、ボンディングワイヤ３１３によって制御導通バー３１１に接続されている。
【００３８】
これに対して、導通板３０８の上面３０８ＵＳの内で、第１表面部分Ｐ１に第２方向Ｄ２に関して隣接した、外周縁付近に位置する第２表面部分Ｐ２上に、金属基体３２５の第１部分３２５Ｐ１の第１端部Ｅ１が、半田又は鑞材より成る第２導電層３０９Ｂを介して、電気的に接続されている。しかも、この第１部分３２５Ｐ１は、第１端部Ｅ１から第２端部Ｅ２に向けて、第１方向Ｄ１に沿って延在している。即ち、第１端部Ｅ１を除く第１部分３２５Ｐ１は、長手方向Ｄ１及び短手方向Ｄ３に広がった両表面を有し、且つ、第２方向Ｄ２に沿って厚みを有する。更に、金属基体３２５は、第１部分３２５Ｐ１に連結した第２部分３２５Ｐ２を有する。即ち、第２部分３２５Ｐ２は、第１部分３２５Ｐ１の第２端部Ｅ１に連結した一端部分を有し、且つ、上記一端部分から第１方向Ｄ１に直交する第２方向Ｄ２に沿って延在した他端部分Ｅ３を有する。換言すれば、第２部分３２５Ｐ２は、長手方向Ｄ２及び短手方向Ｄ３に広がった両表面３２５ＬＳ、３２５ＵＳを有し、且つ、第１方向Ｄ１に沿って厚みを有する。従って、金属基体３２５は、Ｄ１−Ｄ２平面に関して略Ｌ字状の縦断面を有する。しかも、金属基体３２５の第２部分３２５Ｐ２の下面３２５ＬＳは、第１半導体チップ３０１の第２主電極３０３の上面３０３ＵＳ上方、及び制御電極３０４の上面３０４ＵＳ上方に位置している。つまり、上面３０８ＵＳからの下面３２５ＬＳの高さＨ２は、第２主電極３０３の高さＨ１よりも大きい。そして、他端部分Ｅ３付近の上面３２５ＵＳは、ボンディングワイヤ３１６によって陽極導通バー３１２に電気的に接続されている。
【００３９】
更に、金属基体３２５の第２部分３２５Ｐ２の上面３２５ＵＳにおける略中央領域上に、半田又は鑞材より成る第３導電層３０９Ｃを介して、第２半導体チップ３０２の第１主電極ないしは陰極電極３０７が、電気的に接続されている。ここでは、第２半導体チップ３０２はダイオードチップであり、その母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体である。又、第２半導体チップ３０２は、第１方向Ｄ１に関して第１主電極３０７と対向する第２主電極ないしは陽極電極３０６を備える。この第２主電極３０６は、ボンディングワイヤ３１３によって、陰極導通バー３１０に接続されている。
【００４０】
そして、密閉容器３１７は、底面３１５ＢＳの露出部分を除くヒートシンク３１５全体と、絶縁基板３１４全体と、導通板３０８全体と、第１半導体チップ３０１全体と、金属基体３２５全体と、第２半導体チップ３０２全体とを、その内部空間内に密閉している。
【００４１】
以上の構造により、第１半導体チップ３０１におけるエネルギー損失によって発生した熱は、第１導電層３０９Ａを介して、素子冷却機構（３１５＋３１４＋３０８）によって直接的に冷却される。他方、第２半導体チップ３０２のエネルギー損失によって発生した熱は、一旦、第３導電層３０９Ｃを介して金属基体３２５に伝わり、その後、第２半導体層３０９Ｂを介して素子冷却機構（３１５＋３１４＋３０８）へと伝わり、底面３１５ＢＳの露出部分から外部に放熱される。
【００４２】
この様に、第２半導体チップ３０２側で発生する熱は、金属基体３２５と言う中間の放熱経路の存在により、間接的に素子冷却機構（３１５＋３１４＋３０８）によって冷却される。換言すれば、第２半導体チップ３０２は、第１半導体チップ３０１と比較して、ヒートシンク３１５からより遠方の冷却されにくい上層位置（即ち、放熱設計上、シリコンチップをそこに配置出来ない位置）に配置されている。このため、第２半導体チップ３０２の動作温度は第１半導体チップ３０１のそれよりも高温となるが、第２半導体チップ３０２の母材はワイドギャップ半導体であるため、実施の形態１と同様に、第２半導体チップ３０２はその様な高温下においても正確に動作可能である。
【００４３】
以上の通り、本実施の形態では、第２半導体チップ３０２がワイドギャップ半導体チップであることを利用して第２半導体チップ３０２を金属基体３２５上に配置しているので、図９に例示した従来技術と比較して、ダイオードが占めていたスペースに相当する分だけ、素子冷却機構（３１５＋３１４＋３０８）の簡素化、小型化及び軽量化を図ることが出来ると共に、第２半導体チップ３０２自身の小型化及び軽量化をも図ることが出来る結果、モジュール型素子３００の小型化、軽量化及び低コスト化を達成することが可能となる。具体的には、図３のモジュール型素子３００を、図９に示したモジュール型素子４００の約２／３の大きさに小型化することが出来る。又、モジュール型素子３００の厚みに関しても、各導通バー３１０〜３１２、３２５の形状及び寸法を最適化することにより、それを図９のモジュール型素子４００のそれと同じ程度にまで薄く設定することが出来る。
【００４４】
しかも、本実施の形態によれば、第２半導体チップ３０２は、寸法的に、第１半導体チップ３０１のサイズによって制限を受けないと言う利点が得られる。この点、実施の形態１（図１）では、第２半導体チップ１０２は第１半導体チップ１０１の陰極電極１０３の上に搭載されている関係上、必然的に、第２半導体チップ１０２のサイズは第１半導体チップ１０１の陰極電極１０３の寸法によって制限される。
【００４５】
ここで、特開平１１−２７４４８２号公報の図６には、チップ間の配線の長さをより短くして損失を更に低減すると言う観点から、複数のスイッチング素子チップを下層に配置してそれぞれのチップを配線で接続すると共に、これらのスイッチング素子チップの上層にＳｉＣダイオードチップを配置し、当該ＳｉＣダイオードチップの各電極を下層の対応するスイッチング素子チップの電極に配線で接続すると言う構造が、提案されている。しかしながら、同公報の図６及びその説明文章中には、上層のＳｉＣダイオードチップで発生する熱を外部に放熱すると言う考え及びそれを実現するための構成が何ら提案されてはいないのである。
【００４６】
尚、第１半導体チップ３０１の母材もまた、上記ワイドギャップ半導体としても良い。この場合には、第１半導体チップ３０１についても、その小型化・軽量化を図ることが出来るので、これによって、モジュール型素子３００全体の更なる小型化・軽量化に貢献することが出来る。
【００４７】
又、金属基体３２５上に、複数のダイオードチップを配置する様にしても良い。
【００４８】
（変形例１）
図４は、実施の形態２の変形例１に係るモジュール型素子３００Ａの構造を示す縦断面図である。本変形例では、ワイドギャップ半導体から成る母材を有し且つ金属基体３２５上に配置された第２半導体チップ３０１はスイッチングチップであり、その第１及び第２主電極はそれぞれ陽極電極３０５及び陰極電極３０３に該当する。これに対して、導通板３０８上に第１導電層３０９Ａを介して配置される第１半導体チップ３０２は、シリコン又はワイドギャップ半導体から成る母材を有するダイオードチップであり、その第１及び第２主電極はそれぞれ陰極電極３０７及び陽極電極３０６に該当する。本変形例においても、実施の形態２と同様の作用・効果が得られる。
【００４９】
尚、本変形例においても、複数のスイッチングチップを金属基体３２５上に配置する様にしても良い。
【００５０】
（変形例２）
図５は、実施の形態２の変形例２に係るモジュール型素子３００Ｂの構成を模式的に示す透視上面図である。図５に示す様に、第１半導体チップ３０１と金属基体３２５上に配設された第２半導体チップ３０２とを一組とする複数の半導体チップ群ＣＧ２が、一つの（共通の）素子冷却機構（３１５＋３１４＋３０８）上に配設されている。しかも、各半導体チップ群ＣＧ２は、各導通バー３１１、３１０、３１２を共有している。即ち、陽極導通バー３１２と陰極導通バー３１０との間に、複数の半導体チップ群ＣＧ２が並列接続されている。
【００５１】
又、図４の変形例１を本変形例に同様に適用しても良い。
【００５２】
本変形例によれば、図３又は図４に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００５３】
（実施の形態３）
図６は、本実施の形態に係る圧接型のモジュール型素子（半導体装置）２００の構成を示す縦断面図である。図６は、ワイドギャップ半導体から成る母材を有するスイッチングチップ２０１（第１半導体チップに相当）と、同じくワイドギャップ半導体から成る母材を有するダイオードチップ２０２（第２半導体チップに相当）とを、外部からの押圧によって密閉容器２１７内に配置する一例を示している。
【００５４】
スイッチングチップ２０１は、その表面上に形成された陰極電極（第２主電極）２０３及び制御電極２０４と、その裏面上に形成された陽極電極（第１主電極）２０５とを有する。これらの電極の内で、制御電極２０４は、ボンディングワイヤないしは第３配線２２５によって、密閉容器２１７に設けられた制御導通バー２１１に接続されている。他方、ダイオードチップ２０２は、その表面上に形成された陰極電極（第２主電極）２０７と、その裏面上に形成された陽極電極（第１主電極）２０６とを有する。
【００５５】
先ず、外部への放熱機能を有する第１導電性基体（例えば金属より成る）２２３は、その周縁部分を除いて外部に露出した底面２２３ＢＳと、荷重負荷方向２２４に関して底面２２３ＢＳに対向する上面２２３ＵＳと、両面２２３ＢＳ、２２３ＵＳに挟まれた側面２２３ＳＳとを備える。ここで、荷重負荷方向２２４とは、底面２２３ＢＳ及び後述する上面２２２ＵＳの法線方向に相当する。しかも、底面２２３ＢＳは、外部の陽極導通バー２１２に電気的に接続される。
【００５６】
又、第１金属基体２２０は、本装置２００をユーザが実際に使用する際にユーザによって外部から加えられる荷重（押圧）により圧接されて第１導電性基体２２３の上面２２３ＵＳに機械的に完全に接触し、従って、同面２２３ＵＳに完全に導通し得る下面と、荷重負荷方向２２４に関して当該下面に対向する上面２２０ＵＳと、側面とを備える。
【００５７】
更に、スイッチングチップ２０１の陽極電極２０５は第１金属基体２２０の上面２２０ＵＳ上に配置されており、実使用時には、同電極２０５は、上記荷重の負荷（押圧）により生ずる圧接により、第１金属基体２２０の上面２２０ＵＳに機械的に完全に接触し、従って、同面２２０ＵＳに電気的に完全に導通する。ここで、荷重負荷方向２２４に直交する平面である陽極電極２０５の上面及び下面は、面積的には、第１導電性基体２２３の底面２２３ＢＳ及び上面２２３ＵＳよりも小さい。この点は、陰極電極２０３についても、同様である。つまり、スイッチングチップ２０１は、面積的に、第１導電性基体２２３よりも小さい（面積Ｓ１＞面積Ｓ２）。
【００５８】
更に、第２金属基体２１９の下面はスイッチングチップ２０１の陰極電極２０３上に配置されており、実使用時には、同下面は、上記荷重の負荷（押圧）により圧接されて、スイッチングチップ２０１の陰極電極２０３に機械的に完全に接触し得る。即ち、第２金属基体２１９は、圧接により、陰極電極２０３と完全に電気的に導通する。
【００５９】
更に、ダイオードチップ２０２の陽極電極２０６が、突出部２１９ＰＰを除く第２金属基体２１９の上面上に配置されており、実使用時には、同電極２０６は、上記荷重の負荷（押圧）により圧接されて、突出部２１９ＰＰを除く第２金属基体２１９の上記上面部分に機械的に接触し、同基体２１９と電気的に導通する。換言すれば、陽極電極２０６は、圧接時に第２金属基体２１９と完全に導通する様に、第２金属基体２１９の上面上に配設されている。
【００６０】
以上の通り、圧接時には、スイッチングチップ２０１の陰極電極２０３とダイオードチップ２０２の陽極電極２０６とは、その間に挟まれた第２金属基体２１９を通じて、互いに電気的に接続される。
【００６１】
更に、第３金属基体２１８の下面が、ダイオードチップ２０２の陰極電極２０７上に配置されており、実使用時には、同下面は、上記荷重の負荷（押圧）により圧接されて、ダイオードチップ２０２の陰極電極２０７に機械的に接触し、これにより、同基体２１８は陰極電極２０７に電気的に完全に導通する。そして、第３金属基体２１８の側面は、ボンディングワイヤ等の第１配線２１６によって、第１金属基体２２０の上面２２０ＵＳに電気的に接続されている。
【００６２】
更に、絶縁基板２２１の下面が、第３金属基体２１８の上面上に配置されており、実使用時には、同基板２２１の下面は、上記荷重の負荷（押圧）により圧接されて、第３金属基体２１８の上面に機械的に完全に接触する。
【００６３】
更に、外部への放熱機能を有する第２導電性基体（例えば金属より成る）２２２の下面２２２ＬＳが、絶縁基板２２１の上面上に配置されており、実使用時には、同下面２２２ＬＳは、上記荷重の負荷（押圧）により圧接されて、絶縁基板２２１の上面に機械的に完全に接触する。そして、第２導電性基体２２２の、周縁部分を除いて外部に露出する上面２２２ＵＳは、外部の陰極導通バー２１０に接続可能であり、しかも、その下面２２２ＬＳは、ボンディングワイヤ等の第２配線２１３によって、第２金属基体２１９の突出部２１９ＰＰに電気的に接続されている。加えて、第２導電性基体２２２の下面２２２ＬＳ及び上面２２２ＵＳは、面積的に、ダイオードチップ２０２の陽極電極２０６及び陰極電極２０７よりも大きい（面積Ｓ４＞面積Ｓ３）。
【００６４】
更に、密閉容器２１７は、底面２２３ＢＳの露出部分を除く第１導電性基体２２３全体と、第１金属基体２２０全体と、スイッチングチップ２０１全体と、第２金属基体２１９全体と、ダイオードチップ２０２全体と、第３金属基体２１８全体と、絶縁基板２２１全体と、上面２２２ＵＳの露出部分を除く第２導電性基体２２２全体と、第１配線２１６全体と、第２配線２１３全体と、第３配線２２５全体とを、その内部空間内に密閉している。
【００６５】
図６に示す、密閉後の圧接を行わない状態における圧接型半導体装置２００では、対面する両内蔵パーツの電気的接触又は機械的接触は完全な状態ではない。但し、対面する両内蔵パーツは完全なオープン状態にあるわけではなく、その間の接触抵抗により、不完全ながらも電気的接触又は機械的接触を有している。
【００６６】
対面する両内蔵パーツの完全な電気的接触又は完全な機械的接触を確保するためには、ユーザ側で、その使用時に、圧接型半導体装置２００内の各パーツを圧接する必要性がある。そこで、ユーザは、その使用時に、第２導電性基体２２２と第１導電性基体２２３とに対して、矢印２２４で示す荷重負荷方向に、外部から加重を加えている。即ち、モジュール型素子２００は、荷重負荷方向２２４に荷重が加えられた図６に示す状態で使用される。この荷重負荷により、両導電性基体２２２、２２３間に挟まれている各部２２１，２１８，２０２，２１９，２０１，２２０は、対向する部分に圧接されて完全に機械的に固定される。
【００６７】
以上の通り、図６のモジュール型素子２００では、一方のチップデバイスの主電極が第２金属基体２１９を介して他方のチップデバイスの主電極に接触しているため、放熱効率が従来の圧接型モジュールと比較して低下せざるを得ない。即ち、ダイオードチップ２０２の損失により発生する熱は、主として、陰極電極２０７、第３金属基体２１８、絶縁基板２２１、及び第２導電性基体２２２を経て、モジュール外部へと排熱される。他方、スイッチングチップ２０１の損失により発生する熱は、陽極電極２０５、第１金属基体ないしはバッファ板２２０及び第１導電性基体２２３を経て、モジュール外部へと排熱される。このため、各チップデバイスの動作温度は、従来の場合よりも高温となってしまう。
【００６８】
この点、シリコンを母材とする半導体チップのみを能動素子として用いる従来の圧接型モジュールの場合には、対向する一対の導電性基体の間に、スイッチングチップとダイオードチップとが並列的に配置されているので、各半導体チップの損失による熱は、両電極側から排熱される。
【００６９】
しかしながら、図６のモジュール型素子２００では、スイッチングチップ２０１及びダイオードチップ２０２は、共に高温動作可能なワイドギャップ半導体チップ（理論的には約５００℃〜６００℃まで動作可能）から構成されているので、両チップ２０１，２０２は、その様な高温下においても、正常に動作可能である。
【００７０】
以上の構成により、本実施の形態は、次の様な利点を奏する。即ち、▲１▼ヒートシンクを用いないので、軽微な素子冷却構造を提供出来ると共に、▲２▼一方のチップの上に他方のチップを対面配置しているので、両チップを挟みこむ一対の導電性基体を従来の場合のそれらよりも十分に小さく且つ十分に軽量化することが出来（図６の第１及び第２導電性基体２２３，２２２参照）、加えて、ワイドギャップ半導体チップ２０１，２０２を従来のシリコン半導体チップよりも小型化・軽量化出来る結果、小型・軽量・低コストのモジュール型素子を提供することが出来る。▲３▼更に、両チップ２０１，２０２間に第２金属基体２１９を設けているので、全体の熱容量を増大させることが出来る上に、第２配線２１３の取り出しを可能とし得る。▲４▼更に、各チップ２０１，２０２の各電極に対するワイヤボンディングを回避できるので、ボンディングワイヤにおける電気的損失の発生が無くなると言う利点が得られる。▲５▼更に、圧接により完全な電気的接触を実現するので、使用温度によっては半田が溶けてしまうと言う様な問題は生じない。このため、より熱的に過酷な条件下においても本装置２００を使用することが出来ると言う利点がある。▲６▼又、各チップ２０１，２０２の放熱経路が別々に確保されていると言う点では、寧ろ放熱効率を高め得ると言う効果が期待出来る。
【００７１】
尚、両半導体チップ２０１，２０２の内でどちらか一方の半導体チップの発熱量が多い場合には、発熱量の多い方の半導体チップのみをワイドギャップ半導体チップとしても良い（他方の半導体チップはシリコン半導体チップとする）。
【００７２】
（変形例１）
図７は、実施の形態３の変形例１に係るモジュール型素子２００Ａの構成を示す縦断面図であり、図７中、図６と同一の参照記号は同一のものを示す。本変形例の特徴点は、密閉容器２１７内に内蔵されている全てのパーツ２２３，２２０，２０１，２１９，２０２，２１８，２２１，２２２を、半田又はロー材から成る導電層又は樹脂等より成る接着剤によって完全に一体化することにより、使用時にユーザ側で本装置２００Ａを圧接する必要性が無い様に、改良した点にある。即ち、モジュール型素子２００Ａは、（１）第１導電性基体２２３の上面２２３ＵＳと第１金属基体２２０の下面とを互いに機械的に接合する接合層（接着剤又は半田等の導電層より成る）２２８と、（２）第１金属基体２２０の上面２２０ＵＳと第１半導体チップ２０１の第１主電極２０５とを互いに接合して電気的に導通させる第１導電層２２９と、（３）第１半導体チップ２０１の第２主電極２０３と第２金属基体２１９の下面とを互いに接合して電気的に導通させる第２導電層２２６と、（４）第２金属基体２１９の上面と第２半導体チップ２０２の第１主電極２０６とを互いに接合して電気的に導通させる第３導電層２２７と、（５）第２半導体チップ２０２の第２主電極２０７と第３金属基体２１８の下面とを互いに接合して電気的に導通させる第４導電層２３０と、（６）第３金属基体２１８の上面と絶縁基板２２１の下面とを接着する第１接着剤２３１と、（７）絶縁基板２２１の上面と第２導電性基体２２２の下面２２２ＬＳとを接着する第２接着剤２３２とを、更に有する。
【００７３】
（変形例２）
図８は、実施の形態３の変形例２に係るモジュール型素子２００Ｂの構成を模式的に示す透視上面図である。本変形例では、各半導体チップ群ＣＧ３に共通した一対の導電性基体２２２，２２３間に、図６に示すスイッチングチップ２０１とダイオードチップ２０２とを一組とする複数の半導体チップ群ＣＧ３を、並列的に配置した点に特徴がある。各半導体チップ群ＣＧ３は、図６に示す各導通バー２１０，２１１，２１２を共有している。
【００７４】
勿論、図７の変形例１を本変形例に適用することは可能である。その場合は、既述した通り、ユーザによる荷重負荷（圧接）は不用である。
【００７５】
本変形例によれば、図６又は図７に示す一組のチップだけの場合と比較して、大電流化を図ることが出来ると言う利点がある。
【００７６】
（まとめ）
本発明に係るモジュール型素子においては、炭化シリコンや窒化ガリウム等のワイドギャップ半導体をその母材とする少なくとも一つの半導体チップをモジュール型素子に搭載しているので、放熱設計上は従来のシリコンチップを配置することが出来ない位置にチップを配置する事が可能となる。これにより、従来装置と比較して、小型・軽量且つ低コストのモジュール型素子を提供することが出来る。
【００７９】
【発明の効果】
請求項１記載の発明によれば、金属基体を利用することにより、第２半導体チップを、その機能を低下させることなく、放熱設計上シリコン半導体チップをそこに配置できない上層位置に配置し、且つ、金属基体を介在させて第２半導体チップをヒートシンク、絶縁基板及び導通板より成る素子冷却機構によって間接的に冷却することが出来、これにより、当該素子冷却機構の簡素化を達成することが出来る。従って、本発明は、素子冷却機構を簡素化出来る分だけ、半導体装置の小型化・軽量化・低コスト化を実現することが出来る。加えて、本発明は、第２半導体チップをワイドギャップ半導体チップとすることで第２半導体チップの小型化を実現出来るので、その分だけ、更に半導体装置の小型化を推進することが出来る。更に、本発明によれば、第２半導体チップは第１半導体チップの上方に配置されているので、第２半導体チップは第１半導体チップのサイズによる制限を何ら受けることはないと言う効果がある。
【００８０】
請求項２記載の発明によれば、第１半導体チップ自体の小型化をも実現出来るので、その分だけ更に一層、半導体装置の小型化を推進することが出来る。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るモジュール型素子の構成を示す縦断面図である。
【図２】 実施の形態１の変形例に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図３】 本発明の実施の形態２に係るモジュール型素子の構成を示す縦断面図である。
【図４】 実施の形態２の変形例１に係るモジュール型素子の構成を示す縦断面図である。
【図５】 実施の形態２の変形例２に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図６】 本発明の実施の形態３に係るモジュール型素子の構成を示す縦断面図である。
【図７】 実施の形態３の変形例１に係るモジュール型素子の構成を示す縦断面図である。
【図８】 実施の形態３の変形例２に係るモジュール型素子の構成を模式的に示す透視平面図である。
【図９】 従来技術に係るモジュール型素子の構造を示す縦断面図である。
【符号の説明】
１０１，２０１，３０１，４０１ スイッチングチップ、１０２，２０２，３０２，４０２ ダイオードチップ、１０３，２０３，３０３，４０３ スイッチングチップの陰極電極、１０４，２０４，３０４，４０４ スイッチングチップの制御電極、１０５，２０５，３０５，４０５ スイッチングチップの陽極電極、１０６，２０６，３０６，４０６ ダイオードチップの陽極電極、１０７，２０７，３０７，４０７ ダイオードチップの陰極電極、１０８，３０８，４０８導通板、１１０，２１０，３１０，４１０ 陰極導通バーもしくは陰極外部取り出し電極、１１１，２１１，３１１，４１１ 制御導通バーもしくは制御外部取り出し電極、１１２，２１２，３１２，４１２ 陽極導通バーもしくは陽極外部取り出し電極、１１４，３１４，４１４ 絶縁基板、１１５，３１５，４１５
ヒートシンク、１１７，２１７，３１７，４１７ 密封容器。
Claims (2)
- 外部に露出した底面と前記底面に対向する上面とを備えるヒートシンクと、
前記ヒートシンクの前記上面上に接合された絶縁基板と、
前記絶縁基板の上面上に接合された導通板と、
前記導通板の上面の第１表面部分に第１導電層を介して電気的に接続された第１主電極と、前記導通板の前記上面の法線方向に該当する第１方向に関して前記第１主電極と対向する第２主電極とを備える第１半導体チップと、
前記導通板の前記上面の内で前記第１表面部分に隣接した第２表面部分に第２導電層を介して電気的に接続された第１端部を有し且つ前記第１端部から第２端部に向けて前記第１方向に延在する第１部分と、前記第１部分の前記第２端部に連結しており且つ前記第１部分と共にＬ字状を成す様に前記第１方向と直交する第２方向に延在する第２部分とを有する金属基体と、
前記金属基体の前記第２部分の上面に第３導電層を介して電気的に接続された第１主電極と、前記第１方向に関して前記第１主電極と対向する第２主電極とを備える第２半導体チップと、
前記底面の露出部分を除く前記ヒートシンクと、前記絶縁基板と、前記導通板と、前記第１半導体チップと、前記金属基体と、前記第２半導体チップとをその内部空間内に密閉する容器とを備えており、
前記金属基体の前記第２部分の下面は前記第１半導体チップの前記第２主電極の上面上方に位置しており、
前記第２半導体チップの母材は、シリコンよりもバンド間エネルギーギャップが大きいワイドギャップ半導体であることを特徴とする、
半導体装置。 - 請求項１記載の半導体装置であって、
前記第１半導体チップの母材もまた前記ワイドギャップ半導体であることを特徴とする、
半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044666A JP3850739B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
| US10/208,980 US6831351B2 (en) | 2002-02-21 | 2002-08-01 | Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material |
| DE10251247A DE10251247B4 (de) | 2002-02-21 | 2002-11-04 | Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial |
| US10/786,095 US6861730B2 (en) | 2002-02-21 | 2004-02-26 | Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material |
| US11/007,246 US7057298B2 (en) | 2002-02-21 | 2004-12-09 | Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044666A JP3850739B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243612A JP2003243612A (ja) | 2003-08-29 |
| JP3850739B2 true JP3850739B2 (ja) | 2006-11-29 |
Family
ID=27678452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002044666A Expired - Lifetime JP3850739B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6831351B2 (ja) |
| JP (1) | JP3850739B2 (ja) |
| DE (1) | DE10251247B4 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946740B2 (en) * | 2002-07-15 | 2005-09-20 | International Rectifier Corporation | High power MCM package |
| EP1389802A1 (de) * | 2002-08-16 | 2004-02-18 | ABB Schweiz AG | Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen |
| JP4014528B2 (ja) * | 2003-03-28 | 2007-11-28 | 日本碍子株式会社 | ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール |
| JP2005011986A (ja) * | 2003-06-19 | 2005-01-13 | Sanyo Electric Co Ltd | 半導体装置 |
| US7488973B2 (en) * | 2003-07-30 | 2009-02-10 | The Kansai Electric Power Co., Inc. | High-heat-resistant semiconductor device |
| CN100413060C (zh) | 2003-09-04 | 2008-08-20 | 松下电器产业株式会社 | 半导体装置 |
| JPWO2006003936A1 (ja) * | 2004-07-01 | 2007-08-16 | 関西電力株式会社 | スナバ回路及びスナバ回路を有するパワー半導体装置 |
| US7189610B2 (en) * | 2004-10-18 | 2007-03-13 | Semiconductor Components Industries, L.L.C. | Semiconductor diode and method therefor |
| JP4378334B2 (ja) * | 2005-09-09 | 2009-12-02 | 日本碍子株式会社 | ヒートスプレッダモジュール及びその製造方法 |
| JP5171199B2 (ja) * | 2007-10-15 | 2013-03-27 | ローム株式会社 | パワーモジュール |
| JP4803241B2 (ja) * | 2008-11-27 | 2011-10-26 | 三菱電機株式会社 | 半導体モジュール |
| US8724325B2 (en) * | 2009-05-19 | 2014-05-13 | Hamilton Sundstrand Corporation | Solid state switch arrangement |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| MX2012008026A (es) * | 2010-01-18 | 2012-08-01 | Mitsubishi Electric Corp | Modulo de semiconductor de potencia, aparato convertidor de potencia y vagon de ferrocarril. |
| JP2011243839A (ja) * | 2010-05-20 | 2011-12-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
| US8987833B2 (en) | 2011-04-11 | 2015-03-24 | International Rectifier Corporation | Stacked composite device including a group III-V transistor and a group IV lateral transistor |
| US9343440B2 (en) | 2011-04-11 | 2016-05-17 | Infineon Technologies Americas Corp. | Stacked composite device including a group III-V transistor and a group IV vertical transistor |
| US20130175542A1 (en) * | 2011-04-11 | 2013-07-11 | International Rectifier Corporation | Group III-V and Group IV Composite Diode |
| JP2012234926A (ja) * | 2011-04-28 | 2012-11-29 | Sanken Electric Co Ltd | 半導体装置 |
| US8546849B2 (en) | 2011-05-04 | 2013-10-01 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package utilizing clips on package surface |
| US8853706B2 (en) | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with stamped leadframe |
| US8853707B2 (en) | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with etched leadframe |
| JP5494576B2 (ja) * | 2011-06-23 | 2014-05-14 | 三菱電機株式会社 | 半導体モジュール |
| JP5566354B2 (ja) * | 2011-09-06 | 2014-08-06 | 三菱電機株式会社 | 電力用半導体スイッチおよび電力変換装置 |
| US9362267B2 (en) | 2012-03-15 | 2016-06-07 | Infineon Technologies Americas Corp. | Group III-V and group IV composite switch |
| EP2639832A3 (en) * | 2012-03-15 | 2015-08-05 | International Rectifier Corporation | Group III-V and group IV composite diode |
| JP5420711B2 (ja) * | 2012-04-18 | 2014-02-19 | 株式会社日立製作所 | フリーホイールダイオードを有する回路装置 |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
| WO2017017901A1 (ja) * | 2015-07-29 | 2017-02-02 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP6805792B2 (ja) * | 2016-12-14 | 2020-12-23 | 株式会社デンソー | 電池パック |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP6937729B2 (ja) * | 2018-09-06 | 2021-09-22 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| CN112151601A (zh) * | 2020-11-24 | 2020-12-29 | 浙江里阳半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
| KR100245971B1 (ko) * | 1995-11-30 | 2000-03-02 | 포만 제프리 엘 | 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법 |
| JPH11274482A (ja) | 1998-03-20 | 1999-10-08 | Toshiba Corp | 半導体装置 |
| DE69942902D1 (de) * | 1998-03-31 | 2010-12-16 | Tdk Corp | Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung |
| DE19902462B4 (de) * | 1999-01-22 | 2004-02-05 | Infineon Technologies Ag | Halbleiterbauelement mit Chip-on-Chip-Aufbau |
| US6303981B1 (en) * | 1999-09-01 | 2001-10-16 | Micron Technology, Inc. | Semiconductor package having stacked dice and leadframes and method of fabrication |
| US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| JP5031136B2 (ja) * | 2000-03-01 | 2012-09-19 | 浜松ホトニクス株式会社 | 半導体レーザ装置 |
-
2002
- 2002-02-21 JP JP2002044666A patent/JP3850739B2/ja not_active Expired - Lifetime
- 2002-08-01 US US10/208,980 patent/US6831351B2/en not_active Expired - Lifetime
- 2002-11-04 DE DE10251247A patent/DE10251247B4/de not_active Expired - Lifetime
-
2004
- 2004-02-26 US US10/786,095 patent/US6861730B2/en not_active Expired - Lifetime
- 2004-12-09 US US11/007,246 patent/US7057298B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6831351B2 (en) | 2004-12-14 |
| DE10251247A1 (de) | 2003-09-11 |
| US7057298B2 (en) | 2006-06-06 |
| JP2003243612A (ja) | 2003-08-29 |
| US20040164403A1 (en) | 2004-08-26 |
| DE10251247B4 (de) | 2005-09-22 |
| US20050098876A1 (en) | 2005-05-12 |
| US6861730B2 (en) | 2005-03-01 |
| US20030155644A1 (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850739B2 (ja) | 半導体装置 | |
| US20130181228A1 (en) | Power semiconductor module and method of manufacturing the same | |
| JP2005302951A (ja) | 電力用半導体装置パッケージ | |
| CN108735692B (zh) | 半导体装置 | |
| US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
| US11581252B2 (en) | Semiconductor module and wire bonding method | |
| US7663220B2 (en) | Semiconductor device module structure | |
| JP7379886B2 (ja) | 半導体装置 | |
| US20210407954A1 (en) | Semiconductor device | |
| CN111354710A (zh) | 半导体装置及其制造方法 | |
| JP2013102065A (ja) | 半導体モジュール及び電極部材 | |
| JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| WO2021235020A1 (ja) | パワー半導体素子 | |
| US20210305193A1 (en) | Power module of double-faced cooling | |
| US20130043579A1 (en) | Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP7196761B2 (ja) | 半導体装置 | |
| JP5724415B2 (ja) | 半導体モジュール | |
| JP2002151646A (ja) | 圧接型半導体装置 | |
| JP3394000B2 (ja) | モジュール型半導体装置及びこれを用いた電力変換装置 | |
| JP4281229B2 (ja) | 平型半導体装置 | |
| JP7118204B1 (ja) | 半導体装置 | |
| US20230207418A1 (en) | Semiconductor module | |
| WO2022264833A1 (ja) | 半導体装置 | |
| JP2023163856A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3850739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |