JP5578704B2 - Semiconductor device mounting substrate and manufacturing method thereof - Google Patents
Semiconductor device mounting substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5578704B2 JP5578704B2 JP2010052273A JP2010052273A JP5578704B2 JP 5578704 B2 JP5578704 B2 JP 5578704B2 JP 2010052273 A JP2010052273 A JP 2010052273A JP 2010052273 A JP2010052273 A JP 2010052273A JP 5578704 B2 JP5578704 B2 JP 5578704B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor element
- metal plate
- plating
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 138
- 239000000758 substrate Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000007747 plating Methods 0.000 claims description 148
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000002184 metal Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 62
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000007789 sealing Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85455—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子搭載用基板及びその製造方法に関し、特に、金属板を用いた半導体素子搭載用基板及びその製造方法に関する。 The present invention relates to a semiconductor element mounting substrate and a manufacturing method thereof, and more particularly, to a semiconductor element mounting substrate using a metal plate and a manufacturing method thereof.
従来から、金属板から成るリードフレーム材の両面にめっき層を形成し、裏面側に耐エッチングレジスト膜を形成した後、表面側ではめっき層をマスクとしてハーフエッチングを行い、半導体素子を搭載してワイヤボンディング、樹脂封止を行う半導体装置の製造方法が知られている(例えば、特許文献1参照)。かかる半導体装置の製造方法においては、樹脂封止後、リードフレーム材の裏面側の耐エッチングレジスト膜を除去してエッチング加工を行い、外部接続端子部を突出及び独立させ、半導体装置を製造する。 Conventionally, a plating layer is formed on both sides of a lead frame material made of a metal plate, an etching resistant resist film is formed on the back side, and then half etching is performed on the front side using the plating layer as a mask to mount a semiconductor element. A manufacturing method of a semiconductor device that performs wire bonding and resin sealing is known (for example, see Patent Document 1). In such a method for manufacturing a semiconductor device, after resin sealing, the etching resistant resist film on the back side of the lead frame material is removed and etching is performed, and the external connection terminal portion is protruded and independent to manufacture the semiconductor device.
また、類似した半導体装置として、外部接続端子部が樹脂突起となった構造の半導体装置では、まず、金属板の所定位置に形成された凹部にめっきで金属膜を形成したリードフレーム材を用い、金属膜を形成した側に半導体素子を搭載した後、その半導体素子の電極とリードフレーム材の凹部に形成した金属膜(めっき)とをワイヤボンディングし、半導体素子及びワイヤを樹脂で封止する。そして、最後にリードフレーム材の金属板をエッチングして全て除去することで、金属膜で被覆された樹脂突起が外部接続端子部となった半導体装置が形成される(特許文献2参照)。この半導体装置に用いるリードフレーム材は、外部接続端子部に金属板が残らず、リードフレーム材に形成した金属膜(めっき)が外部接続端子部に残っている。 Further, as a similar semiconductor device, in a semiconductor device having a structure in which the external connection terminal portion is a resin protrusion, first, a lead frame material in which a metal film is formed by plating on a recess formed at a predetermined position of a metal plate is used. After mounting the semiconductor element on the side on which the metal film is formed, the electrode of the semiconductor element and the metal film (plating) formed in the recess of the lead frame material are wire-bonded, and the semiconductor element and the wire are sealed with resin. Finally, all the metal plate of the lead frame material is removed by etching, thereby forming a semiconductor device in which the resin protrusion covered with the metal film becomes the external connection terminal portion (see Patent Document 2). In the lead frame material used in this semiconductor device, no metal plate remains on the external connection terminal portion, and a metal film (plating) formed on the lead frame material remains on the external connection terminal portion.
ところで、特許文献1の図1に記載の構成では、リードフレーム材の裏面側に耐エッチングレジスト膜を形成して裏面側をレジスト膜で覆った状態で、リードフレーム材の表面側の加工(所定深さのエッチング加工)から、半導体装置の樹脂封止までを行う。 By the way, in the configuration described in FIG. 1 of Patent Document 1, an etching resistant resist film is formed on the back side of the lead frame material and the back side is covered with the resist film, and the processing on the front side of the lead frame material (predetermined) From the depth etching process) to the resin sealing of the semiconductor device.
かかる方法では、リードフレーム材の加工から半導体装置の製造までを一括して1つの業者で行う場合には問題無いが、加工されたリードフレーム材のみを半導体素子搭載用基板として出荷し、別の業者で半導体装置を製造する場合には、耐エッチングレジスト膜を除去した状態で出荷する必要があるため、そのような事業形態には対応できないという問題があった。つまり、半導体装置の製造業者側では、半導体素子搭載用基板の裏面に形成された耐エッチングレジスト膜を除去する工程が付加され、製造コストの増加に繋がるため、余分な耐エッチングレジスト膜は除去した状態で納品することを要求するのが一般的である。 In such a method, there is no problem when the processing from the processing of the lead frame material to the manufacture of the semiconductor device is performed collectively by one contractor, but only the processed lead frame material is shipped as a substrate for mounting a semiconductor element. When manufacturing a semiconductor device by a contractor, it is necessary to ship with the etching resistant resist film removed, and thus there is a problem that such a business form cannot be handled. That is, on the semiconductor device manufacturer side, an additional step of removing the etching resistant resist film formed on the back surface of the semiconductor element mounting substrate is added, leading to an increase in manufacturing cost. Therefore, the excess etching resistant resist film is removed. It is common to require delivery in state.
一方で、特許文献1に記載の構成で、裏面側の耐エッチングレジストを除去した状態で半導体素子搭載用基板を納品すると、裏面側に形成されためっき層は、金属板の平面から凸状になって形成されているため、その後の半導体装置の製造工程において、多数の工程を順次搬送されて加工される際に、裏面側のめっき層に損傷を負い易いという問題があった。特に、エッチング加工の際には、生じた損傷部分からエッチング液が浸透し、金属板から成るリードフレーム材をエッチング加工してしまうという問題があった。 On the other hand, when the semiconductor element mounting substrate is delivered with the configuration described in Patent Document 1 with the etching-resistant resist on the back side removed, the plating layer formed on the back side is convex from the plane of the metal plate. Therefore, in the subsequent manufacturing process of the semiconductor device, there has been a problem that the plating layer on the back side is easily damaged when a number of processes are sequentially transferred and processed. In particular, during the etching process, there is a problem in that the etching solution penetrates from the damaged portion and the lead frame material made of a metal plate is etched.
そこで、本発明は、半導体素子搭載用基板として出荷を行う場合においても、その後の半導体装置の組立工程において、搬送等によるめっき層の損傷を防止することができる半導体素子搭載用基板及びその製造方法を提供することを目的とする。 Accordingly, the present invention provides a semiconductor element mounting substrate and a method of manufacturing the same, which can prevent damage to a plating layer due to transportation or the like in a subsequent assembly process of a semiconductor device even when shipping as a semiconductor element mounting substrate. The purpose is to provide.
上記目的を達成するため、第1の発明に係る半導体素子搭載用基板は、金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板であって、
前記めっき層は、前記金属板の表面に形成された凹部内のみに、該凹部の深さよりも薄い厚さで形成された保護めっき層を含み、
前記保護めっき層は、前記金属板の半導体素子が搭載されない裏面に形成され、
前記金属板の半導体素子が搭載される面は、前記金属板の加工が施されていない部分に前記めっき層が形成され、前記金属板の加工が施されていない部分に形成された前記めっき層に前記半導体素子の電極が接続されることを特徴とする。
In order to achieve the above object, a semiconductor element mounting substrate according to a first invention is a semiconductor element mounting substrate in which a plating layer having a predetermined shape is formed on both surfaces of a metal plate,
The plating layer includes a protective plating layer formed with a thickness smaller than the depth of the recess only in the recess formed on the surface of the metal plate,
The protective plating layer is formed on the back surface on which the semiconductor element of the metal plate is not mounted,
The surface on which the semiconductor element of the metal plate is mounted has the plating layer formed on a portion where the metal plate is not processed, and the plating layer formed on a portion where the metal plate is not processed The electrode of the semiconductor element is connected to the above.
これにより、搬送時にも、金属板の平坦部が搬送部材と接触し、めっき層と搬送部材との接触を防ぐことができるので、めっき層を保護し、損傷を防ぐことができる。また、めっき層の保護が必要な面にのみ凹部及び凹部内のめっき層が形成され、必要最小限の加工でめっき層の保護を行うことができる。つまり、搬送や処理において、レールやステージ等の支持部材との接触が多い半導体素子搭載用基板の裏面のめっき層を保護することができ、半導体装置製造プロセスの実情に即した半導体素子搭載用基板とすることができる。 Thereby, the flat part of a metal plate contacts with a conveyance member also at the time of conveyance, and since a contact with a plating layer and a conveyance member can be prevented, a plating layer can be protected and damage can be prevented. Further, the concave portion and the plating layer in the concave portion are formed only on the surface where the plating layer needs to be protected, and the plating layer can be protected with the minimum necessary processing. In other words, the plating layer on the back surface of the semiconductor element mounting substrate that is frequently in contact with a support member such as a rail or stage during transport or processing can be protected, and the semiconductor element mounting substrate in accordance with the actual situation of the semiconductor device manufacturing process It can be.
第2の発明に係る半導体素子搭載用基板の製造方法は、金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板の製造方法であって、
前記金属板の両面に、所定形状のめっき層を形成するためのレジストマスクを形成するレジストマスク形成工程と、
前記金属板の半導体素子が搭載されない裏面に、エッチング加工により、該金属板の該レジストマスクから露出している部分に凹部を形成するエッチング工程と、
該凹部内のみに、該凹部の深さよりも薄い厚さで第1のめっき層を形成する第1めっき工程と、
前記金属板の前記半導体素子が搭載される面の加工が施されていない部分に、第2のめっき層を形成する第2めっき工程と、を含むことを特徴とする。
A method for manufacturing a semiconductor element mounting substrate according to a second invention is a method for manufacturing a semiconductor element mounting substrate in which a plating layer having a predetermined shape is formed on both surfaces of a metal plate,
A resist mask forming step of forming a resist mask for forming a plating layer of a predetermined shape on both surfaces of the metal plate;
An etching step of forming a recess in a portion exposed from the resist mask of the metal plate by etching on the back surface of the metal plate on which the semiconductor element is not mounted;
A first plating step in which a first plating layer is formed only in the recess with a thickness smaller than the depth of the recess;
A second plating step of forming a second plating layer on a portion of the metal plate where the surface on which the semiconductor element is mounted is not processed.
これにより、凹部内のめっき層が、金属板の表面よりも低く形成されるので、凹部内のめっき層を保護できる構成の半導体素子用基板を製造することができる。つまり、搬送や処理時に支持部材との接触の機会が多い裏面のめっき層を保護することができ、めっき層の損傷を製造プロセスに即して効果的に防止することができる。 Thereby, since the plating layer in a recessed part is formed lower than the surface of a metal plate, the board | substrate for semiconductor elements of the structure which can protect the plating layer in a recessed part can be manufactured. That is, it is possible to protect the plating layer on the back surface, which has many opportunities to come into contact with the support member during transportation and processing, and to effectively prevent damage to the plating layer in accordance with the manufacturing process.
第3の発明は、第2の発明に係る半導体素子搭載用基板の製造方法において、
前記レジストマスクは、前記エッチング工程及び前記めっき工程の双方に用いることを特徴とする。
A third invention is a method of manufacturing a semiconductor element mounting substrate according to the second invention,
The resist mask is used for both the etching process and the plating process.
これにより、1回のレジストマスクの形成で、エッチング工程とめっき工程の双方の加工を行うことができ、実質的な工程数を殆ど増加させずに、めっき層保護の効果を有する半導体素子搭載用基板を製造することができる。 As a result, both the etching process and the plating process can be performed by forming the resist mask once, and the effect of protecting the plating layer can be achieved without substantially increasing the number of processes. A substrate can be manufactured.
第4の発明は、第3の発明に係る半導体素子搭載用基板の製造方法において、
前記第1めっき工程及び前記第2めっき工程は、同時に行われることを特徴とする。
A fourth invention is a method of manufacturing a semiconductor element mounting substrate according to the third invention,
The first plating step and the second plating step are performed simultaneously.
これにより、両面を同時に加工することができ、表面側と裏面側で大きく異なる工程を行うことなく、低コストかつ短時間に半導体素子搭載用基板の製造を行うことができる。 Thereby, both surfaces can be processed at the same time, and a semiconductor element mounting substrate can be manufactured in a low cost and in a short time without performing a process that differs greatly between the front surface side and the back surface side.
第5の発明は、第4の発明に係る半導体素子搭載用基板の製造方法において、
前記第1めっき工程及び前記第2めっき工程の後、前記レジストマスクを除去するレジストマスク除去工程と、
前記半導体素子が搭載される表面側の前記第2のめっき層を覆うレジストマスクと、前記裏面全体を覆うレジストマスクを形成する第2のレジストマスク形成工程と、
前記表面側をハーフエッチング加工するハーフエッチング工程と、を更に有することを特徴とする。
これにより、表面側には、半導体素子が搭載され易く、ワイヤボンディングの行い易い段差を形成することができ、半導体素子搭載機能は従来通りの水準を維持することができる。
A fifth invention is a method of manufacturing a semiconductor element mounting substrate according to the fourth invention,
A resist mask removing step of removing the resist mask after the first plating step and the second plating step;
A resist mask that covers the second plating layer on the front surface side on which the semiconductor element is mounted; and a second resist mask forming step that forms a resist mask that covers the entire back surface;
A half-etching step of half-etching the surface side.
As a result, a step on which the semiconductor element can be easily mounted and wire bonding can be easily formed on the surface side, and the semiconductor element mounting function can be maintained at a conventional level.
第6の発明は、第5の発明に係る半導体装置搭載用基板の製造方法において、
前記表面側の前記第2のめっき層を覆う前記レジストマスクは、前記第2のめっき層よりも広い領域を覆うように形成することを特徴とする。
A sixth invention is a method of manufacturing a semiconductor device mounting substrate according to the fifth invention,
The resist mask that covers the second plating layer on the surface side is formed so as to cover an area wider than the second plating layer.
これにより、ハーフエッチング時においても、めっき層がひさしの状態となり、バリや脱落等の不良の原因となるのを防ぐことができる。 Thereby, even at the time of half-etching, it is possible to prevent the plating layer from being eaves and causing defects such as burrs and dropping off.
本発明によれば、半導体装置の組立工程において、めっき層の損傷を防ぐことができる。 ADVANTAGE OF THE INVENTION According to this invention, the damage of a plating layer can be prevented in the assembly process of a semiconductor device.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
図1は、本発明の実施形態に係る半導体素子搭載用基板30を用いて製造した半導体装置の構成の一例を示す断面図である。図1において、本実施形態に係る半導体素子搭載用基板30は、金属板10と、めっき層20、21とを有する。また、本実施形態に係る半導体素子搭載用基板30を用いて製造した半導体装置は、半導体素子搭載用基板30の他、半導体素子50と、ワイヤ60と、封止樹脂70とを備える。
FIG. 1 is a cross-sectional view showing an example of the configuration of a semiconductor device manufactured using a semiconductor
本実施形態に係る半導体素子用搭載基板30において、金属板10は、銅、鉄等を含む金属材料で構成された基板である。金属板10は、導電性と適切な機械的強度を有する金属材料で構成されていれば、種々の金属基板を用いることができる。
In the semiconductor
金属板10は、裏面側には、平坦部11aと、凹部12とを有する。また、表面側には、端子領域13aと、半導体素子搭載領域14とを有する。なお、金属板10の厚さは、例えば、100μm〜数100μm程度の厚さであってもよい。また、半導体素子搭載領域14における厚さは、例えば、金属板10の全体の厚さ(最下部から最上部までの厚さ)の1/3程度の厚さであってもよい。
The
ここで、表面側とは、半導体装置製造プロセスの後工程において半導体素子50が搭載される側を意味し、その反対側の半導体素子50が搭載されず、外部接続端子として用いられる側を、裏面側と呼ぶ。
Here, the front side means a side on which the
裏面側の平坦部11aは、金属板10の面がそのまま利用される面である。つまり、何らエッチング等の加工が施されない平坦面である。一方、凹部12は、エッチングにより、平坦部11aが腐食して除去されて形成された窪み部分である。凹部12の内部、つまり凹部12の底面部には、めっき層20が形成されている。めっき層20は、凹部12の深さよりも薄い厚さで、凹部12の底面全体を覆うように形成されている。よって、半導体素子搭載用基板30を搬送手段や処理装置の支持部材、例えばレールやステージの上に載置した場合には、平坦部11aが支持部材の面と接触し、めっき層20は支持部材の面と接触しない状態となる。よって、めっき層20が、支持部材との摩擦により削られて損傷するのを防ぐことができる。このように、めっき層20は、凹部12により保護された形状を有するので、保護めっき層20と呼んでもよい。
The
なお、めっき層20は、種々の金属材料により構成することができるが、ニッケル、パラジウム、金等の実装に適した材料から構成されてもよい。これらの材料は、単独で用いられてもよいし、複数用いられてもよい。複数の金属材料が用いられる場合には、各種類の金属層が積層されてめっき層20が構成されてもよい。
In addition, although the
一方、表面側については、端子領域13aが、金属板10の面がそのまま利用される面となっており、半導体素子搭載領域14が、エッチングにより金属板10が除去された領域になっている。但し、端子領域13aは、めっき前処理として、微少のエッチング加工が施される場合もある。
On the other hand, on the front surface side, the
半導体素子50は、所定の電子回路が形成されたいわゆるIC(Integrated Circuit、集積回路)である。半導体素子50には、電子回路への電気信号及び電力の入出力を行うための電極51が形成されている。半導体素子50は、一般的に、電極51が形成されていない下面52が下側となり、電極51が形成された電極形成面53が上となってダイボンディング材を介して半導体素子搭載用基板30上に搭載される。そして、半導体素子50の電極51が、半導体素子搭載用基板30の端子領域13aに形成されためっき層21に、ワイヤ60を用いてワイヤボンディングにより接続されることにより、半導体素子50の電子回路と端子領域13aとの電気的接続が行われる。よって、電極51と、めっき層21とを接続するワイヤ60は、長いよりは短い方が好ましいので、電極51と、めっき層21との高さを接近させるべく、半導体素子搭載領域14は、金属板10の表面側をエッチングした窪み面として構成している。
The
また、端子領域13aは、ワイヤ60が接続される面であるので、接続を確実に行うために、なるべく平坦な面であることが好ましい。よって、金属板10の表面の、加工が施されていない平坦面の部分を端子領域13aとしている。但し、端子領域13aは、めっき前処理として、酸化膜を除去するために極微少のエッチング処理が施される場合もある。
Moreover, since the terminal area |
この端子領域13aの表面には、ワイヤボンディングを容易にするために、めっき層21が形成されている。めっき層21は、めっき層20と同様に、種々の金属材料を用いることができる。例えば、ニッケル、パラジウム、金等の実装に適した金属材料が、用途に応じて用いられてもよい。
A
このように、本実施形態に係る半導体素子搭載用基板30は、半導体素子50を実装して半導体装置を製造する工程において、半導体素子搭載用基板30の裏面側のめっき層20の損傷を防止しつつ、表面側においては、めっき層21上に確実なワイヤボンディングが可能なように構成されている。
As described above, the semiconductor
次に、図2を用いて、本実施形態に係る半導体素子搭載用基板30の製造方法について説明する。図2は、本実施形態に係る半導体素子搭載用基板30の製造方法の一連の工程の例を示した図である。なお、図1で説明した構成要素と同様の構成要素については、図1と同様の参照符号を付し、その説明を省略するものとする。
Next, a method for manufacturing the semiconductor
図2(A)は、レジストマスク形成工程の一例を示した図である。レジストマスク形成工程においては、金属板10の両面に、レジストによりマスク40、41を形成する。レジストは、マスク40、41としての機能を果たすことができれば、塗布型を含む種々のレジストを用いることができるが、例えば、ドライフィルムレジストを用いてもよい。ドライフィルムレジストを金属板10の表面11、13に貼り付け(ラミネートし)、ガラスマスクを用いて露光を行い、露光後に現像を行って所定のパターンを形成することにより、レジストマスク40、41を形成することができる。レジストパターンは、金属板10の裏面側の表面11については、凹部12を形成する部分を露出させ、金属板10の表面側の表面13については、めっき層を形成する部分を露出させるように形成する。
FIG. 2A illustrates an example of a resist mask forming process. In the resist mask formation step, masks 40 and 41 are formed on both surfaces of the
ここで、図1において説明したように、表面側は半導体素子50が半導体装置製造プロセスの工程において搭載される面であり、裏面側は半導体素子50が搭載されない面である。
Here, as described in FIG. 1, the front surface side is a surface on which the
なお、レジストは、エッチング加工及びめっき加工の双方に使用可能なレジストを用いるようにしてもよい。本実施形態に係る半導体素子搭載用基板の製造方法では、裏面側においては、エッチング加工を行った後に、エッチング加工を行った箇所に引き続きめっき加工を行うが、その際、同じレジストを用いることができる。 In addition, you may make it use the resist which can be used for both an etching process and a plating process as a resist. In the manufacturing method of the semiconductor element mounting substrate according to the present embodiment, after the etching process is performed on the back surface side, the plating process is subsequently performed on the etched part. In this case, the same resist is used. it can.
また、表面側においても、裏面側と同じレジストを用いることができるので、表面側と裏面側のレジストマスク形成工程を、全く同じ工程で行うことができるので、レジストマスク形成工程全体を簡素化することができる。 In addition, since the same resist as that on the back side can be used on the front side, the resist mask forming process on the front side and the back side can be performed in exactly the same process, thereby simplifying the entire resist mask forming process. be able to.
なお、エッチング加工及びめっき加工の双方に使用可能なレジストであれば、レジストは、ドライフィルムレジスト、塗布型のレジスト等、種々のレジストを用いることができる。 Note that various resists such as a dry film resist and a coating type resist can be used as long as the resist can be used for both etching and plating.
図2(B)は、エッチング工程の一例を示した図である。エッチング工程においては、金属板10の裏面側について、エッチング加工が行われ、レジストマスク40に覆われていない金属板10の露出面に凹部12が形成される。なお、凹部12は、後のめっき工程において形成されるめっき層20の厚さよりも深く形成される。これにより、凹部12の底部表面にめっき層20が形成されても、めっき層20は搬送時にレールや装置に接触せず、金属板10の表面11が接触することになり、めっき層20を保護することができる。
FIG. 2B is a diagram illustrating an example of an etching process. In the etching step, etching is performed on the back surface side of the
凹部12の深さは、めっき層20の厚さとの関係により、相対的に決定されてよい。一般的に、めっき工程においては、めっき層20の厚さを何μmにするかは、予め定められている。そして、所定のめっき層20の厚さとなるように、電流密度、時間、めっき液濃度等のパラメータを用いて制御される。よって、めっき層20の厚さを何μmとするかは、予め工程により定まっているので、所定のめっき層20の厚さよりも深くなるように、凹部12の深さは決定される。なお、めっき層20の厚さも、用途と目的に応じて適宜定められてよいが、例えば、2〜5μm程度の厚さのめっき層20として形成されてもよい。
The depth of the
また、凹部12を、めっき層20の厚さよりも、どの程度深くするかについても、用途と目的に応じて種々定めることができる。しかしながら、めっき層20の厚さよりも大幅に深くすると、エッチング加工の時間を必要以上に長く要するので、めっき層20の厚さよりも、少し深くなるように凹部12を形成するようにしてもよい。例えば、めっき層20の厚さよりも、2μm程度深い凹部12を形成するようにしてもよい。
Also, how deep the
エッチング加工は、種々のエッチング方法により行うことができるが、例えば、湿式のシャワー式のエッチング加工を行うようにしてもよい。その他、費用的には高くなるが、ドライエッチングでエッチング加工を行うことも可能である。 Although the etching process can be performed by various etching methods, for example, a wet shower type etching process may be performed. In addition, although it is expensive, the etching process can be performed by dry etching.
図2(C)は、めっき工程の一例を示した図である。めっき工程においては、レジストマスク40、41の露出部分に、めっきによりめっき層20、21が形成される。金属板10の表面側においては、何ら加工されていない平坦面13にめっき層21が形成され、裏面側においては、凹部12の底面の表面にめっき層20が形成される。
FIG. 2C is a diagram illustrating an example of a plating process. In the plating step, the plating layers 20 and 21 are formed on the exposed portions of the resist
形成するめっき層20、21が、表面側と裏面側で同じめっき層20、21である場合には、表裏面を同時にめっき処理することができる。めっき処理は、例えば、湿式の電気めっきにより行ってもよい。電気めっきの場合には、上述のように、電流密度、めっき時間、めっき液の濃度等により、形成するめっき層20、21の厚さを制御することができる。 When the plating layers 20 and 21 to be formed are the same plating layers 20 and 21 on the front surface side and the back surface side, the front and back surfaces can be plated simultaneously. The plating process may be performed, for example, by wet electroplating. In the case of electroplating, as described above, the thickness of the plated layers 20 and 21 to be formed can be controlled by the current density, plating time, plating solution concentration, and the like.
また、裏面側と表面側で、めっき層20、21を異なる構成とすることも可能である。例えば、裏面側をマスキングして、表面側にワイヤボンデシィングに適しためっき層21を形成することも可能である。また逆に、表面側をマスキングして、裏面側に半田接続に適しためっき層20を形成することも可能である。このように、表面側又は裏面側に特別な顧客要求がある場合にも、要求のある面について個別のめっき処理を行うことにより、きめ細かく対応することができる。
Moreover, it is also possible to make the plating layers 20 and 21 different on the back side and the front side. For example, it is possible to mask the back side and form a
図2(D)は、レジストマスク除去工程の一例を示した図である。レジストマスク除去工程においては、裏面側、表面側の双方とも、レジストマスク40、41が除去される。なお、レジストマスク40、41の除去は、例えばレジストがドライフィルムレジストであれば、レジストを剥離して行ってよく、レジストが塗布型レジストであれば、溶解除去により行ってよい。
FIG. 2D is a diagram illustrating an example of a resist mask removing process. In the resist mask removing step, the resist
図2(E)は、第2のレジストマスク形成工程の一例を示した図である。第2のレジストマスク形成工程においては、金属板10の裏面側の総てと、表面側のめっき層21を覆うように、レジストマスク42、43が形成される。裏面側においては、めっき層20が形成されている凹部12も、金属板10の表面そのものである端子領域11aも含めて、総てレジストマスク42で覆われる。
FIG. 2E is a diagram illustrating an example of a second resist mask forming process. In the second resist mask formation step, resist
一方、表面側においては、めっき層21が形成されている領域を覆うように、レジストマスク43が形成される。その際、レジストマスク43は、めっき層21よりも大きい領域を覆うようにして形成してもよい。表面側にめっき層21の領域よりも大きい領域を覆うレジストマスク43を形成する目的は、次のエッチング加工によって、めっき層21の下の金属板10がエッチング加工されないようにするためである。めっき層21の下の金属板10がエッチングされた場合、めっき層21が「ひさし」の状態となり、その部分がバリや脱落等の不良の原因となることから、これを防止すべく、めっき層21のエリアよりも大きい(広い)エリアで金属板10が残るようにしてもよい。また、めっき層21の領域と同等の領域で金属板10を残すことも考えられるが、加工が難しく、めっき層21よりもやや大きい領域で金属板10を残す方が容易である。
On the other hand, on the surface side, a resist
なお、第2のレジストマスク形成工程においても、レジストは、ドライフィルムレジストをラミネートするようにしてもよいし、その他のレジストを用いるようにしてもよい。 In the second resist mask forming step, a dry film resist may be laminated as the resist, or another resist may be used.
本工程により、半導体素子搭載面については、端子領域11aについては、金属板10の加工が施されていない部分を確実に残し、ワイヤボンディングに適した平坦面を利用することができる。
With this process, as for the semiconductor element mounting surface, it is possible to reliably leave a portion of the
図2(F)は、ハーフエッチング工程の一例を示した図である。ハーフエッチング工程においては、金属板10の表面側から、ハーフエッチング加工を行う。ハーフエッチング工程により、金属板10の表面側から、めっき層21が形成されていない表面13について、必要な深さがエッチングされる。ハーフエッチング工程では、エッチング加工が途中で止まるため、端子部は個々に分離独立せず、すべて連結した状態の半導体素子搭載用基板30となる。ハーフエッチング工程により、ハーフエッチング加工された部分が半導体素子搭載領域14となり、ハーフエッチング加工されずに残った部分が、端子領域13aとなる。
FIG. 2F is a diagram illustrating an example of a half-etching process. In the half etching process, half etching processing is performed from the surface side of the
ハーフエッチング加工の深さは、例えば、金属板10の2/3前後の深さであってもよい。例えば、金属板10が100〜200μmの場合、60〜140μm程度の深さにエッチングしてもよい。
The depth of the half etching process may be, for example, a depth of about 2/3 of the
なお、ハーフエッチング工程は、裏面側が総て第2のレジストマスク42で覆われているため、シャワー式の湿式エッチングの他、浸漬式の湿式エッチングも可能である。また、必要に応じてドライエッチングを用いてもよいことは、図2(B)で説明したエッチング工程と同様である。
In the half-etching process, since the entire back side is covered with the second resist
図2(G)は、第2のレジストマスク除去工程の一例を示した図である。第2のレジストマスク除去工程においては、金属板10の裏面側及び表面側の第2のレジストマスク42、43が総て除去される。そして、金属板10の表面11、12、13、14には一切レジストマスク42、43が形成されていない、このまま出荷できる形態の半導体素子搭載用基板30が完成する。
FIG. 2G illustrates an example of a second resist mask removal process. In the second resist mask removing step, the second resist
かかる製造方法により製造された半導体素子搭載用基板30は、図2(G)に示すように、裏面側のめっき層20が、金属板10の凹部12の中に形成されているため、後工程において、金属板10の平坦部が搬送時にレール等に接触し、めっき層20が接触するのを防ぐことができる。
In the semiconductor
なお、図2(G)に示した半導体素子搭載用基板30は、出荷後は、半導体装置製造業者に用いられ、図1で示したように、半導体素子50が半導体素子搭載領域14に搭載され、ワイヤ60を用いてワイヤボンディングが行われ、封止樹脂70で樹脂封止が行われる。
The semiconductor
図3は、本実施形態に係る半導体素子搭載用基板30を用いて、半導体製造プロセスの後工程において完成した半導体装置の一例を示した図である。
FIG. 3 is a diagram showing an example of a semiconductor device completed in the subsequent process of the semiconductor manufacturing process using the semiconductor
本実施形態に係る半導体素子搭載用基板30を用いた半導体装置は、半導体素子搭載部16と、端子部15とが分離されている点で、図1に示す半導体装置とは異なっている。図3は、後工程における、図1の次の工程と考えてよい。図1に示す状態となった後は、裏面側のめっき層20をマスクとして、金属板10の裏面のエッチング加工が行われる。これにより、端子部15と、半導体素子部16とが分離し、半導体パッケージの集合体として半導体装置が完成する。この後は、個々の半導体パッケージに切断して分割することにより、個々の半導体装置が完成する。
The semiconductor device using the semiconductor
図2に示した半導体装置の製造方法を実施し、本実施形態に係る半導体装置を製造した実施例について説明する。なお、今までの説明に対応する構成要素には、同一の参照符号を付し、その説明を省略する。 An example in which the semiconductor device manufacturing method shown in FIG. 2 is performed and the semiconductor device according to this embodiment is manufactured will be described. Note that components corresponding to those described so far are denoted by the same reference numerals and description thereof is omitted.
金属板10として、板厚0.125mmの銅材を用意した。まず、レジストマスク形成工程においては、金属板10の両面に、厚さ20μmのドライフィルムレジストをラミネートした。ドライフィルムレジストは、めっき加工及びエッチング加工の双方に使用可能な、一般に市販されている商品を用いた。
A copper material having a thickness of 0.125 mm was prepared as the
その後は、表面側用及び裏面側用に準備した、所定のパターンが形成されたガラスマスクを用いて露光・現像を行い、図2(A)に示したように、金属板10の両面に、レジストマスク40、41を形成した。
Thereafter, exposure and development are performed using a glass mask on which a predetermined pattern is formed, prepared for the front side and the back side, and as shown in FIG. 2 (A), on both sides of the
エッチング工程においては、図2(B)に示したように、裏面側のみにエッチング加工を行うことで、金属板10に凹部12を形成した。エッチング加工は、銅材を溶解するエッチング液を裏面側に噴射して処理を行った。また、凹部12の深さは、次に形成するめっき層20の厚さより約2μm程度大きい値となるように設定した。
In the etching process, as shown in FIG. 2B, the
めっき工程においては、図2(C)に示したように、金属板10の裏面側及び表面側に、ニッケルめっきとパラジウムめっきと金めっきとを順次施し、積層金属層となるめっき層20、21を、2.15μmの総厚さで形成した。この段階で、裏面側のめっき層20は、金属板10の凹部12の内部に、凹部12の底面を覆うように形成されたことになる。
In the plating step, as shown in FIG. 2 (C), nickel plating, palladium plating, and gold plating are sequentially applied to the back surface side and the front surface side of the
レジストマスク除去工程においては、図2(D)に示したように、ドライフィルムレジストのレジストマスク40、41を剥離除去した。
In the resist mask removing step, as shown in FIG. 2D, the resist
第2のレジストマスク形成工程においては、まず、金属板10の両面に、ドライフィルムレジストを再度ラミネートした。そして、表面側については、ガラスマスクを用いて露光を行い、現像を経て、図2(E)に示したように、めっき層21の領域よりもやや大きい、めっき層21を包含するレジストマスク43を形成した。裏面側については、全面を覆うレジストマスク42を形成した。
In the second resist mask forming step, first, a dry film resist was laminated again on both surfaces of the
ハーフエッチング工程においては、図2(F)に示したように、ハーフエッチング加工を行い、金属板10の表面側の表面13から、深さ約85μmの深掘り窪みを形成した。ハーフエッチングされた部分は、半導体素子搭載領域14となる。
In the half-etching step, as shown in FIG. 2F, half-etching was performed to form a deep pit having a depth of about 85 μm from the
第2のレジストマスク除去工程においては、図2(G)に示したように、裏面側及び表面側のレジスト42、43が剥離除去された。本工程において、本実施例に係る半導体素子搭載用基板10が完成した。
In the second resist mask removing step, as shown in FIG. 2G, the resists 42 and 43 on the back surface side and the front surface side were peeled and removed. In this step, the semiconductor
このようにして得られた半導体素子搭載用基板30に、従来と同じ工程で半導体素子50を搭載し、ワイヤ60によるボンディングを行って、半導体素子50の電極51と、端子領域13a上に形成されためっき層21とを接続する。その後、封止樹脂70を用いて樹脂封止を行うことで製造工程を終了させ、図1に示した状態にした。そして、金属板10の裏面側のめっき層20に傷が生じていたかを観察すると、傷は全く発生していなかった。
The semiconductor
このように、本実施例に係る半導体素子搭載用基板30及びその製造方法によれば、後工程で半導体装置とした場合にも、金属板10の裏面側に形成されためっき層20に損傷が発生せず、めっき層20を保護できる構成であることが確かめられた。
Thus, according to the semiconductor
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
本発明は、半導体パッケージ等の半導体装置に用いられる、リードフレーム等の半導体素子搭載用基板に利用することができる。 The present invention can be used for a semiconductor element mounting substrate such as a lead frame used in a semiconductor device such as a semiconductor package.
10 金属板
11、13 表面
11a 平坦部
12 凹部
13a 端子領域
14 半導体素子搭載領域
15 端子部
16 半導体素子搭載部
20 めっき層(保護めっき層)
21 めっき層
30 半導体素子搭載用基板
40、41、42、43 レジストマスク
50 半導体素子
51 半導体素子の電極
52 半導体素子の下面
53 半導体素子の電極形成面
60 ワイヤ
70 封止樹脂
DESCRIPTION OF
DESCRIPTION OF
Claims (6)
前記めっき層は、前記金属板の表面に形成された凹部内のみに、該凹部の深さよりも薄い厚さで形成された保護めっき層を含み、
前記保護めっき層は、前記金属板の半導体素子が搭載されない裏面に形成され、
前記金属板の半導体素子が搭載される面は、前記金属板の加工が施されていない部分に前記めっき層が形成され、前記金属板の加工が施されていない部分に形成された前記めっき層に前記半導体素子の電極が接続されることを特徴とする半導体素子搭載用基板。 A substrate for mounting a semiconductor element in which a plating layer having a predetermined shape is formed on both surfaces of a metal plate,
The plating layer includes a protective plating layer formed with a thickness smaller than the depth of the recess only in the recess formed on the surface of the metal plate,
The protective plating layer is formed on the back surface on which the semiconductor element of the metal plate is not mounted,
The surface on which the semiconductor element of the metal plate is mounted has the plating layer formed on a portion where the metal plate is not processed, and the plating layer formed on a portion where the metal plate is not processed A substrate for mounting a semiconductor element, wherein an electrode of the semiconductor element is connected to the substrate.
前記金属板の両面に、所定形状のめっき層を形成するためのレジストマスクを形成するレジストマスク形成工程と、
前記金属板の半導体素子が搭載されない裏面に、エッチング加工により、該金属板の該レジストマスクから露出している部分に凹部を形成するエッチング工程と、
該凹部内のみに、該凹部の深さよりも薄い厚さで第1のめっき層を形成する第1めっき工程と、
前記金属板の前記半導体素子が搭載される面の加工が施されていない部分に、第2のめっき層を形成する第2めっき工程と、を含むことを特徴とする半導体素子搭載用基板の製造方法。 A method for manufacturing a substrate for mounting a semiconductor element in which a plating layer having a predetermined shape is formed on both surfaces of a metal plate,
A resist mask forming step of forming a resist mask for forming a plating layer of a predetermined shape on both surfaces of the metal plate;
An etching step of forming a recess in a portion exposed from the resist mask of the metal plate by etching on the back surface of the metal plate on which the semiconductor element is not mounted;
A first plating step in which a first plating layer is formed only in the recess with a thickness smaller than the depth of the recess;
And a second plating step of forming a second plating layer on a portion of the metal plate on which the surface on which the semiconductor element is mounted is not processed. Method.
前記半導体素子が搭載される表面側の前記第2のめっき層を覆うレジストマスクと、前記裏面全体を覆うレジストマスクを形成する第2のレジストマスク形成工程と、
前記表面側をハーフエッチング加工するハーフエッチング工程と、を更に有することを特徴とする請求項4に記載の半導体素子搭載用基板の製造方法。 A resist mask removing step of removing the resist mask after the first plating step and the second plating step;
A resist mask that covers the second plating layer on the front surface side on which the semiconductor element is mounted; and a second resist mask forming step that forms a resist mask that covers the entire back surface;
The method for manufacturing a substrate for mounting a semiconductor element according to claim 4, further comprising a half-etching step of half-etching the surface side.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052273A JP5578704B2 (en) | 2010-03-09 | 2010-03-09 | Semiconductor device mounting substrate and manufacturing method thereof |
KR1020110019018A KR101307030B1 (en) | 2010-03-09 | 2011-03-03 | Substrate for mounting semiconductor element and method for manufacturing the same |
CN201110054138.6A CN102194763B (en) | 2010-03-09 | 2011-03-04 | The manufacture method of substrate for carrying semiconductor components |
TW100107258A TWI500122B (en) | 2010-03-09 | 2011-03-04 | Semiconductor package substrate and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052273A JP5578704B2 (en) | 2010-03-09 | 2010-03-09 | Semiconductor device mounting substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187742A JP2011187742A (en) | 2011-09-22 |
JP5578704B2 true JP5578704B2 (en) | 2014-08-27 |
Family
ID=44602584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010052273A Active JP5578704B2 (en) | 2010-03-09 | 2010-03-09 | Semiconductor device mounting substrate and manufacturing method thereof |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5578704B2 (en) |
KR (1) | KR101307030B1 (en) |
CN (1) | CN102194763B (en) |
TW (1) | TWI500122B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI427839B (en) * | 2010-12-03 | 2014-02-21 | Ind Tech Res Inst | Apparatuses and methods of depositing film patterns |
WO2013114985A1 (en) * | 2012-02-01 | 2013-08-08 | 株式会社パイオラックスメディカルデバイス | Guide wire |
JP5878054B2 (en) * | 2012-03-27 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
JP2014027266A (en) * | 2012-06-20 | 2014-02-06 | Asahi Kasei Electronics Co Ltd | Semiconductor package and manufacturing method of the same |
JP6044936B2 (en) * | 2013-04-24 | 2016-12-14 | Shマテリアル株式会社 | Manufacturing method of semiconductor device mounting substrate |
JP6539928B2 (en) * | 2015-12-14 | 2019-07-10 | 大口マテリアル株式会社 | Lead frame for mounting a semiconductor device and method of manufacturing the same |
JP6792106B2 (en) * | 2017-03-30 | 2020-11-25 | スピードファム株式会社 | Work carrier and manufacturing method of work carrier |
JP6863846B2 (en) * | 2017-07-19 | 2021-04-21 | 大口マテリアル株式会社 | Substrate for mounting semiconductor elements and its manufacturing method |
JP7408886B2 (en) | 2020-03-31 | 2024-01-09 | 長華科技股▲ふん▼有限公司 | Substrate for mounting semiconductor elements |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62286260A (en) * | 1986-06-04 | 1987-12-12 | Oki Electric Ind Co Ltd | Substrate connection structure of semiconductor |
JPH10242367A (en) * | 1997-02-25 | 1998-09-11 | Fujitsu Ltd | Semiconductor device and its manufacture |
JP4030200B2 (en) * | 1998-09-17 | 2008-01-09 | 株式会社ルネサステクノロジ | Semiconductor package and manufacturing method thereof |
JP3569642B2 (en) * | 1999-03-10 | 2004-09-22 | 新光電気工業株式会社 | Semiconductor device carrier substrate, method of manufacturing the same, and method of manufacturing a semiconductor device |
JP3621869B2 (en) * | 2000-06-15 | 2005-02-16 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
KR101095527B1 (en) * | 2009-11-04 | 2011-12-19 | 엘지이노텍 주식회사 | Leadframe and method of manufacturig same |
-
2010
- 2010-03-09 JP JP2010052273A patent/JP5578704B2/en active Active
-
2011
- 2011-03-03 KR KR1020110019018A patent/KR101307030B1/en not_active IP Right Cessation
- 2011-03-04 TW TW100107258A patent/TWI500122B/en not_active IP Right Cessation
- 2011-03-04 CN CN201110054138.6A patent/CN102194763B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011187742A (en) | 2011-09-22 |
KR20110102181A (en) | 2011-09-16 |
TWI500122B (en) | 2015-09-11 |
TW201145476A (en) | 2011-12-16 |
CN102194763B (en) | 2015-09-23 |
CN102194763A (en) | 2011-09-21 |
KR101307030B1 (en) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5578704B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
CN102265394B (en) | Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof | |
JP5075890B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5945563B2 (en) | Package carrier and manufacturing method thereof | |
US9455159B2 (en) | Fabrication method of packaging substrate | |
TW441062B (en) | Carrier substrate for producing semiconductor device | |
JP2011014644A (en) | Wiring board and manufacturing method thereof | |
JP2011108818A (en) | Manufacturing method of lead frame and manufacturing method of semiconductor device | |
JP2018166182A (en) | Lead frame for semiconductor device, and method of manufacturing the same | |
JP6617955B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP2013069955A (en) | Semiconductor device, semiconductor device manufacturing method and lead frame | |
JP6676854B2 (en) | Lead frame, and method of manufacturing lead frame and semiconductor device | |
JP5991712B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
JP6057285B2 (en) | Semiconductor device mounting substrate | |
TWI625799B (en) | Manufacturing method of lead frame structure | |
JP6644978B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof | |
JP6481895B2 (en) | Lead frame for semiconductor device and manufacturing method thereof | |
JP2014138155A (en) | Semiconductor element mounting substrate and semiconductor device | |
JP6901201B2 (en) | Substrate for mounting semiconductor elements and its manufacturing method | |
JP5610450B2 (en) | Lead frame manufacturing method | |
JP2021163854A (en) | Substrate for mounting semiconductor element | |
JP2016213261A (en) | Semiconductor element mounting substrate and semiconductor device, and manufacturing method therefor | |
JP2009272352A (en) | Method of manufacturing electronic device | |
KR101795054B1 (en) | Chip package member and manufacturing method thereof | |
JP2011100899A (en) | Lead frame, and interim product of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |