JP5578048B2 - 映像信号出力回路 - Google Patents
映像信号出力回路 Download PDFInfo
- Publication number
- JP5578048B2 JP5578048B2 JP2010264464A JP2010264464A JP5578048B2 JP 5578048 B2 JP5578048 B2 JP 5578048B2 JP 2010264464 A JP2010264464 A JP 2010264464A JP 2010264464 A JP2010264464 A JP 2010264464A JP 5578048 B2 JP5578048 B2 JP 5578048B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- offset
- video signal
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45214—Offset in a differential amplifier being reduced by control of the substrate voltage, the voltage being either fixed or variable
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
映像信号が入力される入力端子の電位をクランプするクランプ回路と、
前記入力端子より入力された映像信号および所定の基準電圧を入力とし、入力された映像信号を増幅して出力する差動増幅回路と、
前記クランプ回路に供給するバイアス電圧および前記差動増幅回路に供給する基準電圧もしくはその元となる電圧を生成する分圧回路と、
前記分圧回路により生成された前記バイアス電圧または前記基準電圧もしくはその元となる電圧に所定のオフセット電圧を付加または減算して前記クランプ回路または前記差動増幅回路に供給するオフセット回路と、を備えた映像信号出力回路であって、
前記オフセット回路は、pnpバイポーラトランジスタおよびnpnバイポーラトランジスタを備え、前記2つのトランジスタのベース・エミッタ間電圧の差に応じた電圧を出力するように構成した。
これにより、オフセット回路により生成される電圧が温度依存性を持たないようにすることができ、出力電圧の温度依存性を低減することができる。
これにより、pnpとnpnの2つのトランジスタのベース・エミッタ間電圧の差が所望のオフセット電圧と一致していなくても、第2の差動増幅回路により電位差を増幅することによって所望のオフセット電圧を生成することができるようになる。
これにより、第2の差動増幅回路が、分圧回路と差動増幅回路へ供給される基準電圧をインピーダンス変換する回路としても動作し、バッファを設ける必要がないようにすることができるようになる。
基準電圧をインピーダンス変換して伝達するバッファを設けることにより、オフセット回路を分圧回路とクランプ回路との間に設けるようにした場合にも、分圧回路により生成された基準電圧がずれるのを防止し、出力電圧の電源電圧依存性を低減させることができる。
図1は、本発明を適用した映像ドライバの一実施形態を示す。なお、特に限定されるわけではないが、図1に示されている回路を構成する素子は1個の半導体チップ上に形成され、半導体集積回路(IC)として構成される。
本実施形態の映像ドライバは、図8の従来型回路に対してオフセット回路OFFを追加することにより、抵抗分圧回路DIVの抵抗R1,R2の抵抗値をずらすことなく、無信号時の出力端子のDC電圧を、0〜200mVの中心の100mVに容易に設定することが可能となる。また、抵抗値の設定によって電源電圧依存性を低減することができる。なお、図示しないが、入力端子INの前段あるいは入力端子INと出力端子OUTとの間には、DACのサンプリングノイズ等を除去するローパスフィルタを設けても良い。
図5には、上記実施形態の映像ドライバの第1の変形例が示されている。この変形例は、オフセット回路OFFを、クランプ回路CLPの前段ではなく非反転増幅器AMP1のVrefが印加される反転入力端子側に設けるとともに、オフセット回路OFFによりVrefに対してマイナスのオフセット電圧−Voffを付加するようにしたものである。マイナスのオフセット電圧−Voffを発生するため、図5のオフセット回路OFFにおいては、pnpトランジスタQ1とnpnトランジスタQ2のVfの差が、図2の場合と逆になっている。この変形例の映像ドライバも従来型回路に対して上記実施形態の映像ドライバと同様な利点を有する。
図6(A),(B)には、上記実施形態の映像ドライバを構成するオフセット回路の第2の変形例が示されている。この変形例は、pnpトランジスタQ1とnpnトランジスタQ2のVfの差(Vfpnp−Vfnpn)が増幅をしなくても所望のオフセット電圧Voffとなる場合に、図2や図5の映像ドライバにおける反転増幅器AMP2を省略したものである。これにより、アンプの数を1つ減らすことができるため、チップサイズを低減できるとともに、アンプ自身が有する入力オフセット電圧の影響を減らすことができるため、出力DC電圧の製造ばらつきを小さくできるという利点がある。
図7(A)〜(D)には、上記実施形態の映像ドライバを構成する抵抗分圧回路DIVの変形例が示されている。このうち図7(A)の変形例の抵抗分圧回路DIVは、抵抗R0を定電流源CS0に置き換えたもの、図7(B)〜(D)の変形例は抵抗R0を定電流源CS0に置き換えかつ抵抗R1,R2をダイオードに置き換えたものである
なお、最終段のアンプである非反転増幅器AMP1の利得を6dB(2倍)に設定する場合には、図7(B),(C)のように、ノードN0−N1間のダイオードの数とノードN1と接地点との間のダイオードの数を1:1とし、最終段のアンプである非反転増幅器AMP1の利得を12dB(3倍)に設定する場合には、図7(D)のように、ノードN0−N1間のダイオードの数とノードN1と接地点との間のダイオードの数を1:3のように設定すれば良い。
また、前記実施形態では、本発明を映像ドライバに適用したものを説明したが、本発明は、所望のオフセット電圧を付与したい回路を内蔵する半導体集積回路に広く利用することができる。
DIV 抵抗分圧回路
CLP クランプ回路
OFF オフセット回路
BUF バッファ
Claims (5)
- 映像信号が入力される入力端子の電位をクランプするクランプ回路と、
前記入力端子より入力された映像信号および所定の基準電圧を入力とし、入力された映像信号を増幅して出力する差動増幅回路と、
前記クランプ回路に供給するバイアス電圧および前記差動増幅回路に供給する基準電圧もしくはその元となる電圧を生成する分圧回路と、
前記分圧回路により生成された前記バイアス電圧または前記基準電圧もしくはその元となる電圧に所定のオフセット電圧を付加または減算して前記クランプ回路または前記差動増幅回路に供給するオフセット回路と、を備えた映像信号出力回路であって、
前記オフセット回路は、pnpバイポーラトランジスタおよびnpnバイポーラトランジスタを備え、前記2つのトランジスタのベース・エミッタ間電圧の差に応じた電圧を出力するように構成されていることを特徴とする映像信号出力回路。 - 前記オフセット回路は、前記pnpバイポーラトランジスタと直列に接続された第1定電流源と、前記npnバイポーラトランジスタと直列に接続された第2定電流源とを有し、前記第1定電流源により前記pnpバイポーラトランジスタに流す電流と前記第2定電流源により前記npnバイポーラトランジスタに流す電流は、前記pnpバイポーラトランジスタのベース・エミッタ間電圧の温度特性と前記npnバイポーラトランジスタのベース・エミッタ間電圧の温度特性とがほぼ同じになるように設定されていることを特徴とする請求項1に記載の映像信号出力回路。
- 前記オフセット回路は、前記2つのトランジスタのベース・エミッタ間電圧の差電圧と、該オフセット回路に入力される前記バイアス電圧または前記基準電圧の元となる電圧と、を入力とする第2の差動増幅回路を備えていることを特徴とする請求項1または2に記載の映像信号出力回路。
- 前記オフセット回路は前記分圧回路と前記差動増幅回路との間に設けられ、前記分圧回路により生成された前記バイアス電圧が前記クランプ回路へ供給され、前記分圧回路により生成された前記基準電圧の元となる電圧が前記オフセット回路へ供給され、オフセット電圧が付加された電圧が前記差動増幅回路へ供給されるように構成されていることを特徴とする請求項3に記載の映像信号出力回路。
- 前記オフセット回路は前記分圧回路と前記クランプ回路との間に設けられ、前記分圧回路と前記差動増幅回路との間には前記基準電圧をインピーダンス変換して伝達するバッファが設けられていることを特徴とする請求項1〜3に記載の映像信号出力回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264464A JP5578048B2 (ja) | 2010-11-29 | 2010-11-29 | 映像信号出力回路 |
KR1020110114908A KR101834255B1 (ko) | 2010-11-29 | 2011-11-07 | 영상신호 출력 회로 |
US13/304,961 US8432494B2 (en) | 2010-11-29 | 2011-11-28 | Video signal output circuit |
CN201110386589.XA CN102545807B (zh) | 2010-11-29 | 2011-11-29 | 图像信号输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264464A JP5578048B2 (ja) | 2010-11-29 | 2010-11-29 | 映像信号出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114870A JP2012114870A (ja) | 2012-06-14 |
JP5578048B2 true JP5578048B2 (ja) | 2014-08-27 |
Family
ID=46126399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264464A Active JP5578048B2 (ja) | 2010-11-29 | 2010-11-29 | 映像信号出力回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8432494B2 (ja) |
JP (1) | JP5578048B2 (ja) |
KR (1) | KR101834255B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9577508B2 (en) * | 2013-05-15 | 2017-02-21 | Texas Instruments Incorporated | NMOS LDO PSRR improvement using power supply noise cancellation |
JP7361716B2 (ja) * | 2018-11-19 | 2023-10-16 | 三菱電機株式会社 | オフセット補正回路 |
CN114401379B (zh) * | 2022-01-24 | 2024-04-16 | 上海美仁半导体有限公司 | 视频缓冲电路和视频设备 |
JP2024052010A (ja) * | 2022-09-30 | 2024-04-11 | パナソニックオートモーティブシステムズ株式会社 | 電圧生成回路及び音声出力回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62186674A (ja) | 1986-02-12 | 1987-08-15 | Fujitsu Ltd | テレビ信号有無判別方法 |
JP2720458B2 (ja) * | 1988-06-13 | 1998-03-04 | ソニー株式会社 | 緩衝増幅器 |
JP2863597B2 (ja) | 1990-03-30 | 1999-03-03 | 株式会社東芝 | クランプ回路 |
US4973890A (en) | 1990-05-10 | 1990-11-27 | Electrohome Limited | Cascode mirror video amplifier |
JPH07183810A (ja) | 1993-12-24 | 1995-07-21 | Nec Corp | アナログ信号処理回路 |
US6891574B1 (en) | 1998-08-04 | 2005-05-10 | National Semiconductor Corporation | High speed video mixer circuit |
JP2005102108A (ja) * | 2003-09-03 | 2005-04-14 | Mitsubishi Electric Corp | オフセット補償機能付駆動回路およびそれを用いた液晶表示装置 |
JP2007019850A (ja) * | 2005-07-07 | 2007-01-25 | Sony Corp | Dcオフセットキャンセル回路およびこれを用いた表示装置 |
JP4747862B2 (ja) * | 2006-02-07 | 2011-08-17 | ミツミ電機株式会社 | 映像信号出力回路 |
-
2010
- 2010-11-29 JP JP2010264464A patent/JP5578048B2/ja active Active
-
2011
- 2011-11-07 KR KR1020110114908A patent/KR101834255B1/ko active IP Right Grant
- 2011-11-28 US US13/304,961 patent/US8432494B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20120058400A (ko) | 2012-06-07 |
US20120133838A1 (en) | 2012-05-31 |
CN102545807A (zh) | 2012-07-04 |
US8432494B2 (en) | 2013-04-30 |
KR101834255B1 (ko) | 2018-03-06 |
JP2012114870A (ja) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8120424B2 (en) | Class AB output stages and amplifiers including class AB output stages | |
US20020113652A1 (en) | Amplifier circuit | |
JP5578048B2 (ja) | 映像信号出力回路 | |
US7728667B2 (en) | Differential amplifier | |
JP6515666B2 (ja) | 増幅回路 | |
JP4573602B2 (ja) | 増幅装置 | |
JP5333520B2 (ja) | 増幅回路 | |
JP5810935B2 (ja) | スイッチングアンプ | |
JP2009118214A (ja) | 映像信号増幅回路および増幅用半導体集積回路 | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
JP2765257B2 (ja) | 増幅回路 | |
JP5445515B2 (ja) | 増幅回路 | |
JP5433615B2 (ja) | 音響用プッシュプル増幅装置 | |
JP5350882B2 (ja) | 容量増倍回路 | |
JP4494231B2 (ja) | 映像信号出力回路 | |
JP3107590B2 (ja) | 電流極性変換回路 | |
US10243516B2 (en) | Audio amplifier and audio power amplifier | |
JP2003318667A (ja) | オペアンプ | |
JP5350889B2 (ja) | 抵抗増倍回路 | |
CN102545807B (zh) | 图像信号输出电路 | |
JP5762231B2 (ja) | 演算増幅器 | |
JP2007508771A (ja) | バイポーラ信号の増幅用電子回路 | |
JPS63178611A (ja) | 利得制御回路 | |
JP2010034786A (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |