JP5577478B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5577478B1
JP5577478B1 JP2014523117A JP2014523117A JP5577478B1 JP 5577478 B1 JP5577478 B1 JP 5577478B1 JP 2014523117 A JP2014523117 A JP 2014523117A JP 2014523117 A JP2014523117 A JP 2014523117A JP 5577478 B1 JP5577478 B1 JP 5577478B1
Authority
JP
Japan
Prior art keywords
silicon carbide
concentration
region
ohmic electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014523117A
Other languages
English (en)
Other versions
JPWO2014068813A1 (ja
Inventor
千秋 工藤
努 清澤
貴行 若山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2014523117A priority Critical patent/JP5577478B1/ja
Application granted granted Critical
Publication of JP5577478B1 publication Critical patent/JP5577478B1/ja
Publication of JPWO2014068813A1 publication Critical patent/JPWO2014068813A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置は、第１炭化珪素半導体層と、第１炭化珪素半導体層に設けられたｐ型の第１不純物領域と、第１不純物領域とオーミック接触した第１オーミック電極とを備えている。第１オーミック電極は、窒素を含むシリコンの合金であり、第１オーミック電極に含まれる窒素の平均濃度は、第１不純物領域における窒素の平均濃度の２分の１以上であり、第１オーミック電極の第１不純物領域との界面から５０ｎｍの範囲を除く部分におけるｐ型不純物の平均濃度は、３．０×１０18ｃｍ-3以下である。

Description

本発明は、半導体装置及びその製造方法に関し、特に炭化珪素を用いた半導体装置及びその製造方法に関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれる。また、最近では高速インバータにパワー半導体デバイスが用いられる。このような用途においては高速動作も求められる。
パワー半導体デバイスにはシリコン（Ｓｉ）半導体が用いられている。しかし、近年、炭化珪素（ＳｉＣ）を用いたパワー半導体デバイスが注目され、開発が進められている。
炭化珪素の材料自体の絶縁破壊電圧は、シリコンに比べて一桁高い。このため、炭化珪素を用いてパワー半導体デバイスを作製した場合、ｐｎ接合部やショットキー接合部における空乏層を薄くしても逆耐圧を維持することができる。従って、デバイスの厚さを小さくし、炭化珪素層のドーピング濃度を高めることにより、オン抵抗が低く、高耐圧かつ低損失のパワー半導体デバイスを実現することができる。また、炭化珪素の飽和電子速度はシリコンの約２倍であり、高速動作を実現することができる。
炭化珪素を用いたパワー半導体デバイスに、プレーナ型の金属−絶縁体−半導体電界効果トランジスタ（metal-insulator-semiconductor field effect transistor：以下、ＭＩＳＦＥＴと略称する。）がある。プレーナ型のＭＩＳＦＥＴは、一般にｎ-型のエピタキシャル層にｐ型のボディ領域が設けられ、ｐ型のボディ領域内にｎ+型のソース領域が設けられている。ソース領域はソース電極とオーミック接触している。ｎ-型のエピタキシャル層におけるボディ領域の周囲はＪＦＥＴ（Junction Field-Effect Transistor）領域となっている。また、ソース電極とボディ領域とは同一の電位となるように構成されている。
プレーナ型のＭＩＳＦＥＴは、ソース電極の電位の変化に瞬時に追従してボディ領域の電位が変化することが好ましい。しかし、ソース電極とボディ領域とのコンタクト抵抗が高い場合には、ソース電極の電位が変化してからボディ領域の端部において電位が変化するまでに遅延が生じる。このような電位の変化の遅延は、スイッチング時間の遅延の原因となり、高速性が求められるパワー半導体デバイスにおいては大きな問題となる。
プレーナ型のＭＩＳＦＥＴのソース電極とボディ領域とのコンタクト抵抗を低減するために、ボディ領域に高濃度のｐ型不純物が注入されたコンタクト領域を設け、コンタクト領域を介してソース電極とボディ領域とを電気的に接続することが行われている（例えば、特許文献１を参照。）。
また、コンタクト領域の不純物プロファイルを、深さ方向の不純物濃度がほぼ一定であるボックスプロファイルにすることが検討されている。さらに、ソース電極とコンタクト領域とのコンタクト抵抗をより低減するために、炭化珪素半導体層に不純物注入を行った後、炭化珪素半導体層の表面を水素エッチング等により除去し、コンタクト領域の表面付近に不純物濃度のピークが位置するようにする方法が検討されている（例えば、特許文献２を参照。）。
特開２００５−３９２５７号公報 特開２００１−３３２５０８号公報
しかしながら、前記従来の炭化珪素半導体装置においては、ソース電極とコンタクト領域とのコンタクト抵抗を低減することについては検討されているが、ソース電極自体の抵抗については何ら検討されていない。
本発明者らは、高濃度のｐ型不純物を含む炭化珪素半導体層の上にオーミック電極を形成すると、オーミック電極自体のシート抵抗が高くなることを見出した。ソース電極とコンタクト領域とのコンタクト抵抗を低減しても、ソース電極自体のシート抵抗が高いと、ボディ領域の端部における電位の変化に遅延が生じ、炭化珪素半導体素子のスイッチング特性が劣化する。
本開示は、ｐ型不純物領域とオーミック接触するオーミック電極のシート抵抗を低減した炭化珪素半導体装置を実現できるようにする。
本開示の半導体装置の一態様は、第１炭化珪素半導体層と、第１炭化珪素半導体層に設けられたｐ型の第１不純物領域と、第１不純物領域とオーミック接触した第１オーミック電極とを備え、第１オーミック電極は、窒素を含むシリコンの合金であり、第１オーミック電極に含まれる窒素の平均濃度は、第１不純物領域における窒素の平均濃度の２分の１以上であり、第１オーミック電極の第１不純物領域との界面から５０ｎｍの範囲を除く部分におけるｐ型不純物の平均濃度は、３．０×１０18ｃｍ-3以下である。
本開示の半導体装置及びその製造方法によれば、ｐ型不純物領域とオーミック接触するオーミック電極のシート抵抗を低減した炭化珪素半導体装置を実現できる。
（ａ）及び（ｂ）はニッケルシリサイド層におけるニッケルの分布を示す図である。 ニッケルシリサイド層の断面を示す電子顕微鏡像である。 チタンシリサイド層におけるチタンの分布を示す図である。 ニッケルシリサイド化前の炭化珪素半導体層における窒素濃度と、ニッケルシリサイド層のシート抵抗との関係を示すグラフである。 チタンシリサイド化前の炭化珪素半導体層における窒素濃度と、チタンシリサイド層のシート抵抗との関係を示すグラフである。 ニッケルシリサイド層における窒素の分布を示す図である。 ニッケルシリサイド層における窒素濃度と、ニッケルシリサイド層のシート抵抗との関係を示すグラフである。 ニッケルシリサイド化前の炭化珪素半導体層におけるアルミニウム濃度と、ニッケルシリサイド層のシート抵抗との関係を示すグラフである。 チタンシリサイド化前の炭化珪素半導体層におけるアルミニウム濃度と、チタンシリサイド層のシート抵抗との関係を示すグラフである。 ニッケルシリサイド層における窒素の分布を示す図である。 ニッケルシリサイド層におけるアルミニウムの分布を示す図である。 ニッケルシリサイド層におけるアルミニウム濃度と、ニッケルシリサイド層のシート抵抗との関係を示すグラフである。 チタンシリサイド層におけるアルミニウム及び窒素の分布を示す図である。 一実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 一実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。 ソース電極及びコンタクト層におけるアルミニウム及び窒素の分布の一例を示す図である。 ソース電極及びコンタクト層におけるアルミニウム及び窒素の分布の一例を示す図である。 ソース電極とコンタクト層との界面におけるアルミニウム濃度とゲート電極のコンタクト抵抗との関係を示す図である。
以下において、ｐ型の領域とはｐ型不純物の濃度がｎ型不純物の濃度よりも高く、ｐ型の導電性を示す領域をいう。ｎ型の領域とはｎ型不純物の濃度がｐ型不純物の濃度よりも高く、ｎ型の導電性を示す領域をいう。不純物の濃度を相対的に表す必要がある場合には、＋又は−の符号を用いる。例えば、不純物の濃度は＋＋＞＋＞−の関係を満たす。
炭化珪素半導体層とは、基板の主面上に結晶成長させた炭化珪素半導体層だけでなく、炭化珪素半導体からなる基板自体であっても、半導体として用いられている場合は炭化珪素半導体層に含まれる。炭化珪素半導体層を結晶成長させる基板は、炭化珪素基板に限らず、炭化珪素半導体層を形成できれば、シリコン等の半導体基板、サファイア等の絶縁性基板であってもよい。
はじめに、本発明者らが見出した金属シリサイドの抵抗値と、不純物濃度との関係について説明する。不純物濃度が異なる種々の炭化珪素半導体層を金属と反応させ、シリコンの合金である金属シリサイドを形成し、金属シリサイドに含まれる不純物の分布及び金属シリサイドのシート抵抗を比較した。
具体的には、不純物である窒素が１×１０18ｃｍ-3（原子・ｃｍ-3）程度導入された炭化珪素基板の上に、窒素を１×１０16ｃｍ-3程度含む炭化珪素半導体層をエピタキシャル成長させた。炭化珪素半導体層に所定の濃度となるようにｐ型不純物であるアルミニウム及びｎ型不純物である窒素を注入した。不純物の注入は深さ方向の濃度がほぼ一定となったボックスプロファイルが実現できるように注入エネルギー及び注入量を調整して複数回行った。不純物を注入した後、１７００℃程度の温度で熱処理を行い、不純物の活性化を行った。不純物の活性化を行った後、炭化珪素半導体層の上に金属層として厚さが１００ｎｍ程度のニッケルを堆積し、９５０℃程度の温度で熱処理を行い、ニッケルシリサイド（ＮｉＳｉ)からなる金属シリサイド層を形成した。その後、未反応のニッケルを除去した。
まず、金属シリサイド層を形成した後の炭化珪素半導体層の組成分布について検討した。図１（ａ）及び図１（ｂ）は、二次イオン質量分析（ＳＩＭＳ）法により金属シリサイド層の厚さを評価した結果を示している。図１（ａ）は縦軸をログスケールで示しており、図１（ｂ）は縦軸をリニアスケールで示している。図１（ａ）及び図１（ｂ）において、白四角の点はアルミニウムのイオン注入を行わず、窒素濃度が１×１０16ｃｍ-3であるサンプルの測定結果、黒三角の点はアルミニウムのイオン注入を行わず、窒素濃度が１×１０18ｃｍ-3であるサンプルの測定結果、白丸の点はアルミニウムのイオン注入を行わず、窒素濃度が５×１０19ｃｍ-3であるサンプルの測定結果、黒四角の点はアルミニウム濃度が２×１０18ｃｍ-3、窒素濃度が１×１０18ｃｍ-3であるサンプルの測定結果、白三角の点はアルミニウム濃度が２×１０20ｃｍ-3、窒素濃度が１×１０18ｃｍ-3であるサンプルの測定結果にそれぞれ対応する。
図１（ａ）及び図１（ｂ）に示すように、ニッケルの信号強度はサンプルごとに多少の差が認められる。しかし、図１（ｂ）に示すように、金属シリサイド層を形成する前の炭化珪素半導体層に含まれる不純物の種類及び濃度が異なっていても、ほぼ同じ深さの位置にピークを有している。また、ニッケルの深さ方向の分布は大きく異なっていない。このことから、炭化珪素半導体層に含まれる不純物の種類及び濃度にかかわらず、ほぼ一定の厚さの金属シリサイド層が形成されることが明らかである。ここでは、最も深い位置にあるピークにおける信号強度の６０％の位置を金属シリサイド層と炭化珪素半導体層との界面と規定し、界面よりも浅い部分を金属シリサイド層と呼び、界面よりも深い部分を下地層と呼ぶ。図１（ａ）及び図１（ｂ）の例においては、深さが約１６０ｎｍまでの範囲を金属シリサイド層と呼び、約１６０ｎｍよりも深い部分を下地層と呼ぶ。なお、Ｘ線回折法により、金属シリサイド層はＮｉ2Ｓｉの状態であることがわかった。
図２は、金属シリサイド層を形成したサンプルの断面を透過型電子顕微鏡（ＴＥＭ）により観察した結果を示している。シリサイド化する前の炭化珪素半導体層へのアルミニウムのイオン注入は行わず、窒素濃度は１×１０18ｃｍ-3である。図２に示すように、表面から１６０ｎｍ程度の位置に界面が存在していることがわかる。
金属シリサイド層がニッケルシリサイド層である例について説明したが、他の金属を含む金属シリサイド層においても、同様の傾向が認められる。図３は、ニッケルに代えてチタンを堆積し、熱処理を行った場合におけるチタンシリサイド（ＴｉＳｉ）層の厚さを評価した結果を示している。下地の炭化珪素半導体層は、ニッケルの場合と同様にして形成した。チタンの厚さは約１５０ｎｍとし、熱処理温度は約９５０℃とした。
図３において、黒三角の点はアルミニウムのイオン注入を行わず、窒素濃度が１×１０18ｃｍ-3であるサンプルの測定結果であり、白四角の点はアルミニウム濃度が２×１０20ｃｍ-3、窒素濃度が１×１０18ｃｍ-3であるサンプルの測定結果である。
図３に示すように、チタンシリサイド層を形成する前の炭化珪素半導体層に含まれる不純物の種類及び濃度が異なっていても、ほぼ同じ深さの位置にピークを有し、チタンの深さ方向の分布は大きく異なっていない。従って、チタンの場合にもニッケルの場合と同様に、金属シリサイド層を形成する前の炭化珪素半導体層に含まれる不純物の濃度が異なっていても、ほぼ一定の厚さの金属シリサイド層が形成されることが明らかである。チタンシリサイドの場合においても、最も深い位置にあるピークにおける信号強度の６０％の位置を金属シリサイド層と炭化珪素半導体層との界面とする。図３の例においては、金属シリサイド層と炭化珪素半導体層との界面の位置は、表面から約１３０ｎｍの深さとなる。
図４は、ニッケルシリサイドからなる金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度と金属シリサイド層のシート抵抗との関係を示している。図４には、炭化珪素半導体層の窒素濃度が、１．０×１０16ｃｍ-3、１．０×１０18ｃｍ-3、及び５．０×１０19ｃｍ-3の３点の測定結果を示す。図４における窒素濃度は注入量の値から求めた計算値である。金属シリサイド層を形成する前の炭化珪素層の窒素濃度が１．０×１０18ｃｍ-3以上になると、約２Ω／ｓｑ．であった金属シリサイド層のシート抵抗が約１／４に減少し、約０．５Ω／ｓｑ．となった。
図５は、チタンシリサイドの場合における金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度と金属シリサイド層のシート抵抗との関係を示している。図５には、チタンシリサイド層を形成する前の炭化珪素半導体層の窒素濃度が、１．０×１０16ｃｍ-3、１．０×１０18ｃｍ-3、及び５．０×１０19ｃｍ-3の３点の測定結果を示す。図５における窒素濃度は注入量の値から求めた計算値である。炭化珪素層の窒素濃度が１．０×１０18ｃｍ-3以上になると、約１７Ω／ｓｑ．であったチタンシリサイド層のシート抵抗が大きく減少し、約０．５Ω／ｓｑ．〜１．５Ω／ｓｑ．となった。
図６は、ニッケルシリサイドからなる金属シリサイド層の窒素（Ｎ）濃度をＳＩＭＳ（アメテック社製：SC-Ultra）により求めた結果を示している。ＳＩＭＳ測定の一次イオンにはセシウム（Ｃｓ）を用い、一次イオン加速電圧は１ｋＶとした。ＳＩＭＳ測定は、金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度が１×１０16ｃｍ-3であるサンプル、金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度が１×１０18ｃｍ-3であるサンプル、及び金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度が５×１０19ｃｍ-3であるサンプルについて行った。金属シリサイド層を形成する前の炭化珪素半導体層の窒素濃度が高いほど、金属シリサイド層と下地層との境界部分における窒素濃度が高くなっている。金属シリサイド層の窒素の濃度は、下地層との境界側から次第に低下した後、再び上昇し表面近傍にピークを有するような分布を示している。金属シリサイド層における平均の窒素濃度は、下地層における平均の窒素濃度の約１／２となっている。これは、金属シリサイド層の体積が、元の炭化珪素半導体層の体積の約２倍になることによると考えられる。
最表面において、窒素濃度が非常に高くなっているが、これは環境からの汚染によるものであると考えられる。このため、以降の窒素濃度の最大値及び平均値の算出においては、最表面のデータは用いていない。
図７は、ＳＩＭＳにより測定したニッケルシリサイドからなる金属シリサイド層の窒素濃度と金属シリサイド層のシート抵抗との関係を示している。図７には、金属シリサイド層における平均の窒素濃度が、３．０×１０18ｃｍ-3、６．９×１０18ｃｍ-3、及び３．９×１０19ｃｍ-3の３点の測定結果、並びに金属シリサイド層における最小の窒素濃度が、１．１×１０17ｃｍ-3、１．８×１０18ｃｍ-3、及び５．６×１０18ｃｍ-3の３点の測定結果を示す。金属シリサイド層における平均の窒素濃度が６．９×１０18ｃｍ-3以上、最小の窒素濃度が１．８×１０18ｃｍ-3以上になると、金属シリサイド層のシート抵抗が減少している。なお、平均の窒素濃度は、ＳＩＭＳのデプスプロファイルにおいて、濃度に次の測定点までの深さをかけた値を金属シリサイド層全体で積分し、金属シリサイド層全体の厚さで除して算出した値である。
このように、金属シリサイド層のシート抵抗を低減するためには、金属シリサイドを形成する前の炭化珪素半導体層にある程度以上の濃度の窒素が含まれており、形成された金属シリサイド層自体にもある程度以上の濃度の窒素が含まれていることが重要であると考えられる。
一方、窒素はｎ型不純物であり、ｐ型の炭化珪素半導体層には、窒素よりも高濃度のｐ型不純物が含まれている。このため、ｐ型不純物が含まれている状態において、金属シリサイドのシート抵抗を評価した。
図８は、ニッケルシリサイドからなる金属シリサイド層を形成する前の炭化珪素半導体層のｐ型不純物濃度と金属シリサイド層のシート抵抗との関係を示している。ｐ型不純物はアルミニウムとし、炭化珪素半導体層の窒素濃度は１×１０18ｃｍ-3とした。図８には、炭化珪素半導体層のアルミニウム濃度が、０、２．０×１０18ｃｍ-3、６．７×１０18ｃｍ-3、２．０×１０19ｃｍ-3、６．７×１０19ｃｍ-3、及び２．０×１０20ｃｍ-3の６点の測定結果を示す。図８におけるアルミニウム濃度及び窒素濃度は注入量の値から求めた計算値である。金属シリサイド層を形成する前の炭化珪素層のアルミニウム濃度が２．０×１０18ｃｍ-3以下になると、金属シリサイド層のシート抵抗が低くなっている。
図９は、チタンシリサイドの場合における金属シリサイド層を形成する前の炭化珪素半導体層のｐ型不純物濃度と金属シリサイド層のシート抵抗との関係を示している。ｐ型不純物はアルミニウムとし、チタンシリサイド層を形成する前の炭化珪素半導体層の窒素濃度は１×１０18ｃｍ-3とした。図９には、チタンシリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が、０、２．０×１０18ｃｍ-3、６．７×１０18ｃｍ-3、２．０×１０19ｃｍ-3、６．７×１０19ｃｍ-3、及び２．０×１０20ｃｍ-3の６点の測定結果を示す。図９におけるアルミニウム濃度及び窒素濃度は注入量の値から求めた計算値である。チタンシリサイドの場合においても、ニッケルシリサイドの場合と同様に金属シリサイド層を形成する前の炭化珪素層のアルミニウム濃度が２．０×１０18ｃｍ-3以下になると、金属シリサイド層のシート抵抗が低くなっている。
図１０は、ニッケルシリサイドからなる金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が異なる場合における金属シリサイド層の窒素濃度を評価した結果を示している。図１０において金属シリサイド層を形成する前の炭化珪素の窒素濃度は１×１０18ｃｍ-3である。測定は、金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０18ｃｍ-3であるサンプル、及び金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０20ｃｍ-3であるサンプルについて行った。金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が異なっていても、金属シリサイド層を形成した後の窒素濃度の分布はほぼ同じである。
図１１は、ニッケルシリサイドからなる金属シリサイド層のアルミニウム（Ａｌ）濃度をＳＩＭＳ（アメテック社製：SIMS4500）により求めた結果を示している。ＳＩＭＳ測定の一次イオンには酸素（Ｏ2）を用い、一次イオン加速電圧は２ｋＶとした。ＳＩＭＳ測定は、アルミニウムのイオン注入を行っていないサンプル、金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０18ｃｍ-3であるサンプル、及び金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０20ｃｍ-3であるサンプルについて行った。いずれのサンプルも、金属シリサイド層を形成する前の炭化珪素の窒素濃度は１×１０18ｃｍ-3である。アルミニウムを炭化珪素半導体層に積極的に導入していない場合にも金属シリサイド層にアルミニウムが検出されている。これは、基板中に含まれるアルミニウムが析出したものである。アルミニウム濃度は、金属シリサイド層の表面近傍において大きく上昇しており、表面において最も高くなっている。最表面を除く金属シリサイド層内においてもアルミニウムの濃度は１０〜１００倍程度変動しており、濃度が数倍〜１０倍程度しか変動していない窒素と比べると、アルミニウムは大きく偏析していることが明らかである。
図１２は、ＳＩＭＳにより測定したニッケルシリサイドからなる金属シリサイド層のアルミニウム濃度と金属シリサイド層のシート抵抗との関係を示している。図１２には、金属シリサイド層における平均のアルミニウム濃度が、５．１×１０17ｃｍ-3、７．５×１０17ｃｍ-3、３．０×１０18ｃｍ-3、２．７×１０19ｃｍ-3及び９．０×１０19ｃｍ-3の５点の測定結果、並びに金属シリサイド層における最大のアルミニウム濃度が、２．６×１０18ｃｍ-3、８．６×１０18ｃｍ-3、２．４×１０19ｃｍ-3、３．０×１０20ｃｍ-3及び４．８×１０20ｃｍ-3の３点の測定結果を示す。金属シリサイド層におけるアルミニウムの平均濃度が３．０×１０18ｃｍ-3、又は最大濃度が２．４×１０19ｃｍ-3以下になると、金属シリサイド層のシート抵抗が低くなっている。なお、アルミニウムの平均濃度及び最大濃度は、下地層との界面から５０ｎｍの部分を除いた残りの部分における濃度である。平均濃度は、ＳＩＭＳのデプスプロファイルにおいて、濃度に次の測定点までの深さをかけた値を所定の範囲（下地層との界面から５０ｎｍの部分を除いた範囲）について積分し、所定の範囲の厚さで除して算出した値である。
以上のことから、金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が高い場合に、金属シリサイド層のシート抵抗が高くなる原因は、アルミニウムが存在することにより窒素の濃度分布に影響が生じるためではなく、アルミニウム自体の影響によるものであると考えられる。
炭化珪素半導体層はバンドギャップが広いため、金属シリサイド層と炭化珪素半導体層とのコンタクト抵抗を低減する観点からは、炭化珪素半導体層のｐ型不純物濃度を高くすることが好ましい。しかし、コンタクト抵抗に影響を与えるのは、金属シリサイド層と炭化珪素半導体層との界面近傍におけるｐ型不純物濃度である。このため、金属シリサイド層における炭化珪素半導体層との界面近傍のアルミニウム濃度を高くしつつ、表面近傍のアルミニウム濃度を低くすれば、コンタクト抵抗を低く保ちつつ、シート抵抗が小さい金属シリサイド層を実現できると考えられる。
オーミック電極のシート抵抗は、低い方が望ましい。従って、オーミック電極である金属シリサイド層における窒素の平均濃度を例えば、６．９×１０18ｃｍ-3以上とすればよい。オーミック電極である金属シリサイド層における窒素の平均濃度を例えば１×１０21ｃｍ-3以下としてもよい。また、窒素の最小濃度を例えば１．８×１０18ｃｍ-3以上としてもよい。金属シリサイド層における窒素の最小濃度を例えば１×１０21ｃｍ-3以下としてもよい。また、金属シリサイド層における下地層との界面から５０ｎｍの範囲を除いた領域のアルミニウムの平均濃度を例えば３．０×１０18ｃｍ-3以下としてもよく、７．５×１０17ｃｍ-3以下としてもよい。また、金属シリサイド層における下地層との界面から５０ｎｍの範囲を除いた領域のアルミニウムの最大濃度を例えば２．４×１０19ｃｍ-3以下としてもよく、８．６×１０18ｃｍ-3以下としてもよい。
アルミニウムは、偏析が大きいため金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が高い場合には、表面近傍のアルミニウム濃度が高くなるが、表面から数十から百ｎｍ程度の深さのアルミニウム濃度は表面と比べて低くなる。このため、金属シリサイド層を形成した後、表面近傍のアルミニウム濃度が高い部分を除去して、アルミニウム濃度が所定の濃度以下の部分を露出させることにより、金属シリサイド層のシート抵抗を下げることも可能である。
図１３は、チタンシリサイド層について同様の測定をした結果を示している。図１３において黒三角の点及び白三角の点は、アルミニウムのイオン注入を行っていないサンプルにおけるアルミニウム濃度及び窒素濃度をそれぞれ示している。黒四角の点及び白四角の点は、金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０20ｃｍ-3であるサンプルのアルミニウム濃度及び窒素濃度をそれぞれ示している。
いずれのサンプルも、金属シリサイド層を形成する前の炭化珪素の窒素濃度は１×１０18ｃｍ-3である。チタンシリサイドの場合には、金属シリサイド層側において炭化珪素半導体層側よりも窒素濃度が高くなっている。しかし、金属シリサイド層と炭化珪素半導体層との界面近傍を除いて、窒素濃度はほぼ一定の値を示しており、窒素濃度の分布にアルミニウム濃度が与える影響はほとんどない。
チタンシリサイドの場合には、ニッケルシリサイドの場合に認められた、金属シリサイド層の表面近傍におけるアルミニウム濃度の大きな上昇は認められていない。しかし、アルミニウムの濃度が２×１０20ｃｍ-3であるサンプルにおいては、ニッケルシリサイドの場合と同様に、金属シリサイド層と炭化珪素半導体層との界面を超えて金属シリサイド層側にかなりの量のアルミニウムが存在している。具体的には、アルミニウムのイオン注入を行っていないサンプルの場合には、チタンシリサイド層に含まれるアルミニウムの平均濃度は５．６×１０17ｃｍ-3であり、最大濃度は１．１×１０18ｃｍ-3である。金属シリサイド層を形成する前の炭化珪素半導体層のアルミニウム濃度が２×１０20ｃｍ-3であるサンプルの場合には、チタンシリサイド層に含まれるアルミニウムの平均濃度は１．４×１０19ｃｍ-3であり、最大濃度は１．７×１０20ｃｍ-3である。
アルミニウムの平均濃度及び最大濃度は、下地層との界面から５０ｎｍの部分を除いた残りの部分における濃度である。平均濃度は、ＳＩＭＳのデプスプロファイルにおいて、濃度に次の測定点までの深さをかけた値を所定の範囲（下地層との界面から５０ｎｍの部分を除いた範囲）について積分し、所定の範囲の厚さで除して算出した値である。
チタンシリサイドの場合には、金属シリサイド層におけるアルミニウムの平均濃度が５．６×１０17ｃｍ-3で、最大濃度が１．１×１０18ｃｍ-3であるとき、金属シリサイド層のシート抵抗は、約１Ω／ｓｑ．であった。一方、金属シリサイド層におけるアルミニウムの平均濃度が１．４×１０19ｃｍ-3で、最大濃度が１．７×１０20ｃｍ-3のとき、金属シリサイド層のシート抵抗は約１２Ω／ｓｑ．であった。
このように、チタンシリサイドにおいても、ニッケルシリサイドの場合と同様にｐ型不純物の濃度及びその分布がシート抵抗に影響を及ぼす。
以上の知見に基づき、本実施形態の半導体装置及びその製造方法は以下のような態様を有する。
本実施形態の半導体装置の一例は、第１炭化珪素半導体層と、第１炭化珪素半導体層に設けられたｐ型の第１不純物領域と、第１不純物領域とオーミック接触した第１オーミック電極とを備え、第１オーミック電極は、窒素を含むシリコンの合金であり、第１オーミック電極に含まれる窒素の濃度は、第１不純物領域における窒素の濃度の２分の１以上であり、第１オーミック電極の第１不純物領域との界面から５０ｎｍの範囲を除く部分におけるｐ型不純物の平均濃度は、３．０×１０18ｃｍ-3以下である。
半導体装置の一例において、第１オーミック電極に含まれる窒素の平均濃度は、６．９×１０18ｃｍ-3以上であってもよい。
半導体装置の一例において、第１オーミック電極におけるｐ型の不純物の濃度は、表面において第１不純物領域との界面よりも低い構成としてもよい。
半導体装置の一例において、ｐ型の不純物はアルミニウムであってもよい。
半導体装置の一例において、第１オーミック電極の第１不純物領域から５０ｎｍの範囲を除く部分におけるアルミニウムの最大濃度は、２．４×１０19ｃｍ-3以下であってもよい。
半導体装置の一例は、第１オーミック電極が形成された部分を除いて第１炭化珪素半導体層の上に配置された第２炭化珪素半導体層をさらに備え、第２炭化珪素半導体層は窒素を含んでいてもよい。
半導体装置の一例において、第２炭化珪素半導体層は、その一部がチャネルとして機能してもよい。
半導体装置の一例は、第１不純物領域に隣接して設けられたｎ型の第２不純物領域と、第１不純物領域及び第２不純物領域に隣接して設けられたｐ型の第３不純物領域と、第３不純物領域の上にゲート絶縁膜を介在させて設けられたゲート電極と、第１炭化珪素半導体層を挟んで第１オーミック電極と反対側に設けられた第２オーミック電極とをさらに備えていてもよい。
半導体装置の一例において、第１オーミック電極は、窒素を含むシリコンとニッケルとの合金であってもよい。
半導体装置の一例において、第１オーミック電極は、窒素を含むシリコンとチタンとの合金であってもよい。
本実施形態の半導体装置の製造方法の一例は、第１炭化珪素半導体層を準備する工程と、第１炭化珪素半導体層の上部に選択的にｐ型不純物を導入することによりｐ型の第１不純物領域を形成する工程と、第１不純物領域の上に窒素を含むｎ型領域を形成する工程と、ｎ型領域の上に金属を堆積した後、熱処理をすることにより、ｎ型領域を合金化して、第１不純物領域とオーミック接触したオーミック電極を形成する工程とを備え、オーミック電極を形成する工程において、ｎ型領域と第１不純物領域との界面まで又は界面よりも下側まで合金化する。
半導体装置の製造方法の一例では、ｎ型領域を形成する工程は、第１不純物領域の上部に窒素を導入する工程であってもよく、第１不純物領域の上に窒素を含む第２炭化珪素半導体層を形成する工程であってもよい。
半導体装置の製造方法の一例において、金属を堆積する際における、ｎ型領域の表面におけるｐ型不純物の濃度は２×１０18ｃｍ-3以下であり、窒素の濃度は１×１０18ｃｍ-3以上としてもよい。
半導体装置の製造方法の一例において、第１不純物領域を形成する工程では、第１不純物領域の上部において下部よりもｐ型不純物の濃度が低くなるようにｐ型不純物を導入してもよい。
半導体装置の製造方法の一例において、第１不純物領域を形成する工程では、第１不純物領域におけるｐ型不純物の分布がボックスプロファイルを有するようにｐ型不純物を導入してもよい。
半導体装置の製造方法の一例は、オーミック電極の表面をエッチングする工程をさらに備えていてもよい。
（一実施形態）
一実施形態に係る半導体装置は、例えば、炭化珪素（ＳｉＣ）半導体から構成されるパワー半導体デバイスであり、高耐圧、大電流、高速動作用に好適に使用される。以下、本実施形態に係る半導体装置の具体的な構成例を次に示す。
図１４は、一実施形態に係る半導体装置１０の断面構成を示している。半導体装置１０は、主面１０１ａ及び裏面１０１ｂを有し、炭化珪素を含むｎ型の半導体基板１０１を含む。半導体基板１０１の主面１０１ａの上には、半導体基板１０１よりも不純物濃度が低いｎ型の第１炭化珪素半導体層１２０が設けられている。第１炭化珪素半導体層１２０には、ｐ型の第１領域１０４が選択的に設けられており、第１領域１０４内にはさらにｎ型の第２領域１０３が設けられている。第２領域１０３におけるｎ型不純物の濃度は、半導体基板１０１におけるｎ型不純物の濃度よりも高い。第１炭化珪素半導体層１２０のうち、第１領域１０４以外の領域は、ドリフト領域１０２となる。従って、ドリフト領域１０２におけるｎ型不純物の濃度は半導体基板１０１におけるｎ型不純物の濃度よりも低い。ドリフト領域１０２のうち隣接する第１領域１０４に挟まれた部分を、ＪＦＥＴ領域１６０と呼ぶ。
第１炭化珪素半導体層１２０の上面１２０ａから所定の深さまでの領域に第１領域１０４が設けられており、第１領域１０４内において、上面１２０ａから所定の深さまでの領域に第２領域１０３が設けられている。第２領域１０３の底部の位置は第１領域１０４の底部の位置よりも浅く、第２領域１０３は第１領域１０４を突き抜けてはいない。第１領域１０４及び第２領域１０３は第１炭化珪素半導体層１２０の上面１２０ａに露出している。第１領域１０４には、ｐ型のコンタクト領域２０１が設けられている。コンタクト領域２０１上には、第１オーミック電極１２２が設けられている。第１オーミック電極１２２はコンタクト領域２０１とオーミック接触している。なお、平面視において、第２領域１０３は、コンタクト領域２０１を囲んでいる。コンタクト領域２０１は第２領域１０３を突き抜け第１領域１０４と接している。このため、第１オーミック電極１２２はコンタクト領域２０１を介して第１領域１０４と電気的に接続されており、第１オーミック電極１２２の電位と第１領域１０４の電位とは実質的に等しくなる。
第１領域１０４における第２領域１０３とＪＦＥＴ領域１６０との間の部分である電流パス領域１４０、及びＪＦＥＴ領域１６０の上に直接接するようにゲート絶縁膜１０７が設けられ、ゲート絶縁膜１０７の上にゲート電極１０８が設けられている。第１領域１０４における第２領域１０３とＪＦＥＴ領域１６０との間の部分である電流パス領域１４０は、反転型チャネルとして機能する。
第１炭化珪素半導体層１２０の上面１２０ａを覆うように層間絶縁膜１０９が設けられており第１オーミック電極１２２を露出するコンタクトホールが設けられている。コンタクトホール内には配線１１０が設けられており、配線１１０は第１オーミック電極１２２と接触し、電気的に接続されている。半導体基板１０１の裏面１０１ｂには第２オーミック電極１１１が設けられている。ゲート電極１０８に対してもコンタクトホール及び配線が設けられているが図示しない。本実施形態の半導体装置においては第１オーミック電極１２２はソース電極として機能し、第２オーミック電極１１１はドレイン電極として機能する。
半導体基板１０１は、六方晶系炭化珪素から構成された基板を用いることができる。半導体基板１０１の厚さは、例えば、２５０μｍ以上、３５０μｍ以下とすることができ、半導体基板１０１の不純物濃度は、例えば、８×１０18ｃｍ-3（ｎ+）とすることができる。半導体基板１０１の不純物濃度を低く設定する場合には、立方晶系炭化珪素から構成される基板を半導体基板１０１に用いることもできる。
第１炭化珪素半導体層１２０は、半導体基板１０１の主面１０１ａ上にエピタキシャル成長によって形成された炭化珪素層とすることができる。第１炭化珪素半導体層１２０の厚さは、例えば、４μｍ〜１５μｍとすることができ、不純物濃度は、例えば、５×１０15ｃｍ-3（ｎ-）とすることができる。半導体基板１０１と第１炭化珪素半導体層１２０との間に、別のエピタキシャル層（例えば、不純物濃度が６×１０16ｃｍ-3の炭化珪素半導体層）を設けてもよい。
第１領域１０４の厚さ（第１炭化珪素半導体層１２０の上面１２０ａからの深さ）は、例えば、０．５μｍ以上、１．０μｍ以下とすることができる。第１領域１０４の不純物濃度は、例えば、１．５×１０18ｃｍ-3（ｐ-）とすることができる。また、第２領域１０３の厚さ（第１炭化珪素半導体層１２０の上面１２０ａからの深さ）は、例えば、０．２５μｍとすることができ、第２領域１０３の不純物濃度は、例えば、５×１０19ｃｍ-3（ｎ++）とすることができる。
本実施形態において、第１オーミック電極１２２とコンタクト領域２０１との界面における不純物濃度は、例えば、６×１０19ｃｍ-3（ｐ+）とすることができる。ＪＦＥＴ領域１６０の長さ（幅）は、例えば、３μｍとすることができる。電流パス領域１４０の幅（長さ）は、例えば、０．５μｍとすることができる。
ゲート絶縁膜１０７は、例えば、酸化シリコン（ＳｉＯ2）とすることができる。厚さは、例えば、７０ｎｍとすることができる。ゲート電極１０８は、例えば、ポリシリコン（poly-Si）とすればよく、その厚さは、例えば、５００ｎｍとすることができる。第１オーミック電極１２２は、例えば、Ｎｉ（ニッケル）とＳｉ（シリコン）との合金であるニッケルシリサイドからなり、その厚さは、例えば、７０ｎｍとすることができる。第１オーミック電極１２２は、Ｔｉ（チタン）及びＳｉ（シリコン）の合金であるチタンシリサイド等の他の金属シリサイドによって構成されていてもよい。また、第２オーミック電極１１１も、例えば、チタンシリサイド又はニッケルシリサイド等によって構成することができ、その厚さは、例えば、１００ｎｍとすることができる。第２オーミック電極１１１の上に、半導体装置１０をプラスチックパッケージに実装する際のはんだ付けを容易にするために、ニッケル（Ｎｉ）と銀（Ａｇ）又はニッケル（Ｎｉ）と金（Ａｕ）とを堆積してもよい。
本実施形態では、第１オーミック電極１２２内のアルミ二ウム濃度を低くし、かつ窒素濃度を高くしているため、金属シリサイド層である第１オーミック電極１２２のシート抵抗を小さくすることができる。また、第１オーミック電極１２２とコンタクト領域２０１との界面におけるアルミニウム濃度を高くしているため、第１オーミック電極１２２とコンタクト領域２０１とのコンタクト抵抗も低く抑えることができる。第１オーミック電極１２２とコンタクト領域２０１とのコンタクト抵抗を低く抑えるためには、第１オーミック電極１２２とコンタクト領域２０１との界面におけるアルミニウム濃度を３×１０19ｃｍ-3以上とすることが望ましい。
半導体装置１０においては、第１領域１０４内に設けられた第２領域１０３からＪＦＥＴ領域１６０を経て半導体基板１０１の裏面１０１ｂへ至る電流パスを流れる電流を制御する。このため、半導体装置１０は、少なくとも、第１領域１０４における第２領域１０３とＪＦＥＴ領域１６０との間の部分である電流パス領域１４０の上にゲート絶縁膜１０７を介してゲート電極１０８を設けている。第１オーミック電極１２２とゲート電極１０８との間に電圧を印加することにより、電流パスを流れる電流の制御を行うことができる。
本実施形態の半導体装置１０は、第１オーミック電極１２２とコンタクト領域２０１とのコンタクト抵抗を低く抑え、第１オーミック電極１２２のシート抵抗を低く抑えている。このため、第１オーミック電極１２２とゲート電極１０８との間に電圧を印加した際に、第１領域１０４の一部である電流パス領域１４０の電位を、すばやく第１オーミック電極１２２の電位と一致させることができる。従って、第１オーミック電極１２２とゲート電極１０８との間に印加する電圧による、スイッチングに対して、遅延を生じることなく半導体装置１０を動作させることが可能となる。
第１オーミック電極１２２とゲート電極１０８との間に印加する電圧により電流を制御する構成の半導体装置であれば、同様の効果が得られる。図９では反転型チャネルを備えている構成の半導体装置を説明したが、第１領域１０４とゲート絶縁膜１０７との間に、蓄積型チャネルとして機能するチャネル層を備えていている構成の半導体装置としてもよい。
次に、図１５から図１９を参照して、本実施形態の半導体装置１０の製造方法を説明する。図１５から図１９は、本実施形態の半導体装置の製造方法の各工程を示している。
まず、図１５（ａ）に示す構造を得るために、以下の工程を行う。半導体基板１０１として、ｎ型４Ｈ−ＳｉＣ（０００１）基板を準備する。基板として、＜１１−２０＞方向に８°又は４°オフカットされた基板を用いることができる。基板のｎ型不純物濃度は１×１０18ｃｍ-3以上、５×１０19ｃｍ-3以下とすることができる。
次に、半導体基板１０１の主面１０１ａ上に、エピタキシャル成長等により第１炭化珪素半導体層１２０を形成する。第１炭化珪素半導体層は、例えば原料ガスとして、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）とを用い、キャリアガスとして水素（Ｈ2）を用い、ドーパントガスとして窒素（Ｎ2）ガスを用いた熱化学気相堆積（ＣＶＤ）法により形成することができる。第１炭化珪素半導体層１２０の厚さは１０μｍ以上とすることができ、不純物濃度は、１×１０15ｃｍ-3以上、１×１０16ｃｍ-3以下とすることができる。
次に、第１炭化珪素半導体層１２０の上面１２０ａ上に、注入マスク材料を堆積し（図示せず）、堆積した注入マスク材料の上にフォトレジスト（図示せず）を形成する。注入マスク材料は、例えば、酸化シリコンとすることができる。酸化シリコンの注入マスク材料は、例えば、シラン（ＳｉＨ4）及び一酸化窒素（Ｎ2Ｏ）ガスを用い、２００ＷのパワーのプラズマＣＶＤ法によって堆積することができる。注入マスク材料の厚さは、０．５μｍ以上、１．０μｍ以下とすることができる。フォトレジストは、第１領域１０４及びＪＦＥＴ領域１６０を規定する位置及び寸法を有している。フォトレジストは、例えば、感光性有機膜を用いることができ、典型的なフォトリソグラフィ法を用いて形成することができる。フォトレジストの厚さは、１．５μｍ以上、２．０μｍ以下とすることができる。フォトレジストをマスクとして、注入マスク材料に対して異方性エッチングを行うことにより、注入マスクパターン１７２を形成し、その後、フォトレジストを除去する。注入マスク材料のエッチングは、例えば、ＣＦ4ガス及びＣＨＦ3ガスを用いた異方性ドライエッチング法によって行うことができる。フォトレジストは、例えば、酸素プラズマによるアッシングによって除去することができる。以下、特に説明しない限り、イオン注入のための注入マスクは同様の方法によって形成することができる。
次に、図１５（ａ）に示すように、注入マスクパターン１７２をマスクとして、ｐ型不純物であるアルミニウムイオン（Ａｌ+）１８０を第１炭化珪素半導体層１２０に注入（矢印で示す）して、第１炭化珪素半導体層１２０の上面１２０ａの近傍に、所定の深さを有する第１領域１０４を形成する。イオン注入は、例えば、第１炭化珪素半導体層１２０が形成された半導体基板１０１の温度を５００℃に保ち、３０ｋｅＶ〜３５０ｋｅＶの範囲の異なるエネルギーで複数回に分けて行うことができる。第１領域１０４の深さは、例えば、０．５μｍ以上、１．０μｍ以下とすることができる。第１領域１０４に挟まれて規定される、第１炭化珪素半導体層１２０の上面１２０ａの近傍領域がＪＦＥＴ領域１６０となる。本実施形態においてＪＦＥＴ領域１６０の幅は、例えば、３μｍとすることができる。また、第１炭化珪素半導体層１２０のうち、第１領域１０４が形成されなかった残りの領域がドリフト領域１０２となる。
次に、図１５（ｂ）に示すように、注入マスクパターン１７２を覆うように、第１炭化珪素半導体層１２０の上面１２０ａに注入マスク材料を堆積する。注入マスク材料は、例えば、ポリシリコン（poly-Si）であり、ＳｉＨ4を原料ガスとして熱ＣＶＤ法を行うことにより形成することができる。注入マスク材料の上に所定のパターンを有するフォトレジスト（図示せず）を形成した後、注入マスク材料を異方性エッチングすることにより、注入マスクパターン１７１ａ及び１７１ｂを形成する。図示した注入マスクパターン１７１ｂは、フォトレジストの下方にあるパターンであり、コンタクト領域２０１を形成する領域に不純物を導入しないために設けられる。注入マスクパターン１７１ａは、注入マスクパターン１７２のサイドウォールであり、チャネルの幅（長さ）を規定する。異方性エッチングには、例えば、塩素（Ｃｌ2）、酸素（Ｏ2）、及び臭化水素（ＨＢｒ）等の混合ガスを用いることができる。
続いて、注入マスクパターン１７２、１７１ａ及び１７１ｂをマスクとして、第１炭化珪素半導体層１２０の上面１２０ａに向かって窒素イオン（Ｎ+）又はリンイオン（Ｐ+）１８２を注入（矢印で示す）することにより、第２領域１０３を形成する。イオン注入は、例えば、半導体基板１０１の温度を５００℃に保ち、３０ｋｅＶから９０ｋｅＶの範囲の異なるエネルギーで複数回に分けて行うことができる。第２領域１０３の深さは、例えば、０．２５μｍとすることができる。
次に、図１５（ｃ）に示すように、注入マスクパターン１７１ａ、１７１ｂ及び１７２を除去した後、注入マスクパターン１７３を形成する。注入マスクパターン１７１ａ及び１７１ｂが酸化膜である場合にはフッ酸（ＨＦ）水溶液で除去することができる。注入マスクパターン１７２がポリシリコンである場合には、フッ酸（ＨＦ）、硝酸（ＨＮＯ3）及び過酸化水素（Ｈ2Ｏ）の混合液で除去することができる。
次に、図１６（ａ）に示すように、注入マスクパターン１７３をマスクとして、第１領域１０４に、アルミニウムイオン（Ａｌ+）１８４を注入（矢印で示す）することにより、コンタクト領域２０１のうち、第１炭化珪素半導体層１２０の上面１２０ａから深い位置にｐ型領域２０１ａを形成する。ｐ型領域２０１ａの形成は、半導体基板１０１の温度を５００℃に保ち、１５０ｋｅＶのエネルギーで注入を行うことができる。この際のドーズ量は３×１０15ｃｍ-2とすることができる。
エネルギーを１５０ｋｅＶ以上とすることにより、第１炭化珪素半導体層１２０の表面近傍にはほとんど高濃度のアルミ二ウムが導入されない。このため、第１炭化珪素半導体層１２０の表面におけるアルミニウムの濃度を２×１０18ｃｍ-3以下とすることができ、後で形成される第１オーミック電極１２２との界面となる深さにおけるアルミニウムの濃度を１×１０20ｃｍ-3以上とすることができる。
次に、図１６（ｂ）に示すように注入マスクパターン１７３をマスクとして、第１領域１０４に、窒素イオン（Ｎ+）１８５を注入（矢印で示す）して、ｎ型領域２０１ｂを形成する。ｎ型領域２０１ｂの形成は、例えば、３０ｋｅＶのエネルギーで、ドーズ量が５×１０14ｃｍ-2のイオン注入により行うことができる。なお、ｐ型領域２０１ａ及びｎ型領域２０１ｂを形成するためのイオン注入の条件は上述の条件に限られない。
ｐ型領域２０１ａの深さは、後に形成する第１オーミック電極１２２の下端部において、ｐ型不純物濃度が最も高くなるように決定することが好ましい。第１オーミック電極１２２は、金属と炭化珪素とが合金（シリサイド）化することにより形成される。炭化珪素層の上に金属層を形成して熱処理する場合には、金属層の厚さと同程度の厚さの炭化珪素層がシリサイド化される。
シリサイド化される下地の炭化珪素層の表面は、シリサイド化するための金属層の厚さと同程度の厚さだけ後退するおそれがある。例えば、金属層の厚さが８０ｎｍであれば、シリサイド化によって下地の炭化珪素層の表面は８０ｎｍ程度後退するおそれがある。この場合、得られるシリサイド層の厚さは１６０ｎｍ程度となる。
また、シリサイド化の工程だけではなく、シリサイド化工程前の高温のアニールによっても、炭化珪素層の表面からＳｉが消失する場合がある。さらに、シリサイド化工程前のエッチングによって、炭化珪素層の表面が後退するおそれがある。炭化珪素層の表面の後退は、最大で５０ｎｍ程度の深さまで起こりうる。従って、ｐ型領域２０１ａの深さは、この後退が生じるおそれのある深さの最大値より大きくしておくことが好ましい。
次に、注入マスクパターン１７３を除去した後に複数の不純物拡散領域が形成された第１炭化珪素半導体層１２０を有する半導体基板１０１を１０００℃以上の温度で活性化アニールする。本実施形態においては、例えば１８００℃とする。
次に、図１６（ｃ）に示すように、第１炭化珪素半導体層１２０の上に酸化シリコン（ＳｉＯ2）からなるゲート絶縁膜１０７を形成し、次に、ゲート絶縁膜１０７の上にポリシリコン（Poly-Si）からなるゲート電極１０８を形成する。その後、そのゲート電極１０８の上に、フォトレジスト（図示せず）を形成し、ゲート電極１０８をエッチングして、フォトレジストを除去する。ゲート絶縁膜１０７及びゲート電極１０８の材質及び厚さは適宜選択すればよい。
次に、図１７（ａ）に示すように、ゲート電極１０８を覆うように第１炭化珪素半導体層１２０の上に層間絶縁膜１０９を形成する。層間絶縁膜１０９は、例えば酸化シリコン（ＳｉＯ2）とすることができ、その厚さは例えば１０００ｎｍとすることができる。
次に、図１７（ｂ）に示すように、フォトレジスト１７６をマスクとして、層間絶縁膜１０９に対してエッチングを行い、コンタクトホール１１５を形成する。層間絶縁膜１０９のエッチングは、例えば、ＣＨＦ3及びＯ2の混合ガスを用いたドライエッチングにより行うことができる。
次に、図１８（ａ）に示すように、フォトレジスト１７６を除去した後に、少なくともコンタクトホール１１５内にコンタクト金属１２３としてニッケル（Ｎｉ）を堆積する。
次に、図１８（ｂ）に示すように、コンタクト金属１２３に熱処理を行ってコンタクトホール１１５内のコンタクト金属１２３とコンタクト領域２０１とのシリサイド化を実行する。続いて、未反応のコンタクト金属を除去することにより、コンタクトホール１１５内に第１オーミック電極１２２を形成する。第１オーミック電極１２２は第２領域１０３及び第１領域１０４と接触している。
ｐ型領域２０１ａは表面より深く形成され、ｎ型領域２０１ｂは表面に形成されている。このため、シリサイド化される炭化珪素半導体層の表面におけるアルミ二ウム濃度は２×１０18ｃｍ-3以下となり、表面の窒素濃度は１×１０18ｃｍ-3以上となる。これにより、形成された第１オーミック電極１２２における窒素の平均濃度は６．９×１０18ｃｍ-3以上となり、最小濃度は１．８×１０18ｃｍ-3以上となる。また、コンタクト領域２０１との界面から５０ｎｍの範囲を除いた領域におけるアルミニウムの平均濃度は、３．０×１０18ｃｍ-3以下となり、最大濃度は２．４×１０19ｃｍ-3以下となる。さらに形成された第１オーミック電極１２２とコンタクト領域２０１との界面におけるアルミ二ウム濃度は３×１０19ｃｍ-3以上となる。
次に、図１９に示すように、半導体基板１０１の裏面１０１ｂに金属を堆積し、熱処理を行うことにより第２オーミック電極１１１が形成する。第２オーミック電極は例えば、Ｔｉを堆積した後に９５０℃で熱処理を行うことにより形成できる。その後、第１オーミック電極１２２と接触するようにコンタクトホール１１５内に配線１１０を形成することにより半導体装置１０が完成する。
なお、トランジスタ領域がプレーナ型の半導体装置１０について説明したが、図２０に示すようなトレンチ型の半導体装置１１としてもよい。トレンチ型の半導体装置１１もプレーナ型の半導体装置１０とほぼ同様の工程により製造することができる。
従来の半導体装置は、ｐ型のコンタクト領域には不純物としてアルミニウムを高濃度に導入し、逆導電型の不純物である窒素を積極的に導入することはない。このため、ｐ型のコンタクト領域における窒素の濃度は、通常はドリフト領域１０２とほぼ等しくなる。従って、コンタクト領域の上部をシリサイド化してオーミック電極を形成した場合には、オーミック電極に含まれる窒素の濃度は、コンタクト領域及びドリフト領域の窒素濃度の約２分の１となる。これは、シリサイド化により元の体積が約２倍になることによる。また、アルミニウムは偏析するため、オーミック電極の表面近傍においてアルミニウム濃度が最も高くなり、オーミック電極における最大のアルミニウム濃度は、コンタクト領域の平均のアルミニウム濃度よりも高くなる。その結果、オーミック電極のシート抵抗は大きな値となる。
一方、図１５から図１９において示した半導体装置の製造方法では、ｐ型領域２０１ａを第１炭化珪素半導体層の上面よりも深い位置に形成し、ｐ型領域２０１ａよりも上面側にｎ型領域２０１ｂを形成している。このため、シリサイド化される部分の窒素濃度は、コンタクト領域２０１となるｐ型領域２０１ａの窒素濃度よりも高くなる。一方、シリサイド化されることにより体積がシリサイド化される前の約２倍となる。従って、得られた第１オーミック電極１２２における窒素の平均濃度は、コンタクト領域２０１及びドリフト領域１０２における窒素の平均濃度の２分の１よりも高くなる。このため、第１オーミック電極１２２における窒素の平均濃度を６．９×１０18ｃｍ-3以上、最小濃度を１．８×１０18以上とすることが容易にできる。
また、シリサイド化される部分のアルミニウムの濃度を低く抑えられているため、アルミニウムの偏析が生じたとしても、コンタクト領域２０１との界面から５０ｎｍの範囲を除いた領域におけるアルミニウムの平均濃度を３．０×１０18ｃｍ-3以下とし、最大濃度を２．４×１０19ｃｍ-3以下とすることができる。その結果、第１オーミック電極１２２のシート抵抗を低く抑えることができる。また、第１オーミック電極１２２の下端部においてｐ型不純物濃度が高くなるように、ｐ型領域２０１ａの深さ（ｎ型領域２０１ｂの厚さ）を設定しているため、第１オーミック電極１２２とコンタクト領域２０１とのコンタクト抵抗も低く抑えることができる。
図１５〜図１９に示した製造方法においては、ｐ型領域２０１ａを第１炭化珪素半導体層１２０の上面１２０ａよりも深い位置に形成することにより、第１オーミック電極１２２の表面近傍におけるアルミニウム濃度を低くする例を示した。しかし、以下のようにして、第１オーミック電極１２２の表面近傍におけるアルミニウム濃度を低くすることも可能である。
まず、先に示した工程と同様にして、図１５（ｃ）に示した構造を形成する。次に、図２１（ａ）に示すように注入マスクパターン１７３をマスクとして、第１領域１０４に、Ａｌ+（アルミニウムイオン）１８４を注入（矢印で示す）し、ｐ型領域２０１ａを形成する。このとき、例えば、半導体基板１０１の温度を５００℃に保ち、３０ｋｅＶ、７０ｋｅＶ、及び１５０ｋｅＶのエネルギーでそれぞれ注入を行うことができる。エネルギーが３０ｋｅＶのイオン注入はドーズ量を３．３×１０15ｃｍ-2とし、エネルギーが７０ｋｅＶのイオン注入はドーズ量を７．２×１０15ｃｍ-2とし、エネルギーが１５０ｋｅＶのイオン注入はドーズ量を３×１０15ｃｍ-2とすればよい。このように複数のエネルギーで注入を行うことにより、ｐ型領域２０１ａは深さ方向にほぼ一定の濃度を持ったボックスプロファイルとすることができる。
この後、図１６（ｂ）に示した工程と同様にしてｎ型領域２０１ｂを形成する。さらに図１６（ｃ）〜図１８（ｂ）に示した工程と同様にして第１オーミック電極１２２を形成する。
次に、図２１（ｂ）に示すように、第１オーミック電極１２２の表面を５０ｎｍ程度エッチングする。エッチングは例えばＣＦ4ガスとＣＨＦ3ガスを用いた異方性ドライエッチング法によって行えばよい。なお、例えばフッ酸溶液を用いたウエットエッチングを行ってもよい。
本変形例の製造方法においては、ｐ型領域２０１ａは第１炭化珪素半導体層１２０の上面１２０ａから形成しているため、第１炭化珪素半導体層１２０の上面まで高濃度のアルミ二ウムが存在する。このため、第１オーミック電極１２２である金属シリサイド層を形成した直後には、金属シリサイド層の表面側にアルミ二ウムが偏析している。しかし、図２１（ｂ）に示す工程において高濃度のアルミ二ウムを含む偏析層を除去している。これにより、第１オーミック電極１２２における界面から５０ｎｍの範囲を除く領域のアルミ二ウムの平均濃度を３．０×１０1８ｃｍ-3以下とし、最大濃度を２．４×１０19ｃｍ-3以下とすることができる。また、ｎ型領域２０１ｂが存在しているため、第１オーミック電極における窒素の平均濃度を６．９×１０18ｃｍ-3以上、最小濃度を１．８×１０18ｃｍ-3以上とすることができる。このため、第１オーミック電極１２２の抵抗を小さくすることができる。
ｐ型領域２０１ａをボックスプロファイルとすることにより、第１オーミック電極１２２とコンタクト領域２０１との界面となる深さにおいて、アルミニウム濃度を１×１０20ｃｍ-3以上の濃度とすることができる。従って、第１オーミック電極１２２とコンタクト領域２０１とのコンタクト抵抗も小さく抑えることができる。
なお、本変形例の製造方法は、トレンチ型の半導体装置１１の製造に用いることもできる。
半導体装置１０の製造方法においては、ｐ型領域の上にイオン注入によりｎ型領域を形成した。しかし、ｐ型領域よりも上に窒素を含む領域が存在していればよい。このため、ｐ型領域よりも浅い位置にイオン注入によりｎ型領域を形成する代わりに、ｐ型領域の上に窒素を含む炭化珪素半導体層を形成してもよい。具体的には図２２に示すような構成とすることができる。図２２に示す半導体装置１２は、第１オーミック電極の側方に設けられたｎ型の第２炭化珪素半導体層１０５を有している。
図２２において、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面の位置が、第２炭化珪素半導体層１０５と第２領域１０３との界面との位置と揃っている。しかし、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面の位置が、第２炭化珪素半導体層１０５と第２領域１０３との界面との位置と揃っている必要はない。例えば、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面が、第２炭化珪素半導体層１０５と第２領域１０３との界面よりも深い位置に生じていてもよい。
半導体装置１２は、以下のようにして製造することができる。図２３から図２６は、それぞれ半導体装置１２の各製造工程を示している。
まず、半導体装置１０の製造工程と同様にして図１０（ｃ）に示した構造を形成する。次に、図２３（ａ）に示すように、注入マスクパターン１７３をマスクとして、第１領域１０４に、アルミニウムイオン（Ａｌ+）１８４を注入（矢印で示す）して、ｐ型領域２０１ａを形成する。このとき、例えば、半導体基板１０１の温度を５００℃に保ち、３０ｋｅＶ、７０ｋｅＶ、及び１５０ｋｅＶのエネルギーでそれぞれ注入を行うことができる。エネルギーが３０ｋｅＶのイオン注入はドーズ量を３．３×１０15ｃｍ-2とし、エネルギーが７０ｋｅＶのイオン注入はドーズ量を７．２×１０15ｃｍ-2とし、エネルギーが１５０ｋｅＶのイオン注入はドーズ量を３×１０15ｃｍ-2とすればよい。このように複数のエネルギーで注入を行うことによりｐ型領域２０１ａは深さ方向にほぼ一定の濃度を持ったボックスプロファイルとすることができる。続いて、注入マスクパターン１７３を除去した後、半導体基板１０１を１０００℃以上の温度で熱処理し、不純物を活性化する。温度は、例えば１８００℃とすることができる。
次に、図２３（ｂ）に示すように、第１炭化珪素半導体層１２０の上に第２炭化珪素半導体層１０５を形成する。第２炭化珪素半導体層は、例えば、原料ガスとしてシラン（ＳｉＨ4）及びプロパン（Ｃ3Ｈ8）を用い、キャリアガスとして水素（Ｈ2）を用い、ドーパントガスとして窒素（Ｎ2）ガスを用いた熱ＣＶＤ法によりエピタキシャル成長させればよい。第２炭化珪素半導体層１０５は、ｎ型不純物の濃度が例えば１×１０18ｃｍ-3以上であり、厚さが例えば３０ｎｍ以上、１５０ｎｍ以下とすることができる。第２炭化珪素半導体層１０５は厚さ方向に一定の不純物の濃度分布を有する構成としても、一部が高濃度化された分布を有する構成としてもよい。一部を高濃度化する場合には、第２炭化珪素半導体層１０５の成長の途中で窒素（Ｎ2）ガスを導入して、第２炭化珪素半導体層１０５の一部を高濃度にすればよい。
次に、図２３（ｃ）に示すように、第２炭化珪素半導体層１０５の上に、フォトレジスト１７７を形成した後、フォトレジスト１７７をマスクとして、第２炭化珪素半導体層１０５に対してエッチングを行う。第２炭化珪素半導体層１０５のエッチングは、例えば、ＣＦ4及びＯ2の混合ガスを用いたドライエッチングとすればよい。
次に、図２４（ａ）に示すように、フォトレジスト１７７を除去した後、第２炭化珪素半導体層１０５及び第１炭化珪素半導体層１２０の上にゲート絶縁膜（ＳｉＯ2）１０７を形成する。続いて、ゲート絶縁膜１０７の上にゲート電極（poly-Si）１０８を形成する。その後、ゲート電極１０８の上に、フォトレジスト（図示せず）を形成し、ゲート電極１０８をエッチングして、フォトレジストを除去する。
次に、図２４（ｂ）に示すように、ゲート電極１０８を覆うように第１炭化珪素半導体層１２０の上に層間絶縁膜１０９を形成する。層間絶縁膜１０９は、例えば酸化シリコン（ＳｉＯ2）からなり、その厚さは例えば１０００ｎｍとすればよい。
次に、図２５（ａ）に示すように、フォトレジスト１７６をマスクとして、層間絶縁膜１０９に対してエッチングを行い、コンタクトホール１１５を形成する。層間絶縁膜１０９のエッチングは、例えば、ＣＨＦ3及びＯ2の混合ガスを用いたドライエッチングとすればよい。
次に、図２５（ｂ）に示すように、フォトレジスト１７６を除去した後に、少なくともコンタクトホール１１５内にコンタクト金属１２３としてニッケル（Ｎｉ）を堆積する。
次に、図２６（ａ）に示すように、コンタクト金属１２３に熱処理を行ってシリサイド化し、第１オーミック電極１２２を形成する。この後、未反応のコンタクト金属１２３を除去する。第１オーミック電極１２２は第２領域１０３及び第１領域１０４に接触する。このとき、第２炭化珪素半導体層１０５を完全にシリサイド化できるようにコンタクト金属１２３の厚さ及び熱処理時間等を設定する。
このようにすることにより、シリサイド化する部分には実質的にアルミニウムが含まれておらず、窒素濃度が１×１０18ｃｍ-3以上である状態とすることができる。また、第１オーミック電極における界面から５０ｎｍの範囲を除く領域のアルミ二ウムの平均濃度を３．０×１０18ｃｍ-3以下とし、最大濃度を２．４×１０19ｃｍ-3以下とすることができる。また、窒素を含む第２炭化珪素半導体層１０５をシリサイド化するため、第１オーミック電極１２２における窒素の平均濃度を６．９×１０18ｃｍ-3以上とすることができ、最小濃度を１．８×１０18ｃｍ-3以上とすることができる。従って、第１オーミック電極１２２のシート抵抗を小さくすることができる。
第２炭化珪素半導体層１０５だけでなく、コンタクト層２０１及び第２炭化珪素半導体層１０５の上部がシリサイド化されてもかまわない。コンタクト層２０１のアルミニウム濃度にもよるが、コンタクト層２０１の深さ３５ｎｍ程度の位置までシリサイド化されてもよい。
次に、図２６（ｂ）に示すように、半導体基板１０１の裏面１０１ｂに金属を堆積し、熱処理を行うことにより第２オーミック電極１１１を形成する。第２オーミック電極１１１は例えば、Ｔｉを堆積した後に９５０℃で熱処理を行うことにより形成すればよい。その後、第１オーミック電極１２２と接触するようにコンタクトホール１１５内に配線１１０を形成することにより半導体装置１２が完成する。
なお、図２７に示すようなトランジスタ領域がトレンチ型の半導体装置１３においても同様の効果が得られる。トレンチ型の半導体装置１３もプレーナ型の半導体装置１２とほぼ同様の工程により製造することができる。
図２８に示すような半導体装置１４としても、ほぼ同様の効果が得られる。半導体装置１４は図２８に示すように、第２領域１０３、電流パス領域１４０及びＪＦＥＴ領域１６０の上に跨がって第２炭化珪素半導体層１０５が設けられている。第２炭化珪素半導体層１０５におけるゲート電極１０８と第１領域１０４に挟まれた部分は、蓄積型チャネルとして機能する。第２炭化珪素半導体層１０５の厚さは、例えば、３０ｎｍ以上、１５０ｎｍ以下とすればよい。一般に、注入した不純物を活性化するためには１０００℃以上、好ましくは１６００℃以上の高温でアニールすることが求められる。しかし活性化アニールの際に炭化珪素の表面にステップバンチング等が発生し、キャリアの移動度低下を招くおそれがある。第２炭化珪素半導体層１０５を形成することによりステップバンチングの無い平滑な炭化珪素表面を得ることができる。
図２８において、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面の位置が、第２炭化珪素半導体層１０５と第２領域１０３との界面との位置と揃っている。しかし、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面の位置が、第２炭化珪素半導体層１０５と第２領域１０３との界面との位置と揃っている必要はない。例えば、第１オーミック電極１２２とコンタクト層２０１及び第２領域１０３との界面が、第２炭化珪素半導体層１０５と第２領域１０３との界面よりも深い位置に生じていてもよい。
半導体装置１４は、以下のようにして製造することができる。図２９から図３１は、それぞれ半導体装置１４の各製造工程を示している。
まず、半導体装置１０の製造工程と同様にして図１５（ｃ）に示した構造を形成する。
次に、図２９（ａ）に示すように、注入マスクパターン１７３をマスクとして、第１領域１０４に、Ａｌ+（アルミニウムイオン）１８４を注入（矢印で示す）し、ｐ型領域２０１ａを形成する。このとき、例えば、半導体基板１０１の温度を５００℃に保ち、３０ｋｅＶ、７０ｋｅＶ、及び１５０ｋｅＶのエネルギーでそれぞれ注入を行う。例えば、エネルギーが３０ｋｅＶのイオン注入はドーズ量を３．３×１０15ｃｍ-2とし、エネルギーが７０ｋｅＶのイオン注入はドーズ量を７．２×１０15ｃｍ-2とし、エネルギーが１５０ｋｅＶのイオン注入はドーズ量を３×１０15ｃｍ-2すればよい。このように複数のエネルギーで注入を行うことによりｐ型領域２０１ａを深さ方向にほぼ一定の濃度を持ったボックスプロファイルとすることができる。続いて、注入マスクパターン１７３を除去した後、半導体基板１０１を１０００℃以上の温度で熱処理し、不純物を活性化する。温度は、例えば１８００℃とすることができる。
次に、図２９（ｂ）に示すように、第１炭化珪素半導体層１２０の上に第２炭化珪素半導体層１０５を形成する。第２炭化珪素半導体層は、例えば、原料ガスとしてシラン（ＳｉＨ4）及びプロパン（Ｃ3Ｈ8）を用い、キャリアガスとして水素（Ｈ2）を用い、ドーパントガスとして窒素（Ｎ2）ガスを用いた熱ＣＶＤ法によりエピタキシャル成長させればよい。第２炭化珪素半導体層１０５は、ｎ型不純物の濃度が例えば１×１０17ｃｍ-3以上、好ましくは１×１０18ｃｍ-3以上であり、厚さが例えば３０ｎｍ以上、１５０ｎｍ以下とすることができる。第２炭化珪素半導体層１０５は厚さ方向に一定の不純物の濃度分布を有する構成としても、一部が高濃度化された分布を有する構成としてもよい。一部を高濃度化する場合には、第２炭化珪素半導体層１０５の成長の途中で窒素（Ｎ2）ガスを導入して、第２炭化珪素半導体層１０５の一部を高濃度にすればよい。
次に、図２９（ｃ）に示すように、第２炭化珪素半導体層１０５の上にゲート絶縁膜（ＳｉＯ2）１０７を形成し、次いで、ゲート絶縁膜１０７の上にゲート電極（poly-Si）１０８を形成する。その後、ゲート電極１０８の上に、フォトレジスト（図示せず）を形成し、ゲート電極１０８をエッチングして、フォトレジストを除去する。
次に、図３０（ａ）に示すように、ゲート電極１０８を覆うように第１炭化珪素半導体層１２０の上に層間絶縁膜１０９を形成する。層間絶縁膜１０９は、例えば酸化シリコン（ＳｉＯ2）からなり、その厚さは例えば１０００ｎｍとすればよい。
次に、図３０（ｂ）に示すように、フォトレジスト１７６をマスクとして、層間絶縁膜１０９に対してエッチングを行い、コンタクトホール１１５を形成する。層間絶縁膜１０９のエッチングは、例えば、ＣＨＦ3及びＯ2の混合ガスを用いたドライエッチングとすればよい。
次に、図３１（ａ）に示すようにフォトレジスト１７６を除去した後、層間絶縁膜１０９をマスクとして、第２炭化珪素半導体層１０５に、窒素イオン（Ｎ+）１８５を注入（矢印で示す）することにより、第２炭化珪素半導体層１０５にｎ型不純物領域１０５ａを形成する。窒素イオンの注入は、例えば、エネルギーを３０ｋｅＶとし、ドーズ量を５×１０14ｃｍ-2とすればよい。この注入の際に、半導体基板１０１の温度は室温でもよい。また、フォトレジスト１７６を残留させたままで注入を行ってもよい。この場合には注入後にフォトレジスト１７６を除去すればよい。
なお、第２炭化珪素半導体層１０５における窒素濃度が５×１０17ｃｍ-3以上、より好ましくは１×１０18ｃｍ-3以上の場合には図３１（ａ）に示した工程を省略してもよい。
次に、図３１（ｂ）に示すように、少なくともコンタクトホール１１５内にコンタクト金属１２３としてニッケル（Ｎｉ）を堆積する。
次に、図３２（ａ）に示すように、コンタクト金属１２３に熱処理を行ってシリサイド化し、第１オーミック電極１２２を形成する。この後、未反応のコンタクト金属１２３を除去する。第１オーミック電極１２２は第２領域１０３及び第１領域１０４に接触する。このとき、第２炭化珪素半導体層１０５を完全にシリサイド化できるようにコンタクト金属１２３の厚さ及び熱処理時間等を設定する。
このようにすることにより、シリサイド化する部分のアルミ二ウム濃度を１×１０18ｃｍ-3以下とし、窒素濃度を１×１０17ｃｍ-3以上とすることができる。また、第１オーミック電極における界面から５０ｎｍの範囲を除く領域のアルミ二ウムの平均濃度を３．０×１０18ｃｍ-3以下とし、最大濃度を２．４×１０19ｃｍ-3以下とすることができる。また、窒素を含む第２炭化珪素半導体層１０５をシリサイド化するため、第１オーミック電極１２２における窒素の平均濃度を６．９×１０18ｃｍ-3以上とすることができ、最小濃度を１．８×１０18ｃｍ-3以上とすることができる。従って、第１オーミック電極１２２のシート抵抗を小さくすることができる。
第２炭化珪素半導体層１０５だけでなく、コンタクト層２０１及び第２炭化珪素半導体層１０５の上部がシリサイド化されてもかまわない。コンタクト層２０１のアルミニウム濃度にもよるが、コンタクト層２０１の深さ３５ｎｍ程度の位置までシリサイド化されてもよい。
次に、図３２（ｂ）に示すように、半導体基板１０１の裏面１０１ｂに金属を堆積し、熱処理を行うことにより第２オーミック電極１１１を形成する。第２オーミック電極１１１は例えば、Ｔｉを堆積した後に９５０℃で熱処理を行うことにより形成すればよい。その後、第１オーミック電極１２２と接触するようにコンタクトホール１１５内に配線１１０を形成することにより半導体装置１４が完成する。
なお、図３３に示すようなトランジスタ領域がトレンチ型の半導体装置１５においても同様の効果が得られる。トレンチ型の半導体装置１５もプレーナ型の半導体装置１４とほぼ同様の工程により製造することができる。
次に、半導体装置１４の構成の第１オーミック電極１２２を実際に作成して、その特性を評価した結果を示す。評価に用いた第１オーミック電極１２２は以下のようにして形成した。
第１炭化珪素半導体層１２０の厚さは１０μｍとし、不純物濃度は１×１０16ｃｍ-3とした。コンタクト領域２０１は、アルミニウムイオン（Ａｌ+）を注入することにより形成した。アルミニウムイオンの注入は、３回に別けて行った。注入エネルギーは、１５０ｋｅＶ、７０ｋｅＶ、及び３０ｋｅＶとし、ドーズ量は２．８×１０15ｃｍ-2、１．２×１０15ｃｍ-2、及び５．５×１０14ｃｍ-2とした。不純物の活性化は、１７００℃で３０分間行った。活性化の際には第１炭化珪素半導体層１２０の上にカーボンからなるキャップ層を形成した。活性化の後、１２００℃で熱処理を行い、第１炭化珪素半導体層１２０の表面に厚さが約３０ｎｍの熱酸化膜を形成した。形成した熱酸化膜をエッチングにより除去した後、第１炭化珪素半導体層１２０の上にｎ型の第２炭化珪素半導体層１０５を形成した。第２炭化珪素半導体層１０５は、厚さが３０ｎｍの第１アンドープ層、厚さが１０ｎｍの高濃度不純物層、及び厚さが５６ｎｍの第２アンドープ層が第１炭化珪素半導体層１２０側から順次積層された構成とした。高濃度不純物層の不純物は窒素とし、その濃度は８×１０17ｃｍ-3とした。次に、第２炭化珪素半導体層１０５の上に酸化シリコンからなるゲート絶縁膜を一旦形成した後、ＣＨＦ3及びＯ2の混合ガスを用いたドライエッチングによりゲート絶縁膜を除去した。ゲート絶縁膜を除去した後の第２炭化珪素半導体層１０５の厚さは約６５ｎｍであった。ゲート絶縁膜を除去した後、第２炭化珪素半導体層１０５の上に１００ｎｍ又は１２５ｎｍの厚さのニッケル膜を形成し、９５０℃で６０秒間の熱処理を行うことにより、ニッケルシリサイドからなる第１オーミック電極１２２を形成した。
図３４は、ニッケル膜の厚さを１００ｎｍとして形成した第１オーミック電極１２２のアルミニウム、窒素及びニッケルの濃度プロファイルを示している。なお、濃度プロファイルはＳＩＭＳにより求めた。図３４に示すように、ニッケルの濃度から決定した第１オーミック電極１２２であるニッケルシリサイド層の厚さは、約１５０ｎｍとなった。これは、シリサイド化に用いたニッケル膜の厚さの約１．５倍である。
ゲート絶縁膜を除去した後の第２炭化珪素半導体層１０５の厚さは、約６５ｎｍであるため、ニッケル膜の厚さが１００ｎｍである場合には、第２炭化珪素半導体層１０５だけでなく、コンタクト層２０１の表面から約３５ｎｍまでの部分もシリサイド化されていると考えられる。
第１オーミック電極１２２とコンタクト領域２０１との界面における窒素濃度は約２×１０18ｃｍ-3であり、アルミニウム濃度は約６×１０19ｃｍ-3であった。第１オーミック電極１２２における窒素の平均濃度は１．４×１０19ｃｍ-3であり、最大濃度は３．３×１０19ｃｍ-3であった。コンタクト領域２０１との界面から５０ｎｍの範囲を除いた第１オーミック電極１２２におけるアルミニウムの平均濃度は３．０×１０18ｃｍ-3であり、最大濃度は２．４×１０19ｃｍ-3であった。この場合における第１オーミック電極１２２のシート抵抗は０．５Ω／ｓｑ．であった。
図３５は、ニッケル膜の厚さを１２５ｎｍとして形成した第１オーミック電極１２２のアルミニウム、窒素及びニッケルの濃度プロファイルを示している。ニッケルの濃度から決定した第１オーミック電極１２２であるニッケルシリサイド層の厚さは、約１９０ｎｍとなった。これは、シリサイド化に用いたニッケル膜の厚さの約１．５倍である。
ゲート絶縁膜を除去した後の第２炭化珪素半導体層１０５の厚さは、約６５ｎｍであるため、ニッケル膜の厚さが１２５ｎｍである場合には、第２炭化珪素半導体層１０５だけでなく、コンタクト層２０１の表面から約６０ｎｍまでの部分もシリサイド化されていると考えられる。
第１オーミック電極１２２とコンタクト領域２０１との界面における窒素濃度は約２×１０18ｃｍ-3であり、アルミニウム濃度は約１×１０20ｃｍ-3であった。第１オーミック電極１２２における窒素の平均濃度は１．３×１０19ｃｍ-3であり、最大濃度は３．３×１０19ｃｍ-3であった。コンタクト領域２０１との界面から５０ｎｍの範囲を除いた第１オーミック電極１２２におけるアルミニウムの平均濃度は２．７×１０19ｃｍ-3であり、最大濃度は３．０×１０20ｃｍ-3であった。この場合における第１オーミック電極１２２のシート抵抗は２Ω／ｓｑ．であった。
図３４及び図３５に示すように、第１オーミック電極１２２とコンタクト領域２０１との界面におけるアルミニウムの濃度が高くなると、第１オーミック電極１２２の表面におけるアルミニウムの濃度も高くなる。これに伴い、第１オーミック電極１２２のシート抵抗が上昇する。従って、第１オーミック電極１２２のシート抵抗を低減する観点からは、界面におけるアルミニウムの濃度が低い方がよい。例えば、ソース電極のシート抵抗を０．５Ω／ｓｑ．以下とする場合には、界面におけるアルミニウムの濃度を２×１０19ｃｍ-3以下とすればよい。一方、図３６に示すように、第１オーミック電極１２２のコンタクト抵抗を低減するという観点からは、界面におけるアルミニウムの濃度が高い方がよい。例えば、第１オーミック電極１２２のコンタクト抵抗を７×１０-3Ωｃｍ2以下とする場合には、界面におけるアルミニウム濃度を３×１０19ｃｍ-3以上とすればよい。図３４及び図３５に示すように、第１オーミック電極１２２の厚さが変化しても、第１オーミック電極１２２とコンタクト領域２０１との界面近傍におけるアルミニウムの濃度プロファイルに大きな変化は認められない。このため、図３４のプロファイルに基づくと、界面におけるアルミニウム濃度を３×１０19ｃｍ-3以上とするには、第１オーミック電極１２２の厚さを約１３０ｎｍ以上とすればよい。ゲート絶縁膜を除去した後の第２炭化珪素半導体層１０５の厚さが約６５ｎｍの場合に、第１オーミック電極１２２の厚さを約１３０ｎｍとするには、ニッケル膜の厚さを約８５ｎｍとすればよい。
以上、本開示を好適な実施形態により説明してきたが、本開示は上記実施形態に限定されず種々の改変が可能である。４Ｈ−ＳｉＣである例を示したが、６Ｈ−ＳｉＣであってもよい。また、炭化珪素からなる半導体基板を用いた例を示したが、他の基板を用いることもできる。コンタクトホール１１５を形成した後に第１オーミック電極１２２を形成する例を示したが、層間絶縁膜１０９を堆積する前に第１オーミック電極１２２を形成してもよい。第１オーミック電極１２２を形成する金属にニッケルを用いる例を示したが、シリコンと結合して低抵抗の合金を形成する金属であればよい。従って、ニッケルに代えて、チタン、アルミニウム等を用いてもよい。
また、ＭＩＳＦＥＴ構造の半導体装置について説明したが、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor ：ＩＧＢＴ）構造の半導体装置としてもよい。ＩＧＢＴ構造の半導体装置は、半導体基板とその直上に形成する半導体層とをそれぞれ互いに異なる導電型とすることにより作製することができる。この場合、第２領域はエミッタ領域又はコレクタ領域であり、第１オーミック電極はエミッタ電極又はコレクタ電極であり、第２オーミック電極はコレクタ電極又はエミッタ電極である。
また、前述の各実施形態においては、半導体基板１０１が４Ｈ−ＳｉＣからなり、半導体基板１０１の（０００１）Ｓｉ面の上に半導体層を形成する場合を例示した。しかし、半導体基板１０１の（０００−１）Ｃ面の上に第１炭化珪素半導体層１２０を形成し、（０００１）Ｓｉ面の上に第２オーミック電極１１１を形成してもよい。また、半導体基板１０１の主面の面方位を他の結晶面としてもよい。さらに、半導体基板１０１として、他のポリタイプのＳｉＣ基板を用いることも可能である。
本開示の半導体装置及びその製造方法は、パワーデバイス等を含む種々の半導体装置及びその製造方法として有用である。
１０、１１、１２、１３、１４、１５ 半導体装置
１０１ 半導体基板
１０１ａ 主面
１０１ｂ 裏面
１０２ ドリフト領域
１０３ 第２領域
１０４ 第１領域
１０５ 第２炭化珪素半導体層
１０５ａ ｎ型不純物領域
１０７ ゲート絶縁膜
１０８ ゲート電極
１０９ 層間絶縁膜
１１０ 配線
１１１ 第２オーミック電極
１１５ コンタクトホール
１２０ 第１炭化珪素半導体層
１２０ａ 上面
１２２ 第１オーミック電極
１２３ コンタクト金属
１４０ 電流パス領域
１６０ ＪＦＥＴ領域
１７１ａ、１７１ｂ、１７２、１７３ 注入マスクパターン
１７６、１７７ フォトレジスト
１８０、１８４ アルミニウムイオン
１８２ 窒素イオン又はリンイオン
１８５ 窒素イオン
２０１ コンタクト領域
２０１ａ ｐ型領域
２０１ｂ ｎ型領域

Claims (10)

  1. 第１炭化珪素半導体層と、
    前記第１炭化珪素半導体層に設けられたｐ型の第１不純物領域と、
    前記第１不純物領域とオーミック接触した第１オーミック電極とを備え、
    前記第１オーミック電極は、窒素を含むシリコンの合金であり、
    前記第１オーミック電極に含まれる窒素の平均濃度は、前記第１不純物領域における窒素の平均濃度の２分の１以上であり、且つ６．９×１０ 18 ｃｍ -3 以上であり、
    前記第１オーミック電極の前記第１不純物領域との界面から５０ｎｍの範囲を除く部分におけるｐ型不純物の平均濃度は、３．０×１０18ｃｍ-3以下である、半導体装置。
  2. 前記ｐ型不純物はアルミニウムである、請求項１に記載の半導体装置。
  3. 前記第１オーミック電極における前記ｐ型不純物の濃度は、表面において、前記第１不純物領域との界面よりも低い、請求項１又は２に記載の半導体装置。
  4. 前記第１オーミック電極の前記第１不純物領域との界面から５０ｎｍの範囲を除く部分における前記ｐ型不純物の最大濃度は、２．４×１０19ｃｍ-3以下である、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１オーミック電極が形成された部分を除いて前記第１炭化珪素半導体層の上に配置された第２炭化珪素半導体層をさらに備え、
    前記第２炭化珪素半導体層は窒素を含んでいる、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２炭化珪素半導体層は、その一部がチャネルとして機能する、請求項５に記載の半導体装置。
  7. 前記第１不純物領域に隣接して設けられたｎ型の第２不純物領域と、
    前記第１不純物領域及び第２不純物領域に隣接して設けられたｐ型の第３不純物領域と、
    前記第３不純物領域の上にゲート絶縁膜を介在させて設けられたゲート電極と、
    前記第１炭化珪素半導体層を挟んで前記第１オーミック電極と反対側に設けられた第２オーミック電極とをさらに備えている、請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第１オーミック電極は、窒素を含むシリコンとニッケルとの合金である、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記第１オーミック電極は、窒素を含むシリコンとチタンとの合金である、請求項１〜７のいずれか１項に記載の半導体装置。
  10. 前記第３不純物領域と前記ゲート絶縁膜とが直接接触している、請求項７に記載の半導体装置。
JP2014523117A 2012-10-30 2013-07-09 半導体装置 Active JP5577478B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014523117A JP5577478B1 (ja) 2012-10-30 2013-07-09 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012238797 2012-10-30
JP2012238797 2012-10-30
PCT/JP2013/004246 WO2014068813A1 (ja) 2012-10-30 2013-07-09 半導体装置
JP2014523117A JP5577478B1 (ja) 2012-10-30 2013-07-09 半導体装置

Publications (2)

Publication Number Publication Date
JP5577478B1 true JP5577478B1 (ja) 2014-08-20
JPWO2014068813A1 JPWO2014068813A1 (ja) 2016-09-08

Family

ID=50626771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523117A Active JP5577478B1 (ja) 2012-10-30 2013-07-09 半導体装置

Country Status (4)

Country Link
US (1) US9362370B2 (ja)
JP (1) JP5577478B1 (ja)
CN (1) CN105051868B (ja)
WO (1) WO2014068813A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9957641B2 (en) 2014-08-01 2018-05-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
CN106133915B (zh) 2014-09-09 2020-04-07 富士电机株式会社 半导体装置及半导体装置的制造方法
KR102258644B1 (ko) * 2014-12-26 2021-05-28 페어차일드 세미컨덕터 코포레이션 개선된 게이트 유전 차폐를 갖는 실리콘 카바이드(SiC) 소자
US10438041B2 (en) * 2016-04-13 2019-10-08 AMI Research & Development, LLC Techniques for fingerprint detection and user authentication
WO2018056233A1 (ja) * 2016-09-20 2018-03-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7117551B2 (ja) * 2019-03-22 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
US11075277B2 (en) * 2019-06-04 2021-07-27 Genesic Semiconductor Inc. Manufacture of self-aligned power devices
JP2022149402A (ja) * 2021-03-25 2022-10-06 株式会社デンソー 半導体装置とその製造方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011027525A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
WO2012032735A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
JP2012124329A (ja) * 2010-12-08 2012-06-28 Rohm Co Ltd ＳｉＣ半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194672A (ja) 1987-10-07 1989-04-13 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3333896B2 (ja) 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
JP3953696B2 (ja) 1999-12-24 2007-08-08 新日本無線株式会社 半導体装置の製造方法
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
JP2001332508A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
CN1173411C (zh) * 2000-11-21 2004-10-27 松下电器产业株式会社 半导体器件及其制造方法
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US8377812B2 (en) * 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
JP4291875B2 (ja) 2007-07-20 2009-07-08 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
CN101246899B (zh) * 2008-03-20 2012-02-08 中国电子科技集团公司第十三研究所 碳化硅二次外延结构
JP5317560B2 (ja) 2008-07-16 2013-10-16 株式会社東芝 電力用半導体装置
US20120153303A1 (en) 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same
WO2012056704A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011027525A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
WO2012032735A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
JP2012124329A (ja) * 2010-12-08 2012-06-28 Rohm Co Ltd ＳｉＣ半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9957641B2 (en) 2014-08-01 2018-05-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
US10612160B2 (en) 2014-08-01 2020-04-07 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5910802B1 (ja) * 2014-08-29 2016-04-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9728628B2 (en) 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
US9362370B2 (en) 2016-06-07
US20150001553A1 (en) 2015-01-01
JPWO2014068813A1 (ja) 2016-09-08
CN105051868A (zh) 2015-11-11
WO2014068813A1 (ja) 2014-05-08
CN105051868B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5577478B1 (ja) 半導体装置
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
WO2012060248A1 (ja) 半導体装置およびその製造方法
US20110057202A1 (en) Semiconductor device and method of fabricating the same
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
US20120193643A1 (en) Semiconductor device
US20180138271A1 (en) Semiconductor device and method of manufacturing of semiconductor device
JP6095902B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6242640B2 (ja) 半導体装置およびその製造方法
JP6208106B2 (ja) 半導体装置及びその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
WO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP5949305B2 (ja) 炭化珪素半導体装置の製造方法
JP6441412B2 (ja) 半導体装置
JP2014038899A (ja) 炭化珪素半導体装置およびその製造方法
JP5997746B2 (ja) 半導体装置
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2010040899A (ja) 半導体装置およびその製造方法
JP2015095511A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140512

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140512

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R151 Written notification of patent or utility model registration

Ref document number: 5577478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151