JP5576053B2 - 半導体装置の製造方法、及び回路基板シート - Google Patents
半導体装置の製造方法、及び回路基板シート Download PDFInfo
- Publication number
- JP5576053B2 JP5576053B2 JP2009081590A JP2009081590A JP5576053B2 JP 5576053 B2 JP5576053 B2 JP 5576053B2 JP 2009081590 A JP2009081590 A JP 2009081590A JP 2009081590 A JP2009081590 A JP 2009081590A JP 5576053 B2 JP5576053 B2 JP 5576053B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit board
- semiconductor device
- electrode terminal
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Wire Bonding (AREA)
Description
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
図1(a)、(b)は、予備的事項の第1例に係る半導体装置の製造途中の断面図である。
図2(a)〜(c)は、予備的事項の第2例に係る半導体装置の製造途中の断面図である。
図3は、本実施形態で使用される回路基板20の断面図である。
図10は、本実施形態で使用される回路基板20の平面図である。なお、図10において第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
図12は、本実施形態で使用される回路基板20の全体平面図である。図12において第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
図14(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図14において第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
図15は、本実施形態に係る回路基板シート50の全体平面図である。なお、図50において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
Claims (5)
- 回路基板に接続パッドを複数設けると共に、それぞれの該接続パッドの延長部同士を連結し、前記接続パッドの延長部に接続媒体を供給する工程と、
前記回路基板の前記接続パッドと半導体素子の電極端子とを対向させる工程と、
前記接続媒体を加熱して溶融することにより、溶融した該接続媒体を前記延長部から前記接続パッドに伝わせ、前記接続媒体を介して前記接続パッドと前記電極端子とを接続する工程と、
連結した前記延長部を切断し、それぞれの該延長部を電気的に独立させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記接続媒体を介して前記接続パッドと前記電極端子とを接続する工程において、前記接続パッドと前記電極端子との間の隙間を維持することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記回路基板と前記半導体素子との間にアンダーフィル樹脂を充填する工程と、
前記アンダーフィル樹脂を硬化させる工程とを更に有し、
前記延長部を切断する工程は、前記アンダーフィル樹脂を硬化させる工程の後に行われることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記複数の延長部同士を、前記回路基板のダイシングストリート内において連結することを特徴とする請求項1に記載の半導体装置の製造方法。
- 複数の素子搭載領域が画定された基材と、
前記基材の上の前記素子搭載領域に形成された複数の接続パッドと、
前記基材の上であって、前記素子搭載領域の外側に延在し、且つ互いに連結され、前記素子搭載領域に配置される半導体素子の電極端子と前記接続パッドとを接続するときは接続媒体が供給され、接続後は切断される前記接続パッドの延長部と、
を有することを特徴とする回路基板シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081590A JP5576053B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法、及び回路基板シート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081590A JP5576053B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法、及び回路基板シート |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232615A JP2010232615A (ja) | 2010-10-14 |
JP5576053B2 true JP5576053B2 (ja) | 2014-08-20 |
Family
ID=43048116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009081590A Expired - Fee Related JP5576053B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置の製造方法、及び回路基板シート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5576053B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06511353A (ja) * | 1991-08-05 | 1994-12-15 | モトローラ・インコーポレイテッド | 半田バンプを回路トレース上に形成する半田被膜のリフロー方法 |
JPH09293957A (ja) * | 1996-04-24 | 1997-11-11 | Nec Corp | 配線基板およびそのはんだ供給方法 |
JP3968321B2 (ja) * | 2003-04-24 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
-
2009
- 2009-03-30 JP JP2009081590A patent/JP5576053B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010232615A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
JP4401386B2 (ja) | ハンダバンプ形成方法および半導体素子の実装方法 | |
JP4617978B2 (ja) | 配線基板の製造方法 | |
US7410090B2 (en) | Conductive bonding material fill techniques | |
JP4907500B2 (ja) | 導電性バンプの形成方法 | |
JP6197319B2 (ja) | 半導体素子の実装方法 | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
JP2012079876A (ja) | 電子装置の製造方法及び電子装置 | |
JP2009200313A (ja) | Pga型配線基板及びその製造方法 | |
JP3639272B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2006351935A (ja) | 半導体チップ実装基板及びそれを用いた半導体装置 | |
JP2010267741A (ja) | 半導体装置の製造方法 | |
JP5576053B2 (ja) | 半導体装置の製造方法、及び回路基板シート | |
JP2006196560A (ja) | 半導体装置 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2008103450A (ja) | モジュールの製造方法 | |
JPH10209204A (ja) | 半導体装置およびその製造方法 | |
KR20090069825A (ko) | 솔더 범프 제작용 템플릿 | |
JPH11274235A (ja) | 半導体装置およびその製造方法 | |
JP2004303885A (ja) | 実装基板および電子デバイス | |
JP4364074B2 (ja) | 半導体素子の製造方法 | |
JP2007027337A (ja) | 中継基板付き基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131007 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5576053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |