しかしながら、PMOSトランジスタ106及びNMOSトランジスタ110の各々のゲート端子に対して急激にオフ電圧が印加されるため(PMOSトランジスタ106のゲート端子への印加電圧の大きさの経時変化の一例は図10(b)を参照)、PMOSトランジスタ106及びNMOSトランジスタ110の各々のソース端子及びドレイン端子間は導通状態から非導通状態に急激に変化し、出力端子114では、一例として図10(c)に示すように過電流が流れている状態から電流が流れない状態への急激な変化が生じる。そのため、出力端子114にサージ電流が発生し、発生したサージ電流によって一例として図10(a)に示すようにアンプ100の出力電圧の大きさは一時的に接地電圧の大きさを下回り、その結果、PMOSトランジスタ106及びNMOSトランジスタ110にラッチアップが生じてPMOSトランジスタ106及びNMOSトランジスタ110が破壊される、という問題点があった。
本発明は上記問題点を解決するために成されたものであり、保護対象のスイッチング素子のラッチアップを阻止することができる保護装置、相補型保護装置、信号出力装置、ラッチアップ阻止方法、及びプログラムを提供することを目的とする。
上記目的を達成するために、請求項1に記載の保護装置は、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に第2抵抗素子を介して一端が接続され、前記第1電圧線に他端が接続された直列素子部と、前記被保護対象スイッチング素子に備えられた所定の容量値の容量と、前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御する制御手段と、前記第2抵抗素子の両端間を短絡させる短絡状態と該両端間を短絡させない非短絡状態とに切替可能な短絡・非短絡切替手段と、を含み、前記制御手段は、前記被保護対象スイッチング素子に対して第1電流値以上かつ第2電流値未満の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御すると共に前記第2抵抗素子の両端間を短絡状態にするように前記短絡・非短絡切替手段を制御し、前記被保護対象スイッチング素子に対して前記第2電流値以上の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御すると共に前記第2抵抗素子の両端間を非短絡状態にするように前記短絡・非短絡切替手段を制御する。
請求項1に記載の保護装置では、直列素子部が、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成され、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に一端が接続され、前記第1電圧線に他端が接続される。
また、請求項1に記載の保護装置では、所定の容量値の容量が前記被保護対象スイッチング素子に備えられる。
そして、請求項1に記載の保護装置では、制御手段により、前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御される。
このように、請求項1に記載の保護装置では、直列素子部が通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成され、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に一端が接続され、前記第1電圧線に他端が接続され、所定の容量値の容量が前記被保護対象スイッチング素子に備えられ、前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御されるので、保護対象のスイッチング素子のラッチアップを阻止することができる。
また、請求項1に記載の保護装置は、前記直列素子部の一端を第2抵抗素子を介して前記制御端子に接続したものである。これにより、被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項1に記載の保護装置は、前記第2抵抗素子の両端間を短絡させる短絡状態と該両端間を短絡させない非短絡状態とに切替可能な短絡・非短絡切替手段を更に含み、前記制御手段が、前記被保護対象スイッチング素子に対して第1電流値以上かつ第2電流値未満の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御すると共に前記第2抵抗素子の両端間を短絡状態にするように前記短絡・非短絡切替手段を制御し、前記被保護対象スイッチング素子に対して前記第2電流値以上の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御すると共に前記第2抵抗素子の両端間を非短絡状態にするように前記短絡・非短絡切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じて多段階的に阻止することができる。
また、請求項2に記載の保護装置は、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に一端が接続され、前記第1電圧線に他端が接続された直列素子部と、前記被保護対象スイッチング素子に備えられた所定の容量値の容量と、前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御する制御手段と、前記容量を容量性負荷とした場合、該容量性負荷を充電可能状態と充電不可能状態とに切替可能な充電許否切替手段と、を含み、前記制御手段は、更に、前記被保護対象スイッチング素子に対して前記第1電流値以上かつ第2電流値未満の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記容量性負荷を充電不可能状態にするように前記充電許否切替手段を制御し、前記被保護対象スイッチング素子に対して前記第2電流値以上の電流値で電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記容量性負荷を充電可能状態にするように前記充電許否切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてきめ細かく多段階的に阻止することができる。
また、請求項3に記載の保護装置は、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に一端が接続され、前記第1電圧線に他端が接続された直列素子部と、前記被保護対象スイッチング素子に備えられた所定の容量値の容量と、前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にするように制御する制御手段と、前記容量に少なくとも1つ並列に接続された第2容量性負荷と、を含むものである。これにより、被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項4に記載の保護装置は、請求項3に記載の発明において、前記第2容量性負荷の少なくとも1つに設けられ、該第2容量性負荷を充電可能状態と充電不可能状態とに切替可能な第2充電許否切替手段を更に含み、前記制御手段が、更に、前記被保護対象スイッチング素子に対して電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、該電流の大きさの増加に対応して充電可能状態の前記第2容量性負荷を増やすように前記第2充電許否切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項5に記載の保護装置は、請求項1〜請求項4の何れか1項に記載の発明において、前記第1スイッチング素子を、ゲート容量Cが100pF<C<300pFを前提とする出力用トランジスタとし、該出力用トランジスタの駆動能力をXAとした場合、前記第1スイッチング素子を導通状態にするように制御するためのパワーダウン信号の信号経路にXμs<RC<(60000μA・s/XA)μsを満足する抵抗を挿入したものとしてもよい。これにより、保護対象のスイッチング素子のラッチアップをより高精度に阻止することができる。
一方、上記目的を達成するために、請求項6に記載の保護装置は、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に前記第1スイッチング素子側の一端が接続され、前記抵抗素子側の他端が前記第1電圧線に接続された直列素子部と、一端が前記第1スイッチング素子及び前記抵抗素子の接続部に接続され、他端が前記第1電圧線に接続され、通常時非導通状態の第2スイッチング素子と、前記被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子及び前記第2スイッチング素子の各々を導通状態にするように制御し、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御する制御手段と、を備えている。
請求項6に記載の保護装置では、直列素子部が、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成され、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子の該制御端子に直列素子部の前記第1スイッチング素子側の一端が接続され、直列素子部の前記抵抗素子側の他端が前記第1電圧線に接続される。
また、請求項6に記載の保護装置では、通常時非導通状態の第2スイッチング素子の一端が前記第1スイッチング素子及び前記抵抗素子の接続部に接続され、他端が前記第1電圧線に接続される。
そして、請求項6に記載の保護装置では、制御手段により、前記被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子及び前記第2スイッチング素子の各々が導通状態にされるように制御され、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子が導通状態にされると共に前記第2スイッチング素子が非導通状態にされるように制御される。
このように、請求項6に記載の保護装置では、前記被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子及び前記第2スイッチング素子の各々が導通状態にされるように制御され、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子が導通状態にされると共に前記第2スイッチング素子が非導通状態にされるように制御されるので、被保護対象スイッチング素子のラッチアップを阻止することができ、かつポップノイズの発生を抑制することができる。
また、請求項7に記載の保護装置は、請求項6に記載の発明において、前記直列素子部の一端を第2抵抗素子を介して前記制御端子に接続したものである。これにより、被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項8に記載の保護装置は、請求項7に記載の発明において、前記第2抵抗素子の両端間を短絡させる短絡状態と該両端間を短絡させない非短絡状態とに切替可能な短絡・非短絡切替手段を更に含み、前記制御手段が、更に、前記被保護対象スイッチング素子に対して第1電流値以上かつ第2電流値未満の電流値で過電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御し、かつ前記第2抵抗素子の両端間を短絡状態にするように前記短絡・非短絡切替手段を制御し、前記被保護対象スイッチング素子に対して前記第2電流値以上の電流値で過電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御し、かつ前記第2抵抗素子の両端間を非短絡状態にするように前記短絡・非短絡切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じて多段階的に阻止することができる。
また、請求項9に記載の保護装置は、請求項6〜請求項8の何れか1項に記載の発明において、前記被保護対象スイッチング素子に備えられた所定の容量値の容量を更に含むものである。これにより、被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項10に記載の保護装置は、請求項9に記載の発明において、前記容量を容量性負荷とした場合、該容量性負荷を前記容量性負荷を充電可能状態と充電不可能状態とに切替可能な充電許否切替手段を更に含み、前記制御手段が、更に、前記被保護対象スイッチング素子に対して前記第1電流値以上かつ第2電流値未満の電流値で過電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記容量性負荷を充電不可能状態にするように前記充電許否切替手段を制御し、前記被保護対象スイッチング素子に対して前記第2電流値以上の電流値で過電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、前記容量性負荷を充電可能状態にするように前記充電許否切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項11に記載の保護装置は、請求項9または請求項10に記載の発明において、前記容量に少なくとも1つ並列に接続された第2容量性負荷を更に含むものである。これにより、被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項12に記載の保護装置は、請求項11に記載の発明において、前記第2容量性負荷の少なくとも1つに設けられ、該第2容量性負荷を充電可能状態と充電不可能状態とに切替可能な第2充電許否切替手段を更に含み、前記制御手段が、更に、前記被保護対象スイッチング素子に対して過電流が流れている状態で前記被保護対象スイッチング素子を非導通状態にする場合、該過電流の大きさの増加に対応して充電可能状態の前記第2容量性負荷を増やすように前記第2充電許否切替手段を制御するものである。これにより、被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
一方、上記目的を達成するために、請求項13に記載の相補型保護装置は、請求項1〜請求項5の何れか1項に記載の保護装置と、通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成された第2直列素子部であって、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子の該対応制御端子に一端が接続され、前記第2電圧線に他端が接続された第2直列素子部と、前記第2被保護対象スイッチング素子に備えられた所定の容量値の第2容量と、を含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にするように制御するものである。
請求項13に記載の相補型保護装置では、請求項1〜請求項5の何れか1項に記載の保護装置を含んで構成され、第2直列素子部が通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成されると共に、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子の該対応制御端子に一端が接続され、前記第2電圧線に他端が接続される。
また、請求項13に記載の相補型保護装置では、所定の容量値の第2容量が前記第2被保護対象スイッチング素子に備えられる。
そして、請求項13に記載の相補型保護装置では、前記制御手段により、更に、前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にするように制御される。
このように、請求項13に記載の相補型保護装置では、請求項1〜請求項5の何れか1項に記載の保護装置と、通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成された第2直列素子部であって、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子の該対応制御端子に一端が接続され、前記第2電圧線に他端が接続された第2直列素子部と、前記第2被保護対象スイッチング素子に備えられた所定の容量値の第2容量と、を含み、更に、前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にするように制御されるので、保護対象のスイッチング素子のラッチアップを阻止することができる。
また、請求項14に記載の相補型保護装置は、請求項13に記載の発明において、前記第2直列素子部の一端を前記第4抵抗素子を介して前記対応制御端子に接続したものである。これにより、第2被保護対象スイッチング素子の各々の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、第2被保護対象スイッチング素子の各々のラッチアップをより一層確実に阻止することができる。
また、請求項15に記載の相補型保護装置は、請求項14に記載の発明において、前記第4抵抗素子の両端間を短絡させる短絡状態と該両端間を短絡させない非短絡状態とに切替可能な第2短絡・非短絡切替手段を更に含み、前記制御手段が、前記第2被保護対象スイッチング素子に対して前記第1電流値以上かつ前記第2電流値未満の電流値で電流が流れている状態で前記第2被保護対象スイッチング素子の前記対応第1端子及び前記対応第2端子間を非導通状態にする場合、前記第3スイッチング素子を導通状態にするように制御すると共に前記第4抵抗素子を短絡状態にするように前記第2短絡・非短絡切替手段を制御し、前記第2被保護対象スイッチング素子に対して前記第2電流値以上の電流値で電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にするように制御すると共に前記第4抵抗素子を非短絡状態にするように前記第2短絡・非短絡切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じて多段階的に阻止することができる。
また、請求項16に記載の相補型保護装置は、請求項13〜請求項15の何れか1項に記載の発明において、前記第2容量を第3容量性負荷とした場合、該第3容量性負荷を充電可能状態と充電不可能状態とに切替可能な第3充電許否切替手段を更に含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して前記第1電流値以上かつ前記第2電流値未満の電流値で電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3容量性負荷を充電不可能状態にするように前記第3充電許否切替手段を制御し、前記第2被保護対象スイッチング素子に対して前記第2電流値以上の電流値で電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3容量性負荷を充電可能状態にするように前記第3充電許否切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項17に記載の相補型保護装置は、請求項13〜請求項16の何れか1項に記載の発明において、前記第2容量に少なくとも1つ並列に接続された第4容量性負荷を更に含むものである。これにより、第2被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、第2被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項18に記載の相補型保護装置は、請求項17に記載の発明において、前記第4容量性負荷の少なくとも1つに設けられ、該第4容量性負荷を充電可能状態と充電不可能状態とに切替可能な第4充電許否切替手段を更に含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、該電流の大きさの増加に対応して充電可能状態の前記第4容量性負荷を増やすように前記第4充電許否切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項19に記載の相補型保護装置は、請求項13〜請求項18の何れか1項に記載の発明において、前記第3スイッチング素子を、ゲート容量Cが100pF<C<300pFを前提とする出力用トランジスタとし、該出力用トランジスタの駆動能力をXAとした場合、前記第3スイッチング素子を導通状態にするように制御するためのパワーダウン信号の信号経路にXμs<RC<(60000μA・s/XA)μsを満足する抵抗を挿入したものである。これにより、第2被保護対象スイッチング素子のラッチアップをより高精度に阻止することができる。
一方、上記目的を達成するために、請求項20に記載の相補型保護装置は、請求項6〜請求項12の何れか1項に記載の保護装置と、通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成された第2直列素子部であって、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子の該対応制御端子に前記第3スイッチング素子側の一端が接続され、前記第3抵抗素子側の他端が前記第2電圧線に接続された第2直列素子部と、一端が前記第3スイッチング素子及び前記第3抵抗素子の接続部に接続され、他端が前記第2電圧線に接続され、通常時非導通状態の第4スイッチング素子と、を含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して過電流が流れていない状態で該第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子及び前記第4スイッチング素子の各々を導通状態にするように制御し、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にすると共に前記第4スイッチング素子を非導通状態にするように制御するものである。
請求項20に記載の相補型保護装置では、請求項6〜請求項12の何れか1項に記載の保護装置を含んで構成され、第2直列素子部が通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成されると共に、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子の該対応制御端子に第2直列素子部の前記第3スイッチング素子側の一端が接続され、第2直列素子部の前記第3抵抗素子側の他端が前記第2電圧線に接続される。
また、請求項20に記載の相補型保護装置では、第4スイッチング素子の一端が前記第3スイッチング素子及び前記第3抵抗素子の接続部に接続され、第4スイッチング素子の他端が前記第2電圧線に接続される。
そして、請求項20に記載の相補型保護装置では、前記制御手段により、更に、前記第2被保護対象スイッチング素子に対して過電流が流れていない状態で該第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子及び前記第4スイッチング素子の各々が導通状態にされるように制御され、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子が導通状態にされると共に前記第4スイッチング素子が非導通状態にされるように制御される。
このように、請求項20に記載の相補型保護装置では、制御手段により、更に、前記第2被保護対象スイッチング素子に対して過電流が流れていない状態で該第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子及び前記第4スイッチング素子の各々が導通状態にされるように制御され、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子が導通状態にされると共に前記第4スイッチング素子が非導通状態にされるように制御されるので、相補型のスイッチング素子を構成する被保護対象スイッチング素子及び第2被保護対象スイッチング素子のラッチアップを阻止することができ、かつポップノイズの発生を抑制することができる。
また、請求項21に記載の相補型保護装置は、請求項20に記載の発明において、前記第2直列素子部の一端を前記第4抵抗素子を介して前記対応制御端子に接続したものである。これにより、第2被保護対象スイッチング素子の各々の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、第2被保護対象スイッチング素子の各々のラッチアップをより一層確実に阻止することができる。
また、請求項22に記載の相補型保護装置は、請求項21に記載の発明において、前記第4抵抗素子の両端間を短絡させる短絡状態と該両端間を短絡させない非短絡状態とに切替可能な第2短絡・非短絡切替手段を更に含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して前記第1電流値以上かつ前記第2電流値未満の電流値で過電流が流れている状態で前記第2被保護対象スイッチング素子の前記対応第1端子及び前記対応第2端子間を非導通状態にする場合、前記第3スイッチング素子を導通状態にすると共に前記第4スイッチング素子を非導通状態にするように制御し、かつ前記第4抵抗素子を短絡状態にするように前記第2短絡・非短絡切替手段を制御し、前記第2被保護対象スイッチング素子に対して前記第2電流値以上の電流値で過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にすると共に前記第4スイッチング素子を非導通状態にするように制御し、かつ前記第4抵抗素子を非短絡状態にするように前記第2短絡・非短絡切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じて多段階的に阻止することができる。
また、請求項23に記載の相補型保護装置は、請求項20〜請求項22の何れか1項に記載の発明において、前記第2被保護対象スイッチング素子に備えられた所定の容量値の第2容量を更に含むものである。これにより、第2被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、第2被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項24に記載の相補型保護装置は、請求項23に記載の発明において、前記第2容量を第3容量性負荷とした場合、該第3容量性負荷を充電可能状態と充電不可能状態とに切替可能な第3充電許否切替手段を更に含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して前記第1電流値以上かつ前記第2電流値未満の電流値で過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3容量性負荷を充電不可能状態にするように前記第3充電許否切替手段を制御し、前記第2被保護対象スイッチング素子に対して前記第2電流値以上の電流値で過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3容量性負荷を充電可能状態にするように前記第3充電許否切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項25に記載の相補型保護装置は、請求項23または請求項24に記載の発明において、前記第2容量に少なくとも1つ並列に接続された第4容量性負荷を更に含むものである。これにより、第2被保護対象スイッチング素子の導通状態から非導通状態への移行速度をより一層緩やかにすることができるので、第2被保護対象スイッチング素子のラッチアップをより一層確実に阻止することができる。
また、請求項26に記載の相補型保護装置は、請求項25に記載の発明において、前記第4容量性負荷の少なくとも1つに設けられ、該第4容量性負荷を充電可能状態と充電不可能状態とに切替可能な第4充電許否切替手段を更に含み、前記制御手段が、更に、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、該過電流の大きさの増加に対応して充電可能状態の前記第4容量性負荷を増やすように前記第4充電許否切替手段を制御するものである。これにより、第2被保護対象スイッチング素子のラッチアップを過電流の大きさに応じてよりきめ細かく多段階的に阻止することができる。
また、請求項27に記載の相補型保護装置は、請求項20〜請求項26の何れか1項に記載の発明において、前記被保護対象スイッチング素子、前記第1スイッチング素子及び前記第2スイッチング素子で構成されたスイッチング素子群と、前記第2被保護対象スイッチング素子、前記第3スイッチング素子及び前記第4スイッチング素子で構成されたスイッチング素子群との一方のスイッチング素子群を構成している各スイッチング素子をN型電界効果トランジスタとし、他方のスイッチング素子群を構成している各スイッチング素子をP型電界効果トランジスタとしたものである。これにより、相補型のスイッチング素子を構成する被保護対象スイッチング素子及び第2被保護対象スイッチング素子のラッチアップを阻止することができ、かつポップノイズの発生を抑制することができる。
一方、上記目的を達成するために、請求項28に記載の信号出力装置は、請求項13〜請求項27の何れか1項に記載の相補型保護装置と、前記制御端子に前記被保護対象スイッチング素子を駆動させるための電圧を印加すると共に、前記対応制御端子に前記第2被保護対象スイッチング素子を駆動させるための電圧を印加する電圧印加手段と、前記電圧印加手段によって印加された電圧に応じた信号を前記インダクタ部を介して出力する信号出力手段と、を備えている。
また、請求項28に記載の信号出力装置は、請求項13〜請求項27の何れか1項に記載の相補型保護装置と、前記制御端子に前記被保護対象スイッチング素子を駆動させるための電圧を印加すると共に、前記対応制御端子に前記第2被保護対象スイッチング素子を駆動させるための電圧を印加する電圧印加手段と、前記電圧印加手段によって印加された電圧に応じた信号を前記インダクタ部を介して出力する信号出力手段と、を備えている。
請求項28に記載の信号出力装置では、請求項13〜請求項27の何れか1項に記載の相補型保護装置を含んで構成され、電圧印加手段により、前記制御端子に前記被保護対象スイッチング素子を駆動させるための電圧が印加されると共に、前記対応制御端子に前記第2被保護対象スイッチング素子を駆動させるための電圧が印加され、信号出力手段により、前記電圧印加手段によって印加された電圧に応じた信号が前記インダクタ部を介して出力される。
従って、請求項28に記載の信号出力装置は、請求項13〜請求項27の何れか1項に記載の相補型保護装置と同様に作用するので、請求項13〜請求項27の何れか1項に記載の相補型保護装置と同様の効果を得ることができる。
一方、上記目的を達成するために、請求項29に記載のラッチアップ阻止方法は、請求項6〜請求項12の何れか1項に記載の保護装置のラッチアップ阻止方法であって、前記被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子及び前記第2スイッチング素子の各々を導通状態にし、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にすることを特徴としている。
従って、請求項29に記載のラッチアップ阻止方法は、請求項6〜請求項12の何れか1項に記載の保護装置と同様に作用するので、請求項1に記載の保護装置と同様の効果を得ることができる。
一方、上記目的を達成するために、請求項30に記載のラッチアップ阻止方法は、請求項20〜請求項28の何れか1項に記載の相補型保護装置のラッチアップ阻止方法であって、前記第2被保護対象スイッチング素子に対して過電流が流れていない状態で該第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子及び前記第4スイッチング素子の各々を導通状態にし、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にすると共に前記第4スイッチング素子を非導通状態にすることを特徴としている。
従って、請求項30に記載のラッチアップ阻止方法は、請求項20〜請求項28の何れか1項に記載の相補型保護装置と同様に作用するので、請求項20〜請求項28の何れか1項に記載の相補型保護装置と同様の効果を得ることができる。
一方、上記目的を達成するために、請求項31に記載のプログラムは、コンピュータを、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、該制御端子に前記第1スイッチング素子側の一端が接続され、前記抵抗素子側の他端が前記第1電圧線に接続された直列素子部の該第1スイッチング素子、並びに一端が前記第1スイッチング素子及び前記抵抗素子の接続部に接続され、他端が前記第1電圧線に接続され、通常時非導通状態の第2スイッチング素子の各々を導通状態にするように制御する手段、並びに、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御する手段として機能させるためのものである。
従って、請求項31に記載のプログラムは、請求項6に記載の保護装置と同様に作用するので、請求項8に記載の保護装置と同様の効果を得ることができる。
一方、上記目的を達成するために、請求項32に記載のプログラムは、コンピュータを、第1電圧が印加される第1電圧線に接続された第1端子、該第1電圧とは異なる第2電圧が印加される第2電圧線及びインダクタ成分を有するインダクタ部に接続された第2端子、並びに制御端子を備え、通常時導通状態の前記第1端子及び前記第2端子間を、該制御端子にオフ電圧が印加されたときに非導通状態にする被保護対象スイッチング素子に対して過電流が流れていない状態で該被保護対象スイッチング素子を非導通状態にする場合、通常時非導通状態の第1スイッチング素子及び該第1スイッチング素子に直列に接続された抵抗素子を含んで構成された直列素子部であって、該制御端子に前記第1スイッチング素子側の一端が接続され、前記抵抗素子側の他端が前記第1電圧線に接続された直列素子部の該第1スイッチング素子、並びに一端が前記第1スイッチング素子及び前記抵抗素子の接続部に接続され、他端が前記第1電圧線に接続され、通常時非導通状態の第2スイッチング素子の各々を導通状態にするように制御する手段、前記被保護対象スイッチング素子に対して過電流が流れている状態で該被保護対象スイッチング素子を非導通状態にする場合、前記第1スイッチング素子を導通状態にすると共に前記第2スイッチング素子を非導通状態にするように制御する手段、前記第1端子に対応しており、前記第2電圧線に接続された対応第1端子、前記第2端子に対応しており、該第2端子に接続された対応第2端子、及び前記制御端子に対応している対応制御端子を備え、通常時導通状態の前記対応第1端子及び前記対応第2端子間を、該対応制御端子にオフ電圧が印加されたときに非導通状態にする第2被保護対象スイッチング素子に対して過電流が流れていない状態で該第2被保護対象スイッチング素子を非導通状態にする場合、通常時非導通状態の第3スイッチング素子及び該第3スイッチング素子に直列に接続された第3抵抗素子を含んで構成された第2直列素子部であって、該第2被保護対象スイッチング素子の該対応制御端子に前記第3スイッチング素子側の一端が接続され、前記第3抵抗素子側の他端が前記第2電圧線に接続された第2直列素子部の該第3スイッチング素子、並びに一端が該第3スイッチング素子及び該第3抵抗素子の接続部に接続され、他端が前記第2電圧線に接続され、通常時非導通状態の第4スイッチング素子の各々を導通状態にするように制御する手段、並びに、前記第2被保護対象スイッチング素子に対して過電流が流れている状態で前記第2被保護対象スイッチング素子を非導通状態にする場合、前記第3スイッチング素子を導通状態にすると共に前記第4スイッチング素子を非導通状態にするように制御する手段として機能させるためのものである。
従って、請求項32に記載のプログラムは、請求項20に記載の保護装置と同様に作用するので、請求項20に記載の相補型保護装置と同様の効果を得ることができる。
本発明によれば、保護対象のスイッチング素子のラッチアップを阻止することができる、という効果が得られる。
以下、図面を参照して、本発明を実施するための形態の一例について詳細に説明する。なお、以下では、本発明をスピーカに接続して使用されるアンプに適用した場合について説明する。また、本実施形態に係るアンプにおいて、図9示すアンプ100の構成と同一の構成については同一の符号を付して説明を省略する。また、以下では、相補型のスイッチング素子(所謂CMOS)を構成しているPMOSトランジスタ及びNMOSトランジスタの双方をラッチアップからの保護対象とした場合を例に挙げて説明するが、PMOSトランジスタ及びNMOSトランジスタの何れかを保護対象とした場合には少なくとも保護対象のMOSトランジスタに対して本発明を適用すればよいことは言うまでもない。
さて、図9に示すアンプ100では、出力端子114からの出力がグラウンドショート時に過電流を止めた際にはマイナスサージ電流によってラッチアップが生じ、出力端子114からの出力が電源ショート時に過電流を止めた際にはプラスサージ電流によって生じる。また、ラッチアップが生じると考えられるコイル116のインダクタンス値は、過電流が3Aのときに350nH程度であることが知られている。従って、350nH程度のインダクタ成分を有するコイル116又はコイル116に相当するインダクタ部が出力端子114に接続されている場合にはラッチアップを阻止するための対策が必要となる。
[第1の実施形態]
図1には、PMOSトランジスタ106及びNMOSトランジスタ110のラッチアップの発生を阻止するようにパワーダウンさせることが可能な本第1の実施形態に係るアンプ150の一例が示されている。
同図に示されるように、アンプ150は、図9に示すアンプ100に比べ、出力段105に代えて出力段152を適用した点、図9において図示を省略した制御回路158、及び図9において図示を省略した過電流検知回路160を設けた点のみが異なっている。出力段152は、図9に示す出力段105に比べ、直列素子部162,164及びゲート容量166,168を設けた点のみが異なっている。なお、本第1の実施形態に係るアンプ150は、IC(Integrated Circuit)によって構成されており、このICにアンプ150全体を制御する制御回路158が形成されている。
直列素子部162は、PMOSトランジスタ108及び抵抗素子154を含んで構成されており、抵抗素子154は、電源配線VDDとPMOSトランジスタ106のゲート端子との間をPMOSトランジスタ108と共に接続するようにPMOSトランジスタ108に直列に接続されている。換言すると、PMOSトランジスタ108のドレイン端子が抵抗素子154を介してPMOSトランジスタ106のゲート端子に接続されている。
直列素子部164は、NMOSトランジスタ112及び抵抗素子156を含んで構成されており、抵抗素子156は、接地配線GNDとNMOSトランジスタ106のゲート端子との間をNMOSトランジスタ112と共に接続するようにNMOSトランジスタ112に直列に接続されている。換言すると、NMOSトランジスタ112のドレイン端子が抵抗素子156を介してNMOSトランジスタ110のゲート端子に接続されている。
ゲート容量166は、PMOSトランジスタ106のゲート容量である。図面では、理解を容易にするため、PMOSトランジスタ106のゲート端子とPMOSトランジスタ106のソース端子との間に挿入されている形態で図示されている。
ゲート容量168は、NMOSトランジスタ110のゲート容量である。図面では、理解を容易にするため、NMOSトランジスタ110のゲート端子とNMOSトランジスタ110のソース端子との間に挿入されている形態で図示されている。なお、本第1の実施形態では、容量性負荷としてゲート容量166,168を例に挙げているが、これに限らず、例えば、ゲート容量に代えてコンデンサを適用してもよい。この場合、例えば、ゲート容量162に代えて適用するコンデンサの一方の電極がPMOSトランジスタ106のゲート端子に、他方の電極がPMOSトランジスタ106のソース端子に各々接続され、ゲート容量168に代えて適用するコンデンサの一方の電極がNMOSトランジスタ110のゲート端子に、他方の電極がNMOSトランジスタ110のソース端子に各々接続される。また、コンデンサに限らず、可変容量ダイオードなどの容量性負荷を適用しても良い。このように、MOSトランジスタのソース端子とゲート端子との間に所定の容量値で容量が形成されていればよい。なお、本第1の実施形態では、「所定の容量値」として、PMOSトランジスタ106及びNMOSトランジスタ110のラッチアップを阻止することを可能にする容量値であって、シミュレーションや実験などによって予め定められた容量値を採用している。
過電流検知回路160は、コイル116と接地線との間に挿入されており、過電流を検知したときに過電流検知信号を出力する。また、過電流検知回路160は、制御回路158に接続されている。従って、制御回路158は、過電流検知回路160から出力された過電流検知信号を受信することができる。
一方、PMOSトランジスタ108のゲート端子は、制御回路158に接続されている。また、NMOSトランジスタ112のゲート端子も制御回路158に接続されている。従って、制御回路158は、PMOSトランジスタ108のゲート端子及びNMOSトランジスタ112のゲート端子の各々に対してPMOSトランジスタ108及びNMOSトランジスタ112の各々のスイッチング素子としての機能のオン状態及びオフ状態を切り替えるための電圧を印加することができる。
次に、本第1の実施形態に係るアンプ150の作用を説明する。
上記のように構成されたアンプ150では、過電流検知回路160によって過電流が検知されたときに制御回路158がPMOSトランジスタ106及びNMOSトランジスタ110の各々のソース端子及びドレイン端子間を非導通状態にするようにPMOSトランジスタ108及びNMOSトランジスタ112を制御する。すなわち、PMOSトランジスタ108及びNMOSトランジスタ112の各々のソース端子及びドレイン端子間を導通状態とするようにPMOSトランジスタ108及びNMOSトランジスタ112の各ゲート端子に印加する電圧の大きさを制御する。これによって、PMOSトランジスタ106のゲート端子は、ゲート容量166が充電されながらプルアップされると共に、NMOSトランジスタ110のゲート端子は、ゲート容量168が充電されながらプルダウンされる。この場合、図9に示すアンプ100に比べ、PMOSトランジスタ106及びNMOSトランジスタ110の各々のゲート端子への印加電圧の大きさが緩やかに大きくなるため(PMOSトランジスタ106のゲート端子への印加電圧の大きさの経時変化の一例は図2(b)を参照)、PMOSトランジスタ106及びNMOSトランジスタ110の各々のソース端子及びドレイン端子間は導通状態から非導通状態に緩やかに変化し、出力端子114では、一例として図2(c)に示すように過電流が流れている状態から電流が流れない状態への変化が図10(c)に比べて緩やかになっている。そのため、出力端子114にサージ電流が発生することなく、一例として図2(a)に示すようにアンプ100の出力電圧の大きさは図10(a)に比べ接地電圧の大きさへと緩やかに降下していく。その結果、PMOSトランジスタ106及びNMOSトランジスタ110でラッチアップを発生させることなくアンプ150をパワーダウンさせることができる。
また、本第1の実施形態では、上記各MOSトランジスタのゲート容量として概ね100〜300pFの容量を持たせることが可能であることを前提として、350nH程度のインダクタ成分が存在する場合の形態例を挙げて説明したが、上記各MOSトランジスタのゲート容量として概ね100〜300pFの容量を持たせることが可能であることを前提として、500nHのインダクタ成分が存在すると仮定した場合、導通状態の出力トランジスタ(例えば、本第1の実施形態では、PMOSトランジスタ106及びNMOSトランジスタ110)を非導通状態にするのに要する時間は3μs以上(過電流による破壊を考慮すると上限は20ms)となる。但し、この値は前提条件として出力用MOSトランジスタ(例えば、本第1の実施形態では、PMOSトランジスタ108及びNMOSトランジスタ112)の最大駆動能力に依存しており、本第1の実施形態では1〜5Aを想定している。例えば、5Aを採用した場合には、導通状態から非導通状態への移行所要時間は5μs以上となる。更に、導通状態から非導通状態へ移行させるまでの遅延時間の計算モデルとして、他の遅延要素も含めると、“遅延時間t=RC〜2RC”で簡易に計算することが可能である。この場合、ワーストモデルを考えて、抵抗素子154,156は出力用MOSトランジスタの最大駆動能力X(A)と出力用MOSトランジスタの導通状態から非導通状態への移行所要時間X(μs)より、Xμs<RC<(6000μA・sec/XA)μsを満足することが好ましい。
また、本第1の実施形態では、過電流が検知されたときにPMOSトランジスタ108及びNMOSトランジスタ112の各々のソース端子及びドレイン端子間を導通状態とするようにPMOSトランジスタ108及びNMOSトランジスタ112の各ゲート端子に電圧を印加する場合の形態例を挙げて説明したが、これに限らず、通常時にPMOSトランジスタ108及びNMOSトランジスタ112の各々のソース端子及びドレイン端子間を導通状態とするようにPMOSトランジスタ108及びNMOSトランジスタ112の各ゲート端子に電圧を印加してもよいことは言うまでもない。
また、本第1の実施形態では、抵抗素子154がPMOSトランジスタ106のゲート端子に接続され、PMOSトランジスタ108のソース端子が電源配線VDDに接続された場合の形態例を挙げて説明したが、本発明はこれに限定されるものではなく、PMOSトランジスタ108のソース端子がPMOSトランジスタ106のゲート端子に接続され、抵抗素子154が電源配線VDDに接続されるようにしてもよい。このように、電源配線VDDとPMOSトランジスタ106のゲート端子との間に直列接続されたPMOSトランジスタ108及び抵抗素子154が挿入されていればよい。
また、本第1の実施形態では、抵抗素子156がNMOSトランジスタ110のゲート端子に接続され、NMOSトランジスタ112のソース端子が接地配線GNDに接続された場合の形態例を挙げて説明したが、本発明はこれに限定されるものではなく、NMOSトランジスタ112のソース端子がNMOSトランジスタ110のゲート端子に接続され、抵抗素子156が接地配線GNDに接続されるようにしてもよい。このように、接地配線GNDとNMOSトランジスタ110のゲート端子との間に直列接続されたNMOSトランジスタ112及び抵抗素子156が挿入されていればよい。
なお、本第1の実施形態では、制御回路158によってアンプ150を制御する場合の形態例を挙げて説明したが、本発明はこれに限定されるものではなく、制御回路158に代えて後述の第2〜5の実施形態で説明する制御部16を適用してもよいことは言うまでもない。
[第2の実施形態]
ところで、上記第1の実施形態で説明した図1に示すアンプ150は、過電流の発生の有無に拘わらず図9に示すアンプ100に比べ、パワーダウン状態への移行指示を受けてからパワーダウン状態に移行するまでに要する時間が長く、通常時にパワーダウン状態に移行する際に微小なポップノイズが発生してしまう、という問題点があった。
そこで、本第2の実施形態では、上記問題点を解決するためのアンプ10について説明する。図3は、本第2の実施形態に係るアンプ10の構成の一例を示す構成図である。同図に示すように、アンプ10は、図9に示すアンプ100に比べ、出力段105に代えて出力段12を適用した点、並びに電流計14、制御部16及び入出力ポート(以下、「I/O」という。)18を更に設けた点のみが異なっている。
出力段12は、図9に示す出力段105に比べ、PMOSトランジスタ108に代えて直列素子部20及びPMOSトランジスタ22を適用した点、及びNMOSトランジスタ112に代えて直列素子部30及びNMOSトランジスタ32を適用した点のみが異なっている。直列素子部20は、第1スイッチング素子としてのPMOSトランジスタ20A及び抵抗素子20Bを含んで構成されている。PMOSトランジスタ20A及び抵抗素子20Bは直列に接続されており、直列素子部20の一端20CはPMOSトランジスタ106のゲート端子に、他端20Dは第1電圧線としての電源配線VDDに各々接続されている。PMOSトランジスタ20Aのドレイン端子は直列素子部20の一端20Cを構成している。抵抗素子20Bの一端はPMOSトランジスタ20Aのソース端子に接続されており、抵抗素子20Bの他端は直列素子部20の他端20Dを構成している。
第2スイッチング素子としてのPMOSトランジスタ22のドレイン端子は、直列素子部20におけるPMOSトランジスタ20Aと抵抗素子20Bとの接続部20Eに、PMOSトランジスタ22のソース端子は電源配線VDDに各々接続されている。
直列素子部30は、第3スイッチング素子としてのNMOSトランジスタ30A及び第3抵抗素子としての抵抗素子30Bを含んで構成されている。NMOSトランジスタ30A及び抵抗素子30Bは直列に接続されており、直列素子部30の一端30CはNMOSトランジスタ110のゲート端子に、他端30Dは第2電圧線としての接地配線GNDに各々接続されている。NMOSトランジスタ30Aのドレイン端子は直列素子部30の一端30Cを構成している。抵抗素子30Bの一端はNMOSトランジスタ30Aのソース端子に接続されており、抵抗素子30Bの他端は直列素子部30の他端30Dを構成している。
第4スイッチング素子としてのNMOSトランジスタ32のドレイン端子は、直列素子部30におけるNMOSトランジスタ30Aと抵抗素子30Bとの接続部30Eに、NMOSトランジスタ32のソース端子は接地配線GNDに各々接続されている。
電流計14は、コイル116と接地点との間に挿入されており、コイル116から接地点へ流出する電流の大きさを計測するものである。
制御部16は、所定のプログラムの処理を実行することによりアンプ10全体を制御するCPU(中央処理装置)、アンプ10の作動を制御する制御プログラムや後述するパワーダウン処理プログラム、各種パラメータ等が予め記憶された記憶媒体であるROM(Read Only Memory)、及び各種プログラムの実行時のワークエリア等として用いられる記憶媒体であるRAM(Random Access Memory)などを含んで構成されたコンピュータである。I/O18は、制御部16に接続された入出力ポートであり、電流計14の出力端子、差動段102の正入力端子102A、差動段102の負入力端子102B、PMOSトランジスタ20A,22の各ゲート端子、及びNMOSトランジスタ30A,32の各ゲート端子が接続されている。従って、制御部16は、I/O18を介した電流計14による計測結果の把握と、I/O18を介した差動段102への正入力信号及び負入力信号の出力と、I/O18を介したPMOSトランジスタ20A,22の各ゲート端子、及びNMOSトランジスタ30A,32の各ゲート端子への信号の出力と、を各々行うことができる。なお、本第2の実施形態では、アンプ10をソフトウエア構成によって制御する場合の形態例を挙げて説明しているが、本発明はこれに限定されるものではなく、ハードウエア構成によって制御する形態であってもよいし、ソフトウエア構成及びハードウエア構成を組み合わせた制御方式であってもよい。
次に、本第2の実施形態に係るアンプ10の作用について説明する。先ず、アンプ10を介してスピーカから音声を出力する場合について説明する。なお、以下では、錯綜を回避するために、アンプ10が初期状態に設定されている場合であって、スピーカから出力させる対象となる音声を示すアナログの音声信号が外部装置(図示省略)からアンプ10に入力された場合について説明する。また、本実施形態において「初期状態」とは、PMOSトランジスタ20A,22のドレイン端子及びソース端子間を非導通状態(PMOSトランジスタ20A,22の各々のスイッチング素子としての機能がオフ状態)、NMOSトランジスタ30A,32のドレイン端子及びソース端子間を非導通状態(NMOSトランジスタ30A,32の各々のスイッチング素子としての機能がオフ状態)、PMOSトランジスタ106のドレイン端子及びソース端子間を導通状態(PMOSトランジスタ106のスイッチング素子としての機能がオン状態)、及びNMOSトランジスタ110のドレイン端子及びソース端子間を導通状態(NMOSトランジスタ110のスイッチング素子としての機能がオン状態)であることを示す。
制御部16は、スピーカ(図示省略)から出力させる音声を示す音声信号を極性を変えてI/O18を介して差動段102Aに出力する。差動段102Aでは、制御部16から入力された音声信号としての正入力信号及び負入力信号の差電圧信号を生成し、生成した差電圧信号を増幅してオフセット段104を介して正極の差動信号をPMOSトランジスタ106のゲート端子に出力すると共に負極の差動信号をNMOSトランジスタ110に出力する。
PMOSトランジスタ106及びNMOSトランジスタ110は、オフセット段104から入力された差動信号に基づく電圧に応じて導通状態または非導通状態となり、これに応じて電流が出力端子114から出力される。出力端子114にスピーカが接続されている場合、出力端子114から出力された電流により元のアナログ信号に復元された音声信号がスピーカから再生される。
ところで、本第2の実施形態に係るアンプ10では、過電流が発生した場合に備えて予め用意されたパワーダウン処理が実行される。
次に、図4を参照しながらパワーダウン処理を実行しているアンプ10の作用について説明する。なお、図4は、アンプ10の電源(図示省略)が投入された際に制御部16によって実行されるパワーダウン処理プログラムの処理の流れを示すフローチャートである。なお、ここでは、錯綜を回避するために、制御部16が電流計14によって計測された電流値に基づいて出力端子114に過電流が流れたことを検知するものとして説明する。
同図のステップ200では、過電流を検知したかを判定し、否定判定となった場合にはステップ202に移行する。ステップ202では、アンプ10をパワーダウン状態に移行させる条件(例えば、制御部16がアンプ100の電源の切断指示を受け付けたとの条件、アンプ100の電源を投入してから所定時間経過したとの条件)を満足しているか否かを判定し、否定判定となった場合にはステップ200に戻る一方、肯定判定となった場合にはステップ204に移行し、過電流が生じていないときのパワーダウン制御である通常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ204では、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32を導通状態にするようにPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32の各ゲート端子に対して、対応するオン電圧を印加する。なお、本明細書中において「オン電圧」とはMOSトランジスタのソース端子及びドレイン端子間を導通状態(MOSトランジスタのスイッチング素子としての機能をオン状態)にするためのゲート電圧を示す。
ステップ204の処理に応じて、PMOSトランジスタ20Aが導通状態となる。また、PMOSトランジスタ22も導通状態となるため、直列素子部20の他端20Dと接続部20Eとが短絡状態となり、電源配線VDDからPMOSトランジスタ22及びPMOSトランジスタ20Aを介してPMOSトランジスタ106のゲート端子に電源電圧が印加される。これによって、PMOSトランジスタ106は非導通状態となる(PMOSトランジスタ106のゲート端子がプルアップされる)。
また、ステップ204の処理に応じて、NMOSトランジスタ30Aが導通状態となる。また、NMOSトランジスタ32も導通状態となるため、直列素子部30の他端30Dと接続部30Eとが短絡状態となり、接地配線GNDからNMOSトランジスタ32及びNMOSトランジスタ30Aを介してNMOSトランジスタ110のゲート端子に接地電圧が印加される。これによって、NMOSトランジスタ110は非導通状態となる(NMOSトランジスタ110のゲート端子がプルダウンされる)。
一方、ステップ200において肯定判定となった場合にはステップ206に移行し、過電流が生じているときのパワーダウン制御である非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ206では、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加する。
上記ステップ206の処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。このとき、PMOSトランジスタ22及びNMOSトランジスタ32は共に非導通状態のため、パワーダウン状態に移行する際の出力端子114に流れる電流は図1に示すアンプ150と同様に振る舞う。すなわち、マイナスサージ電流の発生が抑制される。これによって、PMOSトランジスタ106及びNMOSトランジスタ110のラッチアップが阻止することができる。
なお、本第2の実施形態では、抵抗素子20Bの抵抗値よりもPMOSトランジスタ22のオン抵抗の抵抗値を小さく設定することによりPMOSトランジスタ22が支配的になり、抵抗素子30Bの抵抗値よりもNMOSトランジスタ32のオン抵抗の抵抗値を小さく設定することによりNMOSトランジスタ32が支配的になるようにしたが、PMOSトランジスタ20A,22の双方を導通状態にする場合、PMOSトランジスタ20A,22のディメンジョンを変更することで、図9に示すアンプ100のPMOSトランジスタ108でのプルアップと同等のパワーダウン時間にすることが可能となり、NMOSトランジスタ30A,32の双方を導通状態にする場合、NMOSトランジスタ30A,32のディメンジョンを変更することで、図9に示すアンプ100のNMOSトランジスタ112でのプルダウンと同等のパワーダウン時間にすることが可能となる。
[第3の実施形態]
図5は、本第3の実施形態に係るアンプ50の構成の一例を示す構成図である。なお、本第2の実施形態に係るアンプ50は、図3に示すアンプ10に比べ、出力段12に代えて出力段52を適用した点のみが異なっているので、本第3の実施形態では、上記第2の実施形態と異なる点のみを説明する。また、本第3の実施形態では、上記第2の実施形態で説明した構成と同一の構成は同一の符号を付し、その説明を省略する。
出力段52は、図3に示す出力段12に比べ、充電許否切替手段としてのスイッチ53と、容量性負荷としてのコンデンサ54と、第3充電許否切替手段としてのスイッチ55と、第3容量性負荷としてのコンデンサ56とを更に設けた点のみが異なっている。
コンデンサ54の一方の電極はスイッチ53を介してPMOSトランジスタ106のゲート端子に、他方の電極はPMOSトランジスタ106のソース端子に各々接続されている。
コンデンサ56の一方の電極はスイッチ55を介してNMOSトランジスタ110のゲート端子に、他方の電極はNMOSトランジスタ110のソース端子に各々接続されている。
スイッチ53は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることによりコンデンサ54を充電可能状態と充電不可能状態とに切り替えるものである。スイッチ53の第1端子はコンデンサ54の一方の電極に、スイッチ53の第2端子はPMOSトランジスタ106のゲート端子に各々接続されている。スイッチ53の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ53の導通状態と非導通状態とを切り替えることができる。
スイッチ55は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることによりコンデンサ56を充電可能状態と充電不可能状態とに切り替えるものである。スイッチ55の第1端子はコンデンサ56の一方の電極に、スイッチ55の第2端子はNMOSトランジスタ110のゲート端子に各々接続されている。スイッチ55の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ55の導通状態と非導通状態とを切り替えることができる。
次に、図6を参照しながらパワーダウン処理を実行しているアンプ50の作用について説明する。なお、図6は、アンプ50の電源(図示省略)が投入された際に制御部16によって実行されるパワーダウン処理プログラムの処理の流れを示すフローチャートである。なお、図4に示すパワーダウン処理プログラムのステップと同一のステップについては同一のステップ番号を付して説明を省略する。また、ここでは、錯綜を回避するために、上記ステップ200の処理では出力端子114を流れる電流値が第1電流値以上のときに過電流を検知し、図3に示すアンプ10の回路構成ではラッチアップの対策が不十分であるとして予め定められた過電流の電流値(少なくとも第1電流値よりも大きな電流値)を第2電流値とした場合について説明する。
同図のステップ200において肯定判定となった場合にはステップ300に移行し、電流計14によって計測された電流値が第2電流値以上であるか否かを判定し、否定判定となった場合には現在流れている過電流の電流値が第1電流値以上かつ第2電流値未満であると判定し、ステップ302に移行する。ステップ302では、第1電流値以上かつ第2電流値未満の過電流が流れているときのパワーダウン制御である第1非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ302では、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ53,55を非導通状態にするようにスイッチ53,55を制御する。
上記ステップ302の処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ53,55は非導通状態となる。これにより、PMOSトランジスタ106のゲート端子は、抵抗素子20B及びPMOSトランジスタ20Aを介してプルアップされ、NMOSトランジスタ110のゲート端子は、抵抗素子30B及びNMOSトランジスタ30Aを介してプルダウンされる。
一方、ステップ300において肯定判定となった場合にはステップ304に移行する。ステップ304では、第2電流値以上の過電流が流れているときのパワーダウン制御である第2非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ304では、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ53,55を導通状態にするようにスイッチ53,55を制御する。
上記ステップ304の処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ53,55も導通状態となる。これにより、PMOSトランジスタ106のゲート端子は、コンデンサ54が充電されながら、抵抗素子20B及びPMOSトランジスタ20Aを介してプルアップされると共に、NMOSトランジスタ110のゲート端子は、コンデンサ56が充電されながら、抵抗素子30B及びNMOSトランジスタ30Aを介してプルダウンされる。
従って、上記ステップ304の処理によって、PMOSトランジスタ106のゲート端子は、上記ステップ302の処理によってPMOSトランジスタ106のゲート端子がプルアップされるよりもゆっくりとプルアップされる。また、上記ステップ304の処理によって、NMOSトランジスタ110のゲート端子は、上記ステップ302の処理によってNMOSトランジスタ110のゲート端子がプルダウンされるよりもゆっくりとプルダウンされる。つまり、アンプ50では、過電流が第2電流値以上のときのパワーダウンの際に、コンデンサ54,56が充電されることになるので、抵抗素子20B及びコンデンサ54の時定数、並びに抵抗素子30B及びコンデンサ56の時定数により、過電流が第1電流値以上かつ第2電流値未満のときよりもPMOSトランジスタ106及びNMOSトランジスタ110が導通状態から非導通状態に緩やかに(ゆっくりと)移行するため、PMOSトランジスタ106及びNMOSトランジスタ110のラッチアップをより確実に阻止することができる。
また、本第3の実施形態では、PMOSトランジスタ22及びNMOSトランジスタ32を適用した場合の形態例を挙げて説明したが、本発明はPMOSトランジスタ22及びNMOSトランジスタ32を採用しなくても成立する。この場合、本第3の実施形態に係るパワーダウン処理プログラムの上記ステップ204の処理において、PMOSトランジスタ22及びNMOSトランジスタ32の各ゲート端子に対してオン電圧を印加する必要がなくなるため、制御部16にかかる処理負荷を軽減することもできる。なお、この場合、スイッチ53,55がなくても本発明は成立するが、PMOSトランジスタ106及びNMOSトランジスタ110のスイッチングの応答速度を電流の大きさに応じて多段階的に変化させる場合には、スイッチ53,55を採用することが好ましい。例えば、通常時にパワーダウンを行う場合にはスイッチ53を非導通状態とし、過電流が発生した際にスイッチ53を導通状態にする、という形態例が挙げられる。なお、スイッチ53,55を採用しなくても本発明は成立する。この場合、コンデンサ54,56に代えてMOSトランジスタのゲート容量(本実施形態では、PMOSトランジスタ106のゲート容量及びNMOSトランジスタ110のゲート容量)を適用することが好ましい。
[第4の実施形態]
図7は、本第4の実施形態に係るアンプ60の構成の一例を示す構成図である。なお、本第4の実施形態に係るアンプ60は、図5に示すアンプ50に比べ、出力段52に代えて出力段62を適用した点のみが異なっているので、本第3の実施形態では、上記第2の実施形態と異なる点のみを説明する。また、本第3の実施形態では、上記第2の実施形態で説明した構成と同一の構成は同一の符号を付し、その説明を省略する。
出力段62は、図5に示す出力段52に比べ、直列素子部20の一端20CがPMOSトランジスタ106のゲート端子に直接接続されていない点、直列素子部30の一端30CがNMOSトランジスタ110のゲート端子に直接接続されていない点、第2容量性負荷としてのコンデンサ64を更に設けた点、短絡・非短絡切替手段としてのスイッチ68を更に設けた点、第4容量性負荷としてのコンデンサ70を更に設けた点、第2抵抗素子としての抵抗素子66を更に設けた点、及び第4抵抗素子としての抵抗素子72を更に設けた点、及び第2短絡・非短絡切替手段としてのスイッチ74を更に設けた点のみが異なっている。
コンデンサ64は、コンデンサ54に対して並列接続されるように、一方の電極がPMOSトランジスタ106のゲート端子に、他方の電極がPMOSトランジスタ106のソース端子に各々接続されている。
抵抗素子66は直列素子部20に直列に接続されている。具体的には、抵抗素子66の一端がPMOSトランジスタ106のゲート端子に、他端が直列素子部20の一端20Cに各々接続されている。
スイッチ68は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることにより抵抗素子66の両端間を短絡状態と非短絡状態とに切り替えるものである。スイッチ68の第1端子は直列素子部20の一端20Cに、スイッチ68の第2端子はPMOSトランジスタ106のゲート端子に、スイッチ68の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ68の導通状態と非導通状態とを切り替えることができる。
コンデンサ70は、コンデンサ56に対して並列接続されるように、一方の電極がNMOSトランジスタ110のゲート端子に、他方の電極がNMOSトランジスタ110のソース端子に各々接続されている。
抵抗素子72は直列素子部30に直列に接続されている。具体的には、抵抗素子72の一端がNMOSトランジスタ110のゲート端子に、他端が直列素子部30の一端30Cに各々接続されている。
スイッチ74は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることにより抵抗素子72の両端間を短絡状態と非短絡状態とに切り替えるものである。スイッチ74の第1端子は直列素子部30の一端30Cに、スイッチ74の第2端子はNMOSトランジスタ110のゲート端子に、スイッチ74の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ74の導通状態と非導通状態とを切り替えることができる。
次に、図6を参照しながらパワーダウン処理を実行しているアンプ60の作用について説明する。なお、図6は、アンプ60の電源(図示省略)が投入された際に制御部16によって実行されるパワーダウン処理プログラムの処理の流れを示すフローチャートである。図4に示すパワーダウン処理プログラムのステップと同一のステップについては同一のステップ番号を付して説明を省略する。また、ここでは、錯綜を回避するために、上記ステップ200の処理では出力端子114を流れる電流値が第1電流値以上のときに過電流を検知し、図5に示すアンプ50の回路構成ではラッチアップの対策が不十分であるとして予め定められた過電流の電流値(少なくとも第1電流値よりも大きな電流値)を第2電流値とした場合について説明する。
同図のステップ300において否定判定となった場合にはステップ302Bに移行する。ステップ302Bでは、本第4の実施形態に係る第1非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ302Bでは、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ68,74を導通状態にするようにスイッチ68,74を制御し、更に、スイッチ53,55を非導通状態とするようにスイッチ84を制御する。
上記ステップ302の処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ68,74も導通状態となり、抵抗素子66の両端間及び抵抗素子72の両端間の各々が短絡状態となる。これにより、PMOSトランジスタ106のゲート端子は、コンデンサ64が充電されながら、抵抗素子20B、PMOSトランジスタ20A及びスイッチ68を介してプルアップされ、NMOSトランジスタ110のゲート端子は、コンデンサ70が充電されながら、抵抗素子30B、NMOSトランジスタ30A及びスイッチ74を介してプルダウンされる。
従って、上記ステップ302Bの処理によって、PMOSトランジスタ106のゲート端子は、上記第3の実施形態で説明した図5に示すアンプ50のPMOSトランジスタ106のゲート端子が上記ステップ302の処理に応じてプルアップされるよりもゆっくりとプルアップされ、NMOSトランジスタ110のゲート端子は、上記第3の実施形態で説明した図5に示すアンプ50のNMOSトランジスタ110のゲート端子が上記ステップ302の処理に応じてプルダウンされるよりもゆっくりとプルダウンされる。つまり、アンプ60では、過電流が第1電流値以上かつ第2電流値未満のときのパワーダウンの際に、コンデンサ64,70が充電されることになるので、抵抗素子20B及びコンデンサ64の時定数、並びに抵抗素子30B及びコンデンサ70の時定数により、上記第3の実施形態で説明したアンプ50に流れる過電流が第1電流値以上かつ第2電流値未満のときよりもPMOSトランジスタ106及びNMOSトランジスタ110を導通状態から非導通状態に緩やかに(ゆっくりと)移行させることができる。
一方、ステップ300において肯定判定となった場合にはステップ304Bに移行する。ステップ304Bでは、本第4の実施形態に係る第2非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ304Bでは、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30B,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ68,74を非導通状態にするようにスイッチ68,74を制御し、更に、スイッチ53,55を導通状態とするようにスイッチ53,55を制御する。
上記ステップ304Bの処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ53,55も導通状態となる。更に、スイッチ68,74は非導通状態となり、抵抗素子66の両端間及び抵抗素子72の両端間の各々が非短絡状態となる。これにより、PMOSトランジスタ106のゲート端子は、コンデンサ54,64が充電されながら、抵抗素子20B、PMOSトランジスタ20A及び抵抗素子66を介してプルアップされると共に、NMOSトランジスタ110のゲート端子は、コンデンサ56,70が充電されながら、抵抗素子30B、NMOSトランジスタ30A及び抵抗素子72を介してプルダウンされる。
従って、上記ステップ304Bの処理によって、PMOSトランジスタ106のゲート端子は、上記ステップ302Bの処理によってPMOSトランジスタ106のゲート端子がプルアップされるよりもゆっくりとプルアップされる。また、上記ステップ304Bの処理によって、NMOSトランジスタ110のゲート端子は、上記ステップ302Bの処理によってNMOSトランジスタ110のゲート端子がプルダウンされるよりもゆっくりとプルダウンされる。つまり、アンプ60では、過電流が第2電流値以上のときのパワーダウンの際に、コンデンサ54,56,64,70が充電されることになるので、抵抗素子20B及びコンデンサ54,64の時定数、並びに抵抗素子30B及びコンデンサ56,70の時定数により、上記ステップ302Bの処理による場合よりもPMOSトランジスタ106及びNMOSトランジスタ110を導通状態から非導通状態に緩やかに(ゆっくりと)移行させることができる。
また、本第4の実施形態では、上記ステップ302Bの処理によってスイッチ53,55を非導通状態にしたが、これに限らず、導通状態としてもよい。この場合、コンデンサ54,56が充電されることになるため、スイッチ53,55を非導通状態にする場合に比べ、PMOSトランジスタ106のプルアップに要する時間及びNMOSトランジスタ110のプルダウンに要する時間を遅延させることができる。従って、アンプ60の使用環境やPMOSトランジスタ106及びNMOSトランジスタ110のオン抵抗の大きさなどに応じてスイッチ53,55を導通状態にするか非導通状態にするかを使い分けることが可能となる。
また、本第4の実施形態では、上記ステップ302Bの処理によってスイッチ68、74を導通状態とし、上記ステップ304Bの処理によってスイッチ68,74を非導通状態としたが、これに限らず、スイッチ68,74を常時導通状態或いは非導通状態としてもよい。
また、本第4の実施形態では、過電流が第1電流値以上かつ第2電流値未満の場合と第2電流値以上の場合とでPMOSトランジスタ106及びNMOSトランジスタ110の導通状態から非導通状態への移行時間を異ならせるようにしたが、これに限らず、例えば、過電流が第1電流値以上かつ第2電流値未満の場合と第2電流値以上かつ第3電流値未満の場合と第3電流値以上の場合とでPMOSトランジスタ106及びNMOSトランジスタ110の導通状態から非導通状態への移行時間を異ならせるようにしてもよい。この場合、例えば、過電流が第1電流値以上かつ第2電流値未満の場合には、スイッチ53,55を非導通状態とし、スイッチ68,74を導通状態とし、過電流が第2電流値以上かつ第3電流値未満の場合には、スイッチ53,55を導通状態とし、スイッチ68,74を導通状態とし、過電流が第3電流値以上の場合には、スイッチ53,55を導通状態とし、スイッチ68,74を非導通状態とするように制御部16により制御すればよい。
また、本第4の実施形態では、PMOSトランジスタ22及びNMOSトランジスタ32を適用した場合の形態例を挙げて説明したが、本発明はPMOSトランジスタ22及びNMOSトランジスタ32を採用しなくても成立する。この場合、本第4の実施形態に係るパワーダウン処理プログラムの上記ステップ204の処理において、PMOSトランジスタ22及びNMOSトランジスタ32の各ゲート端子に対してオン電圧を印加する必要がなくなるため、制御部16にかかる処理負荷を軽減することもできる。なお、この場合、スイッチ53,55がなくても本発明は成立するが、PMOSトランジスタ106及びNMOSトランジスタ110のスイッチングの応答速度を電流の大きさに応じて多段階的に変化させる場合には、スイッチ53,55を採用することが好ましい。例えば、通常時にパワーダウンを行う場合にはスイッチ53を非導通状態とし、過電流が発生した際にスイッチ53を導通状態にする、という形態例が挙げられる。
[第5の実施形態]
図8は、本第5の実施形態に係るアンプ80の構成の一例を示す構成図である。なお、本第4の実施形態に係るアンプ80は、図7に示すアンプ60に比べ、出力段62に代えて出力段82を適用した点のみが異なっているので、本第5の実施形態では、上記第4の実施形態と異なる点のみを説明する。また、本第5の実施形態では、上記第4の実施形態で説明した構成と同一の構成は同一の符号を付し、その説明を省略する。
出力段82は、図7に示す出力段62に比べ、コンデンサ64の一方の電極がPMOSトランジスタのゲート端子に直接接続されていない点、及びコンデンサ70の一方の電極がNMOSトランジスタ110のゲート端子に直接接続されていない点、及び第2充電許否切替手段としてのスイッチ84を更に設けた点、及び第4充電許否切替手段としてのスイッチ86を更に設けた点のみが異なっている。
スイッチ84は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることによりコンデンサ64を充電可能状態と充電不可能状態とに切り替えるものである。スイッチ84の第1端子はコンデンサ64の一方の電極に、スイッチ84の第2端子はPMOSトランジスタ106のゲート端子に各々接続されている。スイッチ84の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ84の導通状態と非導通状態とを切り替えることができる。
スイッチ86は、第1端子、第2端子及び制御端子を備え、導通状態(第1端子及び第2端子間が導通状態)と非導通状態(第1端子及び第2端子間が非導通状態)とを切り替えることによりコンデンサ70を充電可能状態と充電不可能状態とに切り替えるものである。スイッチ86の第1端子はコンデンサ70の一方の電極に、スイッチ86の第2端子はNMOSトランジスタ110のゲート端子に各々接続されている。スイッチ86の制御端子はI/O18を介して制御部16に接続されている。従って、制御部16は、I/O18を介してスイッチ86の導通状態と非導通状態とを切り替えることができる。
次に、図6を参照しながらパワーダウン処理を実行しているアンプ80の作用について説明する。なお、図6は、アンプ80の電源(図示省略)が投入された際に制御部16によって実行されるパワーダウン処理プログラムの処理の流れを示すフローチャートである。なお、本第5の実施形態に係るパワーダウン処理プログラムにおいて、上記第3の実施形態と同一のステップについては同一のステップ番号を付して説明を省略する。
同図のステップ300において否定判定となった場合にはステップ302Cに移行する。ステップ302Cでは、本第5の実施形態に係る第1非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ302Cでは、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30B,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ68,74を導通状態にするようにスイッチ68,74を制御し、更に、スイッチ53,55,84,86を非導通状態とするようにスイッチ53,55,84,86を制御する。
上記ステップ302Cの処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ68,74も導通状態となり、抵抗素子66の両端間及び抵抗素子72の両端間の各々が短絡状態となる。更に、スイッチ53,55,84,86が非導通状態となる。これにより、PMOSトランジスタ106のゲート端子は、抵抗素子20B、PMOSトランジスタ20A及びスイッチ68を介してプルアップされ、NMOSトランジスタ110のゲート端子は、抵抗素子30B、NMOSトランジスタ30A及びスイッチ74を介してプルダウンされる。
一方、ステップ300において肯定判定となった場合にはステップ304Cに移行する。ステップ304Cでは、本第4の実施形態に係る第2非常パワーダウン制御を行った後、本パワーダウン処理プログラムを終了する。本ステップ304Cでは、具体的には、各々非導通状態のPMOSトランジスタ20A,22及びNMOSトランジスタ30A,32のうちのPMOSトランジスタ20A及びNMOSトランジスタ30Aの各ゲート端子に対して、対応するオン電圧を印加すると共に、スイッチ68,74を非導通状態にするようにスイッチ68,74を制御し、更に、スイッチ53,55,84,86を導通状態とするようにスイッチ53,55,84,86を制御する。
上記ステップ304Cの処理に応じて、PMOSトランジスタ20A及びNMOSトランジスタ30Aが導通状態となる。また、スイッチ53,55,84,86も導通状態となる。更に、スイッチ68,74は非導通状態となり、抵抗素子66の両端間及び抵抗素子72の両端間の各々が非短絡状態となる。これにより、PMOSトランジスタ106のゲート端子は、コンデンサ54,64が充電されながら、抵抗素子20B、PMOSトランジスタ20A及び抵抗素子66を介してプルアップされると共に、NMOSトランジスタ110のゲート端子は、コンデンサ56,70が充電されながら、抵抗素子30B、NMOSトランジスタ30A及び抵抗素子72を介してプルダウンされる。
従って、上記ステップ304Cの処理によって、PMOSトランジスタ106のゲート端子は、上記ステップ302Cの処理によってPMOSトランジスタ106のゲート端子がプルアップされるよりもゆっくりとプルアップされる。また、上記ステップ304Cの処理によって、NMOSトランジスタ110のゲート端子は、上記ステップ302Cの処理によってNMOSトランジスタ110のゲート端子がプルダウンされるよりもゆっくりとプルダウンされる。
また、アンプ80では、第1非常パワーダウン制御によって、コンデンサ54,56,64,70が充電不可能状態となるため、スイッチ84,86を有しない上記第4の実施形態で説明したアンプ60に比べ、PMOSトランジスタ106及びNMOSトランジスタ110のプルアップ及びプルダウンに要する時間を短くすることができる。その一方で、第2非常パワーダウン制御によって、コンデンサ64,70が充電可能状態となるため、スイッチ84,86を有しない上記第4の実施形態で説明したアンプ60で要するPMOSトランジスタ106及びNMOSトランジスタ110のプルアップ及びプルダウンの時間に相当する時間でPMOSトランジスタ106及びNMOSトランジスタ110のプルアップ及びプルダウンを行うことができる。
なお、本第5の実施形態では、第1非常パワーダウン制御によって、コンデンサ64,70が充電不可能状態としたが、上記第4の実施形態と同様の回路構成でPMOSトランジスタ106のプルアップ及びNMOSトランジスタ110のプルダウンを行う場合にはスイッチ84,86を常時非導通状態にしておけば良い。
また、本第5の実施形態では、過電流が第1電流値以上かつ第2電流値未満の場合と第2電流値以上の場合とでPMOSトランジスタ106及びNMOSトランジスタ110の導通状態から非導通状態への移行時間を異ならせるようにしたが、これに限らず、例えば、過電流が第1電流値以上かつ第2電流値未満の場合と第2電流値以上かつ第3電流値未満の場合と第3電流値以上かつ第4電流値未満の場合と第4電流値以上の場合とでPMOSトランジスタ106及びNMOSトランジスタ110の導通状態から非導通状態への移行時間を異ならせるようにしてもよい。具体的には、過電流が第1電流値以上かつ第2電流値未満の場合には、スイッチ53,55,84,86を非導通状態とし、スイッチ68,74を導通状態とし、過電流が第2電流値以上かつ第3電流値未満の場合には、スイッチ53,55を導通状態とし、スイッチ84,86を非導通状態とし、スイッチ68,74を導通状態とし、過電流が第3電流値以上かつ第4電流値未満の場合には、スイッチ53,55,84,86を導通状態とし、スイッチ68,74を導通状態とし、過電流が第4電流値以上の場合には、スイッチ53,55,68,74,84,86を導通状態とするように制御部16により制御すればよい。この場合、一種類の半導体集積回路でその使用環境に適する充電時間又は過電流の大きさに適する充電時間を選択することが可能となる。このように、過電流の大きさの増加に対応して充電可能状態のコンデンサを増やすように各スイッチを制御することによりPMOSトランジスタ106及びNMOSトランジスタ110のプルアップ及びプルダウンに要する時間を多段階的に遅延させることが可能となる。
また、本第5の実施形態では、PMOSトランジスタ106のゲート端子及びソース端子間を並列接続されたコンデンサ54,64で接続すると共に、NMOSトランジスタ110のゲート端子及びソース端子間を並列接続されたコンデンサ56,70で接続する場合の形態例を挙げたが、3つ以上の並列接続されたコンデンサでPMOSトランジスタ106のゲート端子及びソース端子間を接続すると共に、3つ以上の並列接続されたコンデンサでNMOSトランジスタ110のゲート端子及びソース端子間を接続してもよい。この場合、コンデンサ64に対してスイッチ84を、コンデンサ70に対してスイッチ86を各々設けたように、各々のコンデンサに対して充電可能状態と充電不可能状態とを切り替えるためのスイッチであって、制御部16によって導通状態と非導通状態との切り替えが可能なスイッチを設けることによりPMOSトランジスタ106及びNMOSトランジスタ110のプルアップ及びプルダウンに要する時間を多段階的に遅延させることを可能にすることが好ましい。
また、本第5の実施形態では、PMOSトランジスタ22及びNMOSトランジスタ32を適用した場合の形態例を挙げて説明したが、本発明はPMOSトランジスタ22及びNMOSトランジスタ32を採用しなくても成立する。この場合、本第5の実施形態に係るパワーダウン処理プログラムの上記ステップ204の処理において、PMOSトランジスタ22及びNMOSトランジスタ32の各ゲート端子に対してオン電圧を印加する必要がなくなるため、制御部16にかかる処理負荷を軽減することもできる。なお、この場合、スイッチ53,55,84,86がなくても本発明は成立するが、PMOSトランジスタ106及びNMOSトランジスタ110のスイッチングの応答速度を電流の大きさに応じて多段階的に変化させる場合には、スイッチ53,55,84,86を採用することが好ましい。例えば、通常時にパワーダウンを行う場合にはスイッチ53,55,84,86を非導通状態とし、過電流が発生した際にスイッチ53,55,84,86を導通状態にする、という形態例が挙げられる。
なお、上記各実施形態では、制御部16が電流計14の計測結果を監視し、この計測結果に基づいて過電流が流れたと判断したときに各MOSトランジスタ(PMOSトランジスタ20A,22及びNMOSトランジスタ30A,32)及び各スイッチ(スイッチ68,64,74,86)の導通状態と非導通状態とを切り替えるように制御しているが、これに限らず、ユーザが電流計14の計測結果をモニタリングし、過電流が発生したと認識したときに制御部16を介して或いは他のスイッチング回路を介して各MOSトランジスタ及び各スイッチの導通状態と非導通状態とを切り替えるようにしてもよい。
また、上記第2〜第5の実施形態では、錯綜を回避するために、アンプ10,50、60,80をIC以外で制御する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図11に示すアンプ10Aを適用してもよい。この場合、アンプ10Aは、図3に示すアンプ10に比べ、制御部16及びI/O18が異なるICに搭載されている点、並びにI/O18との間にI/O18’を設けた点のみが異なっている。すなわち、アンプ10Aは、I/O18’を介して別のICに搭載された制御部16及びI/O18と接続されている。
また、他の例としては図12に示すアンプ10Bが挙げられる。この場合、アンプ10Bは、制御部16と同一のICによって構成されており、図3に示すアンプ10に比べ、I/O18を除いた点のみが異なっている。
また、上記各実施形態では、出力端子114に500nHのインダクタ成分を有するコイル116を接続した場合について説明したが、これに限らず、例えばコイル116と同等の寄生インダクタ成分を有する半導体装置やスピーカに接続されたケーブルであってもよく、アンプに流れる過電流を瞬間的に切断することによって生じる電磁誘導現象により引き起こされるサージ電流によってPMOSトランジスタ106及びNMOSトランジスタ110のラッチアップを引き起こし得るインダクタ成分を有するインダクタ部であれば如何なるものであってもよい。
また、上記各実施形態では、被保護対象スイッチング素子としてのPMOSトランジスタ106のプルアップ及びNMOSトランジスタ110のプルダウンを抵抗素子を利用して行っているが、抵抗素子に代えてMOSトランジスタのオン抵抗を利用してもよい。
また、上記各実施形態では、本発明をスピーカに接続されたアンプに適用した場合を例に挙げて説明したが、これに限らず、レギュレータ回路に本発明を適用してもよく、本発明は、マイナスサージ電流の発生に起因して発生するラッチアップを阻止する保護対象となるスイッチング素子を有する回路であれば如何なる回路に対しても適用可能である。
また、上記各実施形態では、MOSトランジスタを用いた場合の形態例を挙げて説明したが、これに限らず、バイポーラ型トランジスタを用いてもよい。この場合、バイポーラ型トランジスタのコレクタ端子がMOSトランジスタのドレインに、バイポーラ型トランジスタのエミッタ端子がMOSトランジスタのソース端子に、バイポーラ型トランジスタのベース端子がMOSトランジスタのゲート端子に各々対応するようにMOSトランジスタに代えてバイポーラ型トランジスタを適用すればよい。
また、上記各実施形態では、パワーダウン処理プログラムがROMに予め記憶されているが、これに限らず、パワーダウン処理プログラムをCD−ROMやDVD−ROM、USB(Universal Serial Bus)メモリなどのコンピュータによって読み取られる記憶媒体に格納した状態で提供する形態を適用しても良いし、有線又は無線による通信手段を介して配信する形態を適用してもよい。