JP5556053B2 - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5556053B2 JP5556053B2 JP2009108119A JP2009108119A JP5556053B2 JP 5556053 B2 JP5556053 B2 JP 5556053B2 JP 2009108119 A JP2009108119 A JP 2009108119A JP 2009108119 A JP2009108119 A JP 2009108119A JP 5556053 B2 JP5556053 B2 JP 5556053B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon carbide
- semiconductor element
- heat treatment
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 110
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 108
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 47
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 238000005087 graphitization Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000004320 controlled atmosphere Methods 0.000 claims 1
- 238000000635 electron micrograph Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 238000004380 ashing Methods 0.000 description 9
- 230000009466 transformation Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004937 angle-resolved X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000000921 elemental analysis Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Description
特に、直線形状のトレンチ構造を有する半導体素子では、半導体素子に高電圧が印加された場合、トレンチの終端部に電界が集中してしまう。また、ドライエッチングによってトレンチの終端部が尖った形状になった場合には、トレンチの終端部に電界集中が起こりやすくなってしまう。トレンチの終端部に電界が集中し、半導体素子の耐圧を超えてしまった場合、半導体素子が破壊されてしまう可能性がある。
上述したような問題を回避するために、シリコン(Si)半導体基板を用いた半導体素子では、トレンチの終端部を丸くするか、またはトレンチの終端部を繋げてなくす技術が公知である。
また、半導体基板に形成された半導体層の互いに隣接する第1のセル領域および第2のセル領域のそれぞれの領域内に、前記第1のセル領域から前記第1のセル領域と前記第2のセル領域との境界部分を横切って前記第2のセル領域に抜ける方向を正方向とし、前記方向に沿って互いに平行に設けられたストライプ状の複数のトレンチラインと、隣接する前記トレンチラインにおける前記正方向側の第1終端部同士の一部を接続するように設けられた第1接続トレンチと、前記第1終端部と反対側の第2終端部同士の一部を接続するように設けられた第2接続トレンチと、前記トレンチライン内と、前記第1および第2接続トレンチ内に、それぞれ形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記トレンチライン内と、前記第1および第2接続トレンチ内に、それぞれ埋め込まれたゲート電極と、前記第1のセル領域と前記第2のセル領域との前記境界部分の前記半導体層に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、前記隣接するトレンチラインの間の前記半導体層に形成された第1電極と、前記半導体基板の前記半導体層と反対側の面に形成された第2電極と、を有し、前記第1のセル領域における前記第1接続トレンチの少なくとも1つが、前記第2のセル領域における前記第2接続トレンチと相対向していない半導体素子が提案されている(例えば、下記特許文献2参照。)。
また、隣り合うトレンチ同士をU字形の曲線部で接続したトレンチ構造の別の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの端とを、幅が直線部のトレンチの幅より大きい連結部で結んだ半導体素子が提案されている(例えば、下記特許文献4参照。)。
図15は、熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。アルゴン(Ar)ガス中にモノシラン(SiH4)をアルゴンに対する流量比0.4%で添加し、圧力80Torrおよび温度1700℃で60分間の熱処理を行っている。また、SiC半導体素子の観察には、収束イオンビーム装置(FIB:Forcused Ion Beam)を用いている(以下、同様)。上述したSiC半導体素子に熱処理を行ったことにより、トレンチ連結部113の一部に、トレンチが埋まっている部分(以下、トレンチ形成不良とする)115が発生していることが確認できる。
トレンチ構造の半導体素子を作製する場合、トレンチを形成した後に、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのために、半導体素子に1500℃以上の熱処理を行う。上述したように、SiC半導体素子では、このような熱処理により、トレンチ連結部の一部で、トレンチ幅が狭くなったり、トレンチが浅くなるなどの変形が生じてしまう。また、トレンチ連結部の曲率によって、熱処理によりトレンチ連結部に生じる狭くなったり浅くなるなどの変形の大きさやその発生する部分が異なることがわかった。トレンチ連結部の曲率は、トレンチ直線部を構成する各トレンチ部の間隔(セルピッチ)によって決まる。つまり、セルピッチにより、トレンチ連結部の側壁面および底面の異なる部分に、異なる大きさの凹凸が生じてしまうことがわかった。トレンチ連結部の、トレンチエッチングによって幅が狭くなった部分が熱処理によってさらに狭くなったり浅くなると、トレンチ連結部の一部が埋まってしまう恐れがある。また、熱処理によって発生した凹凸によりトレンチ連結部の一部が大きく変形してしまった場合、この凹凸自体が、トレンチ形成不良となってしまう恐れがある。
また、トレンチ開口部のコーナーも電界集中を緩和するためにラウンドさせることが必要であるが、ラウンドの曲率が大きすぎるとトレンチ内に埋め込み形成する多結晶シリコン電極(ゲート電極)において、多結晶シリコンがトレンチ開口部の表面位置からのドライエッチング量を最小に制御することが難しくなる。つまり、トレンチ開口部のコーナー曲率が大きいとトレンチ開口部からの多結晶シリコンのエッチング量が多くなり、場合によっては図16に示すように多結晶シリコン電極103の上面高さがn+領域の底面位置まで到達しない領域104が発生し、p領域でのチャネル反転ができずに素子として動作しなくなるという問題がある。図16は、トレンチ開口部のコーナー曲率を大きくした場合の炭化珪素半導体素子を断面方向から観察した電子顕微鏡写真である。そこで本発明では、トレンチ開口部のコーナーの変形抑止や促進方法を確立し、炭化珪素のエッチング形状の制御方法を提供することを目的とする。
(実施の形態1)
図1は、実施の形態1にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図1に示す炭化珪素(SiC)半導体素子は、例えばSiC単結晶基板、またはSiC単結晶基板の表面にSiCエピタキシャル膜が積層された基板(以下、SiC基板とする)の表面層に、トレンチ1が設けられている。
結晶構造が4HのSiCのC面8度オフ基板(またはSiCエピタキシャル膜付4H−SiC基板のC面8度オフ基板でもよい)をよく洗浄し、SiC基板の表面に付着するパーティクルや有機物等を除去する。次いで、SiC基板の(0001)c面上に、例えばプラズマCVD(PECVD:Plasma−Enhanced Chemical Vapor Deposition)法により二酸化珪素(SiO2)膜を2.5μm成膜する。成膜ガスはモノシラン(SiH4)+酸素(O2)+アルゴン(Ar)とし、50Paの圧力で60MHzのVHF(Very High Frequency)電力500W、基板加熱温度400℃で成膜を行った。成膜後の基板を洗浄後、SiO2膜上にコーターでレジストを塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを顕微鏡などで確認後、レジストのRIEエッチング耐性を向上させるために更にコーターデベロッパーで143℃1分のベークを行った。このときのレジストの膜厚は約2.5μmである。
このように表面をグラファイト化したSiCを次に変形させるための熱処理を行う。条件は1700℃の温度でSiH4ガスをArに対して0.09%添加したSiH4/Ar混合ガス中で80Torrの圧力で60分行った。60分の長時間行ったのは、変形するのであれば熱処理前後での差がはっきりと現れるためである。図1は6角形にエッチングした形状において、グラファイト化処理の有無で熱処理前後での変形が起こるか電子顕微鏡で確認した写真である。熱処理前は6角形のエッチング形状であった(図1(a))。グラファイト化しないで熱処理した場合は12角形に変形している(図1(b))。グラファイト化してから熱処理した場合は6角形のままである(図1(c))。図3にトレンチ断面においてグラファイト化処理の有無でトレンチコーナーの形状の変化を確認した電子顕微鏡写真を示す。図3(a)は熱処理前の断面である。グラファイト化処理なしで熱処理したもの(図3(b))はトレンチ開口部のコーナーの曲率半径を測定すると1.42μmであった。グラファイト化処理してから熱処理したものはトレンチ開口部のコーナーの曲率半径が0.95μmであった(図3(c))。このようにSiC基板の表面をグラファイト化することで熱処理によるSiCの変形を抑制できることがわかる。この技術を用いれば、長時間1500℃以上の熱処理を行ってもトレンチ開口部のコーナー曲率半径を小さいままとすることが可能であり、トレンチ形状の変形を抑制できる。
(実施の形態2)
高温熱処理でSiCに形成したトレンチなどのエッチング部分の変形を促進できる製造方法を図面を用いて説明する。結晶構造が4HのSiCのC面8度オフ基板(またはSiCエピタキシャル膜付4H−SiC基板のC面8度オフ基板)をよく洗浄した後、基板上にプラズマCVD法によりSiO2膜を2.5μm成膜する。成膜ガスはSiH4+O2+Arで50Paの圧力で60MHzのVHF電力500W、基板加熱温度400℃で行った。成膜後の基板を洗浄後、コーターでレジストをSiO2膜上に塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを確認後、レジストのRIEエッチング耐性を向上するために更にコーターデベロッパーで143℃1分ベークを行った。このときのレジストの膜厚は約2.5μmである。
エッチング後SiO2膜の残りを除去した。次にイオン注入装置でSiC基板にイオン注入を行う。イオン注入は変形を促進したい場所のみ打ち込む。注入が不要の領域はあらかじめ膜厚2μm以上のSiO2膜で覆いマスクにすればよい。イオン注入終了後はSiO2を除去する。次に1500℃以上の高温で圧力を2〜760Torr範囲に制御でき、SiH4とArガスを導入できる炉で熱処理を行った。本実施例では1700℃の温度で圧力80TorrのSiH4を0.09%添加したAr雰囲気中で10分間熱処理を行った。図4に注入なし(a)と窒素およびリンをドーズ量8.1×1014cm-2、4.05×1016cm-2でイオン注入した後、1700℃で圧力80TorrでSiH4を0.09%添加したAr雰囲気中で10分間熱処理を行った場合のトレンチ断面形状を示す。トレンチ開口部のコーナーの曲率半径はイオン注入なしでは0.47μm(a)であるが、窒素およびリンを8.1×1014cm-2イオン注入してから熱処理すると曲率半径は0.67μm(b)、さらに注入量を4.05×1016cm-2に増加させると曲率半径は0.88μmに増加した(c)。このようにSiC基板の表面にイオン注入することでSiCの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。イオン注入を必要な部分だけに行うことで同じ基板内(デバイス内)で変形の大きい部分を作ることが可能になる。
(実施の形態3)
高温熱処理でSiCに形成したトレンチなどのエッチング部分の変形を促進できる実施例2とは異なる方法を写真を用いて説明する。結晶構造が4HのSiCのC面8度オフ基板(またはSiCエピタキシャル膜付4H−SiC基板のC面8度オフ基板)をよく洗浄した後、基板上にプラズマCVD法によりSiO2膜を2.5μm成膜する。成膜ガスはSiH4+O2+Arで50Paの圧力で60MHzのVHF電力500W、基板加熱温度400℃で行った。成膜後の基板を洗浄後、コーターでレジストをSiO2膜上に塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを確認後、レジストのRIEエッチング耐性を向上するために更にコーターデベロッパーで143℃1分ベークを行った。このときのレジストの膜厚は約2.5μmである。
エッチング後SiO2膜の残りを除去した。次に1500℃以上の高温で圧力を2〜760Torr範囲に制御でき、SiH4とArガスを導入できる炉で熱処理を行った。最初にSiC表面からSi原子を蒸発させる処理(グラファイト化)を行う。本実施例では1700℃の温度で圧力3.7TorrのAr雰囲気中で5分間熱処理を行った。つぎに1700℃の温度で圧力80TorrのSiH4を0%から0.26%添加したAr雰囲気中で10分間熱処理を行った。図5に6角形エッチング後、グラファイト処理のみのもの、図6にAr中(SiH4添加なし)で熱処理したもの、図7にSiH4を0.09%Arに添加して熱処理したもの、図8にSiH4を0.26%Arに添加して熱処理したものを電子顕微鏡で観察した結果を示す。グラファイト化処理したものの形状を基準として、Ar中(SiH4添加なし)で熱処理したものはほとんど変形はないが、SiH4を0.09%Arに添加して熱処理したものは6角形の角が変形しているのがわかる。さらにSiH4を0.26%Arに添加して熱処理したものは12角形に変形しようとしているのがわかる。図9〜図12にトレンチ断面を電子顕微鏡で観察した結果を示す。トレンチ開口部コーナーの曲率半径はArで熱処理したもの(SiH4添加なし)はコーナーがほぼ直角でほとんど変形してない(図9、図10)が、SiH4を0.09%Arに添加して熱処理したものはコーナーがラウンドし、曲率半径が0.38μmであった(図11)。さらにSiH4を0.26%Arに添加して熱処理したものは曲率半径が0.53μmに増加した(図12)。グラファイト化してSiCが変形しずらいはずであるが、このように熱処理時にSiH4を0.26%添加することでSiCの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。
111 トレンチ
112 トレンチ直線部
113 トレンチ連結部
114 トレンチエッチング形状不良
Claims (3)
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、1500℃以上の温度で熱処理をする半導体素子の製造方法において、1600℃〜1800℃の範囲のアルゴン雰囲気中で10Torr以下の圧力で0.1分〜10分の熱処理を行い前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面からシリコン原子を蒸発させて炭化珪素表面を95at%以上の炭素原子とする表面グラファイト化後に、1600℃〜1800℃の範囲のモノシランをアルゴンに対して0.2%未満混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、1500℃以上の温度で熱処理をする半導体素子の製造方法において、窒素原子又はリン原子を8×1014cm-2 以上のドーズ量で前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面にイオン注入してから1600℃〜1800℃の範囲のモノシランをアルゴンに対して0.2%未満混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、1500℃以上の温度で熱処理をする半導体素子の製造方法において、1600℃〜1800℃の範囲のアルゴン雰囲気中で10Torr以下の圧力で0.1分〜10分の熱処理を行い前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面からシリコン原子を蒸発させて炭化珪素表面を95at%以上の炭素原子とする表面グラファイト化後に、1600℃〜1800℃の範囲のモノシランをアルゴンに対して0.2%以上混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108119A JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
US12/767,899 US8124510B2 (en) | 2009-04-27 | 2010-04-27 | Method of manufacturing a silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108119A JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258294A JP2010258294A (ja) | 2010-11-11 |
JP5556053B2 true JP5556053B2 (ja) | 2014-07-23 |
Family
ID=43318851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108119A Expired - Fee Related JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8124510B2 (ja) |
JP (1) | JP5556053B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015170676A1 (ja) * | 2014-05-07 | 2015-11-12 | 東京エレクトロン株式会社 | プラズマエッチング処理方法 |
JP6357869B2 (ja) | 2014-05-20 | 2018-07-18 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2021141199A (ja) * | 2020-03-05 | 2021-09-16 | 日立金属株式会社 | SiCウェハおよびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130356A (ja) | 1990-09-21 | 1992-05-01 | Mita Ind Co Ltd | 画像形成装置のための自己診断および自己修復システム |
US5571374A (en) * | 1995-10-02 | 1996-11-05 | Motorola | Method of etching silicon carbide |
JP4491875B2 (ja) | 1999-12-13 | 2010-06-30 | 富士電機システムズ株式会社 | トレンチ型mos半導体装置 |
JP4639431B2 (ja) | 2000-05-24 | 2011-02-23 | 富士電機システムズ株式会社 | トレンチゲート型半導体装置 |
JP4178789B2 (ja) | 2001-12-18 | 2008-11-12 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP4130356B2 (ja) | 2002-12-20 | 2008-08-06 | 株式会社東芝 | 半導体装置 |
SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
JP5509520B2 (ja) * | 2006-12-21 | 2014-06-04 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP5589263B2 (ja) * | 2008-05-29 | 2014-09-17 | 富士電機株式会社 | 炭化珪素半導体基板のトレンチ形成方法 |
-
2009
- 2009-04-27 JP JP2009108119A patent/JP5556053B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-27 US US12/767,899 patent/US8124510B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110070723A1 (en) | 2011-03-24 |
US8124510B2 (en) | 2012-02-28 |
JP2010258294A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5509520B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
JP5017823B2 (ja) | 半導体素子の製造方法 | |
JP5135885B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN102044559B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5309587B2 (ja) | 炭化珪素半導体基板のトレンチエッチング方法 | |
EP2584594A1 (en) | Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device | |
JP2007324503A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6108588B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP2005303010A (ja) | 炭化珪素素子及びその製造方法 | |
WO2013038862A1 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2013077068A1 (ja) | 半導体装置の製造方法 | |
JP5556053B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP5531436B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5037165B2 (ja) | 半導体装置の製造方法 | |
JP5935821B2 (ja) | 炭化珪素半導体素子の製造方法および炭化珪素半導体素子 | |
JP2009212172A (ja) | 半導体装置の製造方法 | |
JP7389239B2 (ja) | トレンチゲート型SiCMOSFETデバイス及びその製造方法 | |
JP2004253576A (ja) | 半導体装置の製造方法 | |
WO2016092960A1 (ja) | 炭化ケイ素半導体装置及びその製造方法 | |
JP6372436B2 (ja) | 半導体装置の作製方法 | |
CN116110788A (zh) | 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法 | |
KR20090121020A (ko) | 반도체 소자의 제조 방법 | |
JP2010239152A (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |