JP5553868B2 - 酸化物半導体を用いた表示装置及びその製造方法 - Google Patents
酸化物半導体を用いた表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5553868B2 JP5553868B2 JP2012180035A JP2012180035A JP5553868B2 JP 5553868 B2 JP5553868 B2 JP 5553868B2 JP 2012180035 A JP2012180035 A JP 2012180035A JP 2012180035 A JP2012180035 A JP 2012180035A JP 5553868 B2 JP5553868 B2 JP 5553868B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- layer
- tft
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
また、上記目的を達成するため、本発明に係るトランジスタは、ゲート電極と、前記ゲート電極に接するゲート絶縁層と、前記ゲート絶縁層を介してゲート電極に対向する活性層と、前記活性層に接するソース電極、及びドレイン電極を有し、前記活性層は、In、Ga、及びZnの少なくとも1つを含む酸化物を含み、前記活性層が、含有水素量が3×10 21 (atoms/cm 3 )未満である絶縁層に覆われていることを特徴とする。
まず、酸化物半導体活性層として、本発明者らが作製することに成功した電子キャリア濃度が1018/cm3未満の透明アモルファス酸化物膜について詳述する。
結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は800℃以上の高温までアモルファス状態が安定に保たれる。しかし、mの値が大きくなるにつれInGaO3に対するZnOの比が増大し、ZnO組成に近づくにつれ結晶化しやすくなる。したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。
In−Ga−Znのアモルファス酸化物を得るには、InGaO3(ZnO)m(mは6未満の自然数)を有する多結晶焼結体をターゲットとして、雰囲気ガスとして、アルゴンガスと酸素ガスを用いたスパッタ蒸着法で作成した。基板温度は室温にコントロールし、スパッタ圧力は0.48Paとし、酸素ガス比が5%で成膜した。この堆積膜である透明アモルファス酸化物(a−InGaZn:O)膜中に水素イオンを注入し、その水素イオン注入量(1/cm3)に対する抵抗率(Ωm)の変化を調べた。その結果を図1に示す。
プラズマCVD法、或はスパッタ法で作製した、a−SiN:H、a−SiNx、a−SiOx:H、a−SiOx中に含有される水素原子濃度を、SIMS(Secondary Ion Mass Spectrometry)測定装置を用いて測定した。その結果を図2に示す。これによると、図2に示すように、プラズマCVD法で作製した、a−SiN:H膜中の水素原子濃度は、1×1022(atoms/cm3)程度であり、そのa−SiN:H膜中から、a−InGaZn:O膜中に、水素原子が拡散していくことが分かった。
水素原子を多く含む(水素原子濃度は、1×1022(atoms/cm3))ゲート絶縁層からなるTFTの経時変化をId−Vg特性で比較した。その結果を図4に示す。これによると、時間とともに、オフ電流が大きくなり、最後はオンオフしない状態になることが分かった。
一般的に画像表示装置にはガラス基板が用いられているが、本発明に用いる基板としては、基本的には平坦性があれば構わない。本発明で用いているTFTは低温で形成可能であるので、一般的にはアクティブマトリックスでは使用が困難であるプラスチック基板が使用可能である。これにより軽量で壊れにくい画像表示装置が得られるが、ある程度ならば曲げることも可能になる。
活性層としては、In−Ga−Zn−O系の半導体を用いる。この組成にMgなどを置換若しくは添加することが可能であるが、所望の特性すなわち電子キャリア濃度が1018/cm3未満であり、電子移動度が1cm2/(V・秒)超であれば構わない。
発光層が有機ELに代表される電流注入型のものの場合には、その構成により好ましい電極を採用する。例えば、下部電極に接続される発光層が陽極の場合には、仕事関数の大きな透明電極であることが好ましい。例としては、電子キャリア濃度が1018/cm3以上のITOや導電性ZnO、In−Zn−O、などが挙げられる。また、電子キャリア濃度が1018/cm3以上のIn−Ga−Zn−O系も利用可能である。この場合には、TFTの場合とは異なり、キャリア濃度は多いほど、例えば1019/cm3以上が好ましい。
発光層としては、In−Ga−Zn−O系のTFTで駆動できるものであれば限定されるものではないが、特に有機ELが好都合である。
1)ホール輸送層/発光部+電子輸送層(電子輸送機能を有する発光部の意味)、
2)ホール輸送層/発光部/電子輸送層、
3)ホール注入層/ホール輸送層/発光部/電子輸送層、
4)ホール注入層/ホール輸送層/発光部/電子輸送層/電子注入層、
などの複数層の構成となっている。この他、電子障壁層や付着改善層なども挿入する場合がある。このうち、ホール輸送層/発光部/電子輸送層が、発光層の代表的な構成例である。なお、本発明の発光層は、これらの構成に限定されるものではない。
上部電極は、両面発光タイプかボトムエミッションタイプか、及び陰極か陽極かで好ましい材料が異なってくる。
上記実施形態を複数のマトリックス配線を有する表示装置に適用した構成例を、図8を用いて説明する。
次に、本発明の別の実施形態に係る表示装置の基本的構成を図9を用いて説明する。
更に、ターゲット材料としてAu及びTiを用い、DCスパッタ法でTi/Au/Tiをそれぞれ5nm/40nm/5nm堆積した。そして、フォトリソグラフィー法とリフトオフ法により、所望の位置に走査電極線と、TFTのゲート電極2ヶ所と、コンデンサ用の電極とを設けた。
本比較例として、実施例1と同様の構成のうち、水素含有量3×1021(atoms/cm3)未満の第2の絶縁層を用いずに層間絶縁層をTFTのゲート絶縁層とする表示装置を形成した。TFTを動作していく内に、次第に本来の動作から外れ、本来電荷が保持され、発光が確認できていたところが、次第にリーク電流が増え、発光が点滅するようになった。
本比較例として、実施例2と同様の構成のうち、水素含有量3×1021(atoms/cm3)未満の第2の絶縁層を用いずに層間絶縁層をTFTのゲート絶縁層とする表示装置を形成した。TFTを動作していく内に、次第に本来の動作から外れ、本来電荷が保持され、発光が確認できていたところが、次第にリーク電流が増え、発光が点滅するようになった。
52 信号電極線
53 GND線
54 電源供給線
55 選択用トランジスタ
56 駆動用トランジスタ
57 コンデンサ(保持容量)
58 発光層
400 基板
401 電源供給線
402 GND線
403 信号電極線
404 第1の絶縁層(層間絶縁層)
405 コンタクトホールに埋め込んだ電極
406 ゲート電極
407 走査電極線
408 第2の絶縁層(本発明の第2の絶縁層)
409 アモルファス酸化物半導体
410 ソース電極及びドレイン電極
411 下部電極
412 第3の絶縁層(本発明の第2の絶縁層)
413 発光層
414 上部電極
600 基板
601 下部電極
602 電源供給線
603 信号電極線
604 GND線
605 第1の絶縁層(層間絶縁層)
606 ゲート電極
607 第2の絶縁層(本発明の第2の絶縁層)
608 アモルファス酸化物半導体
609 ソース電極及びドレイン電極
610 第3の絶縁層(本発明の第2の絶縁層)
611 バンク
612 発光層
613 上部電極
Claims (12)
- ゲート電極と、
前記ゲート電極に接するゲート絶縁層と、
前記ゲート絶縁層を介してゲート電極に対向する活性層と、
前記活性層に接するソース電極、及びドレイン電極を有し、
前記活性層は、In、Zn、及びGaを含む酸化物からなり、
前記ゲート絶縁層における含有水素量は、3×1021(atoms/cm3)未満であるトランジスタ。 - 前記活性層のうち前記ソース電極及び前記ドレイン電極に接する部分以外の部分が絶縁層に覆われている請求項1に記載のトランジスタ。
- 前記絶縁層は、水素含有量が3×1021(atoms/cm3)未満である請求項2に記載のトランジスタ。
- 前記ゲート電極に電圧を印加していない時の前記ソース電極及び前記ドレインの間の電流が0.1μA未満である、請求項1乃至3のいずれか1項に記載のトランジスタ。
- ゲート電極と、
前記ゲート電極に接するゲート絶縁層と、
前記ゲート絶縁層を介してゲート電極に対向する活性層と、
前記活性層に接するソース電極、及びドレイン電極を有し、
前記活性層は、In、Ga、及びZnの少なくとも1つを含む酸化物を含み、前記活性層が、含有水素量が3×1021(atoms/cm3)未満である絶縁層に覆われているトランジスタ。 - 前記活性層は、In、Zn、及びGaを含む酸化物から成る請求項5に記載のトランジスタ。
- 前記ゲート電極に電圧を印加していない時の前記ソース電極及び前記ドレインの間の電流が0.1μA未満である、請求項5または6に記載のトランジスタ。
- ゲート電極と、
前記ゲート電極に接するゲート絶縁層と、
前記ゲート絶縁層を介してゲート電極に対向する活性層と、
前記活性層に接するソース電極、及びドレイン電極を有するトランジスタの作製方法であって、
前記ゲート絶縁層を、含有水素量が3×1021(atoms/cm3)未満でとなるように形成する工程と、
In、Zn、及びGaを含む酸化物からなる前記活性層を形成する工程とを有する、トランジスタの作製方法。 - 前記ゲート絶縁層は、スパッタ法により形成される請求項8に記載のトランジスタの作製方法。
- 前記活性層は、スパッタ法により形成される、請求項8に記載のトランジスタの作製方法。
- 更に、前記活性層の上には、前記活性層の、前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極と接していない部分を覆うように、絶縁層が形成される請求項8乃至10のいずれか一項に記載のトランジスタの作製方法。
- 前記絶縁層は、水素含有量が3×1021(atoms/cm3)未満である請求項11に記載のトランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180035A JP5553868B2 (ja) | 2012-08-15 | 2012-08-15 | 酸化物半導体を用いた表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180035A JP5553868B2 (ja) | 2012-08-15 | 2012-08-15 | 酸化物半導体を用いた表示装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328307A Division JP5105842B2 (ja) | 2006-12-05 | 2006-12-05 | 酸化物半導体を用いた表示装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012248883A JP2012248883A (ja) | 2012-12-13 |
JP2012248883A5 JP2012248883A5 (ja) | 2013-01-31 |
JP5553868B2 true JP5553868B2 (ja) | 2014-07-16 |
Family
ID=47468982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180035A Active JP5553868B2 (ja) | 2012-08-15 | 2012-08-15 | 酸化物半導体を用いた表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5553868B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6582655B2 (ja) | 2015-07-14 | 2019-10-02 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
DE112016004928B4 (de) | 2015-10-29 | 2020-08-06 | Mitsubishi Electric Corporation | Dünnschichttransistor-Substrat |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837282A (ja) * | 1994-07-21 | 1996-02-06 | Matsushita Electron Corp | 容量素子、半導体装置およびその製造方法 |
JP4873528B2 (ja) * | 2005-09-02 | 2012-02-08 | 財団法人高知県産業振興センター | 薄膜トランジスタの製造方法 |
JP5015471B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
-
2012
- 2012-08-15 JP JP2012180035A patent/JP5553868B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248883A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5105842B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JP5538797B2 (ja) | 電界効果型トランジスタ及び表示装置 | |
JP4732080B2 (ja) | 発光素子 | |
JP5016831B2 (ja) | 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置 | |
US8785240B2 (en) | Light-emitting apparatus and production method thereof | |
US10692975B2 (en) | Thin-film transistor array substrate | |
TWI406418B (zh) | 薄膜電晶體及其製造方法 | |
KR101638978B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US8450732B2 (en) | Oxide semiconductors and thin film transistors comprising the same | |
KR101035357B1 (ko) | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 | |
KR100858821B1 (ko) | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 | |
JP5224676B2 (ja) | 表示装置の製造方法 | |
WO2015119385A1 (ko) | 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치 | |
KR20150025621A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
KR20100082576A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
JP2013249537A (ja) | 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法 | |
JP5553868B2 (ja) | 酸化物半導体を用いた表示装置及びその製造方法 | |
CN106992189A (zh) | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 | |
JP2010016072A (ja) | 薄膜トランジスタ | |
KR20130029272A (ko) | 박막 트랜지스터 | |
TW202317788A (zh) | 氧化物半導體濺射靶及使用其之薄膜電晶體的製造方法 | |
KR20140090452A (ko) | 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치 | |
KR20100047036A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
KR20150019052A (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5553868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |