JP5553540B2 - ドライバ回路及び制御回路 - Google Patents

ドライバ回路及び制御回路 Download PDF

Info

Publication number
JP5553540B2
JP5553540B2 JP2009149960A JP2009149960A JP5553540B2 JP 5553540 B2 JP5553540 B2 JP 5553540B2 JP 2009149960 A JP2009149960 A JP 2009149960A JP 2009149960 A JP2009149960 A JP 2009149960A JP 5553540 B2 JP5553540 B2 JP 5553540B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
signal
driver
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009149960A
Other languages
English (en)
Other versions
JP2011009366A (ja
Inventor
健人 石田
直木 長瀬
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2009149960A priority Critical patent/JP5553540B2/ja
Publication of JP2011009366A publication Critical patent/JP2011009366A/ja
Application granted granted Critical
Publication of JP5553540B2 publication Critical patent/JP5553540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

ドライバ回路及び制御回路に関するものである。
従来、発光ダイオード(Light Emitting Diode:LED)を駆動するドライバ回路が各種提案されている(例えば、特許文献1参照)。ドライバ回路の回路例を図3,4に示す。
図3に示すドライバ回路は、一定電圧に制御した出力電圧Voを発光ダイオード51に供給し、発光ダイオード51に一定の電流を流す。発光ダイオード51のカソードに接続したトランジスタQ51を制御信号Scによりオンオフ制御する。従って、制御信号Scのデューティを変更することにより、発光ダイオード51のオン時間が変更されるため、光量(輝度)変更が可能である。
図4に示すドライバ回路は、発光ダイオード51のカソードが接続されたノードの電位を、パルスの制御信号Scの平均電圧と等しくするように、出力電圧Voを調整する。発光ダイオード51には、上記ノードの電位と抵抗R51の抵抗値に応じた電流が流れる。制御信号Scの平均電圧は、デューティに対応する。従って、制御信号Scのデューティを変更することにより、発光ダイオード51の光量変更が可能である。
特開2004−022929号公報
ところで、図3に示すドライバ回路は、接続される発光ダイオード51による電圧降下(順方向電圧)にばらつきがあっても駆動可能なように出力電圧Voにマージンが設定される。このマージンは、出力電圧Voにおける損失となり、効率の点で問題となる。
一方、図4に示すドライバ回路は、制御信号Scのデューティにより発光ダイオード51に流れる電流が変化するため、発光ダイオード51から出射される光の色温度が変化する。色温度の変化は、白色の発光ダイオードほど顕著である。
このドライバ回路で、低損失で色温度の変化を抑制することを目的とする。
本発明の一観点によれば、ドライバ回路は、駆動信号に応答してオンオフする第1のトランジスタを含み、前記第1トランジスタのオンオフにより入力電圧に基づいて負荷に供給する出力電圧を生成する電圧生成部と、前記負荷とグランドとの間に接続され、制御信号に応答して前記負荷から前記グランドに向って流れる駆動電流をオンオフ制御する第2のトランジスタと、前記第2のトランジスタと前記グランドとの間に接続され、前記駆動電流を設定する抵抗と、前記第2のトランジスタと前記抵抗との間の駆動電圧に応じて前記駆動信号のパルス幅を調整する制御回路とを有し、前記制御回路は、前記駆動信号を出力するドライバを含み、前記制御信号に基づいて、前記第1のトランジスタがオフする間、前記ドライバを停止する。
開示のドライバ回路によれば、低損失で色温度の変化を抑制することができる。
一実施形態のドライバ回路の回路図である。 図1のドライバ回路の動作波形図である。 ドライバ回路の従来例を示す回路図である。 ドライバ回路の従来例を示す回路図である。
以下、一実施形態を図1〜図2に従って説明する。
図1に示すように、ドライバ回路は、電圧生成部11と制御回路12を含む。電圧生成部11は、インダクタL1、トランジスタQ1、ダイオードD1を含む。インダクタL1の第1端子は入力電圧Viが供給される入力端子P1に接続され、インダクタL1の第2端子はダイオードD1のアノードに接続され、ダイオードD1のカソードは出力端子P2に接続されている。上記インダクタL1の第2端子はトランジスタQ1に接続されている。トランジスタQ1はNチャネルMOSトランジスタであり、ソースが低電位電源(本実施形態ではグランド)に接続され、ドレインがインダクタL1に接続され、ゲートには制御回路12から駆動信号Sdが供給されている。上記出力端子P2にはコンデンサC1の第1端子が接続され、コンデンサC1の第2端子はグランドに接続されている。
上記トランジスタQ1は、Hレベルの駆動信号Sdに応答してオンし、Lレベルの駆動信号Sdに応答してオフする。トランジスタQ1がオンすると、インダクタL1に電流が流れる。トランジスタQ1がオフすると、インダクタL1は電流を流そうとし、入力端子P1からインダクタL1とダイオードD1との間のノードN1に向って電流が流れ、ノードN1の電圧が上昇する。ノードN1の電圧と出力端子P2の電圧との差がダイオードD1の順方向電圧以上となるとダイオードD1が導通し電流が出力端子P2に向って流れる。言い換えれば、トランジスタQ1をオンしてインダクタL1に電流を流してインダクタL1にエネルギを蓄積し、トランジスタQ1をオフしてインダクタL1に蓄積したエネルギを出力端子P2側に放出することで電圧変換を行う。コンデンサC1は、ダイオードD1を介して流れる電流(電荷)を蓄積し、出力電圧Voを平滑化する。上記の動作を繰り返すことにより、ドライバ回路は、入力電圧Viより高い出力電圧Voを生成する。
端子P2には負荷13の第1端子が接続され、負荷13の第2端子は端子P3に接続されている。負荷13は、複数の発光ダイオード13a〜13dを含む。複数の発光ダイオード13a〜13dは、端子P2から端子P3に向って順方向となるように直列接続されている。即ち、端子P2には発光ダイオード13aのアノードが接続され、各発光ダイオード13a〜13cのカソードは次段の発光ダイオード13b〜13dのアノードに接続され、発光ダイオード13dのカソードは端子P3に接続されている。
端子P3には、トランジスタQ2が接続されている。トランジスタQ2はNチャネルMOSトランジスタであり、ドレインが負荷13に接続され、ソースが抵抗R1を介してグランドに接続され、ゲートが端子P4に接続されている。その端子P4には制御信号Scが供給されている。制御信号Scはパルス信号であり、トランジスタQ2は、Hレベルの制御信号Scに応答してオンし、Lレベルの制御信号Scに応答してオフする。
トランジスタQ2がオンすると、負荷13には、出力電圧Voと、端子P2とグランドとの間のインピーダンス(抵抗成分)に応じた駆動電流Idが流れる。負荷13に含まれる発光ダイオード13a〜13dは、この駆動電流Idに応じた輝度で発光する。このとき、負荷13と抵抗R1との間のノードN2の電圧Vdは、駆動電流Idと抵抗R1の抵抗値に応じた電圧となる。
トランジスタQ2がオフすると、電流Idが流れなくなるため、発光ダイオード13a〜13dは発光を停止する。すると、ノードN2の電圧Vdは、グランドレベル(0ボルト)となる。
即ち、各発光ダイオード13a〜13dは、Hレベルの制御信号Scに応答して発光し、Lレベルの制御信号Scに応答して発光を停止する。つまり、ドライバ回路は、負荷13の発光ダイオード13a〜13dをパルス駆動する。そして、各発光ダイオード13a〜13dが発光している期間は、制御信号ScがHレベルである期間に相当し、発光ダイオード13a〜13dから出射される光の光量は、各発光ダイオード13a〜13dに駆動電流Idが流れる期間(発光期間:オン期間)と駆動電流Idが流れない期間(非発光期間:オフ期間)との比、即ち制御信号Scのデューティ比に対応する。従って、制御信号Scのデューティを変更することにより、負荷13の発光ダイオード13a〜13dから出射される光量を変更することができる。
次に、制御回路12について説明する。
制御回路12は、1つの半導体チップ(LSI)に形成された素子を含む。この制御回路12は、トランジスタQ1に接続された端子T1と、トランジスタQ2及び端子P4に接続された端子T2と、トランジスタQ2と抵抗R1との間のノードN2に接続された端子T3を含む。従って、制御回路12は、端子T1からトランジスタQ1を駆動するための駆動信号Sdを出力する。また、制御回路12は、端子T2から制御信号Scを入力し、端子T3からノードN2の電圧Vdを入力する。なお、制御回路12は、図示しない電源端子を有し、制御回路12に含まれる素子の動作に必要な動作電圧が電源端子から供給される。動作電圧は、例えば入力電圧Vi、図示しない電源回路により生成された電圧である。
制御回路12は、サンプルホールド回路(SH回路)21、誤差増幅器(エラーアンプ)22、ソフトスタート制御回路23、比較器(PWMコンパレータ)24、発振器25、ドライバ26、基準電源E1を含む。
SH回路21は、スイッチSW1とコンデンサC11を含む。スイッチSW1の第1端子は端子T3を介してノードN2に接続され、スイッチSW1の第2端子はコンデンサC11の第1端子に接続され、コンデンサC11の第2端子はグランドに接続されている。また、コンデンサC11の第1端子は誤差増幅器22の反転入力端子に接続されている。スイッチSW1には端子T2及び端子P4を介して制御信号Scが供給される。スイッチSW1は、上記の負荷13を駆動するためのトランジスタQ2と同様に、制御信号Scに応答してオンオフする。つまり、スイッチSW1は、トランジスタQ2と同様に、Hレベルの制御信号Scに応答してオンし、Lレベルの制御信号Scに応答してオフする。
スイッチSW1がオン(トランジスタQ2がオン)すると、そのスイッチSW1が接続されたノードN2の電圧VdがコンデンサC11に供給され、そのコンデンサC11の第1端子には電圧Vdによる電荷が蓄積され、第1端子の電圧がノードN2の電圧Vdと等しくなる。スイッチSW1がオフ(トランジスタQ2がオフ)すると、コンデンサC11はノードN2から切り離される。従って、コンデンサC11は、スイッチSW1がオン、即ちトランジスタQ2がオンして負荷13に電流Idが流れるときのノードN2の電圧Vdを保持する。このコンデンサC11に保持した電圧Vhがフィードバック電圧として誤差増幅器22に供給される。
図2左部分に一点鎖線で示すように、ノードN2の電圧Vdは、制御信号ScによりオンオフされるトランジスタQ2を介して負荷13(発光ダイオード13a〜13d)に流れる駆動電流Idに応じて、パルス状に変化する。SH回路21は、トランジスタQ2のオン期間(制御信号ScがHレベルである期間)に電圧Vdをサンプリングし、トランジスタQ2のオフ期間、保持した電圧Vhを出力する。
誤差増幅器22は2つの非反転入力端子を有し、第1の非反転入力端子には基準電源E1から第1の基準電圧Vr1が供給され、第2の非反転入力端子にはソフトスタート制御回路23から第2の基準電圧Vr2が供給される。第1の基準電圧Vr1は、負荷13に流す駆動電流Idのピーク値に応じて設定されている。
ソフトスタート制御回路23は、ドライバ回路の起動時に、第2の基準電圧Vr2をグランドレベルから所定電圧(第1の基準電圧Vr1以上の電圧であり、例えば動作電圧)まで徐々に上昇させる。誤差増幅器22は、2つの非反転入力端子に供給される基準電圧Vr1,Vr2のうちの低い方の電圧と、反転入力端子に供給される保持電圧Vhとの差電圧を増幅した誤差電圧Veを出力する。
比較器24の非反転入力端子には誤差増幅器22から出力される誤差電圧Veが供給され、反転入力端子には発振器25から出力される参照電圧Vcとを比較し、その比較結果に応じたレベルの誤差信号Seを出力する。発振器25は、図2に示すように、波形が三角波状の参照電圧Vcを生成する。従って、比較器24は、誤差電圧Veと参照電圧Vcの比較結果に応じた誤差信号Seを出力する。本実施形態において、比較器24は、誤差電圧Veが参照電圧Vcよりも高い期間ではHレベルの誤差信号Seを出力し、誤差電圧Veが参照電圧Vcよりも低い期間ではLレベルの誤差信号Seを出力する。従って、誤差電圧Veが参照電圧Vcのピーク電圧(トップ電圧とボトム電圧)の範囲内にあるとき、誤差信号Seはパルス信号であり、そのパルス幅は誤差電圧Veに対応する。また、比較器24は、誤差電圧Veが参照電圧Vcのピーク電圧の範囲外にあるとき、誤差信号Seは一定レベル(Hレベル又はLレベル)となる。
ドライバ26には、上記誤差信号Seと許可信号Saが入力される。ドライバ26の出力端子は端子T1を介してトランジスタQ1のゲートに接続される。ドライバ26は、誤差信号Seに基づいて、トランジスタQ1を制御可能なレベルの駆動信号Sdを生成する。誤差信号Seがパルス信号であるため、ドライバ26から出力される駆動信号Sdはパルス信号である。そして、ドライバ26は、許可信号Saに応答して、駆動信号Sdを出力又は停止する。本実施形態に於いて、ドライバ26は、Hレベルの許可信号Saに応答して駆動信号Sdを出力し、Lレベルの許可信号Saに応答して駆動信号Sdの出力を停止する。従って、駆動信号Sdは、図2左部分に示すように、制御信号ScがHレベルである期間、誤差電圧Veと参照電圧Vcの比較に応じたパルスとなり、制御信号ScがLレベルである期間、一定レベル(本実施形態ではLレベル)となる。
トランジスタQ1は、駆動信号Sdに応答してオンオフする。従って、パルス信号である駆動信号SdによりトランジスタQ1がスイッチングする。なお、駆動信号Sdの出力停止は、ドライバ26が一定レベルの駆動信号Sdを出力することであり、このレベルはトランジスタQ1がオフするレベルである。つまり、駆動信号Sdの出力が停止されることにより、トランジスタQ1がオフする。従って、駆動信号Sdの出力が停止されると、トランジスタQ1のスイッチングが停止される。
上記の構成による出力電圧Voの制御を説明する。なお、誤差増幅器22は、保持電圧Vhを第1の基準電圧Vr1又は第2の基準電圧Vr2と比較するが、何れの基準電圧でも動作は同じであるため、ここでは、第1の基準電圧Vr1と比較する場合について説明する。また、保持電圧Vhは、ノードN2の電圧Vdと等しい電圧であり、電圧Vdが負荷13の駆動に関するものであるから、ノードN2の電圧Vdに対応する制御として説明する。
ノードN2の電圧Vdが低下すると、誤差増幅器22は、誤差電圧Veを高くする。その結果、比較器24から出力される誤差信号SeのHレベルのパルス幅が長くなる。この結果、トランジスタQ1のオン時間が長くなり、出力電圧Voが上昇する。従って、ノードN2の電圧Vdが上昇する。ノードN2の電圧Vdが上昇すると、誤差増幅器22は、誤差電圧Veを低くする。その結果、比較器24から出力される誤差信号SeのHレベルのパルス幅が短くなる。この結果、トランジスタQ1のオン時間が短くなり、出力電圧Voが低下する。従って、ノードN2の電圧Vdが低下する。ドライバ回路は、上記の動作を繰り返すことにより、ノードN2の電圧Vdを第1の基準電圧Vr1に近づけるように動作し、ノードN2の電圧Vdが、第1の基準電圧Vr1と等しい、又は近い電圧で安定する。つまり、ドライバ回路は、ノードN2の電圧Vdを第1の基準電圧Vr1と等しくするように、出力電圧Voを生成するトランジスタQ1のスイッチングを制御する。
このとき、出力電圧Voは、負荷13に含まれる発光ダイオードの順方向電圧Vfと、発光ダイオードの段数nに応じた電圧(Vo=Vf×n+Vd)となる。従って、順方向電圧が異なる発光ダイオードを含む負荷を端子P2,P3間に接続すると、ドライバ回路は、発光ダイオードの順方向電圧に応じて出力電圧Voを制御する。同様に、発光ダイオードの段数が異なる負荷を端子P2,P3間に接続すると、ドライバ回路は、負荷に含まれる発光ダイオードの段数に応じて出力電圧Voを制御する。このように、ドライバ回路は、負荷13に応じて出力電圧Voを制御するため、マージンの設定が不要となり、生成する出力電圧Voの使用効率がよい。従って、図3に示す従来例と比べて、出力電圧Voにおける損失が少なく、消費電力が低減される。
負荷13に含まれる発光ダイオード13a〜13dの輝度は、発光ダイオード13a〜13dの駆動時間、即ち発光ダイオード13a〜13dを駆動する制御信号Scのパルス幅に対応する。従って、制御信号Scのパルス幅を変更することにより、発光ダイオード13a〜13dの輝度を変更することができる。このとき、発光ダイオード13a〜13d、即ち負荷13に流れる駆動電流Idは、ノードN2の電圧Vdと抵抗R1の抵抗値に応じて決定され、制御信号Scのパルス幅の影響を受けない。従って、発光ダイオード13a〜13dの輝度を変更しても、各発光ダイオード13a〜13dに流れる駆動電流Idは変化しないため、各発光ダイオード13a〜13dから出射される光の色度は変化しない。つまり、色度の変化を抑制することができる。
また、上記の制御回路12は、判定回路27、アンド回路28を含む。本実施形態に於いて、判定回路27は比較器である。以後、比較器として説明する。比較器27の反転入力端子はグランドに接続され、非反転入力端子は端子T3に接続されている。従って、比較器27は、ノードN2の電圧Vdとグランドレベルとを比較し、その比較結果に応じたレベルの判定信号Skを出力する。比較器27は、電圧Vdがグランドレベルに基づく電圧より低いときにLレベルの判定信号Skを出力し、電圧Vdがグランドレベルに基づく電圧よりも高いときにHレベルの判定信号Skを出力する。グランドレベルに基づく電圧は、例えば比較器27における入力オフセットである。比較器27は、電圧Vdがオフセット電圧よりも低いときにLレベルの判定信号Skを出力し、電圧Vdがオフセット電圧よりも高いときにHレベルの判定信号Skを出力する。
なお、本実施形態では、電圧Vdを判定するために比較器27の入力オフセットを利用している。ノードN2の電圧Vdは、端子P2,P3間に負荷13が接続され、負荷駆動用のトランジスタQ2がオンしているときに、負荷13を駆動する駆動電流Idと、抵抗R1の抵抗値により定まる値となる。このときの電圧を第1の電圧とする。一方、負荷13(発光ダイオード)の脱落や端子P2,P3間に断線等の異常が生じたとき、又はトランジスタQ2がオフしているときに、ノードN2の電圧Vdはグランドレベルと等しい電圧、またはグランドレベルに近い電圧となる。このときの電圧を第2の電圧とする。比較器27は、ノードN2の電圧Vdが、上記の第1の電圧であるか第2の電圧であるかを判定するためのものである。従って、この判定が可能なようにしきい値が設定されればよく、本実施形態では比較器27の入力オフセットをしきい値として設定している。
比較器27には、ソフトスタート制御回路23から出力される制御信号Ssが供給される。ソフトスタート制御回路23は、上記したように、基準電圧Vr2をグランドレベルから所定電圧まで徐々に上昇させる。所定電圧と等しい基準電圧Vr2を出力することにより、ソフトスタートが完了する。ソフトスタート制御回路23は、このソフトスタートの間、Lレベルの制御信号Ssを出力し、ソフトスタートの完了後にHレベルの制御信号Ssを出力する。比較器27は、Hレベルの制御信号Ssに応答して動作し、比較結果に応じたレベルの判定信号Skを出力する。また、比較器27は、Lレベルの制御信号Ssに応答して比較動作を停止し、Hレベルの判定信号Skを出力する。
上記の比較器27から出力される判定信号Skは、アンド回路28に供給される。このアンド回路28は、上記の比較器27の出力端子に接続された入力端子と、端子T2を介して端子P4に接続された入力端子と、ドライバ26に接続された出力端子とを有している。従って、アンド回路28は、上記の判定信号Skと制御信号Scを論理積演算した結果に応じた許可信号Saを出力する。従って、アンド回路28は、判定信号Skと制御信号Scのうちの少なくとも一方がLレベルのときにLレベルの許可信号Saを出力し、判定信号Skと制御信号ScがともにHレベルのときにHレベルの許可信号Saを出力する。
上記したように、ドライバ26は、Hレベルの許可信号Saに応答して駆動信号Sdを出力し、Lレベルの許可信号Saに応答して駆動信号Sdの出力を停止する。許可信号Saは、制御信号Scと判定信号Skに基づく。従って、ドライバ26は、制御信号Scに基づいて、トランジスタQ2をオフするとき、即ち負荷13を駆動しない(発光ダイオード13a〜13dを発光させない)ときに、駆動信号Sdの出力を停止する。つまり、信号を出力する出力部の動作を停止するため、消費電力が低減する。
また、制御信号ScによりトランジスタQ2をオフすると、トランジスタQ2と抵抗R1の間のノードN2にける電圧Vdが低下する。この電圧Vdを誤差増幅器22に供給すると、誤差増幅器22は、トランジスタQ2をオンしている時の電圧Vdの変動と同様に動作し、誤差電圧Veが変動する。その結果、誤差信号Seのパルス幅が、基準電圧Vr1に対応するパルス幅からずれる。次に、制御信号ScによりトランジスタQ2をオンすると、その制御信号Scによりドライバ26が駆動信号Sdを出力する。この時の駆動信号Sdのパルス幅は、ノードN2の電圧Vdが安定しているときのパルス幅よりも長いため、出力電圧Vo、ひいてはノードN2の電圧Vdが上昇する。その結果、負荷13に流れる駆動電流Idが多くなる。即ち、ノードN2の電圧Vdを誤差増幅器22に供給すると、次にトランジスタQ2をオンしたときの出力電圧Voが変動する。
本実施形態では、トランジスタQ2をオンしているときの電圧VdをSH回路21にて保持し、その保持電圧Vhを誤差増幅器22に供給している。従って、誤差電圧Ve、誤差信号Seのパルス幅の変動が抑制される。従って、次にトランジスタQ2をオンした時には、ノードN2の電圧Vdを安定化する基準電圧Vr1に対応するパルス幅の駆動信号Sdが出力されるため、出力電圧Vo、ひいては電圧Vdの変動を抑制することができる。このため、負荷13に流す駆動電流Idの変動を抑制することができるため、負荷13に含まれる発光ダイオード13a〜13dから放射される光の色度の変動を抑制することができる。
負荷13の脱落などの異常が発生すると、図2に示すように、トランジスタQ2をオンしているときであっても保持電圧Vhがほぼグランドレベルとなるため、誤差電圧Veが高くなる。このため、ドライバ26の動作を制御しない、つまり駆動信号Sdを継続して出力すると、出力電圧Voが高くなり、過電圧状態となる。本実施形態のドライバ26は、判定信号Skに基づいて、駆動信号Sdの出力を停止する。つまり、トランジスタQ1のスイッチングを停止するため、出力電圧Voが異常に高くなる過電圧状態を防止することができる。
ところで、例えば図4に示すように、出力電圧Voをフィードバックし、その出力電圧Voが所定電圧よりも高くなると負荷の異常と判定し、ドライバを停止することが考えられる。この回路では、負荷(発光ダイオード)の脱落により発光ダイオードのカソードにおける電圧が低下し、その電圧に応じて出力電圧Voを上昇させる。そして、その出力電圧Voが所定電圧より高くなってからドライバを停止する。
一方、本実施形態のドライバ回路は、負荷13の脱落によりノードN2の電圧Vdが低下すると、ドライバ26を停止する。このため、図4に示す回路例と比べて、早くドライバ26を停止することができ、出力電圧Voの上昇を抑制する。
また、発光ダイオードを駆動するドライバ回路は、入力電圧Viより高い出力電圧Voを生成する。例えば、リチウム電池など電池で直列接続された4つの発光ダイオードを駆動するドライバ回路では、出力電圧Voが入力電圧Viの3〜4倍の電圧となる。このため、出力電圧Voを監視する過電圧保護回路には、耐圧の高い素子を用いなければならない。
一方、本実施形態のドライバ回路は、負荷13を駆動するトランジスタQ2と抵抗R1の間のノードN2の電圧Vdをフィードバックし、出力電圧Voの過電圧を防止する。つまり、比較器27は、過電圧防止回路の一例としてあげられる。出力電圧Voは、この電圧Vdに対応する。従って、電圧Vdは低い方が、出力電圧Voに対する効率がよい。従って、この電圧Vdが供給される比較器27は、耐圧を高くする必要がなく、他の回路素子と同程度の耐圧であればよい。高い耐圧の素子は、耐圧が低い素子よりも占有面積が大きい。従って、低い耐圧の素子により過電圧防止回路を構成することができるため、ドライバ回路を形成する面積を従来例と比べて小さくすることができる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)ドライバ回路は、負荷13に含まれる発光ダイオード13a〜13dのカソード側に接続されたトランジスタQ2を制御信号Scによりオンオフすることにより、負荷13を駆動する。負荷13に流れる駆動電流Idは、トランジスタQ2とグランドとの間に接続された抵抗R1と、ノードN2の駆動電圧Vdに応じて設定される。従って、発光ダイオード13a〜13dの輝度を変更するべくトランジスタQ2のオン期間を変更しても、負荷13に流れる駆動電流Idは変化しないため、発光ダイオード13a〜13dから放射される光の色度の変動を抑制することができる。
(2)ドライバ回路は、負荷13に含まれる発光ダイオード13a〜13dのカソード側に接続されたトランジスタQ2と抵抗R1の間のノードN2の電圧Vdと等しい保持電圧Vhを誤差増幅器22に帰還して駆動信号Sdのパルス幅を調整するようにした。その結果、出力電圧Voは、ノードN2の電圧Vdと、負荷13に含まれる発光ダイオード13a〜13dの段数及び順方向電圧に応じた電圧となる。従って、出力電圧Voにマージンを設定する方法と比べて、生成する出力電圧Voの使用効率がよい。即ち、出力電圧Voにおける損失を少なくすることができ、消費電力を低減することができる。
(3)制御回路12は、出力電圧Voを生成するためのトランジスタQ1をオンオフする駆動信号Sdを出力するドライバ26を含む。そして、負荷13に接続されたトランジスタQ2をオンオフして負荷13対する駆動電流Idのオンオフを制御する制御信号Scが入力されるアンド回路28から出力される許可信号Saに基づいて、トランジスタQ2のオフ期間にドライバ26を停止するようにした。ドライバ26は、駆動信号Sdの出力を停止する。つまり、信号を出力する出力部の動作を停止するため、消費電力を低減することができる。
(4)比較器27は、負荷13を駆動するトランジスタQ2と抵抗R1との間のノードN2の電圧Vdに基づいて、判定信号Skを出力する。アンド回路28は、この判定信号Skに基づいて許可信号Saを出力し、ドライバ26は、許可信号Saに基づいて停止する。その結果、トランジスタQ1のスイッチングを停止するため、出力電圧Voが異常に高くなる過電圧状態等を防止することができる。
(5)制御回路12は、ノードN2の電圧VdをサンプリングするSH回路21を含み、SH回路21の保持電圧Vhと基準電圧Vr1とを比較してトランジスタQ1をオンオフする駆動信号Sdを生成する。ノードN2の電圧Vdは、トランジスタQ2がオフするとグランドレベルに低下するため、そのトランジスタQ2をオンしたときには、所望の出力電圧Voに対応する電圧からずれている場合がある。しかし、保持電圧Vhに応じて生成した駆動信号SdによりトランジスタQ1を駆動して出力電圧Voを生成しているため、駆動電圧Vdの変動の影響を受けない。つまり、安定した出力電圧Voを生成することができる。
(6)比較器27は、負荷13を駆動するトランジスタQ2と抵抗R1との間のノードN2の電圧Vdに基づいて、負荷13の異常を判定する。ノードN2の電圧Vdは、負荷13に異常が発生したとき、又はトランジスタQ2がオフしたときにグランドレベルとなるため、この電圧Vdが供給される比較器27は、耐圧を高くする必要がなく、他の回路素子と同程度の耐圧であればよい。高い耐圧の素子は、耐圧が低い素子よりも占有面積が大きい。従って、低い耐圧の素子により過電圧防止回路を構成することができるため、ドライバ回路を形成する面積を従来例と比べて小さくすることができる。
(7)ソフトスタート制御回路23は、第2の基準電圧Vr2をドライバ回路の起動時に徐々に上昇させるようにした。従って、誤差増幅器22は、起動時に、保持電圧Vhと第2の基準電圧Vr2との差に応じた誤差電圧Veを出力する。その結果、起動時における突入電流の発生を抑制することができる。
(8)ソフトスタート制御回路23は、ソフトスタート完了後にソフトスタート制御信号Ssを出力し、比較器27はソフトスタート制御信号Ssに基づいて、ソフトスタート完了後に動作するようにした。その結果、起動時における電圧変動によりドライバ26が停止するのを防止することができる。また、起動時に比較器27を停止することにより、消費電力を低減することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、抵抗R1により負荷13に流れる電流Idを設定するようにしたが、定電流源を用いて負荷13に流れる電流Idを設定するようにしてもよい。
・上記実施形態では、制御回路12を半導体チップ上に形成したが、チップに含む素子を適宜変更してもよい。例えば、トランジスタQ1,Q2のうちの少なくとも一方を制御回路12と共にチップ上に形成してもよい。
上記各実施形態に関し、以下の付記を開示する。
11 電圧生成部
12 制御回路
13 負荷
26 ドライバ
Id 駆動電流
R1 抵抗
Sc 制御信号
Sd 駆動信号
Q1 第1のトランジスタ
Q2 第2のトランジスタ
Vd 駆動電圧
Vi 入力電圧
Vo 出力電圧
Vr1 第1の基準電圧

Claims (6)

  1. 駆動信号に応答してオンオフする第1のトランジスタを含み、前記第1トランジスタのオンオフにより入力電圧に基づいて負荷に供給する出力電圧を生成する電圧生成部と、
    前記負荷とグランドとの間に接続され、制御信号に応答して前記負荷から前記グランドに向って流れる駆動電流をオンオフ制御する第2のトランジスタと、
    前記第2のトランジスタと前記グランドとの間に接続され、前記駆動電流を設定する抵抗と、
    前記第2のトランジスタと前記抵抗との間の駆動電圧に応じて前記駆動信号のパルス幅を調整する制御回路と
    を有し、
    前記制御回路は、前記駆動信号を出力するドライバを含み、前記制御信号に基づいて、前記第のトランジスタがオフする間、前記ドライバを停止し、
    前記駆動電流は、前記抵抗及び前記駆動電圧に基づいて設定される、
    ことを特徴とするドライバ回路。
  2. 前記制御回路は、
    前記駆動電圧に基づいて、前記負荷に対する異常の有無を判定して判定信号を出力する判定回路を有し、
    前記ドライバは、前記判定回路に基づいて、前記負荷に異常が発生した場合に前記駆動信号の出力を停止する、
    ことを特徴とする請求項1に記載のドライバ回路。
  3. 前記制御回路は、
    前記判定信号と前記制御信号とに基づいて許可信号を生成するアンド回路を含み、
    前記ドライバは、前記許可信号に基づいて、前記負荷に異常が発生した場合に前記駆動信号の出力を停止する、
    ことを特徴とする請求項2に記載のドライバ回路。
  4. 前記制御回路は、
    前記制御信号に基づいて前記第トランジスタのオン期間に、前記負荷に流す駆動電流を設定する抵抗と前記第のトランジスタとの間の電圧を保持するサンプルホールド回路と、
    前記サンプルホールド回路の保持電圧と、前記出力電圧に応じて設定された第1の基準電圧との差に応じた誤差電圧を生成する誤差増幅器と、
    前記誤差電圧と三角波状の参照電圧とを比較して誤差信号を生成する比較器と、
    を有し、
    前記ドライバは、前記誤差信号に基づいて前記出力電圧を生成するための前記のトランジスタを駆動する前記駆動信号を生成する、
    ことを特徴とする請求項2又は3に記載のドライバ回路。
  5. 前記制御回路は、
    起動時に、第2の基準電圧を徐々に上昇させ、ソフトスタート完了後にソフトスタート制御信号を出力するソフトスタート制御回路を含み、
    前記誤差増幅器は、前記保持電圧を、前記第1の基準電圧と前記第2の基準電圧のうちの低い方の電圧と差に応じて前記誤差電圧を生成し、
    前記判定回路は、前記ソフトスタート制御信号に基づいて、ソフトスタート完了後に動作する、
    ことを特徴とする請求項4に記載のドライバ回路。
  6. 負荷に供給する出力電圧を生成するための第1のトランジスタをオンオフする駆動信号を生成する制御回路であって、
    前記駆動信号を出力するドライバを含み、
    制御信号に基づいてオンオフし、前記負荷からグランドに向って流れる駆動電流を制御する第2のトランジスタと前記グランドとの間に接続され前記駆動電流を設定する抵抗と、前記第2のトランジスタとの間の駆動電圧に応じて前記駆動信号のパルス幅を調整し、前記制御信号に基づいて、前記第のトランジスタがオフする間、前記ドライバを停止し、
    前記駆動電流は、前記抵抗及び前記駆動電圧に基づいて設定される、
    ことを特徴とする制御回路。
JP2009149960A 2009-06-24 2009-06-24 ドライバ回路及び制御回路 Active JP5553540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009149960A JP5553540B2 (ja) 2009-06-24 2009-06-24 ドライバ回路及び制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149960A JP5553540B2 (ja) 2009-06-24 2009-06-24 ドライバ回路及び制御回路

Publications (2)

Publication Number Publication Date
JP2011009366A JP2011009366A (ja) 2011-01-13
JP5553540B2 true JP5553540B2 (ja) 2014-07-16

Family

ID=43565696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149960A Active JP5553540B2 (ja) 2009-06-24 2009-06-24 ドライバ回路及び制御回路

Country Status (1)

Country Link
JP (1) JP5553540B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9167647B1 (en) 2014-06-26 2015-10-20 Cypress Semiconductor Corporation Control circuit and control method for dimming a lighting device
JP2019186623A (ja) * 2018-04-03 2019-10-24 ソニー株式会社 過電流判定回路及び発光制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890837B2 (ja) * 2005-11-07 2012-03-07 ローム株式会社 電源装置
JP4046752B2 (ja) * 2006-05-09 2008-02-13 シャープ株式会社 電源回路装置及びこの電源回路装置を備えた電子機器
JP5085261B2 (ja) * 2007-10-03 2012-11-28 新日本無線株式会社 駆動回路
JP4647674B2 (ja) * 2008-04-17 2011-03-09 株式会社小糸製作所 点灯回路

Also Published As

Publication number Publication date
JP2011009366A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
TWI509959B (zh) 電子電路及提供調節電壓給負載之方法
US8148919B2 (en) Circuits and methods for driving light sources
JP4975856B2 (ja) 照明装置用集積回路および照明装置
US8587346B2 (en) Driving circuit and electronic device using the same
US8427069B2 (en) Current-regulated power supply with soft-start protection
TWI454177B (zh) 發光二極體驅動電路及用以控制功率開關之電路
JP5091567B2 (ja) 発光素子の駆動回路および電子機器
JP5046564B2 (ja) 電源装置およびそれを用いた電子機器
US20070114951A1 (en) Drive circuit for a light emitting diode array
US10405386B2 (en) Light emitting element driving apparatus and driving method thereof
JP2010124676A (ja) 電源装置
JP2010063332A (ja) 負荷駆動装置
US8884545B2 (en) LED driving system and driving method thereof
US20110032244A1 (en) Light-emitting element drive device and light-emitting device
JP2010056314A (ja) 発光ダイオードの駆動回路、それを用いた発光装置および照明装置
JP2008295237A (ja) スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ
US8912724B2 (en) LED emitting device and driving method thereof
JP5553540B2 (ja) ドライバ回路及び制御回路
US20180132319A1 (en) Lighting device
JP5660936B2 (ja) 発光素子駆動回路
US7573248B2 (en) Step-up switching voltage regulator circuit
JP5882761B2 (ja) 発光素子駆動装置、発光装置、車両
WO2012026216A1 (ja) 駆動装置および発光装置
KR20220040571A (ko) 표시 장치 및 표시 장치의 동작 방법
KR20200039266A (ko) 발광다이오드를 이용한 발광장치 및 이의 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130930

AA91 Notification that invitation to amend document was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971091

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250