JP5551920B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5551920B2
JP5551920B2 JP2009266869A JP2009266869A JP5551920B2 JP 5551920 B2 JP5551920 B2 JP 5551920B2 JP 2009266869 A JP2009266869 A JP 2009266869A JP 2009266869 A JP2009266869 A JP 2009266869A JP 5551920 B2 JP5551920 B2 JP 5551920B2
Authority
JP
Japan
Prior art keywords
conductor
hole
post
conductor post
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009266869A
Other languages
English (en)
Other versions
JP2011114039A (ja
Inventor
輝代隆 塚田
哲也 村木
貴誠 山下
善智 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2009266869A priority Critical patent/JP5551920B2/ja
Priority to US12/952,655 priority patent/US8415791B2/en
Priority to EP10192380.3A priority patent/EP2339625B1/en
Publication of JP2011114039A publication Critical patent/JP2011114039A/ja
Application granted granted Critical
Publication of JP5551920B2 publication Critical patent/JP5551920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に半導体素子への給電構造に関する。
半導体素子等の電子部品が実装される半導体装置は、繰り返し動作によるヒートサイクルに耐え、かつ、電気的な接続及び絶縁を維持することや、部品を安定的に支持することなどが要求される。特にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の電力用半導体素子（パワー半導体素子）を含む半導体モジュールをはじめ、大電力を扱う半導体装置では、高い放熱特性と繰り返し熱サイクルに耐えることが重要になる。繰り返しの熱サイクルに起因して、電力用半導体素子の接合部の半田等にクラックが発生すると、熱抵抗や電気抵抗が増加してしまい、さらに悪化すると、発熱により破壊が加速度的に進行し、装置の機能が発揮されなくなるおそれがある。
特許文献１には、電極用部材と、電極用部材を用いて実装される半導体素子と、を有する半導体装置が開示されている。電極用部材は、複数の貫通孔を有する絶縁性の支持板（給電板）と、各貫通孔に配置された複数の導体ポスト（給電ポスト）と、から構成される。また、導体ポストは、半導体素子の電極に接合されている。特許文献１の技術によれば、１つの電極に複数の導体ポストを備えた上記電極用部材を用いて半導体素子を接合することで、１つの電極に１つの導体ポストを用いる場合に比べて、金属ポストと半導体素子との界面に加わる熱応力が小さくなる。したがって、金属ポストと半導体素子との間の熱膨張率の差が大きくても、半導体素子の接続信頼性を高めることができる。
特許文献２には、例えばガラスエポキシ樹脂基板からなる支持板（給電板）と、柱状の導体（導体ポスト）と、を有する半導体装置が開示されている。特許文献２の技術によれば、電気的導通の信頼性及び熱伝導性に関するヒートサイクル耐久性が向上する。
特開２００６−２３７４２９号公報 特開２００９−６４９０８号公報
ＩＧＢＴモジュールには、導体ポストに大電流を流すことが要求され、流せる電流（以下、許容電流という）が大きいほど、モジュールの性能が高いとされる。しかし、導体ポストに大電流を流すことにより、導体ポストと支持板（配線板）との接合部が発熱し、さらに悪化すると、接合部の破断（断線）に至るおそれがある。これは、導体ポストと支持板とが、導体ポストや支持板の電極等に比べて融点が低い材料（以下、低融点材料という）、例えば半田や銀ロウ等を用いて接合されることによる、と考えられる。すなわち、導体ポストと支持板とは、低融点材料を一旦溶融させた後、再度硬化させることで接合されることが多い。通常、こうした接合に用いられる低融点材料の抵抗は比較的高いため、導体ポストに大電流を流すと、導体ポストや支持板の電極等よりも早く発熱する。そして、発熱が起こると、さらに電気抵抗が上がるため、加速度的に温度が上昇するようになる。その結果、通電中に再溶融し、接合部が破断に至ると考えられる。
こうした事情から、ＩＧＢＴモジュールの許容電流は、通常、１０アンペア／本以下である。そして、許容電流を大きくするため、導体ポストの本数や、支持板の電極数を増やすことが検討されている。しかし、こうした方法は、コスト面等で不利である。
さらに近年では、素子自体のサイズが小さくても、大電流を流すことのできるパワー素子が開発され、それによって、発熱量が高くなっている。ＩＧＢＴ素子材料自体、従来のＳｉ（シリコン）ベースの素子に加え、ＳｉＣ（シリコンカーバイド）ベースの素子が開発され、従来の最高到達温度が１５０℃〜１８０℃に対し、２５０℃〜３５０℃に到達する素子も現れてきた。
こうしたパワー素子を用いた半導体装置では、パワー素子自体は大電流を流し高温において動作するが、導体ポストと支持板の電極との界面における許容電流が少なければ、パワー素子の能力を十分に発揮することができないという問題が生じ得る。
本発明は、許容電流の大きい半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の観点に係る半導体装置は、円柱の孔が形成されるとともに、該孔の壁面に導体が形成された支持板と、電力用半導体素子と、一端に第１端部を有し他端に第２端部を有する柱状導体からなる導体ポストと、を備え、前記第１端部の端面形状と前記孔の開口形状とが非相似の関係にあり、前記導体ポストの側面と前記孔壁面の前記導体との固着面には、略同一面積の２以上の面が含まれ、これらの面は、略対称に配置され、前記導体ポストの前記第２端部は、前記電力用半導体素子に接続され、前記導体ポストの前記側面は、前記第２端部よりも前記第１端部側において、前記導体ポストの押圧により変形した前記孔壁面の前記導体に部分的に固着している。
前記導体ポストと前記孔壁面の前記導体との接触面積は、前記導体ポストの軸方向に直交する横断面の面積の少なくとも５０％以上であることが好ましい。
前記支持板の少なくとも一方の主面に、導体層が形成され、前記導体ポストの前記側面は、前記主面の前記導体層に接触している、構成としてもよい。
前記導体ポストの前記側面と前記導体層との接触面積は、前記導体ポストの軸方向に直交する横断面の面積の少なくとも１５％以上であることが好ましい。
前記第１端部の端面形状は、楕円、長方形、正多角形、正多角星、十字、コスモス形、又はこれらの２以上を結合した形状であることが好ましい。
前記導体ポストの主成分は、銅、銀、金、又はアルミニウムであることが好ましい。
前記導体ポストは、銅、銀、金、又はアルミニウムを主成分とする柱状導体と、前記柱状導体の表面に形成された、クロム、ニッケル、パラジウム、チタン、又は白金からなるコーティング膜と、を有する、構成としてもよい。
前記コーティング膜の厚さは、０．５μｍ〜１０μｍであることが好ましい。
前記半導体装置は、少なくとも前記支持板側主面に導体層を有する放熱板をさらに備え、前記電力用半導体素子の少なくとも１つの電極が、前記放熱板の前記導体層に固定される、構成としてもよい。
本発明の第２の観点に係る半導体装置の製造方法は、支持板に円柱の孔を形成することと、前記孔の壁面に導体を形成することと、端面形状が前記孔の開口形状と非相似の関係にある導体ポストの第１端部を前記孔に嵌入し、前記第１端部と前記孔壁面の前記導体とを部分的に固着することと、前記導体ポストの、前記第１端部とは反対側の第２端部を、電力用半導体素子に接続することと、を含み、前記導体ポストの側面と前記孔壁面の前記導体との固着面には、略同一面積の２以上の面が含まれ、これらの面は、略対称に配置される。
前記嵌入前における前記第１端部の幅は、前記孔の対応する部分の幅に比して、前記孔壁面の前記導体の厚みの５％〜７５％の寸法だけ大きいことが好ましい。
本発明によれば、許容電流の大きい半導体装置及びその製造方法を提供することができる。
本発明の実施形態に係る半導体装置を示す図である。 図１のＡ−Ａ断面図である。 導体ポストと支持板との接続構造を示す断面図である。 導体ポストの構造を示す平面図である。 導体ポストと支持板の孔の壁面との接合部を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法の内容及び手順を示すフローチャートである。 第１端部の端面形状と孔の開口形状との関係を示す図である。 ＩＧＢＴ素子及びＦＷＤ素子を含む半導体装置の一例を示す図である。 図８のＡ−Ａ断面図である。 コーティングされた導体ポストの一例を示す図である。 有底孔に導体ポストが挿入される例を示す図である。 導体ポストを接続するための導電性材料を、支持板の第２面側に設けた例を示す図である。 導体ポストの形状の別例としての正四角形を示す図である。 導体ポストの形状の別例としての正六角形を示す図である。 導体ポストの形状の別例としての正八角形を示す図である。 導体ポストの形状の別例としての楕円を示す図である。 導体ポストの形状の別例としての十字形を示す図である。 導体ポストの形状の別例としての正多角星形を示す図である。 導体ポストの形状の別例としてのコスモス形を示す図である。 正四角形の導体ポストと円形の孔の壁面との接合部を示す断面図である。 十字形の導体ポストと円形の孔の壁面との接合部を示す断面図である。 コスモス形の導体ポストと円形の孔の壁面との接合部を示す断面図である。 導体ポストの形状の別例としてのストレート形を示す図である。 導体ポストの形状の別例としてのテーパ形を示す図である。 導体ポストの形状の別例としての樽形を示す図である。 導体ポストの形状の別例としての鼓形を示す図である。 段付きポストの鍔部の形状の別例を示す図である。 複数の鍔部を有する導体ポストの一例を示す図である。 窪みを有する導体ポストの一例を示す図である。 導体ポストが孔内でとどまった状態で固着する一例を示す図である。 導体ポストが孔を突き抜けた状態で固着する一例を示す図である。 導体ポストの曲面と孔の壁面とが固着する一例を示す図である。 導体ポストの、より実際的な形状を示す平面図である。 導体ポストの、より実際的な形状を示す側面図である。 実施例１に係る支持板の製造方法の第１の工程を説明するための図である。 図２３Ａの工程の後の第２の工程を説明するための図である。 図２３Ｂの工程の後の第３の工程を説明するための図である。 図２３Ｃの工程の後の第４の工程を説明するための図である。 図２３Ｄの工程の後の第５の工程を説明するための図である。 実施例１において導体ポストを支持板の孔に挿入する方法の第１の工程を説明するための図である。 図２４Ａの工程の後の第２の工程を説明するための図である。 図２４Ｂの工程の後の第３の工程を説明するための図である。 図２４Ｃの工程の後の第４の工程を説明するための図である。 図２４Ｄの工程の後の第５の工程を説明するための図である。 実施例１に係る導体ポストが支持板に接続された状態を示す図である。 実施例２において導体回路の表面をコーティングする第１の工程を説明するための図である。 図２６Ａの工程の後の第２の工程を説明するための図である。 実施例１〜７及び比較例１について、孔やその壁面の導体の形状等を示す図表である。 実施例１〜７及び比較例１について、導体ポストの材料等を示す図表である。 実施例１〜７及び比較例１について、固着部の固着面積（嵌合面積）等を示す図表である。 実施例１〜７及び比較例１について、許容電流の測定結果を示す図表である。
以下、本発明の実施形態について説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向（すなわち放熱板の厚み方向）に相当する配線板の積層方向を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（配線板の主面に平行な方向）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。
実施形態では、相反する法線方向を向いた２つの主面を、第１面（矢印Ｚ１側の面）、第２面（矢印Ｚ２側の面）という。すなわち、第１面の反対側の主面が第２面であり、第２面の反対側の主面が第１面である。
導体ポストに関しては、Ｚ方向（挿入の方向）に平行で、且つ、導体ポストの中心を通る線を軸とする。すなわち、Ｚ方向が、軸方向に相当する。軸方向に直交する断面（Ｘ−Ｙ平面）を、横断面という。また、軸方向に平行な断面（Ｘ−Ｚ平面又はＹ−Ｚ平面）を、縦断面という。
その他、回路等の配線として機能する導体パターンを含む層を、配線層という。スルーホールの壁面に形成された導体膜を、スルーホール導体という。配線層には、上記導体パターンのほかに、スルーホール導体のランドなどが含まれることもある。「孔」には、貫通孔のほか、非貫通の孔も含まれる。非貫通の孔について、孔の「壁面」という場合には、その「壁面」には、側面のほか、底面も含まれる。孔又は柱体（突起）の「幅」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には√（４×断面積／π）を意味する。孔の壁面に導体等が形成された場合には、別段の定めがない限り、その厚みの分だけ孔の幅は小さくなったものとする。孔又は柱体（突起）がテーパーしている場合には、対応箇所の値、平均値、又は最大値等を比較して、２以上の孔又は突起の「幅」の一致又は不一致を判定することができる。「挿入」には、孔径に比して十分細い部材を孔に差し込むことのほか、部材を孔に嵌入又は螺入することなども含まれる。
図１及び図２に、本実施形態の半導体装置１０１を示す。図１は、半導体装置１０１の分解図である。ただし、説明の便宜上、図１では、一部の要素について図示を省略している。図２は、図１のＡ−Ａ断面図である。
半導体装置１０１は、半導体素子１０と、放熱板２０と、接続基板５０と、外部接続端子６１〜６４と、を備える。接続基板５０は、支持板３０と、導体ポスト４０と、を備える。
半導体素子１０は、例えばＩＧＢＴ素子からなる。ただしこれに限定されず、半導体素子１０は、例えばスイッチング電源やインバータ等に使用されるＧＴＯ（ゲートターンオフサイリスタ）など、他の電力用半導体素子であってもよい。また、電力用半導体素子にも限定されず、半導体素子１０の種類は任意である。
放熱板２０は、例えば絶縁性のセラミック板、耐熱性の樹脂、又は絶縁処理された金属板からなる。ただしこれに限定されず、放熱板２０の材料は任意である。
半導体素子１０の第２面（裏面）には、電極１１が設けられている。電極１１は、例えばコレクタ電極である。一方、半導体素子１０の第１面（表面）には、電極１２、１３、１４が設けられている。電極１２は例えばゲート電極であり、電極１３は例えば各種センサの電極であり、電極１４は例えばエミッタ電極である。
放熱板２０の第１面（支持板側主面）には、導電性を有する電極２１（導体層）が形成されている。電極２１は、導電性材料７１ａを介して電極１１と電気的に接続される。これにより、半導体素子１０が放熱板２０に固定される。導電性材料７１ａは、例えば半田や銀ロウ等のロウ材、又は導電性のペーストなどからなる。導電性材料７１ａは、例えば温度又は圧力などにより性質が変化（例えば硬化）する。こうした性質変化を利用して、電極１１と電極２１との接着が可能になる。以下、導電性材料７１ａで接続される部分を、第１接続部という。
支持板３０は、絶縁基板３０ａと、導体回路３１、３２と、導体３３（スルーホール導体）と、から構成される配線板である。導体回路３１は、絶縁基板３０ａの第２面（下面）に形成され、導体回路３２は、絶縁基板３０ａの第１面（上面）に形成される。支持板３０には、複数（導体ポスト４０に対応した数）の孔３０ｂが形成されている。孔３０ｂは、例えばスルーホール（貫通孔）である。孔３０ｂの壁面には、導体３３が形成される。なお、孔３０ｂは有底孔であってもよい（後述の図１１参照）。導体回路３１、３２、及び導体３３は、例えば銅からなる。銅は、プリント配線板として広く使用されており入手し易い。ただし、これらの材料は銅に限定されず、導電性を有する材料であれば任意である。
導体ポスト４０は、例えば銅等の金属からなる柱状導体である。導体ポスト４０は、電極１２（ゲート電極）に接続されるゲートポストＧと、電極１３（センサ電極）に接続されるセンサポストＳと、電極１４（エミッタ電極）に接続されるエミッタポストＥと、に区別される。ゲートポストＧには例えば２本の導体ポスト４０が含まれ、センサポストＳには例えば１本の導体ポスト４０が含まれ、エミッタポストＥには例えば１５本（３×５）の導体ポスト４０が含まれる。
ゲートポストＧ、センサポストＳ、及びエミッタポストＥに含まれる導体ポスト４０の各々は、図３（断面図）及び図４（平面図）に示すように、第１柱部４１と、第２柱部４２と、鍔部４３と、を有する。鍔部４３はストッパとして機能する。すなわち、導体ポスト４０を孔３０ｂに挿入する際に、鍔部４３により過剰な挿入が防止される。
導体ポスト４０は、一端に第１端部４１ａを有し、他端に第２端部４２ａを有する。第１端部４１ａは、第１柱部４１の矢印Ｚ１側の端部であり、第２端部４２ａは、第２柱部４２の矢印Ｚ２側の端部（第１端部４１ａとは反対側の端部）である。第１柱部４１、第２柱部４２、及び鍔部４３の各々の形状は、円柱である。第１端部４１ａの端面形状と孔３０ｂの開口形状とは共に円であり、両者は相似の関係にある（後述の図７参照）。ただし、これに限定されず、これらの形状は任意である（後述の図１３Ａ〜図２０参照）。
孔３０ｂには、それぞれ第１端部４１ａ側から、導体ポスト４０の一部（第１柱部４１）が挿入される。電極１２、１３、１４には、それぞれ導体ポスト４０の第２端部４２ａが接続される。
図５は、導体ポスト４０と孔３０ｂの壁面（導体３３）との接合部を示す断面図（Ｘ−Ｙ平面）である。この図５に示されるように、第２端部４２ａよりも第１端部４１ａ側（第１柱部４１）において、導体ポスト４０の側面は、導体３３に固着している。しかも、導体３３は、導体ポスト４０の押圧（嵌入による圧力）により変形している。すなわち、導体ポスト４０と導体３３とが直接固着する。このため、半田や銀ロウなどの低温で溶融する材料を界面から排除して、導電性を高めることができる。また、嵌合面（固着面）においては、少なくとも導体ポスト４０の一部が、機械的な力で変形されながら固着するため、導体ポスト４０の表面や孔３０ｂの壁面等に存在する阻害物質（酸素など）を排除して、導電性を高めることができる。
しかも、第１端部４１ａの端面形状と孔３０ｂの開口形状とが相似の関係にあることで、固着面Ｆ１（嵌合面）は、導体ポスト４０の略全周にわたって形成される。これにより、接続強度が向上する。
ここで、導体ポスト４０と孔３０ｂの壁面（導体３３）との接触面積（固着面積）は、導体ポスト４０の横断面の面積の少なくとも５０％以上であることが好ましい。５０％を下回ると、電気抵抗の上昇により局部的に発熱し、酸化が促進され、電気抵抗が高くなることが懸念されることが、発明者により発見されたからである。
また、先の図３に示したように、導体ポスト４０の側面は、導体回路３１及び３２に接触している。導体ポスト４０から導体回路３１及び３２への熱の移動が円滑になるとともに、電流も円滑に流れるようになる。こうした効果は、導体ポスト４０と導体回路３１及び３２との接触面積（総和）が導体ポスト４０の横断面の面積の１５％以上である場合に顕著になり、さらに２５％以上である場合により顕著に現れるため、接触面積をこうした範囲に設定することが好ましい。
電極１２、１３、１４と導体ポスト４０の第２端部４２ａとは、それぞれ導電性材料７２ａ、７２ｂ、７２ｃを介して電気的に接続される。導電性材料７２ａ〜７２ｃは、例えば半田や銀ロウ等のロウ材、又は導電性のペーストなどからなる。導電性材料７２ａ〜７２ｃは、導電性材料７１ａと同様、接着性を有する。以下、導電性材料７２ａ〜７２ｃで接続される部分を、第２接続部という。
外部接続端子６１は電極２１に接続され、外部接続端子６２〜６４は導体回路３２に接続される。外部接続端子６１と電極２１とは、導電性材料７１ｂを介して電気的に接続される。外部接続端子６２、６３、６４と導体回路３２とは、それぞれ導電性材料７３ａ、７３ｂ、７３ｃを介して電気的に接続される。これにより、外部接続端子６２と電極１２、外部接続端子６３と電極１３、外部接続端子６４と電極１４の各組（ペア）が、相互に電気的に接続される。導電性材料７１ｂ及び７３ａ〜７３ｃは、例えば半田や銀ロウ等のロウ材、又は導電性のペーストなどからなる。導電性材料７１ｂ及び７３ａ〜７３ｃは、導電性材料７１ａ等と同様、接着性を有する。
導体ポスト４０の材料としては、例えば銅、アルミニウム、銀、又は金を主成分とする金属又は合金を用いることが有効である。中でも、銅、又はアルミニウムを主成分とする金属又は合金が特に有効である。その他、銅に対する電気抵抗率が５０％を超えるアルミニウム又は銅の合金なども有効である。これらの材料は、機械的な応力に対して変形しやすく、固着面を形成し易い。また、これらの材料においては、温度上昇に対する電気抵抗の変化率が小さいため、温度上昇があっても低い電気抵抗を維持し易い。
半導体装置１０１は、例えば図６に示すような手順で製造される。
ステップＳ１１では、絶縁基板３０ａの導体ポスト４０の取付位置に孔３０ｂを形成する。孔３０ｂは、例えばドリルやレーザで形成することができる。
続くステップＳ１２では、絶縁基板３０ａに導体を形成する。すなわち、例えばめっきにより、絶縁基板３０ａの両面に導体層を形成し、孔３０ｂの壁面に導体３３を形成する。その後、両面の導体層をパターニングして、それらを導体回路３１、３２とする。このパターニングの時期は、ステップＳ１３の前でも後でもよい。なお、導体層の形成方法は任意である。例えば別途用意した金属箔（例えば銅箔）を絶縁基板３０ａに接着してもよい。また、例えば無電解めっき、スパッタ、又は蒸着などの後、めっきすることによって、上記導体層及び導体３３を形成してもよい。もっとも、孔３０ｂの壁面にも導体を形成する場合には、めっきが好ましい。めっきであれば、孔３０ｂの壁面にも容易に導体を形成することができる。
続くステップＳ１３では、導体ポスト４０を第１端部４１ａ側から孔３０ｂに嵌入する。これにより、接続基板５０が完成する。
図７に示すように、第１端部４１ａの端面形状と孔３０ｂの開口形状とは相似の関係にある。そして、導体ポスト４０を孔３０ｂに挿入（嵌入）する前においては、嵌入される側の第１端部４１ａの幅（径）が、孔３０ｂの対応する部分（導体３３形成後の径）の幅よりも大きい。このため、孔３０ｂの壁面（より詳しくは導体３３）は、導体ポスト４０が嵌入されることより、導体ポスト４０から押圧を受け、変形する。嵌入前における第１端部４１ａの幅（径）は、孔３０ｂの対応する部分の幅に比して、導体３３の厚み（図３中のｄ）の１％〜７５％の寸法だけ大きいことが好ましく、特に相似形の場合、１％〜５０％の寸法だけ大きいことがより好ましい。１％より小さいと、導体ポスト４０の寸法と孔３０ｂの寸法とが略同等となり、導体ポスト４０の変形する量が確保されにくい。また、十分な固着面積を確保することができにくくなるばかりでなく、固着部分に酸素などの腐食物質を巻き込むおそれがある。他方、７５％よりも大きくなると、孔３０ｂの壁面に形成される導体膜（導体３３）が機械的に破壊され、本来の接続ピンとしての役目を果たさなくなるおそれがある。この意味で、上記１％〜７５％が好ましい範囲となる。
また、相似の場合、導体ポスト４０の全周が孔３０ｂに接続（固着）する。これは、接続強度を高める上では好ましいことだが、孔３０ｂと嵌合する第１端部４１ａの幅を５０％よりも大きくすると、孔３０ｂの壁面に形成される導体層（導体３３）が機械的に、あるいは熱応力によって破壊されるおそれがある。この意味で、相似形である場合は、上記１％〜５０％がより好ましい範囲となる。
なお、銅又はアルミニウムを主成分とする導体ポスト４０を製造する場合には、焼き鈍しなどの加熱徐冷による熱処理を、予め又は製造段階で施すことが好ましい。
続くステップＳ１４では、半導体素子１０を放熱板２０に実装（接続）する。
続くステップＳ１５では、半導体素子１０を接続基板５０に実装（接続）する。
その後、外部接続端子６１〜６４を接続することで、半導体装置１０１が完成する。なお、上記ステップＳ１１〜Ｓ１５の詳細については、後述の実施例１、２において説明する。これらの工程の順序は、適宜、変更可能である。
本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
半導体素子を複数用いてもよい。また、種類の異なる複数の半導体素子を用いてもよい。例えば図８（図１に対応する図）及び図９（図２に対応する図）に示す半導体装置１０２のように、ＩＧＢＴ素子からなる半導体素子１０に加えて、ＦＷＤ素子からなる半導体素子１０ａを配置してもよい。半導体素子１０ａは、例えば半導体素子１０のエミッタ、コレクタ間に並列に実装する。半導体素子１０ａは、第２面（裏面）に電極１１ａを有し、第１面（表面）に電極１２ａを有する。
この場合、導体ポスト４０は、ゲートポストＧ、センサポストＳ、エミッタポストＥのほか、電極１２ａ（ＦＷＤ電極）に接続されるＦＷＤポストＦにも区別される。ＦＷＤポストＦには例えば４本（２×２）の導体ポスト４０が含まれる。また、電極１１ａは、導電性材料７１ｃを介して電極２１と電気的に接続される。導電性材料７１ｃで接続される部分も、前述の第１接続部に含まれる。電極１２ａは、導電性材料７２ｄを介して、導体ポスト４０の第２端部４２ａと電気的に接続される。導電性材料７２ｄで接続される部分も、前述の第２接続部に含まれる。導体回路３２には、導電性材料７３ｄを介して外部接続端子６５が電気的に接続される。これにより、外部接続端子６５と電極１２ａが、互いに電気的に接続される。なお、導電性材料７１ｃ、７２ｄ、及び７３ｄは、例えば半田や銀ロウ等のロウ材、又は導電性のペーストなどからなる。導電性材料７１ｃ、７２ｄ、及び７３ｄは、導電性材料７１ａ等と同様、接着性を有する。
このようにＩＧＢＴ素子と並列にＦＷＤ素子を配置することにより、ＩＧＢＴ素子のスイッチングで発生するノイズ（逆電流）を緩和することができる。
導体ポスト４０は、全体的な硬度に影響を与えないような態様でコーティングされていてもよい。例えば図１０に示すように、導体ポスト４０が、柱状導体４０ａと、コーティング膜４０ｂと、からなり、柱状導体４０ａが、硬度の高いコーティング膜４０ｂで被覆されていてもよい。柱状導体４０ａの材料としては、銅、銀、金、又はアルミニウムを主成分とする材料が有効である。コーティング膜４０ｂの材料としては、例えばクロム、ニッケル、パラジウム、チタン、又は白金が有効である。これらの材料は、酸素などの腐食物質に強く、発熱があっても接続界面における抵抗変化を抑制することができる。コーティング膜４０ｂの厚さは、０．５〜１０μｍであることが好ましい。０．５μｍよりも薄いと、酸化や腐食に対する耐性が少なくなる。他方、１０μｍよりも厚いと、上記金属は比較的硬い材料であるため、柱状導体４０ａの変形を阻害するおそれがある。この意味で、上記０．５〜１０μｍが好ましい範囲となる。コーティング膜４０ｂは、柱状導体４０ａを孔３０ｂと嵌合（固着）した後に、めっきやスパッタリングなどで被覆してもよい。
図１１に示すように、孔３０ｂは有底孔であってもよい。導体３３は、孔３０ｂの壁面全体に形成されていても、孔３０ｂの側面のみに形成されていてもよい。
図１２に示すように、支持板３０の第２面側に導電性材料７４を設けて、支持板３０と導体ポスト４０との接続強度を高めてもよい。なお、導電性材料７４は、例えば半田や銀ロウ等のロウ材、又は導電性のペーストなどからなる。導電性材料７４は、導電性材料７１ａ等と同様、接着性を有する。
導体ポスト４０の形状は、円柱に限られず任意である。例えば導体ポスト４０の端面（第１端部４１ａ側又は第２端部４２ａ側の端面）、又は第１柱部４１（特に第１端部４１ａ）、第２柱部４２（特に第２端部４２ａ）、もしくは鍔部４３の横断面（Ｘ−Ｙ平面）などの形状は、円（真円）に限られず任意である。これらの面の形状は、例えば図１３Ａ、図１３Ｂ、図１３Ｃに示すように、正四角形、正六角形、又は正八角形等の正多角形であってもよい。その他、上記各面の形状は、Ｕ状、Ｌ状、Ｖ状等の形状であってもよい。なお、多角形、Ｕ形、Ｌ形、又はＶ形等の角の形状は任意であり、例えば直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。ただし、熱応力の集中を防止する上では、角が丸みを帯びていた方が好ましい。
また、図１４に示すように、上記各面の形状は、楕円であってもよい。また、長方形や三角形等であってもよい。ただし、これらの形状は、異方性を有する点で不利である。
上記丸、楕円、正多角形は、孔の形状と相似し易いという利点を有する。
また、図１５Ａ〜図１５Ｃに示すように、十字形（例えば図１５Ａ参照）、正多角星形（例えば図１５Ｂ参照）、又はコスモス形（例えば図１５Ｃ参照）など、中心から放射状に直線を引いた形（複数の羽根を放射状に配置した形）も、上記各面の形状として有効である。こうした形状を有する導体ポスト４０は、孔３０ｂの形状が円柱などの単純な形状である場合に、その孔３０ｂに挿入するのに適している。
その他、上記形状を組み合わせた（複合した）形状なども用いることができる。また、これらの形状の１つを孔３０ｂの開口形状としてもよい。第１端部４１ａの端面形状と孔３０ｂの開口形状とは、相似であっても、非相似であってもよい。したがって、各々の形状を例えば図１３Ａ〜図１５Ｃに示した形状から選ぶなどして、任意の形状を組み合わせることができる。
ただし、第１端部４１ａの端面形状と孔３０ｂの開口形状とが非相似の関係にある場合には、嵌入前における第１端部４１ａの幅が、孔３０ｂの対応する部分の幅に比して、導体３３の厚みの５％〜７５％の寸法だけ大きいことがより好ましい。１％〜７５％の範囲が好ましいことは前述したとおりである。非相似の場合、少なくとも第１端部４１ａの一部が固着し、導体ポスト４０の周面に部分的に導体３３と接しない場所が存在するため、変形し易くなる反面、嵌合面積（固着面積）を確保することが難しくなる。このため、５％より小さくすることは好ましくない。この意味で、非相似である場合は、上記５％〜７５％がより好ましい範囲となる。
また、第１端部４１ａと孔３０ｂの壁面との固着面Ｆ１には、略同一面積の２以上の面が含まれ、これらの面が略対称に配置されることが好ましい。固着面Ｆ１を略同一面積とすることで、電気抵抗を同等にすることができ、略対称とすることで発生した熱を均等に接続部に分散することができる。その結果、温度の集中的な上昇を緩和することが可能になる。
図１６Ａ〜図１６Ｃに、例えば孔３０ｂの開口形状が円である場合における導体ポスト４０の接合部を示す。端面形状が正四角形である第１端部４１ａを孔３０ｂに嵌入する場合には、図１６Ａに示すように、略同一面積の４つの固着面Ｆ１が形成され、これらは導体ポスト４０の軸に対して略対称に配置される。また、図１６Ｂ、図１６Ｃに示すように、十字形、コスモス形の場合も、同様の固着面Ｆ１が得られる。ただし、図１６Ｃに示すコスモス形の例では、固着面Ｆ１が８つになる。
一方、導体ポスト４０の縦断面（Ｘ−Ｚ平面又はＹ−Ｚ平面）の形状は、段付き形（例えば図３参照）に限られず任意である。この形状は、例えば図１７Ａ〜図１７Ｄに示すように、ストレート形（例えば図１７Ａ参照）、テーパ形（例えば図１７Ｂ参照）、樽形（例えば図１７Ｃ参照）、又は鼓形（例えば図１７Ｄ参照）であってもよい。
鍔部４３の形状も任意であり、例えば図１８に示すように、球状であってもよい。鍔部４３の数も任意である。例えば図１９に示すように、導体ポスト４０の側面（周面）の複数箇所（例えば２箇所）に鍔部４３（凸部）が設けられていてもよい。
例えば図２０に示すように、導体ポスト４０の側面（周面）に窪み４４（凹部）が設けられていてもよい。窪み４４の形状や数等は任意である。
孔３０ｂと嵌合する導体ポスト４０は、図２１Ａに示すように、孔３０ｂ内でとどまっていても、図２１Ｂに示すように、孔３０ｂを突き抜けていてもよい。また、図２１Ｃに示すように、曲面となる導体ポスト４０の側面が、孔３０ｂの壁面（導体３３）と固着していてもよい。
上記図３等には導体ポスト４０の形状を模式的に示したが、実際には、図２２Ａ（平面図）及び図２２Ｂ（側面図）に示すように、用途等に合わせて、導体ポスト４０の形状を精密に設計することが好ましい。例えば軽量化や材料削減等を図るためには、不要な部分を削ったり穴を空けたりして、なるべく体積を小さくすることが好ましい。なお、図２２Ａ及び図２２Ｂに示した形状の詳細については、後述の実施例２において説明する。
半導体装置１０１、１０２の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
本発明の製造方法は、図６のフローチャートに示した内容及び順序に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に内容及び順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
（実施例１）
以下、実施例１に係る半導体装置１０２（図８、図９参照）について説明する。本実施例においては、上記実施形態で示した要素と同一の要素には各々同一の符号を付し、各要素について、より詳細なパラメータを明示する。
半導体素子１０は、厚さ０．０９ｍｍ、サイズ８×８ｍｍ、Ｓｉ製のＩＧＢＴチップである。半導体素子１０は、外部電極として、外部接続端子６１〜６４を有する。外部接続端子６１は、サイズ１０×１ｍｍ、長さ４０ｍｍのコレクタ電極である。外部接続端子６２は、径１ｍｍ、長さ２９ｍｍのゲート電極である。外部接続端子６３は、径１ｍｍ、長さ２９ｍｍの各種センサの電極である。外部接続端子６４は、サイズ１０×１ｍｍ、長さ２９ｍｍのエミッタ電極である。
半導体素子１０ａは、厚さ０．０９ｍｍ、サイズ２×２ｍｍ、Ｓｉ製のＦＷＤチップである。電極１１ａ、１２ａは、ＦＷＤチップの電極である。
放熱板２０は、ＡＬＮ製の放熱板である。詳しくは、放熱板２０は、厚さ０．６４ｍｍ、サイズ１４×１２ｍｍのＡｌＮ（窒化アルミニウム）セラミックからなる。放熱板２０の片面に接着される電極２１は、厚さ０．３ｍｍ、サイズ１２×１０ｍｍで、含有元素「Ｆｅ：０．８５％、Ｚｎ：０．１２％、Ｐ：０．０３％」の銅板（Ｃ１９４０）からなる。
接続基板５０は、支持板３０と、導体ポスト４０と、を有する。支持板３０は、厚さ０．４７ｍｍ、サイズ１４×１２ｍｍの配線板である。また、導体ポスト４０の形状は、図８及び図９に示した形状とは異なる（図２５参照）。
支持板３０は、以下のような手順で製造される。この工程は、図６のステップＳ１１、Ｓ１２に相当する工程である。
まず、図２３Ａに示すように、支持板３０の出発材料（以下、出発基板３００という）を用意する。出発基板３００は、ＨＬ６７９ＦＧＳ基板（日立化成製）である。出発基板３００は、絶縁基板３０ａと、絶縁基板３０ａの両面にラミネートされた銅箔３０１、３０２と、から構成される。絶縁基板３０ａの厚みは０．２ｍｍであり、銅箔３０２、３０２の厚みは０．１０５ｍｍである。
続けて、図２３Ｂに示すように、ドリルによって径０．５ｍｍの孔３０ｂを、出発基板３００に形成（穴明け）する。孔３０ｂは、スルーホールである。孔３０ｂは、電極１２〜１４、１２ａ（パッド）の各々に対向して形成される。各電極に対向する孔３０ｂの数は、半導体素子１０の電極１２〜１４について「ゲート電極：２、センサ電極：１、エミッタ電極：３×５＝１５」であり、半導体素子１０ａの電極１２ａについて「２×２＝４」である。孔３０ｂは、１ｍｍのピッチで、電極１２〜１４、１２ａの中心に配置される。
続けて、図２３Ｃに示すように、化学銅めっき（上村メッキ社製）により、厚さ０．１μｍの化学銅めっき膜３０３を基板表面全体に形成する。
続けて、図２３Ｄに示すように、電解銅めっき（奥野製薬社製）により、厚み３０μｍの電解銅めっき膜３０４を基板表面全体に形成する。これにより、銅箔３０１又は３０２、化学銅めっき膜３０３、及び電解銅めっき膜３０４の３層からなる導体層が基板両面に形成され、孔３０ｂには、導体３３（銅めっき膜）が形成される。
続けて、図２３Ｅに示すように、上記形成された基板両面の導体層をパターニングすることで、導体回路３１、３２を形成する。具体的には、上記めっきした基板の両面に、感光性を有するドライフィルムをラミネートし、フォトリソグラフィ技術によりこれをパターニングする。これにより、半導体素子１０及び１０ａの電極に対応した配置及び寸法を有するドライフィルムが形成される。その後、こうしたドライフィルムを導体層上に残した状態で、塩化銅溶液により導体層をエッチングする。これにより、導体回路３１、３２が形成される。
続けて、上記導体回路３１、３２を形成した基板を１４×１２ｍｍのサイズに切断する。この切断には、ダイシングソー（東京精密社製）を用いる。これにより、厚さ０．４７ｍｍの支持板３０が得られる。
導体ポスト４０は、以下のように支持板３０の孔３０ｂに挿入される。この工程は、図６のステップＳ１３に相当する工程である。
まず、図２４Ａに示すように、厚み０．８ｍｍの銅板４０１を、金型（金型ポンチ１００１、金型ダイ１００２）にセットする。銅板４０１は、無酸素銅Ｃ１０２０（三菱伸銅社製）からなる。金型ポンチ１００１の径は０．４５ｍｍである。
続けて、図２４Ｂに示すように、金型ポンチ１００１で銅板４０１を打ち込み、０．０５ｍｍ突出させる。
続けて、図２４Ｃに示すように、支持板３０の孔３０ｂに銅板４０１の突出部を対向させ、両者を密着させる。
続けて、図２４Ｄに示すように、金型ポンチ１００１を用いて、孔３０ｂに銅板４０１を打ち込む。これにより、図２４Ｅに示すように、導体ポスト４０は、孔３０ｂを貫通し、反対側（矢印Ｚ２側）へ約０．６ｍｍ突出する。導体ポスト４０の突出した部分（図中の突出部Ｐ１）の各パラメータは、「平均径：０．４４ｍｍ、平均突出量：０．５９５ｍｍ、アスペクト比：１．３５２」である。
本実施例では、導体ポスト４０が、第２端部４２ａ側から支持板３０の孔３０ｂに挿入（嵌入）される。これにより、孔３０ｂの壁面（より詳しくは導体３３）は、導体ポスト４０から押圧を受け、変形する。その結果、導体ポスト４０は、導体３３と嵌合した状態で固定される。嵌合面積（導体ポスト４０と孔３０ｂの壁面の導体３３とが固着している面積）は０．２８３ｍｍ２であった。図２５に示すように、導体ポスト４０の側面Ｓ１（周面）と導体回路３１の側面とは、略全面が接触する。
こうした方法で、全ての孔３０ｂに対して導体ポスト４０を挿入（嵌入）する。その結果、導体ポスト４０のコプラナリティは０．０２８ｍｍであった。なお、コプラナリティとは、部品の端子等の並び方が同一平面内にある程度（均一性）をいう。
続けて、孔３０ｂ内における支持板３０と導体ポスト４０との隙間に、スパークルフラックスＷＦ−６４００（千住金属社製）及びエコソルダーボールＳ Ｍ７０５（千住金属社製）を充填する。エコソルダーボールＳ Ｍ７０５は、径０．４５ｍｍ、含有元素「Ａｇ：３％、Ｃｕ：０．５％」のＰｂフリー半田ボールである。
その後、６０ｍｍ／分の速度で支持板３０をＮ２雰囲気のリフロー炉に流し、孔３０ｂの壁面と導体ポスト４０とを半田付けする。これにより、支持板３０と導体ポスト４０との接続が補強される。その結果、接続基板５０が製造される。半田溶融時において、加熱による最高到達温度は２８０℃である。また、２４０℃以上に加熱される時間は３５分間である。そして、常温に戻した後、冷却速度５℃／分でリフロー炉から上記半田付けした基板を取り出す。
半導体素子１０及び１０ａは、以下のように放熱板２０に実装（接続）される。この工程は、図６のステップＳ１４に相当する工程である。
導電性材料７１ａ、７１ｃにより、半導体素子１０の電極１１及び半導体素子１０ａの電極１１ａと放熱板２０の電極２１とを相互に接続する。導電性材料７１ａ、７１ｃは、含有元素「Ａｇ：３％、Ｃｕ：０．５％」のＳｎ半田からなる。半導体素子１０及び１０ａは、導電性材料７１ａ、７１ｃによりＮ２雰囲気のリフロー炉で半田付けされる。半田溶融時において、加熱による最高到達温度は２６０℃である。また、２４０℃以上に加熱される時間は９０秒間である。
半導体素子１０及び１０ａは、以下のように接続基板５０に実装（接続）される。この工程は、図６のステップＳ１５に相当する工程である。
半導体素子１０及び１０ａを放熱板２０に実装した後、半導体素子１０の電極１２〜１４及び半導体素子１０ａの電極１２ａに、厚さ３０μｍの導電性材料７２ａ〜７２ｄを印刷する。導電性材料７２ａ〜７２ｄは、例えば半田ペーストＳ７０Ｇ（千住金属社製）からなる。半田ペーストＳ７０Ｇは、含有元素「Ａｇ：３％、Ｃｕ：０．５％」のＳｎ半田である。
続けて、半導体素子１０及び１０ａの各電極に、導体ポスト４０を対向させる。
その後、１２０ｍｍ／分の速度で支持板３０をＨ２リフロー炉（デンコー社製）に流し、半導体素子１０及び１０ａの各電極と導体ポスト４０とを半田付けする。半田溶融時において、加熱による最高到達温度は３５０℃である。また、２７０℃以上に加熱される時間は２５分間である。そして、冷却速度１００℃／分でリフロー炉から上記半田付けした基板を取り出す。
こうした方法によれば、導体ポスト４０を接続するための導電性材料７２ａ〜７２ｄに半田フィレットが形成される。半田（導電性材料７２ａ〜７２ｄ）は、０．２ｍｍの高さまでせり上がる。
半導体素子１０及び１０ａの各電極と導体ポスト４０とは、上記方法により、まとめて接続（一括接続）される。その後、上記に準ずる半田付けにより外部接続端子６１〜６５を接続することで、半導体装置１０２が完成する。
実施例１の半導体装置１０２によれば、以下のように大電流を流すことができる。
発明者は、半導体装置１０２の許容電流を測定するため、放熱板の下面を０．５ｍ／分、５０℃の水で冷却しながら、常温２５℃の半導体素子１０の電極１４（エミッタ電極）に電流を流し、半導体素子１０の温度が１５０℃になった時の電流を測定した。その結果、エミッタポストＥに含まれる１５本の導体ポスト４０について、１本当たり６３Ａ（アンペア）、すなわち合計９４５Ａを流すことができた。
（実施例２）
以下、実施例２に係る半導体装置１０１（図１、図２参照）について説明する。本実施例においては、上記実施形態で示した要素と同一の要素には各々同一の符号を付し、各要素について、より詳細なパラメータを明示する。
実施例１と同様、半導体素子１０はＩＧＢＴチップであり、放熱板２０は、ＡＬＮ製の放熱板である。
支持板３０は、以下のような手順で製造される。
まず、先の図２３Ａに示したように、支持板３０の出発材料（以下、出発基板３００という）を用意する。出発基板３００は、ユーピレックス（登録商標、宇部興産）である。出発基板３００は、絶縁基板３０ａと、絶縁基板３０ａの両面にラミネートされた銅箔３０１、３０２と、から構成される。絶縁基板３０ａは、ポリイミド基板である。絶縁基板３０ａの厚みは０．０５ｍｍであり、銅箔３０２、３０２の厚みは０．１７ｍｍである。
続けて、先の図２３Ｂに示したように、炭酸ガスレーザによって径０．６ｍｍの孔３０ｂを、出発基板３００に形成（穴明け）する。孔３０ｂは、スルーホールである。孔３０ｂは、電極１２〜１４（パッド）の各々に対向して形成される。各電極に対向する孔３０ｂの数は、実施例１と同様である。
続けて、先の図２３Ｃに示したように、化学銅めっき（上村メッキ社製）により、厚さ０．１μｍの化学銅めっき膜３０３を基板表面全体に形成する。
続けて、先の図２３Ｄに示したように、電解銅めっき（奥野製薬社製）により、厚み４０μｍの電解銅めっき膜３０４を基板表面全体に形成する。これにより、銅箔３０１、３０２、化学銅めっき膜３０３、及び電解銅めっき膜３０４の３層からなる導体層が基板両面に形成され、孔３０ｂには、導体３３（銅めっき膜）が形成される。
続けて、先の図２３Ｅに示したように、実施例１と同様、上記形成された基板両面の導体層をパターニングすることで、導体回路３１、３２を形成する。
本実施例では、続けて、図２６Ａに示すように、ニッケルめっきにより、導体回路３１、３２の表面に厚さ５μｍ、ホウ素１％含有の無電解ニッケル膜３４を形成する。さらに続けて、図２６Ｂに示すように、金めっきにより、無電解ニッケル膜３４の上に厚さ０．１５μｍの無電解金めっき膜３５を形成する。これにより、無電解ニッケル膜３４及び無電解金めっき膜３５の２層からなるコーティング膜が形成される。
続けて、上記コーティング膜を形成した基板を１４×１２ｍｍのサイズに切断する。この切断には、ダイシングソー（東京精密社製）を用いる。これにより、厚さ０．４５ｍｍの支持板３０が得られる。
導体ポスト４０は、以下のように製造される。なお、本実施例に係る導体ポスト４０の表面は、コーティングされる（図１０参照）。
まず、径０．４５ｍｍの銅線を用意する。銅線は、無酸素銅Ｃ１０２０（三菱伸銅社製）からなる。そして、金型を用いて、絞り成形により銅線を加工して、先の図２２Ａ及び図２２Ｂに示したような形状にする。これにより、銅からなる柱状導体４０ａが形成される。
その後、上記導体回路３１、３２表面のコーティング膜と同様、柱状導体４０ａの表面にコーティング膜４０ｂを形成する。すなわち、コーティング膜４０ｂは、無電解ニッケル膜及び無電解金めっき膜の２層からなる。その結果、導体ポスト４０が完成する。
こうして得られる導体ポスト４０は、先の図２２Ａ及び図２２Ｂに示したような形状を有する。導体ポスト４０の第１端部４１ａ側、特に孔３０ｂに嵌合する部分（以下、嵌合部という）の端面形状（Ｘ−Ｙ平面）はコスモス形である。コスモス形の短い方の幅（図２２Ａ中のｄ１）は０．５４ｍｍであり、コスモス形の長い方の幅（図２２Ａ中のｄ２）は０．５７ｍｍである。嵌合部は８枚の弁（小片）からなり、小片１つの幅（図２２Ａ中のｄ３）は０．１４ｍｍである。嵌合部の厚さ（図２２Ｂ中のｄ４）は０．２５ｍｍである。鍔部４３の横断面形状は、径０．７５ｍｍの円である。
導体ポスト４０は、以下のように支持板３０に挿入（嵌入）される。
まず、支持板３０の孔３０ｂに導体ポスト４０を対向させ、両者を密着させる。続けて、３５Ｎ／本の力で、導体ポスト４０の嵌合部を支持板３０の孔３０ｂに打ち込む。これにより、図２１Ｂに示すように、導体ポスト４０は、孔３０ｂを貫通し、反対側（矢印Ｚ１側）へ約０．８ｍｍ突出する。導体ポスト４０の突出した部分（図２１Ｂ中の突出部Ｐ２）の各パラメータは、「平均径：０．４５ｍｍ、平均突出量：０．８０２ｍｍ、アスペクト比：１．３４」である。
本実施例では、導体ポスト４０が、第１端部４１ａ側から支持板３０の孔３０ｂに挿入（嵌入）される。これにより、孔３０ｂの壁面（より詳しくは導体３３）は、導体ポスト４０から押圧を受け、変形する。その結果、導体ポスト４０は、導体３３と嵌合した状態で固定される。嵌合面積（固着面積）は０．３０８ｍｍ２であった。導体ポスト４０の側面Ｓ２（周面）と導体回路３１及び３２の側面とは、略全面が接触する。この接触面積は０．２５８ｍｍ２であった。これは側面Ｓ２の３７．４％に相当する。
こうした方法で、全ての孔３０ｂに対して導体ポスト４０を挿入（嵌入）する。その結果、導体ポスト４０のコプラナリティは０．０１３ｍｍであった。
その後、放熱板２０及び接続基板５０の各々と半導体素子１０を接続し、半田付けにより外部接続端子６１〜６４を接続することで、半導体装置１０１が完成する。
実施例２の半導体装置１０１によれば、以下のように大電流を流すことができる。
発明者が、実施例１と同様の方法で半導体装置１０１の許容電流を測定した結果、エミッタポストＥに含まれる１５本の導体ポスト４０について、１本当たり５７Ａ（アンペア）、すなわち合計８５５Ａを流すことができた。
（他の実施例）
さらに、実施例１における導体ポスト４０の材料を変えた例（実施例３）、並びに実施例１における導体ポスト４０の挿入量及び固着面積を変えた例（実施例４、５）についても、許容電流等を測定した。また、実施例２における導体ポスト４０の端面寸法（嵌合寸法）を変化させた例（実施例６、比較例１）、導体ポスト４０と孔３０ｂとの接続に半田ボールを使用しなかった例（実施例７）についても、許容電流等を測定した。これらの結果を、上記実施例１、２の結果と共に、図２７〜図３０に示す。図中、試料＃１１〜＃１７は、実施例１〜７の半導体装置に相当し、試料＃２１は、比較例１の半導体装置に相当する。図２７には、孔３０ｂや導体３３の形状等を示す。図２８には、導体ポスト４０の材料等を示す。図２９には、固着部の固着面積（嵌合面積）等を示す。図３０には、許容電流の測定結果を示す。
なお、実施例３（＃１３）における導体ポスト４０の材料は、純アルミ１Ｎ９９（住友軽金属社製）である。また、実施例４、５（＃１４、＃１５）では、導体ポスト４０の挿入量を０．３ｍｍ、０．７ｍｍとすることで、固着面積を変えた。
図３０に示されるように、試料＃１１〜＃１７（実施例１〜７）では、試料＃２１（比較例１）に比べて、許容電流が大きくなる。
上記実施形態や別例等は、組み合わせることができる。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る半導体装置は、大電流を流す必要があるパワーデバイスに適している。本発明に係る半導体装置の製造方法は、こうした半導体装置の製造に適している。
１０ 半導体素子（ＩＧＢＴチップ）
１０ａ 半導体素子（ＦＷＤチップ）
１１〜１４ 電極
１１ａ、１２ａ 電極
２０ 放熱板
２１ 電極
３０ 支持板
３０ａ 絶縁基板
３０ｂ 孔
３１、３２ 導体回路
３３ 導体
３４ 無電解ニッケル膜
３５ 無電解金めっき膜
４０ 導体ポスト
４０ａ 柱状導体
４０ｂ コーティング膜
４１ 第１柱部
４１ａ 第１端部
４２ 第２柱部
４２ａ 第２端部
４３ 鍔部
５０ 接続基板
６１〜６５ 外部接続端子
７１ａ〜７１ｃ、７２ａ〜７２ｄ、７３ａ〜７３ｄ、７４ 導電性材料
７４ 導電性材料
１０１、１０２ 半導体装置
３００ 出発基板
３０１、３０２ 銅箔
３０３ 化学銅めっき膜
３０４ 電解銅めっき膜
４０１ 銅板
１００１ 金型ポンチ
１００２ 金型ダイ
Ｅ エミッタポスト
Ｆ ＦＷＤポスト
Ｇ ゲートポスト
Ｓ センサポスト

Claims (11)

  1. 円柱の孔が形成されるとともに、該孔の壁面に導体が形成された支持板と、
    電力用半導体素子と、
    一端に第１端部を有し他端に第２端部を有する柱状導体からなる導体ポストと、
    を備え、
    前記第１端部の端面形状と前記孔の開口形状とが非相似の関係にあり、
    前記導体ポストの側面と前記孔壁面の前記導体との固着面には、略同一面積の２以上の面が含まれ、これらの面は、略対称に配置され、
    前記導体ポストの前記第２端部は、前記電力用半導体素子に接続され、
    前記導体ポストの前記側面は、前記第２端部よりも前記第１端部側において、前記導体ポストの押圧により変形した前記孔壁面の前記導体に部分的に固着している、
    ことを特徴とする半導体装置。
  2. 前記導体ポストと前記孔壁面の前記導体との接触面積は、前記導体ポストの軸方向に直交する横断面の面積の少なくとも５０％以上である、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記支持板の少なくとも一方の主面に、導体層が形成され、
    前記導体ポストの前記側面は、前記主面の前記導体層に接触している、
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記導体ポストの前記側面と前記導体層との接触面積は、前記導体ポストの軸方向に直交する横断面の面積の少なくとも１５％以上である、
    ことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１端部の端面形状は、楕円、長方形、正多角形、正多角星、十字、コスモス形、又はこれらの２以上を結合した形状である、
    ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記導体ポストの主成分は、銅、銀、金、又はアルミニウムである、
    ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記導体ポストは、
    銅、銀、金、又はアルミニウムを主成分とする柱状導体と、
    前記柱状導体の表面に形成された、クロム、ニッケル、パラジウム、チタン、又は白金からなるコーティング膜と、
    を有する、
    ことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記コーティング膜の厚さは、０．５μｍ〜１０μｍである、
    ことを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体装置は、少なくとも前記支持板側主面に導体層を有する放熱板をさらに備え、
    前記電力用半導体素子の少なくとも１つの電極が、前記放熱板の前記導体層に固定される、
    ことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 支持板に円柱の孔を形成することと、
    前記孔の壁面に導体を形成することと、
    端面形状が前記孔の開口形状と非相似の関係にある導体ポストの第１端部を前記孔に嵌入し、前記第１端部と前記孔壁面の前記導体とを部分的に固着することと、
    前記導体ポストの、前記第１端部とは反対側の第２端部を、電力用半導体素子に接続することと、
    を含み、
    前記導体ポストの側面と前記孔壁面の前記導体との固着面には、略同一面積の２以上の面が含まれ、これらの面は、略対称に配置される、
    ことを特徴とする半導体装置の製造方法。
  11. 前記嵌入前における前記第１端部の幅は、前記孔の対応する部分の幅に比して、前記孔壁面の前記導体の厚みの５％〜７５％の寸法だけ大きい、
    ことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2009266869A 2009-11-24 2009-11-24 半導体装置及びその製造方法 Expired - Fee Related JP5551920B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009266869A JP5551920B2 (ja) 2009-11-24 2009-11-24 半導体装置及びその製造方法
US12/952,655 US8415791B2 (en) 2009-11-24 2010-11-23 Semiconductor device and fabrication method therefor
EP10192380.3A EP2339625B1 (en) 2009-11-24 2010-11-24 Semiconductor device and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009266869A JP5551920B2 (ja) 2009-11-24 2009-11-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011114039A JP2011114039A (ja) 2011-06-09
JP5551920B2 true JP5551920B2 (ja) 2014-07-16

Family

ID=44009731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009266869A Expired - Fee Related JP5551920B2 (ja) 2009-11-24 2009-11-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8415791B2 (ja)
EP (1) EP2339625B1 (ja)
JP (1) JP5551920B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107296B2 (en) * 2011-06-01 2015-08-11 Telefonaktiebolaget L M Ericsson (Publ) Thermo/electrical conductor arrangement for multilayer printed circuit boards
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
JP5870669B2 (ja) * 2011-12-14 2016-03-01 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN104011852B (zh) * 2011-12-20 2016-12-21 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
EP2871673A1 (en) 2013-11-06 2015-05-13 Nxp B.V. Semiconductor device
EP2871672B1 (en) 2013-11-06 2018-09-26 Nxp B.V. Semiconductor device
CN105612613B (zh) * 2014-04-01 2018-11-06 富士电机株式会社 半导体装置
US10880409B2 (en) * 2017-02-20 2020-12-29 Cisco Technology, Inc. Mixed qualitative, quantitative sensing data compression over a network transport
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
JP7468149B2 (ja) 2020-05-27 2024-04-16 富士電機株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484935A (en) * 1965-07-28 1969-12-23 Western Electric Co Method of producing electrical circuit assemblies having through connectors
US3484937A (en) * 1967-08-29 1969-12-23 Gen Electric Methods and apparatus for fixing interface pins in electrical circuit boards
EP0055811B1 (en) * 1981-01-07 1988-01-27 International Business Machines Corporation Pinned substrate and method for pinning a substrate
US4877176A (en) * 1987-11-25 1989-10-31 Northern Telecom Limited Soldering pins into printed circuit boards
US5083928A (en) * 1991-04-25 1992-01-28 E. I. Du Pont De Nemours And Company Electrical pin tips
US5368220A (en) * 1992-08-04 1994-11-29 Morgan Crucible Company Plc Sealed conductive active alloy feedthroughs
US5497546A (en) * 1992-09-21 1996-03-12 Matsushita Electric Works, Ltd. Method for mounting lead terminals to circuit board
JP3294738B2 (ja) * 1995-05-15 2002-06-24 新光電気工業株式会社 リードピンの取付構造
JPH1098148A (ja) * 1996-09-24 1998-04-14 Matsushita Electric Works Ltd 半導体パッケージ用端子ピン
JP3088101B1 (ja) * 1999-03-10 2000-09-18 日本特殊陶業株式会社 ピン立設基板及びその製造方法
JP3680760B2 (ja) * 2001-04-25 2005-08-10 日本電気株式会社 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法
US6747217B1 (en) * 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法
US20050285253A1 (en) * 2004-06-24 2005-12-29 Kumamoto Takashi Forming buried via hole substrates
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
JP2009064908A (ja) * 2007-09-05 2009-03-26 Ibiden Co Ltd 配線基板およびその製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール

Also Published As

Publication number Publication date
EP2339625A2 (en) 2011-06-29
US8415791B2 (en) 2013-04-09
EP2339625A3 (en) 2013-04-03
US20110121450A1 (en) 2011-05-26
EP2339625B1 (en) 2015-01-07
JP2011114039A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5551920B2 (ja) 半導体装置及びその製造方法
JP5581043B2 (ja) 半導体装置及びその製造方法
JP6602480B2 (ja) 半導体装置
US11171078B2 (en) Semiconductor device and method for manufacturing the same
JP2008141027A (ja) 熱電変換素子の接合構造及び熱電変換モジュール
JPWO2017187998A1 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
US20170223816A1 (en) Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
JP4407509B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2018125515A (ja) 電子装置
JP2007227452A (ja) フレキシブル配線基板及びそのはんだ接合方法並びにこれを用いた光送信パッケージ
JP7476540B2 (ja) 半導体装置
JP2005353726A (ja) 半導体パッケージの製造方法
JP2007042738A (ja) 半導体装置
JP2011091116A (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JPH1056243A (ja) 回路基板
TW432220B (en) Testing method with built-in automatic detection for digital and analog mixing mode circuit
JP2017063094A (ja) 電子部品搭載用モジュール、及び、電子部品搭載用モジュールの製造方法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法
US20170323801A1 (en) Method of generating a power semiconductor module
JPH11274347A (ja) 半導体パッケージ、及びその形成方法
TWM432220U (en) Alumina ceramic circuit board with metal post and LED package structure
JP2012129338A (ja) 半導体装置および半導体装置の製造方法
JP2010161265A (ja) 電子装置
JP2005183838A (ja) 熱電モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140523

R150 Certificate of patent or registration of utility model

Ref document number: 5551920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees