JPWO2017187998A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017187998A1
JPWO2017187998A1 JP2018514257A JP2018514257A JPWO2017187998A1 JP WO2017187998 A1 JPWO2017187998 A1 JP WO2017187998A1 JP 2018514257 A JP2018514257 A JP 2018514257A JP 2018514257 A JP2018514257 A JP 2018514257A JP WO2017187998 A1 JPWO2017187998 A1 JP WO2017187998A1
Authority
JP
Japan
Prior art keywords
metal
metal member
semiconductor device
circuit pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018514257A
Other languages
English (en)
Other versions
JP6854810B2 (ja
Inventor
悠矢 清水
悠矢 清水
藤野　純司
純司 藤野
裕史 川島
裕史 川島
和彦 作谷
和彦 作谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017187998A1 publication Critical patent/JPWO2017187998A1/ja
Application granted granted Critical
Publication of JP6854810B2 publication Critical patent/JP6854810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

半導体装置は、リードフレーム（２５）と、リードフレーム（２５）と電気的に接続される半導体素子（８ａ）の電極（２４）と、リードフレーム（２５）と電極（２４）との間に設けられ、リードフレーム（２５）と電極（２４）とを接合した導電性接合層（９ａ）と、リードフレーム（２５）に接合された第１の端部（２１ａ）および導電性接合層内（９ａ）に設けられた胴体部を有し、胴体部がリードフレーム（２５）の表面に沿って延伸した金属線（２２ａ）と、を備える。リードフレームと半導体素子の電極とを導電性接合層で接合しても、リードフレームと半導体素子との間の電気抵抗を小さくすることができる。

Description

本発明は、半導体素子を備えた半導体装置に関する。
半導体装置では、半導体素子を基板の回路パターンへ接合する際の接合材としてはんだ材料が広く使用されている。また、半導体装置の低コスト化、製造工程の簡素化を目的として、導電性接着剤をはんだ材料に代わる接合材として用いた半導体装置も普及しつつある。
導電性接着剤により半導体素子を基板の回路パターンへ接合する場合には、一般に、半導体装置の回路パターンが銅やアルミニウムなどで形成され、回路パターンの表面には自然酸化膜が存在するため、半導体素子と回路パターンとは酸化膜を介して接合される。この酸化膜の存在により、半導体素子と回路パターンとの間の電気抵抗は、酸化膜が無い場合に比べて大きくなる。また、酸化膜の膜厚や膜質などの状態は個体毎にばらつくため、半導体素子と回路パターンとの間の電気抵抗や熱抵抗が個体毎にばらつくといった問題がある。
このような問題点を解決するために、従来の半導体装置では、ワイヤボンディング装置により難酸化性金属材料からなるワイヤの先端を溶融してボール状ワイヤを形成し、ボール状ワイヤを第１の金属部材に載せた後、ボール状ワイヤに超音波を印加してワイヤと第１の金属部材との接合を行っていた。これにより、第１の金属部材の表面上に存在する酸化膜が除去され、接続電極であるボール状ワイヤと第１の金属部材とが酸化膜を介さずに金属結合により接合され、第１の金属部材と接続電極との間の電気抵抗を無視できるほどに小さくしていた（例えば、特許文献１参照）。
特開２００２−１１０７５０号公報
しかしながら、特許文献１に記された従来の半導体装置では、第１の金属部材と接続電極との電気抵抗は良好なものにできるものの、接続電極の表面積が小さいので、接続電極と導電性接合層との間の接触面積も小さくなり、導電性接合層内を電流が流れる実質的な断面積が小さくなる。この結果、第１の金属部材と第２の金属部材との間の電気抵抗を十分に小さくすることができないという問題点があった。
本発明は、上述のような問題を解決するためになされたもので、第１の金属部材と第２の金属部材との間の電気抵抗を小さくすることができる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、第１の金属部材と、第１の金属部材と電気的に接続される第２の金属部材と、第１の金属部材と第２の金属部材との間に設けられ、第１の金属部材と第２の金属部材とに接合された導電性接合層と、第１の金属部材に接合された第１の端部および導電性接合層内に設けられた胴体部を有し、胴体部が第１の金属部材の表面に沿って延伸した金属線と、を備える。
本発明に係る半導体装置によれば、第１の金属部材に端部が接合された金属線の胴体部が第１の金属部材の表面に沿って延伸して設けられているため、金属線と導電性接合層との接触面積を大きくすることができ、導電性接合層で接合された第１の金属部材と第２の金属部材との間の電気抵抗を小さくすることができる。
本発明の実施の形態１における半導体装置を示す断面図である。 本発明の実施の形態１におけるリードフレームと半導体素子との接合部の構成を示す拡大断面図である。 本発明の実施の形態１におけるリードフレームの半導体素子との接合部の構成を示す拡大平面図である。 本発明の実施の形態１における他の構成のリードフレームの半導体素子との接合部の構成を示す拡大平面図である。 本発明の実施の形態１における他の構成のリードフレームと半導体素子との接合部の構成示す拡大断面図である。 本発明の実施の形態１における半導体装置の金属線を接合する製造方法を示す図である。 本発明の実施の形態２における半導体装置を示す断面図である。 本発明の実施の形態３における半導体装置を示す断面図である。 本発明の実施の形態３における回路パターンとリード端子との接合部の構成を示す拡大断面図である。 本発明の実施の形態３における回路パターンとリード端子との接合部の他の構成を示す拡大断面図である。 本発明の実施の形態４における半導体装置を示す断面図である。 本発明の実施の形態４における半導体装置のＩＧＢＴとリードフレームとの接合部の構成を示す拡大断面図である。 本発明の実施の形態５における半導体装置を示す断面図である。 本発明の実施の形態５における半導体装置のＩＧＢＴと配線基板との接合部の構成を示す拡大断面図である。 本発明の実施の形態５における半導体装置の他の構成のＩＧＢＴと配線基板との接合部の構成を示す拡大断面図および拡大平面図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置を示す断面図である。
図１において、半導体装置１００は、電力用の半導体素子であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）とＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）と、ＩＧＢＴのスイッチングを制御するための集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、以下ＩＣと称する）が形成されたＩＣチップやダイオードなどの制御用の半導体素子と、各半導体素子を配線する配線部材であるリードフレームとが、半導体装置のケースとなる封止樹脂内に一体的に形成された構成をしている。
半導体装置１００は、配線部材であるリードフレーム１ａ、１ｂ、１ｃと、リードフレーム１ａに接合された電力用の半導体素子であるＩＧＢＴ２およびＦＷＤ３と、リードフレーム１ｃに接合された制御用の半導体素子８ａ、８ｂとを備えている。また、ＩＧＢＴ２およびＦＷＤ３は、リードフレーム１ａに接合された側と反対側の面に設けられた電極に接合されたアルミニウムなどの金属ワイヤ５ａ、５ｂによりリードフレーム１ｂに電気的に接続されている。さらに、制御用の半導体素子８ａ、８ｂは、リードフレーム１ｃに接合された側と反対側の面に設けられた電極に接合されたアルミニウムなどの金属ワイヤ１２ａ、１２ｂによりＩＧＢＴ２に電気的に接続されている。
表面にＩＧＢＴ２およびＦＷＤ３が接合されたリードフレーム１ａの裏面には、絶縁層６が設けられ、絶縁層６の裏面にはアルミニウムや銅などの熱伝導率が高い金属材料からなる金属板７が設けられている。絶縁層６は、リードフレーム１ａと金属板７との電気的な絶縁を確保しつつ、ＩＧＢＴ２およびＦＷＤ３からの熱を金属板７に伝熱するための層である。絶縁層６は、シリカ粒子、アルミナ粒子、窒化アルミ粒子などの熱伝導率が高い絶縁物の粒子をエポキシ樹脂などの絶縁物の樹脂に混合して形成され、放熱性と絶縁性とを両立している。金属板７は、絶縁層６を介してＩＧＢＴ２およびＦＷＤ３から伝熱してきた熱を金属板７の面方向に拡散し、金属板７の裏面に設けられるヒートシンク(図示せず)に伝熱し、ＩＧＢＴ２およびＦＷＤ３で発熱した熱はヒートシンクから半導体装置１００の外部に放熱される。
リードフレーム１ａおよびリードフレーム１ａに接合されたＩＧＢＴ２、ＦＷＤ３と、リードフレーム１ｂと、リードフレーム１ｃおよびリードフレーム１ｃに接合された制御用の半導体素子８ａ、８ｂと、絶縁層６と、金属板７と、各素子や各リードフレームを電気的に接続する金属ワイヤ５ａ、５ｂ、１２ａ、１２ｂとを、エポキシ樹脂にシリカ粒子を混合して形成した封止樹脂１０で封止して、半導体装置１００は一体的に形成される。図１に示すように、リードフレーム１ａ、１ｂ、１ｃのそれぞれは一端側が封止樹脂１０の外部に露出しており、外部端子１１ａ、１１ｂ、１１ｃを構成している。半導体装置１００は、外部端子１１ａ、１１ｂ、１１ｃを介して外部の電気回路に電気的に接続される。
リードフレーム１ａ、１ｂ、１ｃはアルミニウムまたは銅などの酸化されやすい金属材料で形成されている。ここで、酸化されやすい金属材料とは、金や銀などの貴金属（Ｐｒｅｃｉｏｕｓ ｍｅｔａｌ）材料よりも酸化されやすい金属材料をいい、卑金属（Ｂａｓｅ ｍｅｔａｌ）材料を指す。さらに具体的に言えば本発明でいう卑金属材料は、好ましくはアルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）のいずれかであり、アルミニウム、銅、ニッケル、錫のいずれかを主成分とする合金を含む。また、具体的に言えば本発明でいう貴金属材料は、好ましくは金（Ａｕ）、銀（Ａｇ）のいずれかであり、金、銀のいずれかを主成分とする合金を含む。
また、本発明でいう２つの金属材料を比較した場合の酸化されにくさ、酸化されやすさとは、その２つの金属材料の主成分となる金属元素のイオン化傾向の大小関係をもっていうことができる。すなわち、イオン化傾向が小さい金属材料ほど酸化されにくい金属材料であり、イオン化傾向が大きい金属材料ほど酸化されやすい金属材料である。例えば、上に例示した貴金属材料と卑金属材料とをイオン化傾向が小さい順に列挙すると、金、銀、銅、錫、ニッケル、アルミニウムとなる。従って、酸化されにくい順に列挙すると、金、銀、銅、錫、ニッケル、アルミニウムとなる。また、これらの金属元素を主成分とする合金についても同様であり、例えば、銀合金は銅合金よりも酸化されにくく、銅合金はアルミニウム合金よりも酸化されにくい。
なお、本発明でいう卑金属材料および貴金属材料は、上に例示した金属材料に限らず他の金属材料であってもよい。上に例示した金属材料は、工業的に多く使用されており、入手のしやすさなどから工業的に好ましい。また、以下において、金属材料をその金属元素の名前で呼ぶ場合には、その金属材料は、その金属元素単体からなる純金属である場合の他にその金属元素を主成分とする合金である場合を含み、純金属と合金との区別を必要とする場合のみ、純金属と合金とを明示して説明する。
リードフレーム１ａ、１ｂ、１ｃはアルミニウムや銅で形成されるが、リードフレーム１ａ、１ｂ、１ｃの一端側に設けられた外部端子１１ａ、１１ｂ、１１ｃには、ニッケルめっきや銀めっきなど、外部の電気回路とはんだ付けで接続するために、はんだ材料との濡れ性を良くするためのメタライズ処理が施されていてもよい。
リードフレーム１ａは、封止樹脂１０の内部に設けられた部分にもはんだ材料との濡れ性を良くするためのメタライズ処理が施されており、リードフレーム１ａ上にＩＧＢＴ２とＦＷＤ３とが、はんだ材料４ａとはんだ材料４ｂとにより接合されている。
リードフレーム１ｂは、封止樹脂１０の内部に設けられた部分にもメタライズ処理を施してもよいが、メタライズ処理を施さなくてもよい。リードフレーム１ｂは、アルミニウムや銅などの酸化されやすい金属材料で形成されているが、金属ワイヤ５ｂは、ワイヤボンディング装置などを用いた超音波接合により接合されるため、接合時に印加される超音波によりリードフレーム１ｂ上の酸化膜が除去され、リードフレーム１ｂと金属ワイヤ５ｂとが金属結合により接合される。
リードフレーム１ｃは、封止樹脂１０の内部に設けられた部分には銀めっきによるメタライズ処理が施されておらず、リードフレーム１ｃの母材であるアルミニウムあるいは銅が表面に露出した構成や、アルミニウムや銅を母材として表面にニッケルめっきや錫めっきを施した構成をしている。すなわち、リードフレーム１ｃの封止樹脂１０の内部の部分は、表面が卑金属材料で形成されている。リードフレーム１ｃと、制御用の半導体素子８ａおよび８ｂとは、導電性接合層９ａおよび９ｂで接合されている。
導電性接合層９ａ、９ｂは、例えば、エポキシ樹脂やシリコン樹脂に直径が１μｍ以上１０μｍ以下の球状または鱗片状の銀や銅などの金属粒子を混合した導電性接着剤である。エポキシ樹脂中やシリコン樹脂中では、複数の金属粒子が互いに接触して存在しているため、金属粒子同士の接触を通じて電気伝導と熱伝導とが行われる。この結果、導電性接合層９ａ、９ｂにより制御用の半導体素子８ａ、８ｂとリードフレーム１ｃとが電気的および熱的に接続される。従って、導電性接着剤に用いられる金属粒子としては、粒子表面が酸化されにくい貴金属粒子が好ましく銀粒子がより好ましい。
また、導電性接着剤に含有される金属粒子として、直径が１ｎｍ以上１０００ｎｍ未満の金属粒子である金属ナノ粒子を単体で、あるいは直径が１μｍ以上１０μｍ以下の金属粒子と金属ナノ粒子とを混合して用いてもよい。導電性接着剤に金属ナノ粒子を含有させて、金属ナノ粒子の焼結温度以上に加熱すると、金属ナノ粒子が他の金属粒子と金属結合して焼結体となるため、金属ナノ粒子を含有しない導電性接着剤に比べてさらに良好な電気伝導と熱伝導とを得ることができるので好ましい。なお、ここでいう金属粒子は、直径が１ｎｍ以上１０００ｎｍ未満の金属ナノ粒子と直径が１μｍ以上１０μｍ以下の金属粒子との両方を指す。
次に、導電性接合層９ａ、９ｂによるリードフレーム１ｃと半導体素子８ａ、８ｂとの接合部の構成についてさらに詳しく説明する。
図２は、本発明の実施の形態１におけるリードフレームと半導体素子との接合部の構成を示す拡大断面図である。図２の拡大断面図は、図１におけるリードフレーム１ｃと制御用の半導体素子８ａとの接合部の構成を示したものである。なお、図２では、半導体素子８ａのリードフレーム１ｃ側と反対側の電極に接合された金属ワイヤ１２ａ、１２ｂを省略して示した。
図２に示すように、半導体素子８ａは、リードフレーム１ｃの一部であり、封止樹脂１０で封止された半導体装置１００の内部に設けられた領域である第１の金属部材２５に接合されている。第１の金属部材２５の表面には自然酸化により酸化膜２０が形成されている。また、第１の金属部材２５の表面側には、一端に第１の端部２１ａを有し、他端に第２の端部２３ａを有する金属線２２ａが設けられており、第１の端部２１ａと第１の金属部材２５の表面とが金属結合により接合され、第２の端部２３ａと第１の金属部材２５の表面とが金属結合により接合されている。同様に、第１の金属部材２５の表面側には、一端に第１の端部２１ｄを有し、他端に第２の端部２３ｄを有する金属線２２ｄが設けられており、第１の端部２１ｄと第１の金属部材２５の表面とが金属結合により接合され、第２の端部２３ｄと第１の金属部材２５の表面とが金属結合により接合されている。
なお、ここでいう第１の端部２１ａ、２１ｄと第１の金属部材２５との金属結合、および第２の端部２３ａ、２３ｄと第１の金属部材２５との金属結合とは、化学結合の一形態である金属結合のことであり、自由電子を媒介として陽イオンとなった金属原子が結びついた状態をいう。従って、第１の端部２１ａ、２１ｄおよび第２の端部２３ａ、２３ｄのそれぞれと第１の金属部材２５とは酸化膜を介さずに電気的に接続されている。以下では、金属線２２ａについて説明するが、金属線２２ｄについても金属線２２ａと同様の構造をしている。
図２に示すように、金属線２２ａの第１の端部２１ａの断面積は、金属線２２ａのうち両端部を除いた部分である胴体部の断面積よりも大きくなっている。金属線２２ａの胴体部の断面積よりも断面積が大きい第１の端部２１ａは、第１の金属部材２５の表面に対して突起状に盛り上がるように形成されて第１の金属部材２５の表面に接合されている。金属線２２ａは、ワイヤボンディング装置による超音波接合により第１の金属部材２５の表面に接合されている。
ワイヤボンディング装置による超音波接合には、接合始点にボールを形成して超音波接合を行うボールボンディングと、接合始点にボールを形成せずに超音波接合を行うウェッジボンディングとがある。図２に示す金属線２２ａの第１の端部２１ａは、ワイヤボンディング装置を用いたボールボンディングにより形成することができる。金属線２２ａの第１の端部２１ａの断面積を、金属線２２ａの胴体部の断面積よりも大きくすることで、金属線２２ａの第１の端部２１ａと第１の金属部材２５との間の金属結合の面積を大きくすることができる。また、金属線２２ａの第１の端部２１ａと導電性接合層９ａとの接触面積を大きくすることができる。この結果、導電性接合層９ａと第１の金属部材２５との間の電気抵抗を小さくすることができる。
金属線２２ａは、第１の金属部材２５の表面を形成する金属材料よりも酸化されにくい金属材料を胴体部の表面に有する、胴体部の直径が２０μｍ〜１００μｍ程度の細線である。第１の金属部材２５の表面がアルミニウムである場合には、金属線２２ａは胴体部の表面にアルミニウムより酸化されにくいニッケルや銅を有していてもよいが、より好ましくは、金属線２２ａはより酸化されにくい貴金属材料を有している方が好ましい。具体的には、金属線２２ａは、金線、銀線、あるいは貴金属材料を表面にコーティングした銅線が好ましい。本実施の形態１では、金属線２２ａは、例えば、直径が３７．５μｍの金線である。
導電性接合層９ａが、第１の金属部材２５の表面上に、金属線２２ａを埋設した状態で設けられるため、導電性接合層９ａが金属線２２ａの表面と接触して、導電性接合層９ａと金属線２２ａとが電気的に接続される。金属線２２ａの胴体部は導電性接合層９ａ内に設けられており、金属線２２ａの胴体部は、第１の端部２１ａが接合された第１の金属部材２５の表面に沿って延伸している。また、金属線２２ａの胴体部は第１の金属部材２５の表層に存在する酸化膜上に設けられている。金属線２２ａは両端部を除く胴体部では、第１の金属部材２５の表面との間に間隙を有しているため、導電性接合層９ａがこの間隙に入り込むことで、導電性接合層９ａが、金属線２２ａの胴体部と第１の金属部材２５の表面との間にも設けられる。この結果、金属線２２ａと導電性接合層９ａとの接触面積が増大して金属線２２ａと導電性接合層９ａとの間の電気抵抗が低減し、さらに導電性接合層９ａが金属線２２ａによるアンカー効果によって第１の金属部材２５の表面上に強固に接合される。
金属線２２ａは金線であるので、金属線２２ａの表面には酸化膜が存在せず、金属線２２ａは、金属線２２ａの第１の端部２１ａの表面積と金属線２２ａの胴体部の表面積とからなる大きな表面積により導電性接合層９ａと接触するので、導電性接合層９ａと金属線２２ａとが非常に小さな電気抵抗で電気的に接続される。また、金属線２２ａの第１の端部２１ａおよび第２の端部２３ａと第１の金属部材２５の表面とが金属結合により接合されているので、金属線２２ａと第１の金属部材２５との間の電気抵抗も非常に小さくなる。従って、導電性接合層９ａは第１の金属部材２５の表面上に酸化膜２０を介して設けられるが、導電性接合層９ａと第１の金属部材２５との間の電気抵抗は、酸化膜２０の影響を受けず非常に小さくなる。すなわち、第１の金属部材２５と導電性接合層９ａとは、第１の金属部材２５と金属線２２ａとの金属結合による接合部、金属線２２ａの胴体部および端部の表面と導電性接合層９ａとの接触面とを介して小さな電気抵抗で電気的に接続される。金属線２２ｄについても同様である。
第１の金属部材２５の表面上に超音波接合された金属線２２ａは第１の端部２１ａに加えて第１の金属部材２５の表面に沿って延伸した胴体部を有しているため、第１の金属部材２５の表面上に第１の端部２１ａのみを超音波接合する場合に比べて、金属線２２ａと導電性接合層９ａとの間の接触面積を大きくすることができるため、金属線２２ａと導電性接合層９ａとの間の電気抵抗をより小さくすることができる。この結果、第１の金属部材２５と導電性接合層９ａとをより小さな電気抵抗で電気的に接続することができる。
そして、導電性接合層９ａ上に制御用の半導体素子８ａの電極２４が接触して設けられる。電極２４は、表面が銀などの酸化されにくい金属材料でメタライズ処理されており、半導体素子８ａの電極２４と導電性接合層９ａとが酸化膜を介さずに電気的に接合される。電極２４は導電性接合層９ａ上に設けられ、導電性接合層９ａと電気的に接続される第２の金属部材である。
以上の構成により、第１の金属部材２５が設けられたリードフレーム１ｃと、第２の金属部材である電極２４が設けられた半導体素子８ａとが、導電性接合層９ａにより接合されて、配線部材であるリードフレーム１ｃと半導体素子８ａとが小さな電気抵抗で電気的に接合される。
なお、金属線２２ａおよび２２ｄが金線などの貴金属線でなく、第１の金属部材２５よりも酸化されにくい卑金属材料で金属線２２ａおよび２２ｄの胴体部表面が形成されている場合には、導電性接合層９ａと金属線２２ａおよび２２ｄとが、金属線２２ａおよび２２ｄの表面に存在する自然酸化膜を介して電気的に接続される場合もあり得る。しかし、その場合であっても金属線２２ａおよび２２ｄの胴体部表面は、第１の金属部材２５の表面よりも酸化されにくいので、第１の金属部材２５と導電性接合層９ａとが第１の金属部材２５の表面の酸化膜のみを介して電気的に接続される場合よりも、第１の金属部材２５と導電性接合層９ａとの間の電気抵抗を小さくすることができる。
図３は、本発明の実施の形態１におけるリードフレームの半導体素子との接合部の構成を示す拡大平面図である。図３の拡大平面図は、図２で示した接合部におけるリードフレーム１ｃの表面の構成を示したものである。
図３において、破線で示した四角形の内部の領域が、リードフレーム１ｃの一部であって半導体装置１００の内部に設けられた第１の金属部材２５の表面上に導電性接合層９ａが設けられる接合領域である。図３に示すように、第１の金属部材２５には、複数の金属線２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、および２２ｆが接合領域の中心側から外周側に向かって放射状に設けられている。図３では、金属線の数を６としているが、これに限るものではなく、好ましくは複数であればよい。金属線２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、および２２ｆは、それぞれ第１の端部２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、および２１ｆを備えており、それぞれ第２の端部２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、および２３ｆを備えている。各第１の端部および各第２の端部は第１の金属部材２５の表面に金属結合により接合されている。図３では、金属線の胴体部の断面積よりも断面積が大きい第１の端部を、隣り合う金属線同士で第１の金属部材２５上の接合領域の中心側と外周側とに交互に位置するように設けたが、第１の端部は全て第１の金属部材２５の接合領域の外周側に位置していてもよく、全て第１の金属部材２５の接合領域の中心側に位置していてもよい。
また、金属線２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、および２２ｆは、ウェッジボンディングにより形成されて、第１の端部の断面積を金属線の胴体部の断面積よりも大きくせずに、第１の端部と第２の端部とがほぼ同一の構成で形成されていてもよい。
図３に示すように、第１の金属部材２５の接合領域に複数の金属線がほぼ等角度で放射状に設けられているため、リードフレーム１ｃ内の第１の金属部材２５と半導体素子８ａの電極２４からなる第２の金属部材との間の導電性接合層９ａに流れる電流を均等に分散して電流の集中を抑制して、第１の金属部材２５と第２の金属部材との間の電気抵抗を小さくすることができる。
金属線２２ａの線膨張係数は、金の場合で約１５ｐｐｍ／Ｋであり、銀の場合で約１９ｐｐｍ／Ｋである。金属線２２ａの線膨張係数は、導電性接合層９ａの線膨張係数（数十ｐｐｍ／Ｋ以上）と、半導体素子８ａの線膨張係数（約３ｐｐｍ／Ｋ）との中間であるため、金属線２２ａが導電性接合層９ａ内に設けられ第１の金属部材２５の表面に沿って延伸していることで、導電性接合層９ａに生じる熱応力を低減することができる。この結果、半導体装置１００の熱信頼性を向上させることができる。
また、第１の金属部材２５の表面上に超音波接合した金属線２２ａの胴体部を、第１の金属部材２５の超音波接合した表面に沿って延伸させているので、１回のワイヤボンディングで第１の金属部材２５の表面の広い範囲に形成することができる。このため、短い加工時間で熱応力を効果的に低減することができるので、半導体装置１００の製造コストを低減することができる。
また、導電性接合層９ａに用いられる導電性接着剤の導電率および熱伝導率は、第１の金属部材２５に端部を接合した金属線２２ａ〜２２ｆに比較して１桁〜２桁小さい場合があるため、図３に示すように金属線２２ａ〜２２ｆを放射状に設けることによって、金属線２２ａ〜２２ｆが半導体素子８ａに流れる電流や半導体素子８ａの発熱を半導体素子８ａの中心側から外周側に伝達するため、導電性接着剤を用いて半導体素子８ａを第１の金属部材２５に接合した場合でも接合部の電気伝導および熱伝導を良好にすることができる。動作中の半導体装置では半導体素子の中央部が最も高温となるが、本発明の半導体装置１００では、金属線２２ａ〜２２ｆが半導体素子８ａの中心側から外周側へ熱を逃がすことができるため、動作中の半導体素子８ａの温度を効果的に低減することができる。
導電性接着剤に含まれる金属粒子が銀粒子の場合、導電性接着剤の質量に対する銀粒子の含有率が７０ｗｔ％未満であれば電気伝導および熱伝導の改善効果が特に大きくなるので、金属線２２ａ〜２２ｆを放射状に設けることが好ましい。また、導電性接着剤に含まれる金属粒子が銅粒子の場合には、銅粒子の含有率がさらにさらに高い場合であっても電気伝導および熱伝導の改善効果が得られるので、金属線２２ａ〜２２ｆを放射状に設けることが好ましい。
さらに、図３に示すように金属線２２ａ〜２２ｆを第１の金属部材２５の接合領域の中心側から外周側に放射状に設けることによって、第１の金属部材２５の接合領域の表面上に導電性接着剤を塗布する場合に、金属線２２ａ〜２２ｆをガイドとして導電性接着剤が第１の金属部材２５の接合領域に濡れ広がるので、生産性に優れたディスペンサを用いて導電性接着剤を第１の金属部材２５の接合領域に形成することができる。導電性接着剤に含まれる金属粒子の含有率が小さい場合、導電性接着剤は流動しやすくなるため、金属線２２ａ〜２２ｆの胴体部と第１の金属部材２５の表面との間の間隙に導電性接着剤を容易に充填することができる。なお、導電性接着剤における金属粒子の重点率が８５ｗｔ％以上の場合には、狭い間隙への充填性を向上させるために金属粒子に直径が１μｍ未満の金属ナノ粒子を含む方が好ましい。
図４は、本発明の実施の形態１における他の構成のリードフレームの半導体素子との接合部の構成を示す拡大平面図である。図４の拡大平面図は、図３と同様に図２で示した接合部におけるリードフレーム１ｃの表面の構成を示したものであり、図３の構成とは、金属線が第１の端部と第２の端部との間に、第１の金属部材に金属結合により接合された接合部を備えた構成が異なる。なお、図３と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
図４に示すように、第１の金属部材２５には、Ｖ字状の３本の金属線２２ｇ、２２ｈ、２２ｉが第１の金属部材２５の接合領域の中心側から外周側に向かって放射状に設けられている。金属線２２ｇは、第１の端部２１ｇと第２の端部２３ｇとの間に接合部２９ｇを有しており、接合部２９ｇは第１の金属部材２５に金属接合により接合されている。同様に、金属線２２ｈは、第１の端部２１ｈと第２の端部２３ｈとの間に接合部２９ｈを有し、金属線２２ｉは、第１の端部２１ｉと第２の端部２３ｉとの間に接合部２９ｉを有しており、接合部２９ｈおよび接合部２９ｉはそれぞれ第１の金属部材２５に金属結合により接合されている。
より詳しく説明すれば、金属線２２ｇは胴体部の断面積より大きい断面積を有する第１の端部２１ｇと第１の金属部材２５とが金属結合により接合されており、第２の端部２３ｇと第１の金属部材２５とが金属結合により接合されている。そして、第１の端部２１ｇと第２の端部２３ｇとの間に接合部２９ｇが設けられ、接合部２９と第１の金属部材２５とが金属結合により接合されている。金属線２２ｈおよび金属線２２ｉについても同様である。
なお、図４では、１本の金属線が第１の端部と第２の端部との間に１つの接合部を設けた場合について示したが、第１の端部と第２の端部との間に設ける接合部の数は１に限るものではなく、複数の接合部が設けられ、それぞれの接合部が第１の金属部材２５の表面に金属結合により接合されていてもよい。
図５は、本発明の実施の形態１における他の構成のリードフレームと半導体素子との接合部の構成を示す拡大断面図である。図５の拡大断面図は、図２の構成とは、半導体素子の電極が金属線と接触している構成が異なる。なお、図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
図５に示すように、第１の金属部材２５に超音波接合された金属線２２ａおよび２２ｄは、胴体部の一部が半導体素子８ａの電極２４に接触して、金属線２２ａおよび２２ｄが導電性接合層９ａを介さずに半導体素子８ａの電極２４に電気的に接続されている。このため、導電性接合層９ａを介さずに金属線２２ａおよび２２ｄの胴体部から電極２４へ熱や電気を流すことができるため、放熱性をさらに向上させ、第１の金属部材２５と半導体素子８ａの電極２４との間の電気抵抗をさらに小さくすることができる。
次に、本発明の半導体装置の製造方法について説明する。
図６は、本発明の実施の形態１における半導体装置の金属線を接合する製造方法を示す図である。図６は、アルミニウムや銅などの表面に酸化膜を有する金属材料で形成された第１の金属部材２５の表面に、図３および図４で示した金属線をワイヤボンディング装置による超音波接合を用いて接合する方法を示している。
図６（ａ）に示すように、リードフレーム１ｃの一部である第１の金属部材２５の表面には酸化膜２０が存在する。ワイヤボンディング装置は、キャピラリ３０を有しており、キャピラリ３０に設けられた貫通穴に金線３１が挿入されている。なお、前述のように金線３１の代わりに他の貴金属線や貴金属をコーティングした銅線などの卑金属線を用いてもよい。金線３１は、キャピラリ３０の貫通穴を通って、キャピラリ３０の先端からキャピラリ３０の外部に繰り出されるようになっている。キャピラリ３０の先端からは所定長の金線３１が排出されており、テール３２を構成している。
次に、図６（ｂ）に示すように、ワイヤボンディング装置は、キャピラリ３０の先端から排出されたテール３２を放電により溶融させて、キャピラリ３０の先端にボール３３を形成する。ボール３３の直径は、ボール３３を形成する前のテール３２の長さによって調整可能であるが、例えば、金線３１の直径の１．２倍〜１．５倍程度であってよい。
次に、図６（ｃ）に示すように、先端にボール３３を形成したキャピラリ３０の先端を第１の金属部材２５の表面に押し当て、ワイヤボンディング装置がキャピラリ３０の先端に超音波を印加する。この結果、第１の金属部材２５の表面のボール３３が押し当てられた部分の酸化膜２０が除去される。また、ボール３３は印加された超音波のエネルギーによって溶融して変形し、第１の金属部材２５の表面と金属結合により接合され、第１の端部２１ｊが形成される。第１の端部２１ｊはボール３３を押し潰して形成されるため、第１の端部２１ｊの断面積は金線３１の断面積よりも大きくなる。
次に、図６（ｄ）に示すように、ワイヤボンディング装置は、キャピラリ３０の先端を引き上げて第１の金属部材２５の表面から離し、第２の端部２３ｎを第１の金属部材２５に接合する場所にキャピラリ３０の先端を移動する。これにより第１の金属部材２５の表面に沿って延伸した胴体部が形成される。そして、再びキャピラリ３０の先端を第１の金属部材２５の表面に押し当てて超音波を印加する。この結果、キャピラリ３０の先端が押し当てられた部分の酸化膜２０が除去され、金線３１は変形して第１の金属部材２５の表面に金属結合により接合される。
図３に示した金属線が第１の端部と第２の端部との間に接合部を有しない場合は、図６（ｄ）の工程の次に、図６（ｅ）に示す工程が行われる。一方、図４に示した金属線が第１の端部と第２の端部との間に接合部を有する場合は、図６（ｄ）の工程の次に、図６（ｆ）に示す工程が行われる。
図６（ｅ）に示す工程では、ワイヤボンディング装置が金線３１を第２の端部２３ｊから切り離す。この結果、金属線２２ｊは、第１の端部２１ｊが第１の金属部材２５の表面に金属結合により接合され、第２の端部２３ｊが第１の金属部材２５の表面に金属結合により接合された構成となる。そして、キャピラリ３０の先端にはテール３２が設けられ、再び図６（ａ）の工程に戻り、他の金属線を第１の金属部材２５の表面に接合して、図３に示すように複数の金属線が第１の金属部材２５の表面に設けられる。
図６（ｆ）に示す工程では、ワイヤボンディング装置が接合部２９ｊを第１の金属部材２５の表面に接合した後に、金線３１を切断せずに、キャピラリ３０の先端を引き上げて第１の金属部材２５の表面から離し、横方向に移動させることによってキャピラリ３０の貫通穴を通って繰り出される金線３１が接合部と第２の端部との間の金属線２２ｊとなる。そして、第２の端部を第１の金属部材２５に接合する場所に、キャピラリ３０の先端を移動して、キャピラリ３０に超音波を印加して金属線２２ｊの第２の端部を第１の金属部材２５の表面に金属結合により接合する。このような工程により、図４に示すように第１の端部と第２の端部との間に第１の金属部材２５に金属結合された接合部を有する金属線が第１の金属部材２５の表面に設けられる。
以上のような工程により、図３あるいは図４に示すようにリードフレーム１ｃの一部に設けられた第１の金属部材２５の表面に複数の金属線を接合した後、第１の金属部材２５の表面上に導電性接着剤を塗布し、導電性接着剤上に、半導体素子８ａの第２の金属部材である電極２４と導電性接着剤とが接するように設置する。そして、加熱処理により導電性接着剤を硬化させて、第１の金属部材２５と半導体素子８ａとが導電性接着剤により接合されて、第１の金属部材２５の表面と半導体素子８ａの電極２４である第２の金属部材との間に導電性接合層９ａが形成される。なお、半導体素子８ａを配置する際に、半導体素子８ａに加圧して、図５に示した半導体装置のように、半導体素子８ａの電極２４と金属線２２ａ、２２ｄの胴体部とを接触させてもよい。この場合、金属線２２ａ、２２ｄがスペーサとして機能するため、導電性接合層９ａの厚みを一定にすることができる。
上述のようにリードフレーム１ｃ上に半導体素子８ａ、８ｂを導電性接合層９ａ、９ｂで接合する。また、リードフレーム１ａ上にＩＧＢＴ２、ＦＷＤ３をはんだ材料４ａ、４ｂで接合し、ＩＧＢＴ２およびＦＷＤ３とリードフレーム１ｂとを金属ワイヤ５ａ、５ｂで電気的に接続し、半導体素子８ａ、８ｂとＩＧＢＴ２とを金属ワイヤ１２ａ、１２ｂで電気的に接続する。そして、リードフレーム１ａのＩＧＢＴ２およびＦＷＤ３を接合した側と反対側に絶縁層６を設け、さらに金属板７を設けて、これらを封止樹脂１０により一体的に封止することで半導体装置１００は製造される。
なお、本実施の形態１では、制御用の半導体素子８ａおよび８ｂとリードフレーム１ｃとの接合に導電性接着剤を用いた場合について説明したが、ＩＧＢＴ２およびＦＷＤ３とリードフレーム１ａとの接合に導電性接着剤を用いてもよい。ＩＧＢＴ２およびＦＷＤ３とリードフレーム１ａとの接合に導電性接着剤を用いる場合であっても、リードフレーム１ａの表面がアルミや銅などの酸化されやすい金属材料で形成されている場合には、上述のようにリードフレーム１ａの表面の第１の金属部材の表面に、酸化されにくい金属材料を表面に有する金属線を接合して、この金属線を埋設した状態で導電性接着剤を設けるとよい。これにより、リードフレーム１ａの表面上に銀めっき処理を施すなどのメタライズ処理を省略することができ、製造工程の簡略化により製造コストを低減することができる。
ＩＧＢＴ２あるいはＦＷＤ３を導電性接着剤でリードフレームに接合する場合には、制御用の半導体素子８ａ、８ｂを導電性接着剤で接合する場合に比べて、接合面に流れる電流密度が大きくなる。第１の金属部材の表面に接合する金属線として、例えば、直径３７．５μｍの金線を用いた場合には、図２に示した構成の金属線１本当たり１８Ａの電流を流すことができる。従って、例えば、ＩＧＢＴ２あるいはＦＷＤ３に流れる最大電流が１００Ａの場合には、図３に示すように６本の金属線を第１の金属部材の表面に接合すればよい。
以上のように、本発明の実施の形態１の半導体装置は、表面が酸化されやすい金属材料で形成されたリードフレームの表面に、リードフレームの表面の金属材料よりも酸化されにくい金属材料を表面に有する金属線を金属結合により接合し、この金属線を埋設した状態で導電性接合層を設け、すなわち、金属線の胴体部を導電性接合層内に設け、導電性接合層上に半導体素子を設けて、リードフレームと半導体素子とを電気的に接続したので、リードフレームと半導体素子との間の電気抵抗を小さくすることができる。
また、リードフレームの表面に接合する金属線を放射状に複数設けたので、半導体素子とリードフレームとの間の電気伝導および熱伝導の均一化を図ることができる。また、リードフレームの表面に放射状に設けた複数の金属線が、導電性接着剤を塗布する際のガイドの役割をするので、導電性接着剤を塗布するための製造コストを低減することができる。
実施の形態２．
図７は、本発明の実施の形態２における半導体装置を示す断面図である。図７において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、半導体素子がリードフレーム上ではなく、絶縁基板の回路パターン上に接合された構成が相違している。
図７において、絶縁基板１３は、金属ベース板１３ｃ上に樹脂あるいはセラミックスなどの絶縁物からなる絶縁層１３ｂが設けられ、絶縁層１３ｂ上に銅またはアルミニウムで形成された配線部である回路パターン１３ａが設けられて構成されている。ＩＧＢＴ２、ＦＷＤ３、および制御用の半導体素子８ａ、８ｂは、絶縁基板１３の回路パターン１３ａに接合されている。ＩＧＢＴ２およびＦＷＤ３ははんだ材料４ａ、４ｂで回路パターン１３ａに接合されているが、導電性接合層で回路パターン１３ａに接合されてもよい。半導体素子８ａ、８ｂは導電性接合層９ａ、９ｂで回路パターン１３ａに接合されているが、はんだ材料で回路パターン１３ａに接合されてもよい。
ＩＧＢＴ２、ＦＷＤ３、半導体素子８ａ、８ｂなどの半導体素子を導電性接着剤で回路パターン１３ａに接合する場合には、実施の形態１で示したように、回路パターン１３ａの表面の金属材料よりも酸化されにくい金属材料を胴体部の表面に有する金属線が、回路パターン１３ａの接合面となる第１の金属部材の表面に金属結合により接合され、半導体素子と回路パターン１３ａとが小さな電気抵抗で電気的に接続される。
そして、半導体素子が接合された絶縁基板１３の周囲にケース１４が設けられ、ケース１４に設けられたケース端子１６ｄにＩＧＢＴ２およびＦＷＤ３がアルミワイヤなどの金属ワイヤ５ａ、５ｂにより電気的に接続され、ケース１４に設けられたケース端子１６ｅと回路パターン１３ａとがアルミワイヤなどの金属線１２ｃにより電気的に接続される。制御用の半導体素子８ａ、８ｂはアルミワイヤなどの金属ワイヤ１２ａ、１２ｂによりＩＧＢＴ２に電気的に接続される。そして、ケース１４の内側を封止樹脂１０で封止して半導体装置２００は構成される。ケース端子１６ｄおよび１６ｅはアルミや銅などの導電率が大きい金属で形成された配線部材であり、ケース端子１６ｄおよび１６ｅのうち半導体装置２００の外部に露出した部分は外部の電気回路と接続するための外部端子１１ｄおよび１１ｅとなっている。
このように、導電性接着剤からなる導電性接合層で接合される半導体素子は、実施の形態１で述べたようにリードフレームに限らず、本実施の形態２で述べたように絶縁基板の回路パターンに接合されてもよい。このような場合であっても、銅やアルミニウムなどの卑金属材料で形成された回路パターンの表面に、銀めっきなどのメタライズ処理を施さなくても、半導体素子と配線部材である回路パターンとの間の電気抵抗を小さくして、半導体素子と回路パターンとを電気的に接続することができる。
実施の形態３．
図８は、本発明の実施の形態３における半導体装置を示す断面図である。図８において、図１および図７と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１および２とは、絶縁基板上の回路パターンと配線部材であるリード端子とを導電性接合層で接合した構成が相違している。
図８に示す半導体装置３００は、銅やアルミニウムで形成された回路パターン１３ａとＩＧＢＴ２、ＦＷＤ３とがはんだ材料４ａ、４ｂにより接合され、回路パターン１３ａと制御用の半導体素子８ａ、８ｂとが導電性接合層９ａ、９ｂにより接合されている。各半導体素子と回路パターン１３ａとの接合部は実施の形態１と同様に構成されている。
各半導体素子と半導体装置３００の外部の電気回路とを接続するための外部端子１１ｆおよび１１ｇが、アルミニウムや銅などの卑金属材料で形成されたリード端子１７ｆおよび１７ｇの一端に設けられている。配線部材であるリード端子１７ｆおよび１７ｇは、外部端子１１ｆおよび１１ｇが設けられた側と反対側が導電性接合層９ｃおよび９ｄにより、配線部材である回路パターン１３ａに接合され、リード端子１７ｆと回路パターン１３ａとが電気的に接続され、リード端子１７ｇと回路パターン１３ａとが電気的に接続されている。リード端子１７ｆと回路パターン１３ａとの接合部、およびリード端子１７ｇと回路パターン１３ａとの接合部は実施の形態１で説明したような構成をしているので、それぞれ小さな電気抵抗で電気的に接続されている。
図９は、本発明の実施の形態３における回路パターンとリード端子との接合部の構成を示す拡大断面図である。また、図１０は、本発明の実施の形態３における回路パターンとリード端子との接合部の他の構成を示す拡大断面図である。図９は、回路パターンの表面に金属線が接合された構成の接合部であり、図１０は、リード端子の表面に金属線が接合された構成の接合部である。
図９は、回路パターン１３ａが銅やアルミニウムなどの卑金属材料で形成され、回路パターン１３ａの表面に銀めっきなどのメタライズ処理が施されていない場合、あるいは回路パターン１３ａの表面にニッケルめっきや錫めっきが施されている場合である。リード端子１７ｆはアルミニウムや銅で形成されており、表面に銀めっきなどのメタライズ処理が施されている。
図９では、回路パターン１３ａが第１の金属部材２５となっており、リード端子１７ｆが第２の金属部材となっている。実施の形態１で説明したように第１の金属部材２５の表面には複数の金属線２２ａ、２２ｄが金属結合により接合されている。そして、第１の金属部材２５である回路パターン１３ａと第２の金属部材であるリード端子１７ｆとの間に導電性接合層９ｃが設けられている。この結果、配線部材である回路パターン１３ａと配線部材であるリード端子１７ｆとが小さな電気抵抗で電気的に接続される。
一方、図１０は、回路パターン１３ａが銅やアルミニウムなどの卑金属材料で形成され、回路パターン１３ａの表面に銀めっきなどのメタライズ処理が施されている。リード端子１７ｆはアルミニウムや銅で形成されており、表面にはメタライズ処理が施されていない場合、あるいはニッケルめっきや錫めっきが施されている場合である。
図１０では、リード端子１７ｆが第１の金属部材２５となっており、回路パターン１３ａが第２の金属部材となっている。実施の形態１で説明したように第１の金属部材２５の表面には複数の金属線２２ａ、２２ｄが金属結合により接合されている。そして、第１の金属部材２５であるリード端子１７ｆと第２の金属部材である回路パターン１３ａとの間に導電性接合層９ｃが設けられている。この結果、配線部材である回路パターン１３ａと配線部材であるリード端子１７ｆとが小さな電気抵抗で電気的に接続される。
なお、図９および図１０では、回路パターン１３ａあるいはリード端子１７ｆのいずれか一方に銀めっきなどのメタライズ処理が施されている場合について説明したが、回路パターン１３ａおよびリード端子１７ｆの両方に銀めっきなどのメタライズ処理が施されておらず、両方の表面が酸化されやすい卑金属材料で形成されている場合には、回路パターン１３ａおよびリード端子１７ｆの両方の表面に貴金属材料の表面を有する金属線を接合して、回路パターン１３ａとリード端子１７ｆとを導電性接合層９ｃで接合すればよい。この場合、リード端子１７ｆ側に接合された金属線と、回路パターン１３ａ側に接合された金属線とが、重ならないようにそれぞれの第１の金属部材の表面に接合することで、リード端子１７ｆと回路パターン１３ａとの接合部の厚さを厚くせずに良好な電気伝導および熱伝導を得ることができる。
本実施の形態３で示すように、絶縁基板１３の回路パターン１３ａに外部端子が設けられたリード端子１７ｆを接合して、回路パターン１３ａとリード端子１７ｆとを電気的に接続することで、外部端子と回路パターンとをアルミワイヤで電気的に接続するよりも多くの電流を流すことができる。絶縁基板１３の回路パターン１３ａにＩＧＢＴ２およびＦＷＤ３をはんだ接合により接合する場合には、回路パターン１３ａをアルミニウムに比べて酸化されにくい銅で形成している場合であっても、はんだ接合時の加熱処理によって回路パターン１３ａの表面がより多く酸化されている。このような場合、一般的には、回路パターン１３ａの表面の酸化膜を除去するために還元処理を施さなければ、回路パターン１３ａとリード端子１７ｆとを導電性接着剤で接合した場合に良好な電気伝導が得られない。しかし、本実施の形態３に示したように回路パターン１３ａの表面に金線などの酸化されにくい金属線を接合して、導電性接着剤により回路パターン１３ａとリード端子１７ｆとを接合することで良好な電気伝導を得ることができる。この結果、回路パターン１３ａにＩＧＢＴ２やＦＷＤ３をはんだ接合した場合であっても、還元処理が不要となるので半導体装置３００の生産性を向上することができる。
また、本発明により外部端子が設けられたリード端子として、軽量、安価なアルミニウムで形成されたリード端子を用いることができるので、半導体装置の軽量化、低コスト化を行うことができる。さらに、外部端子が設けられたリード端子と回路パターンとの双方に本発明を適用することにより、生産性を向上させて半導体装置のさらなる低コスト化が可能となる。
なお、本実施の形態３では、外部端子が設けられたリード端子と回路パターンとを接合する場合に、第１の金属部材に酸化されにくい金属線を接合して良好な電気伝導を得る場合について説明したが、これに限るものではなく、例えば、半導体装置内部の異なる回路パターン間を配線部材である帯状の金属板で電気的に接続する場合に、回路パターンあるいは帯状の金属板の一方または両方の接合面に、接合面の金属材料よりも酸化されにくい金属線を接合して、回路パターンと帯状の金属板とを導電性接着剤からなる導電性接合層で接合してもよい。
実施の形態４．
図１１は、本発明の実施の形態４における半導体装置を示す断面図である。図１１において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、ＩＧＢＴ２およびＦＷＤ３をアルミワイヤの代わりに外部端子が設けられたリードフレームに導電性接合層で接合した構成が相違している。
図１１に示すように、外部端子１１ａが設けられたリードフレーム１ａにはんだ材料４ａおよび４ｂで接合されたＩＧＢＴ２およびＦＷＤ３が、外部端子１１ｈが設けられたリードフレーム１ｈに導電性接合層９ｅおよび９ｆで接合されている。また、ＩＧＢＴ２は金線からなる金属ワイヤ１５ａ、１５ｂによって制御用の半導体素子８ａ、８ｂと電気的に接続されている。
図１２は、本発明の実施の形態４における半導体装置のＩＧＢＴとリードフレームとの接合部の構成を示す拡大断面図である。図１２は、図１１のＩＧＢＴ２の接合部の構成を拡大して示したものである。
図１２に示すように、電力用の半導体素子であるＩＧＢＴ２は縦方向に電極２６および電極２７を有している。ＦＷＤ３についても同様に縦方向に２つの電極を有している（図示せず）。電極２６は、例えばＩＧＢＴ２のエミッタ電極であり、電極２７は、例えばＩＧＢＴ２のコレクタ電極である。図１２では、ＩＧＢＴ２の電極２６が第１の金属部材２５となっており、リードフレーム１ｈが第２の金属部材となっている。
ＩＧＢＴ２は、電極２７とリードフレーム１ａとがはんだ材料４ａによりはんだ接合されて、リードフレーム１ａ上に設けられている。なお、ＩＧＢＴ２とリードフレーム１ａとは、実施の形態１で述べたように導電性接着剤で接合してもよく、ＩＧＢＴ２の電極２７あるいはリードフレーム１ａの表面が銅やアルミニウムなどの酸化されやすい金属で形成されている場合には、電極２７あるいはリードフレーム１ａの接合面に金線などの酸化されにくい金属線を接合して、導電性接着剤でＩＧＢＴ２の電極２７とリードフレーム１ａとを接合すればよい。
ＩＧＢＴ２の電極２６はアルミニウム膜などの酸化されやすい金属膜で形成されている。図１２に示すように、ＩＧＢＴ２の電極２６には、制御用の半導体素子８ａと電気的に接続するための金線である金属ワイヤ１５ａが、ワイヤボンディング装置による超音波接合で接合されている。金属ワイヤ１５ａと電極２６との接合部には、ボールボンディング部２８が形成されている。ＩＧＢＴ２の電極２６のリードフレーム１ｈとの接合領域である第１の金属部材２５の表面には、金線で構成された金属線２２ａと２２ｄとが、第１の金属部材２５の表面に金属結合により接合されている。すなわち、金属線２２ａでは、金属線２２ａの胴体部の断面積より断面積が大きい第１の端部２１ａと電極２６とが金属結合により接合され、第２の端部２３ａと電極２６とが金属結合により接合されており、金属線２２ｄでは、金属線２２ｄの胴体部の断面積より断面積が大きい第１の端部２１ｄと電極２６とが金属結合により接合され、第２の端部２３ｄと電極２６とが金属結合により接合されている。
金属線２２ａおよび金属線２２ｄは、ワイヤボンディング装置による超音波接合で制御用の半導体素子８ａとＩＧＢＴ２の電極２６とを金線からなる金属ワイヤ１５ａにより電気的に接続する工程で、同じワイヤボンディング装置により電極２６の第１の金属部材２５に接合してもよい。こうすることで、金属線２２ａおよび金属線２２ｄをＩＧＢＴ２の電極２６の第１の金属部材２５に接合するための新たな工程が不要となるので、生産性を低下させずに本発明の半導体装置を製造することができる。
ＩＧＢＴ２の電極２６の第１の金属部材２５の表面上には、金属線２２ａおよび金属線２２ｄを埋設した状態で導電性接合層９ｅが設けられており、導電性接合層９ｅ上に第２の金属部材であるリードフレーム１ｈが設けられている。リードフレーム１ｈがアルミニウムなどの酸化されやすい金属で形成されている場合には、リードフレーム１ｈの表面に銀めっきなどのメタライズ処理が施されている。あるいは、実施の形態１で説明したように、リードフレーム１ｈにメタライズ処理を施さずに金などの酸化されにくい金属線を接合してもよい。これにより、半導体素子であるＩＧＢＴ２と配線部材であるリードフレーム１ｈとが導電性接合層９ｅにより電気的に接続され、ＩＧＢＴ２とリードフレーム１ｈとの間の電気抵抗を小さくして良好な電気伝導を得ることができる。
電力用の半導体素子であるＩＧＢＴ２およびＦＷＤ３と外部端子とを電気的に接続する場合に、アルミワイヤではなく、外部端子が設けられたリードフレームを直接ＩＧＢＴ２やＦＷＤ３に接合することによって、アルミワイヤを用いた場合よりも多くの電流を流すことができる。また、アルミワイヤを接合するための余計な面積が不要になるので、外部端子が設けられたリードフレームの面積を小さくすることができ、半導体装置を小型化することができる。
また、ＩＧＢＴ２やＦＷＤ３など、電極がアルミニウム成膜で形成された半導体素子の電極に、銀めっきなどのメタライズ処理を施さずに、半導体素子と配線部材であるリードフレームとを導電性接着剤で接合して良好な電気伝導を得ることができるので、生産性を向上して低コストに半導体装置を製造することができる。
さらに、ＩＧＢＴ２およびＦＷＤ３の電極上に外部端子が設けられたリードフレームを接合する場合には接合部の信頼性が問題となるが、第１の金属部材２５に接合された金属線がスペーサとして機能するため、ＩＧＢＴ２およびＦＷＤ３とリードフレームとの間の導電性接合層の厚さを十分に確保することができるため、十分な接合信頼性が得られる。また、図３あるいは図４に示したように第１の金属部材に均等に金属線を接合することで、導電性接合層の厚さを接合面内で均等にすることができる。
なお、本実施の形態４では、ＩＧＢＴ２およびＦＷＤ３の電極と外部端子が設けられたリードフレーム１ｈとを導電性接合層９ｅで接合する場合について説明したが、これに限るものではなく、ＩＧＢＴ２およびＦＷＤ３の電極と半導体装置の内部の配線部材である板状の金属板とを導電性接合層で接合する場合であっても同様の構成とすることができる。
実施の形態５．
図１３は、本発明の実施の形態５における半導体装置を示す断面図である。図１３において、図７と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態２とは、絶縁基板上に接合したＩＧＢＴ２、ＦＷＤ３、およびケース端子１６ｄ、１６ｅを、金属ワイヤの代わりに回路パターンが形成された配線基板を用いて導電性接合層で接合した構成が相違している。
図１３に示すように、半導体装置５００は、絶縁基板１３の回路パターン１３ａ上にＩＧＢＴ２およびＦＷＤ３がはんだ材料４ａおよび４ｂで接合されており、絶縁基板１３に接合された側と反対側の面に位置するＩＧＢＴ２のエミッタ電極とＦＷＤ３のアノード電極とが導電性接合層９ｅおよび９ｆにより配線基板３５に接合されている。また、ＩＧＢＴ２のゲート電極も導電性接合層９ｇにより配線基板３５に接合されている。配線基板３５は、ガラスエポキシなどの基材部３５ｂの両面に回路パターン３５ａが形成されて構成されている。回路パターン３５ａは銅やアルミニウムなどの導電率が高い金属で形成されている。また、配線基板３５は基材部３５ｂの縁部にスルーホール３５ｃが形成されている。
図１３に示すように、半導体装置５００のケース１４には、外部端子１１ｄ、１１ｅとなるケース端子１６ｄ、１６ｅが設けられており、ケース端子１６ｄ、１６ｅの外部端子１１ｄ、１１ｅと反対側の端部が配線基板３５のスルーホール３５ｃに挿入されている。そして、スルーホール３５ｃに挿入されたケース端子１６ｄ、１６ｅと配線基板３５の回路パターン３５ａとを導電性接合層９ｉで接合して、回路パターン３５ａとケース端子１６ｄ、１６ｅとを電気的に接続している。また、絶縁基板１３の回路パターン１３ａと配線基板３５の回路パターン３５ａとが導電性接合層９ｈで接合され、絶縁基板１３の回路パターン１３ａと配線基板３５の回路パターン３５ａとが電気的に接続されている。
図１４は、本発明の実施の形態５における半導体装置のＩＧＢＴと配線基板との接合部の構成を示す拡大断面図である。図１４は、図１３のＩＧＢＴ２の接合部の構成を拡大して示した断面図である。ＦＷＤ３の接合部も同様の構成をしている。
図１４に示すように、第１の金属部材２５であるＩＧＢＴ２の電極２６はエミッタ電極である。電極２６は、アルミニウム膜などの酸化されやすい金属からなる膜で形成されている。電極２６上に金属線２２ａの第１の端部２１ａと第２の端部２３ａとが超音波接合され、金属線２２ａの胴体部が第１の端部２１ａが接合された電極２６の表面に沿って延伸している。また、ＩＧＢＴ２のゲート電極２ａ上には、ボールボンディングによりゲート電極２ａの表面に接合した第１の端部３６のみが接合されている。
配線基板３５に形成された回路パターン３５ａは、ＩＧＢＴ２の電極２６とＦＷＤ３の電極やケース端子１６ｅとの電気配線や、ＩＧＢＴ２のゲート電極２ａとケース端子１６ｄや制御用の半導体素子との電気配線をパターニングしたものである。配線基板３５は、リードフレームとは異なり、例えば、ゲート電位とエミッタ電位といった異なる電位の回路パターンを同一の配線基板３５内に形成することができるので、ワイヤボンディングを使用せずに半導体装置５００内の電気回路を形成することができるので、半導体装置を小型化することができる。
図１４に示すように、ＩＧＢＴ２の電極２６と配線基板３５の回路パターン３５ａとの間には導電性接合層９ａが設けられ、導電性接合層９ａが金属線２２ａの胴体部を埋設している。つまり、本実施の形態５では、ＩＧＢＴ２の電極２６やＦＷＤ３の電極が第１の金属部材２５であって、配線基板３５の回路パターン３５ａが第２の金属部材である。また、ＩＧＢＴ２のゲート電極２ａよりも酸化されにくい金属からなる第１の端部３６のみが接合されたゲート電極２ａも導電性接合層９ｇにより配線基板３５の回路パターン３５ａに接合される。なお、金属線を配線基板３５の回路パターン３５ａ側に設けて、回路パターン３５ａを第１の金属部材とし、ＩＧＢＴ２やＦＷＤ３の回路パターン３５ａに接合される側の電極を第２の金属部材としてもよい。
図１３および図１４に示す半導体装置５００は、例えば、以下のような工程により製造することができる。まず、絶縁基板１３の回路パターン１３ａ上に、ＩＧＢＴ２およびＦＷＤ３をはんだ材料４ａ、４ｂで接合する。次に、ＩＧＢＴ２の電極２６表面に金属線２２ａを超音波接合する。同様に、ＦＷＤ３の電極表面に金属線を超音波接合する。なお、ＩＧＢＴ２の電極２６およびＦＷＤ３の電極に金属線を超音波接合する工程は、ＩＧＢＴ２およびＦＷＤ３を絶縁基板１３にはんだ付けする前に行ってもよい。
次に、ＩＧＢＴ２の金属線２２ａを接合した電極２６上、ＦＷＤ３の金属線を接合した電極上、および絶縁基板１３の回路パターン１３ａの所定の位置に導電性接着剤をディスペンサなどで供給する。そして、位置決め治具などを用いて配線基板３５のスルーホール３５ｃをケース端子１６ｄ、１６ｅに挿入し、導電性接着剤上に配線基板３５の回路パターン３５ａを配置する。次に、配線基板３５のスルーホール３５ｃに導電性接着剤を塗布する。そして、加熱して導電性接着剤を硬化させることで、図１３に示す導電性接合層９ｅ、９ｆ、９ｇ、９ｈ、９ｉが形成される。その後、ＩＧＢＴ２、ＦＷＤ３、配線基板３５などを封止樹脂で封止することで半導体装置５００を製造することができる。
図１５は、本発明の実施の形態５における半導体装置の他の構成のＩＧＢＴと配線基板との接合部の構成を示す拡大断面図および拡大平面図である。図１５（ａ）は、ＩＧＢＴ２と絶縁基板１３および配線基板３５との接合部の構成を示す拡大断面図であって、図１５（ｂ）は、絶縁基板１３の表面側の様子を示した拡大平面図である。図１５に示す半導体装置は、図１３および図１４に示す半導体装置とは、位置決め治具を用いずに製造できる構成が相違する。
図１５（ａ）に示すように、配線基板３５のスルーホール３５ｃ内には、金蔵からなるピン端子３７が設けられており、ピン端子３７によって絶縁基板１３と配線基板３５とが電気的に接続されている。絶縁基板１３の回路パターン１３ａとピン端子３７とは導電性接合層９ｊによって接合され、配線基板３５の回路パターン３５ａとピン端子３７とは導電性接合層９ｉによって接合されている。
また、図１５（ｂ）に示すように、ＩＧＢＴ２がはんだ材料４ａで接合された絶縁基板１３は、ＩＧＢＴ２の角部およびピン端子３７の周辺において、回路パターン１３ａが一部除去されている。このため、絶縁基板１３は、回路パターン１３ａが形成された側からＩＧＢＴ２の角部およびピン端子３７の周辺において、絶縁層１３ｂを視認することができる構成となっている。
図１５に示す半導体装置は、図１３および図１４の半導体装置とは異なり、位置決め治具を用いずに製造することができる。配線基板３５が大型の場合、位置決め治具も大型になるため、位置決め治具を用いて位置決めしようとすると、取り回しが困難となり作業性が悪化する。また、位置決め治具を用いずに配線基板３５を接合しようとすると、面積が小さいゲート電極２ａの位置ずれが大きくなり、特性不良が生じやすくなる。
図１５に示す半導体装置では、図１５（ｂ）に示すように絶縁基板１３におけるＩＧＢＴ２の角部およびピン端子３７の周辺の回路パターン１３ａを除去しているため、ＩＧＢＴ２を絶縁基板１３の回路パターン１３ａにはんだ付けする際のはんだの濡れ力により、ＩＧＢＴ２およびピン端子３７の位置を一意的に決めることができる。従って、図１５（ｂ）に示すようにＩＧＢＴ２の角部およびピン端子３７の周辺の回路パターン１３ａを除去した絶縁基板１３にＩＧＢＴ２やＦＷＤ３をはんだ付けした後に、２本以上のピン端子３７を配線基板３５のスルーホール３５ｃに挿入することで配線基板３５の位置決めを行うことができる。この結果、配線基板３５の回路パターン３５ａとＩＧＢＴ２との位置関係のばらつきを小さくして、特性不良の発生を抑制することができる。
上記実施の形態１〜５では、第１の金属部材に接合される金属線は、第１の端部と第２の端部の両方が第１の金属部材の表面に金属結合により接合されている場合について説明したが、第１の端部のみが第１の金属部材の表面に金属結合により接合されていてもよい。
また、上記実施の形態１〜５では、導電性接合層にエポキシ樹脂やシリコン樹脂に銀粒子などの金属粒子を含有する導電性接着剤である場合につて説明したが、導電性接合層はこれに限るものではなく、はんだ材料など他の導電性接合層であってもよい。
１ａ、１ｂ、１ｃ、１ｈ リードフレーム
２ ＩＧＢＴ
３ ＦＷＤ
８ａ、８ｂ 半導体素子
９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ 導電性接合層
１３ 絶縁基板、１３ａ 回路パターン、１３ｂ 絶縁層、１３ｃ 金属ベース板
１６ｄ、１６ｅ ケース端子
１７ｆ、１７ｇ リード端子
２０ 酸化膜
２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ、２１ｇ、２１ｉ、２１ｊ 第１の端部
２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ、２２ｆ、２２ｇ、２２ｉ、２２ｊ 金属線
２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆ、２３ｇ、２３ｉ、２３ｊ 第２の端部
２４ 電極（第２の金属部材）
２５ 第１の金属部材
２９ｇ、２９ｈ、２９ｉ、２９ｊ 接合部
３５ 配線基板、３５ａ 回路パターン、３５ｂ 基材部、３５ｃ スルーホール
３７ ピン端子

Claims (17)

  1. 第１の金属部材と、
    前記第１の金属部材と電気的に接続される第２の金属部材と、
    前記第１の金属部材と前記第２の金属部材との間に設けられ、前記第１の金属部材と前記第２の金属部材とに接合された導電性接合層と、
    前記第１の金属部材に接合された第１の端部および前記導電性接合層内に設けられた胴体部を有し、前記胴体部が前記第１の金属部材の表面に沿って延伸した金属線と、
    を備えた半導体装置。
  2. 前記金属線の前記胴体部が、前記第２の金属部材と接触している請求項１に記載の半導体装置。
  3. 前記金属線は、第２の端部をさらに有し、
    前記第２の端部が、前記第１の金属部材に接合された請求項１または２に記載の半導体装置。
  4. 前記金属線は、前記第１の端部と前記第２の端部との間に設けられた接合部を有し、前記接合部が前記第１の金属部材に接合された請求項３に記載の半導体装置。
  5. 前記金属線を複数有し、
    前記複数の金属線が放射状に設けられた請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記金属線の第１の端部の断面積は、前記金属線の胴体部の断面積よりも大きい請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第１の金属部材は、卑金属または卑金属を含有する金属である請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記卑金属は、アルミニウム、銅、ニッケル、錫のいずれかである請求項７に記載の電力用半導体装置。
  9. 前記金属線の前記胴体部の表面は、貴金属または貴金属を含有する合金である請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記貴金属は、金、銀のいずれかである請求項９に記載の半導体装置。
  11. 前記導電性接合層は、金属粒子を含有する導電性接着剤である請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記導電性接着剤は、前記金属粒子と金属結合した金属ナノ粒子を含有する請求項１１に記載の半導体装置。
  13. 電極を有する半導体素子と、
    前記半導体素子の電極と電気的に接続されたリードフレームと、
    を備えた半導体装置であって、
    前記半導体素子の電極または前記リードフレームのいずれか一方が前記第１の金属部材であり、前記半導体素子の電極または前記リードフレームの他方が前記第２の金属部材である請求項１から１２のいずれか１項に記載の半導体装置。
  14. 半導体素子が接合された基板に設けられた回路パターンと、
    前記回路パターンに電気的に接続されたリード端子と、
    を備えた半導体装置であって、
    前記回路パターンまたは前記リード端子のいずれか一方が前記第１の金属部材であり、前記回路パターンまたは前記リード端子の他方が前記第２の金属部材である請求項１から１２のいずれか１項に記載の半導体装置。
  15. 電極を有する半導体素子と、
    前記半導体素子が接合された基板に設けられ、前記半導体素子の電極と電気的に接続された回路パターンと、
    を備えた半導体装置であって、
    前記半導体素子の電極または前記回路パターンのいずれか一方が前記第１の金属部材であり、前記半導体素子の電極または前記回路パターンの他方が前記第２の金属部材である請求項１から１２のいずれか１項に記載の半導体装置。
  16. 第１の電極および前記第１の電極の裏側に第２の電極を有する半導体素子と、
    前記半導体素子が接合された第１の基板に設けられ、前記半導体素子の前記第１の電極と電気的に接続された第１の回路パターンと、
    前記半導体素子が接合された第２の基板に設けられ、前記半導体素子の前記第２の電極と電気的に接続された第２の回路パターンと、
    を備えた半導体装置であって、
    前記半導体素子の前記第２の電極または前記第２の回路パターンのいずれか一方が前記第１の金属部材であり、前記半導体素子の前記第２の電極または前記第２の回路パターンの他方が前記第２の金属部材である請求項１から１２のいずれか１項に記載の半導体装置。
  17. 前記第２の基板はスルーホールを有し、
    前記第２の回路パターンが前記スルーホールに挿入されたピン端子を介して前記第１の回路パターンに電気的に接続された請求項１６に記載の半導体装置。
JP2018514257A 2016-04-26 2017-04-13 半導体装置 Active JP6854810B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016088146 2016-04-26
JP2016088146 2016-04-26
PCT/JP2017/015077 WO2017187998A1 (ja) 2016-04-26 2017-04-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017187998A1 true JPWO2017187998A1 (ja) 2019-02-28
JP6854810B2 JP6854810B2 (ja) 2021-04-07

Family

ID=60161611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514257A Active JP6854810B2 (ja) 2016-04-26 2017-04-13 半導体装置

Country Status (4)

Country Link
JP (1) JP6854810B2 (ja)
CN (1) CN109168320B (ja)
DE (1) DE112017002198T5 (ja)
WO (1) WO2017187998A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
JP7111140B2 (ja) * 2019-10-04 2022-08-02 株式会社デンソー 半導体装置
WO2021065736A1 (ja) * 2019-10-04 2021-04-08 株式会社デンソー 半導体装置
JP7421935B2 (ja) 2020-01-06 2024-01-25 日立Astemo株式会社 半導体装置
JP7441071B2 (ja) 2020-02-20 2024-02-29 株式会社日立ハイテク 凹面回折格子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110750A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 電子部品の製造方法並びに接続構造
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110750A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 電子部品の製造方法並びに接続構造
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112017002198T5 (de) 2019-01-10
CN109168320A (zh) 2019-01-08
JP6854810B2 (ja) 2021-04-07
WO2017187998A1 (ja) 2017-11-02
CN109168320B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
WO2017187998A1 (ja) 半導体装置
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4078993B2 (ja) 半導体装置
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2008091888A (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2009071156A (ja) 半導体装置及びその製造方法
JP5233853B2 (ja) 半導体装置
JP2003017531A (ja) 半導体装置
JP2009277949A (ja) 半導体装置とその製造方法
JP6863819B2 (ja) リードフレーム及びその製造方法
JP6529823B2 (ja) 半導体装置および半導体装置の製造方法
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP2839019B2 (ja) 半導体装置の製造方法
JP2005026364A (ja) 混成集積回路
JP2014053406A (ja) 半導体装置およびその製造方法
JP2006032871A (ja) 半導体装置
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2023138193A (ja) 半導体装置
JP2004253598A (ja) 電子部品の実装方法
JP2010141112A (ja) 半導体装置および半導体装置の製造方法
JP4668729B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250