JP5532655B2 - Organic thin film transistor, method for manufacturing the same, and image display device - Google Patents

Organic thin film transistor, method for manufacturing the same, and image display device Download PDF

Info

Publication number
JP5532655B2
JP5532655B2 JP2009084193A JP2009084193A JP5532655B2 JP 5532655 B2 JP5532655 B2 JP 5532655B2 JP 2009084193 A JP2009084193 A JP 2009084193A JP 2009084193 A JP2009084193 A JP 2009084193A JP 5532655 B2 JP5532655 B2 JP 5532655B2
Authority
JP
Japan
Prior art keywords
conductive
drain electrode
conductive island
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009084193A
Other languages
Japanese (ja)
Other versions
JP2010238849A (en
Inventor
慎也 藤本
博己 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009084193A priority Critical patent/JP5532655B2/en
Publication of JP2010238849A publication Critical patent/JP2010238849A/en
Application granted granted Critical
Publication of JP5532655B2 publication Critical patent/JP5532655B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、有機薄膜トランジスタ、その製造方法、画像表示装置及びオンデマンド回路基板に関する。更に詳しくは、有機半導体材料で形成したチャネル領域のＯｎ電流（電流変調量）や周波数特性等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタの製造方法、及びその方法で製造された有機薄膜トランジスタ並びにその有機薄膜トランジスタを備えた画像表示装置に関する。また、有機半導体を用いた論理回路の自由設計を可能にするオンデマンド回路基板に関する。   The present invention relates to an organic thin film transistor, a manufacturing method thereof, an image display device, and an on-demand circuit board. More specifically, a method of manufacturing an organic thin-film transistor that can improve characteristics such as On current (current modulation amount) and frequency characteristics of a channel region formed of an organic semiconductor material without variation, and can be manufactured easily and at a low cost. And an organic thin film transistor manufactured by the method and an image display device including the organic thin film transistor. The present invention also relates to an on-demand circuit board that enables free design of a logic circuit using an organic semiconductor.

有機半導体材料を用いた有機薄膜トランジスタ（以下、有機ＴＦＴともいう。）は、半導体膜を塗布法でも形成できるため、ＴＦＴを低温且つ低コストで製造できる等の利点を有している。こうした有機ＴＦＴは、基材として耐熱性が低いプラスチックフィルムを用いることも可能となり、ペーパーライクでフレキシブルな表示装置やＲＦＩＤ（Radio Frequency Identification）への応用が期待されている。しかし、有機半導体材料はキャリア移動度が未だ低く、電流変調量が小さかったり駆動電圧が高かったりするという問題がある。そのため、近年注目されている有機ＥＬのような低電圧で大電流が流れるデバイスを駆動することは困難であり、現在、キャリア移動度の高い有機半導体材料の開発が活発に行われている。   An organic thin film transistor (hereinafter also referred to as an organic TFT) using an organic semiconductor material has an advantage that a TFT can be manufactured at a low temperature and at a low cost because a semiconductor film can be formed by a coating method. Such an organic TFT can use a plastic film having low heat resistance as a base material, and is expected to be applied to a paper-like and flexible display device and RFID (Radio Frequency Identification). However, the organic semiconductor material has a problem that the carrier mobility is still low, the current modulation amount is small, and the driving voltage is high. For this reason, it is difficult to drive a device in which a large current flows at a low voltage, such as an organic EL, which has been attracting attention in recent years, and organic semiconductor materials with high carrier mobility are being actively developed.

一方、現存する有機半導体材料を用いて特性（Ｏｎ電流（電流変調量）や周波数特性等。以下同じ。）を向上させようとする研究も行われている。例えば、下記の非特許文献１〜４には、有機半導体材料で形成した有機半導体膜を上下の電極間に挟んでチャネル長さを短くした、積層型の縦型有機ＴＦＴが提案されている。また、下記の特許文献１には、有機半導体膜のチャネル長さが短くなるようにゲート電極とソース・ドレイン電極の構造を工夫した、チャネル型の縦型有機ＴＦＴが提案されている。   On the other hand, research is being conducted to improve characteristics (On current (current modulation amount), frequency characteristics, etc., the same applies hereinafter) using existing organic semiconductor materials. For example, Non-Patent Documents 1 to 4 below propose stacked vertical organic TFTs in which an organic semiconductor film formed of an organic semiconductor material is sandwiched between upper and lower electrodes and the channel length is shortened. Patent Document 1 below proposes a channel-type vertical organic TFT in which the structure of the gate electrode and the source / drain electrode is devised so that the channel length of the organic semiconductor film is shortened.

しかしながら、これらの縦型有機ＴＦＴはその構造が複雑であり、さらに高い精度でチャネル長さを規制しなければならないという難点があり、一般的なＴＦＴに比べて製造が難しいという問題がある。   However, the structure of these vertical organic TFTs is complicated, and there is a problem that the channel length must be regulated with higher accuracy, and there is a problem that manufacture is difficult compared with general TFTs.

こうした中、下記特許文献２には、ソース・ドレイン電極間のチャネル領域に導電性アイランドアレイを形成することが提案されている。この技術は、ソース・ドレイン電極間に導電性アイランドアレイを形成することにより、チャネル長さを実質的に短くしたものである。   Under these circumstances, Patent Document 2 below proposes forming a conductive island array in the channel region between the source and drain electrodes. In this technique, a channel length is substantially shortened by forming a conductive island array between source and drain electrodes.

K.Kudo, et.al., Thin Solid Films, 393, 362(2001).K. Kudo, et.al., Thin Solid Films, 393, 362 (2001). L.Ma and Y.Yang., Appl.Phys.Lett., 85, 5084(2004).L.Ma and Y.Yang., Appl.Phys.Lett., 85, 5084 (2004). K.Nakamura, et.al., Appl.Phys.Lett., 89, 103525(2006).K. Nakamura, et.al., Appl. Phys. Lett., 89, 103525 (2006). S.Fujimoto, et.al., Appl.Phys.Lett., 87, 133503(2005).S. Fujimoto, et.al., Appl. Phys. Lett., 87, 133503 (2005).

特開２００８−１１７９３３号公報JP 2008-117933 A ＷＯ２００７−８０５７６号公報WO2007-80576

しかしながら、上記特許文献２には、具体的な作製方法や、用いた有機半導体材料等については殆ど記載されていなかった。そのため、本発明者は、自身の経験を踏まえて鋭意検討したところ、同文献２に記載の方法では、期待する特性が出ない場合があり、また特性のバラツキが大きい場合があり、安定した特性を持つ有機ＴＦＴを製造できないという知見を得た。   However, the above Patent Document 2 hardly describes a specific manufacturing method, an organic semiconductor material used, or the like. For this reason, the present inventor has intensively studied based on his own experience. As a result, the method described in the literature 2 may not provide expected characteristics, and there may be large variations in characteristics, so stable characteristics. The knowledge that the organic TFT which has was not able to be manufactured was acquired.

本発明は、こうした課題に基づいてなされたものであって、その目的は、有機半導体材料で形成したチャネル領域のＯｎ電流（電流変調量）や周波数特性等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタの製造方法を提供することにある。また、本発明の他の目的は、その製造方法で製造された有機薄膜トランジスタを提供すること、さらには、その有機薄膜トランジスタを備えた画像表示装置を提供することにある。さらに、有機半導体を用いた論理回路の自由設計を可能にするオンデマンド回路基板を提供することにある。   The present invention has been made on the basis of such problems, and the object thereof is to improve characteristics such as On current (current modulation amount) and frequency characteristics of a channel region formed of an organic semiconductor material without variation. Another object of the present invention is to provide a method for manufacturing an organic thin film transistor that is easy to manufacture and can realize cost reduction. Another object of the present invention is to provide an organic thin film transistor manufactured by the manufacturing method, and to provide an image display device including the organic thin film transistor. It is another object of the present invention to provide an on-demand circuit board that enables free design of a logic circuit using an organic semiconductor.

上記課題を解決するための本発明に係る有機薄膜トランジスタの製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタの製造方法であって、前記導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成する工程であり、前記導電性アイランド群を、前記ソース電極・ドレイン電極形成工程で形成するソース電極とドレイン電極との間のチャネル領域に形成するとともに、該チャネル領域を画定する側のソース電極及びドレイン電極の端部を、該端部位置にある導電性アイランドに平面視で重なるように形成する、ことを特徴とする。   The manufacturing method of the organic thin film transistor according to the present invention for solving the above problems includes a gate electrode forming step, a gate insulating film forming step, an organic semiconductor film forming step, a source / drain electrode forming step, and a conductive island group forming step. The conductive island group forming step forms a pattern of conductive islands having a geometrical plan view with a predetermined gap therebetween by a microcontact printing method. Forming the conductive island group in a channel region between the source electrode and the drain electrode formed in the source electrode / drain electrode forming step, and forming a source electrode and a drain on the side defining the channel region The end of the electrode is seen in plan view on the conductive island at the end. So as to form, characterized in that.

この発明によれば、ソース電極とドレイン電極との間のチャネル領域に導電性アイランド群をマイクロコンタクトプリント法で形成する。この導電性アイランド群は、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成したものである。こうした導電性アイランド群をチャネル領域に形成することにより、ソース電極とドレイン電極の端部間のチャネル領域に存在する導電性アイランド同士の隙間（Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）がチャネル長さＬｃｈとなる。そして、その隙間を短くすることにより、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるＯｎ電流（電流変調量）等を高めることができる。本発明で適用するマイクロコンタクトプリント法は、導電性アイランド群を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができるという利点がある。特にコスト面では、従来のようなリソグラフィに比べ圧倒的に有利である。 According to the present invention, the conductive island group is formed in the channel region between the source electrode and the drain electrode by the microcontact printing method. The conductive island group is formed by patterning conductive islands having a geometrical plan view with a predetermined gap therebetween. By forming such a group of conductive islands in the channel region, a sum of gaps (L 1 , L 2 ,..., L n ) between the conductive islands existing in the channel region between the end portions of the source electrode and the drain electrode ( L 1 + L 2 +... + L n ) is the channel length Lch . By shortening the gap, even if the organic semiconductor material does not have a sufficiently high carrier mobility, the On current (current modulation amount) or the like when a constant voltage is applied can be increased. The microcontact printing method applied in the present invention has an advantage that individual conductive islands constituting the conductive island group can be formed with high accuracy and at a very low cost. Particularly in terms of cost, it is overwhelmingly advantageous over conventional lithography.

また、本発明によれば、ソース電極とドレイン電極については、チャネル領域を画定する側の端部を、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成する。こうした構成は、導電性アイランドから有機半導体膜への電荷注入特性についてのみ考慮すればよいことになる。その結果、ソース・ドレイン電極に電圧を印加することにより、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さ（Ｌ１、Ｌ２、…、Ｌｎ）の隙間にある有機半導体膜を移動して隣の導電性アイランドに到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。 Further, according to the present invention, the source electrode and the drain electrode are arranged so that the end portion on the side defining the channel region overlaps with the conductive island at the end position (directly above or immediately below the end portion) in plan view. To form. In such a configuration, only the charge injection characteristics from the conductive island to the organic semiconductor film need be considered. As a result, by applying a voltage to the source / drain electrodes, it becomes easy to inject charges from the overlapping conductive islands into the organic semiconductor film in plan view. As described above, the injected charge moves through the organic semiconductor film in the gaps of short lengths (L 1 , L 2 ,..., L n ) and reaches the adjacent conductive island. By repeating such charge transfer in the channel region, an On current (amount of current modulation) or the like can be increased even with an organic semiconductor material whose carrier mobility is not sufficiently high.

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡを、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成する、ことにある。   In a preferred aspect of the method for producing an organic thin film transistor according to the present invention, the conductive island A overlaps in plan view with the ends of the source electrode and the drain electrode on the side defining the channel region in the conductive island group. The conductive island other than the conductive island A is formed larger than the conductive island B formed in the channel region.

この発明によれば、チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡを、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成するので、導電性アイランドＡに重なるように形成するソース・ドレイン電極の端部を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。その結果、ソース・ドレイン電極についても、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利である。   According to the present invention, the conductive island A that overlaps the ends of the source electrode and the drain electrode on the side defining the channel region in a plan view is formed in the channel region, which is a conductive island other than the conductive island A. Therefore, it is not necessary to form the end portions of the source / drain electrodes formed so as to overlap the conductive island A with extremely strict accuracy. There is a manufacturing advantage of not greatly affecting As a result, the source / drain electrodes need not be formed with high precision as in lithography, which is advantageous in reducing costs.

前記の態様において、前記導電性アイランドＡを、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさで形成することが好ましい。   In the above-described aspect, it is preferable that the conductive island A is formed to have a size that exceeds an allowable value of formation error of the end portions of the source electrode and the drain electrode formed on the conductive island A.

この発明によれば、導電性アイランドＡの大きさを、その導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回るように形成するので、導電性アイランドＡ上に必ずソース電極とドレイン電極を形成することができる。その結果、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。   According to the present invention, the size of the conductive island A is formed so as to exceed the allowable value of the formation error of the end portions of the source electrode and the drain electrode formed on the conductive island A. A source electrode and a drain electrode can always be formed on A. As a result, charge injection from the conductive island A to the channel region can be performed efficiently.

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記ソース電極とドレイン電極を、スクリーン印刷で形成する、ことにある。   A preferred embodiment of the method for producing an organic thin film transistor according to the present invention is to form the source electrode and the drain electrode by screen printing.

この発明によれば、ソース電極とドレイン電極を低コストで容易に形成することができる。特に、導電性アイランドＡの大きさを上記のように構成することにより、ソース電極とドレイン電極の形成精度をあまり厳格にしなくてもいうという利点がある。   According to the present invention, the source electrode and the drain electrode can be easily formed at low cost. In particular, by configuring the size of the conductive island A as described above, there is an advantage that the formation accuracy of the source electrode and the drain electrode does not have to be very strict.

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記導電性アイランドと前記ソース電極及びドレイン電極とを直に接触させるとともに、前記有機半導体膜に対する電荷注入特性が、前記ソース電極及びドレイン電極よりもよい材料で前記導電性アイランドを形成する、ことにある。   In a preferred embodiment of the method for producing an organic thin film transistor according to the present invention, the conductive island and the source electrode and the drain electrode are brought into direct contact with each other, and a charge injection characteristic for the organic semiconductor film is higher than that of the source electrode and the drain electrode. The conductive island is formed of a good material.

この発明によれば、導電性アイランドとソース・ドレイン電極とを直に接触させているので、ソース・ドレイン電極と有機半導体膜との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極はある程度の導電性さえあればよく、電荷注入特性を考慮しない低コスト材料で形成することが可能になる。一方、導電性アイランドは、従来のソース・ドレイン電極ほどの導電性は不要であり、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。   According to the present invention, since the conductive island and the source / drain electrode are in direct contact with each other, it is not necessary to consider the charge injection characteristics between the source / drain electrode and the organic semiconductor film. As a result, the source / drain electrodes need only have a certain degree of conductivity, and can be formed of a low-cost material that does not take charge injection characteristics into consideration. On the other hand, the conductive island does not need to be as conductive as the conventional source / drain electrodes, and has an advantage that it only has to be selected in consideration of the characteristics of charge injection into the organic semiconductor film.

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記有機薄膜トランジスタを、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかの構造となるように製造する、ことにある。この発明によれば、各種のＴＦＴ構造を採ることができる。   In a preferred embodiment of the method for producing an organic thin film transistor according to the present invention, the organic thin film transistor has a top gate / bottom contact structure, a bottom gate / bottom contact structure, a bottom gate / top contact structure, or a top gate / top contact structure. There are things to manufacture. According to the present invention, various TFT structures can be adopted.

上記課題を解決するための本発明に係る有機薄膜トランジスタは、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、及び導電性アイランド群を少なくとも有する有機薄膜トランジスタであって、前記導電性アイランド群は、前記ソース電極とドレイン電極との間のチャネル領域に、幾何学的な平面視形状からなる導電性アイランド同士が所定の隙間を隔ててパターン形成されてなり、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部は、該端部位置にある導電性アイランドに平面視で重なっている、ことを特徴とする。   In order to solve the above problems, an organic thin film transistor according to the present invention is an organic thin film transistor having at least a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, a drain electrode, and a conductive island group, A group is formed by patterning conductive islands having a geometric plan view with a predetermined gap in a channel region between the source electrode and the drain electrode, and defining the channel region. The end portions of the source electrode and the drain electrode overlap with the conductive island at the end position in plan view.

この発明によれば、ソース電極とドレイン電極との間のチャネル領域に形成された導電性アイランド群は、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものである。こうした導電性アイランド群がチャネル領域に形成されていることにより、ソース電極とドレイン電極の端部間に存在する導電性アイランド同士の隙間（Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）がチャネル長さＬｃｈとなる。そして、その短い隙間により、キャリア移動度が十分に高くない有機半導体材料で形成された有機半導体膜であっても、一定電圧印加時における高いＯｎ電流（電流変調量）等を実現できる。 According to the present invention, the conductive island group formed in the channel region between the source electrode and the drain electrode is formed by patterning conductive islands having a geometric plan view with a predetermined gap therebetween. It is a thing. By forming such conductive island groups in the channel region, the sum (L 1 , L 2 ,..., L n ) of the conductive islands existing between the end portions of the source electrode and the drain electrode (L 1 ) 1 + L 2 +... + L n ) is the channel length Lch . Due to the short gap, a high On current (current modulation amount) or the like when a constant voltage is applied can be realized even with an organic semiconductor film formed of an organic semiconductor material whose carrier mobility is not sufficiently high.

また、本発明によれば、ソース電極とドレイン電極については、チャネル領域を画定する側の端部が、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成されている。こうした構成は、導電性アイランドから有機半導体膜への電荷注入特性についてのみ考慮すればよいことになる。その結果、ソース・ドレイン電極に電圧が印加されることにより、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さ（Ｌ１、Ｌ２、…、Ｌｎ）の隙間にある有機半導体膜を移動して隣の導電性アイランドに到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。 Further, according to the present invention, the source electrode and the drain electrode have end portions on the side defining the channel region so as to overlap with the conductive island at the end position (directly above or immediately below the end portion) in plan view. Is formed. In such a configuration, only the charge injection characteristics from the conductive island to the organic semiconductor film need be considered. As a result, by applying a voltage to the source / drain electrodes, it becomes easy to inject charges from the conductive islands overlapping in plan view to the organic semiconductor film. As described above, the injected charge moves through the organic semiconductor film in the gaps of short lengths (L 1 , L 2 ,..., L n ) and reaches the adjacent conductive island. By repeating such charge transfer in the channel region, an On current (amount of current modulation) or the like can be increased even with an organic semiconductor material whose carrier mobility is not sufficiently high.

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡは、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きい、ことにある。   In a preferred aspect of the organic thin film transistor according to the present invention, the conductive island A that overlaps the ends of the source electrode and the drain electrode on the side defining the channel region in the conductive island group in the plan view is the conductive island group. It is a conductive island other than A and larger than the conductive island B formed in the channel region.

この発明によれば、チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡが、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成されているので、導電性アイランドＡに重なるように形成されたソース・ドレイン電極の端部は、極めて厳格な精度で形成されていなくてもよく、ある程度ラフに形成されていても特性に大きく影響しないという構造上の利点がある。   According to the present invention, the conductive island A that overlaps the ends of the source electrode and the drain electrode on the side defining the channel region in a plan view is a conductive island other than the conductive island A and is formed in the channel region. The ends of the source / drain electrodes formed so as to overlap the conductive island A do not have to be formed with extremely strict accuracy, and are somewhat rough. Even if formed, there is a structural advantage that the characteristics are not greatly affected.

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドＡは、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさである、ことにある。   In a preferred embodiment of the organic thin film transistor according to the present invention, the conductive island A has a size that exceeds an allowable value of formation error of the end portions of the source electrode and the drain electrode formed on the conductive island A. It is in.

この発明によれば、導電性アイランドＡの大きさが、その導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回るので、導電性アイランドＡ上に必ずソース電極とドレイン電極が形成されている。その結果、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。   According to the present invention, since the size of the conductive island A exceeds the allowable value of the formation error of the end portions of the source electrode and the drain electrode formed on the conductive island A, the size of the conductive island A is necessarily on the conductive island A. A source electrode and a drain electrode are formed. As a result, charge injection from the conductive island A to the channel region can be performed efficiently.

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドと前記ソース電極及びドレイン電極とが直に接触してなるとともに、前記導電性アイランドは、前記有機半導体膜に対する電荷注入特性が前記ソース電極及びドレイン電極よりもよい材料で形成されている、ことにある。   In a preferred embodiment of the organic thin film transistor according to the present invention, the conductive island is in direct contact with the source electrode and the drain electrode, and the conductive island has a charge injection characteristic with respect to the organic semiconductor film. And a material better than that of the drain electrode.

この発明によれば、導電性アイランドとソース・ドレイン電極とが直に接触しているので、ソース・ドレイン電極と有機半導体膜との間の電荷注入特性を考慮する必要がなく、ソース・ドレイン電極はある程度の導電性さえあればよく、電荷注入特性を考慮しない低コスト材料で形成することが可能になる。一方、導電性アイランドは、従来のソース・ドレイン電極ほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。   According to the present invention, since the conductive island and the source / drain electrode are in direct contact, it is not necessary to consider the charge injection characteristics between the source / drain electrode and the organic semiconductor film, and the source / drain electrode Need only have a certain degree of conductivity, and can be formed of a low-cost material that does not take charge injection characteristics into consideration. On the other hand, the conductive island does not need to be as conductive as the conventional source / drain electrodes, it needs to have a certain level of conductivity, and only needs to be selected in consideration of the charge injection characteristics to the organic semiconductor film. There are advantages.

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドの幾何学的な平面視形状は、三角形、四角形、田の字形、菱形及び六角形から選ばれるいずれかである、ことにある。   A preferred embodiment of the organic thin film transistor according to the present invention is that the geometric plan view shape of the conductive island is any one selected from a triangle, a quadrangle, a square shape, a rhombus, and a hexagon.

本発明に係る有機薄膜トランジスタの好ましい態様は、前記有機薄膜トランジスタが、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかである、ことにある。   A preferred embodiment of the organic thin film transistor according to the present invention is that the organic thin film transistor is any one of a top gate bottom contact structure, a bottom gate bottom contact structure, a bottom gate top contact structure, and a top gate top contact structure.

上記課題を解決するための本発明に係る画像表示装置は、上記本発明に係る有機薄膜トランジスタと、当該有機薄膜トランジスタを構成するソース電極若しくはドレイン電極で構成される画素電極又は当該ソース電極若しくはドレイン電極が接続する画素電極の上に設けられた表示素子部と、を少なくとも有することを特徴とする。   In order to solve the above problems, an image display device according to the present invention includes: an organic thin film transistor according to the present invention; and a pixel electrode or a source electrode or a drain electrode configured by a source electrode or a drain electrode constituting the organic thin film transistor. And a display element portion provided over the pixel electrode to be connected.

この発明によれば、電荷移動度が十分に高くない有機半導体材料を用いた有機ＴＦＴを表示素子部のアクティブ駆動素子とすることができる。従来の有機ＴＦＴとは異なり、電流変調量が大きく、低駆動電圧でも画像表示装置を駆動させることができる。   According to the present invention, an organic TFT using an organic semiconductor material whose charge mobility is not sufficiently high can be used as an active drive element of the display element section. Unlike a conventional organic TFT, the current modulation amount is large, and the image display device can be driven even with a low driving voltage.

本発明に係る画像表示装置の好ましい態様は、前記表示素子部が、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子である、ことにある。   A preferable aspect of the image display device according to the present invention is that the display element unit is a liquid crystal display element, an organic EL element, or an electrophoretic element of electronic paper.

上記課題を解決するための本発明に係るオンデマンド回路基板は、基板上に、ゲート電極、ゲート絶縁膜及び導電性アイランド群がその順で形成され、該導電性アイランド群が、マイクロコンタクトプリント法によって幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものであることを特徴とする。   An on-demand circuit board according to the present invention for solving the above-mentioned problems is obtained by forming a gate electrode, a gate insulating film, and a conductive island group in that order on the substrate, and the conductive island group is formed by a microcontact printing method. Thus, the conductive islands having a geometrical plan view shape are patterned with a predetermined gap therebetween.

この発明によれば、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、自由な論理回路の作製が可能となる。そのため、パターン精度があまりよくない市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いても容易に作製することができる。   According to the present invention, it is possible to produce a free logic circuit even when only a source / drain electrode pattern with poor formation accuracy can be formed. Therefore, even if it uses a commercially available ink jet printer (home ink jet printer etc.) whose pattern accuracy is not so good, it can be easily manufactured.

本発明に係る有機薄膜トランジスタ及びその製造方法によれば、有機半導体材料で形成したチャネル領域のキャリア移動度等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタを製造できる。   According to the organic thin film transistor and the method for manufacturing the same according to the present invention, characteristics such as carrier mobility of a channel region formed of an organic semiconductor material can be improved without variation, and manufacturing is easy and cost reduction can be realized. Can be manufactured.

すなわち、この発明によれば、ソース電極とドレイン電極の端部間に存在する導電性アイランド同士の隙間（Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）をチャネル長さＬｃｈとするので、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができる。さらに、この発明によれば、ソース電極とドレイン電極との間のチャネル領域に導電性アイランド群をマイクロコンタクトプリント法で形成するので、導電性アイランド群を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができる。特にコスト面では、従来のようなリソグラフィに比べ圧倒的に有利である。 That is, according to the present invention, the sum (L 1 + L 2 +... + L n ) of the gaps (L 1 , L 2 ,..., L n ) between the conductive islands existing between the end portions of the source electrode and the drain electrode. Is the channel length Lch , the carrier mobility when a constant voltage is applied can be increased even if the organic semiconductor material does not have a sufficiently high carrier mobility. Furthermore, according to the present invention, since the conductive island group is formed by the microcontact printing method in the channel region between the source electrode and the drain electrode, the individual conductive islands constituting the conductive island group are highly accurate. And can be formed at extremely low cost. Particularly in terms of cost, it is overwhelmingly advantageous over conventional lithography.

また、本発明によれば、ソース電極とドレイン電極のチャネル領域を画定する側の端部を、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成するので、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になり、キャリア移動度が十分に高くない有機半導体材料で形成したチャネル領域であっても、Ｏｎ電流（電流変調量）、周波数特性等の特性をバラツキなく向上させることができる。   Further, according to the present invention, the end portions of the source electrode and the drain electrode that define the channel region are formed so as to overlap with the conductive island at the end position (directly above or immediately below the end portion) in plan view. Therefore, it becomes easy to inject charges from the conductive islands overlapped in a plan view into the organic semiconductor film, and even in a channel region formed of an organic semiconductor material whose carrier mobility is not sufficiently high, an On current (current) It is possible to improve characteristics such as modulation amount) and frequency characteristics without variation.

また、本発明に係るオンデマンド回路基板によれば、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、自由な論理回路の作製が可能となる。そのため、パターン精度があまりよくない市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いても容易に作製することができる。   Further, according to the on-demand circuit board according to the present invention, it is possible to produce a free logic circuit even when only the source / drain electrode patterns with poor formation accuracy can be formed. Therefore, even if it uses a commercially available ink jet printer (home ink jet printer etc.) whose pattern accuracy is not so good, it can be easily manufactured.

本発明に係るボトムゲートボトムコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。1 is a schematic cross-sectional configuration diagram illustrating an organic thin film transistor having a bottom gate bottom contact structure according to the present invention. 本発明に係るトップゲートボトムコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。1 is a schematic cross-sectional configuration diagram illustrating an organic thin film transistor having a top gate bottom contact structure according to the present invention. 本発明に係るトップゲートトップコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。1 is a schematic cross-sectional configuration diagram illustrating an organic thin film transistor having a top gate top contact structure according to the present invention. 本発明に係るボトムゲートトップコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。1 is a schematic cross-sectional configuration diagram illustrating an organic thin film transistor having a bottom gate top contact structure according to the present invention. 導電性アイランド群の有無におけるソース・ドレイン電極間の長さＬＳＤとチャネル長さＬｃｈの説明図である。（Ａ）は導電性アイランド群が無い場合の従来型の形態であり、（Ｂ）は導電性アイランド群がある場合の本発明の形態である。It is explanatory drawing of length LSD between source-drain electrodes in the presence or absence of a conductive island group, and channel length Lch . (A) is a conventional form when there is no conductive island group, and (B) is a form of the present invention when there is a conductive island group. ソース電極とドレイン電極の端部に対応する導電性アイランドの大きさを、チャネル領域に形成された導電性アイランドよりも大きくした形態の断面構成図（Ａ）と、両者を同じにした形態の断面構成図（Ｂ）である。A cross-sectional configuration diagram (A) in which the size of the conductive island corresponding to the end portions of the source electrode and the drain electrode is made larger than that of the conductive island formed in the channel region, and a cross section in which both are made the same It is a block diagram (B). 導電性アイランド群の平面視形状の一例を示す平面模式図である。It is a plane schematic diagram which shows an example of the planar view shape of a conductive island group. 導電性アイランド群の平面視形状の他の一例を示す平面模式図である。It is a plane schematic diagram which shows another example of the planar view shape of a conductive island group. 導電性アイランド群の平面視形状のさらに他の一例を示す平面模式図である。It is a plane schematic diagram which shows another example of the planar view shape of an electroconductive island group. 導電性アイランド群の平面視形状のさらに他の一例を示す平面模式図である。It is a plane schematic diagram which shows another example of the planar view shape of an electroconductive island group. 導電性アイランド群を形成するマイクロコンタクトプリント法の説明図である。It is explanatory drawing of the micro contact printing method which forms a conductive island group. 画像表示装置の各画素部を構成するソース・ドレイン電極と導電性アイランド群との位置関係の説明図である。It is explanatory drawing of the positional relationship of the source / drain electrode which comprises each pixel part of an image display apparatus, and a conductive island group. 有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図である。It is a schematic equivalent circuit diagram which shows an example of the image display apparatus provided with the organic EL element as a display element part. 画像表示装置の一例を示す模式的な断面図である。It is typical sectional drawing which shows an example of an image display apparatus. 有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図（単画素）である。1 is a schematic equivalent circuit diagram (single pixel) showing an example of an image display device including an organic EL element as a display element unit. 本発明に係るオンデマンド回路基板を示す模式断面図（Ａ）と模式平面図（Ｂ）である。They are a schematic cross-sectional view (A) and a schematic plan view (B) showing an on-demand circuit board according to the present invention. 図１６に示したオンデマンド回路基板に、ソース・ドレイン電極と有機半導体膜を形成して有機ＴＦＴを構成したときの模式断面図（Ａ）と模式平面図（Ｂ）である。FIG. 17 is a schematic cross-sectional view (A) and a schematic plan view (B) when an organic TFT is configured by forming source / drain electrodes and an organic semiconductor film on the on-demand circuit board shown in FIG. 16. 実験例１と比較実験例１で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。6 is a graph showing current-voltage characteristics of organic TFTs obtained in Experimental Example 1 and Comparative Experimental Example 1. 比較実験例１と比較実験例２で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。6 is a graph showing current-voltage characteristics of organic TFTs obtained in Comparative Experimental Example 1 and Comparative Experimental Example 2. 実験例１と実験例５で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。6 is a graph showing current-voltage characteristics of organic TFTs obtained in Experimental Example 1 and Experimental Example 5.

本発明の有機薄膜トランジスタ（以下「有機ＴＦＴ」ともいう。）、その製造方法及び画像表示装置について、図面を参照して詳しく説明する。以下では、有機薄膜トランジスタの構成について随時製造方法も交えて詳しく説明した後、その製造方法と画像表示装置について説明する。なお、本発明は、その技術的特徴を有すれば種々の変形が可能であり、以下に具体的に示す実施形態に限定されるものではない。   An organic thin film transistor (hereinafter also referred to as “organic TFT”), a manufacturing method thereof, and an image display device of the present invention will be described in detail with reference to the drawings. Hereinafter, the structure of the organic thin film transistor will be described in detail along with the manufacturing method as needed, and then the manufacturing method and the image display device will be described. The present invention can be modified in various ways as long as it has the technical features, and is not limited to the embodiments specifically shown below.

［有機薄膜トランジスタ］
（全体構成）
本発明に係る有機ＴＦＴ１Ａ〜１Ｄ（総称するときは符号「１」で表す。）は、図１〜図４に示すように、ゲート電極１５ｇ、ゲート絶縁膜１４、有機半導体膜１３、ソース電極１５ｓ、ドレイン電極１５ｄ、及び導電性アイランド群１２を少なくとも有する。そして、その導電性アイランド群１２は、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に、マイクロコンタクトプリント法で形成された幾何学的な平面視形状からなる複数の導電性アイランドを有し、その導電性アイランド同士が所定の隙間Ｇを隔ててパターン形成されてなるものである。さらに、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６は、その端部位置にある導電性アイランド１２ｓ，１２ｄに平面視で重なるように形成されている。 [Organic thin film transistor]
(overall structure)
As shown in FIGS. 1 to 4, the organic TFTs 1A to 1D (generally referred to as “1”) according to the present invention include a gate electrode 15g, a gate insulating film 14, an organic semiconductor film 13, and a source electrode 15s. , Drain electrode 15d, and conductive island group 12. The conductive island group 12 has a plurality of conductive islands having a geometric plan view shape formed by a microcontact printing method in a channel region between the source electrode 15s and the drain electrode 15d. The conductive islands are patterned with a predetermined gap G therebetween. Further, the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d on the side defining the channel region are formed so as to overlap with the conductive islands 12s and 12d at the end positions in plan view.

本発明の有機ＴＦＴは、こうした構成を少なくとも有するものであればその形態は特に限定されず、図１に示す形態（第１形態）に係るボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａであってもよいし、図２に示す形態（第２形態）に係るトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂであってもよいし、図３に示す形態（第３形態）に係るトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃであってもよいし、図４に示す形態（第４形態）に係るボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄであってもよい。   The form of the organic TFT of the present invention is not particularly limited as long as it has at least such a configuration, and may be an organic TFT 1A having a bottom gate bottom contact structure according to the form (first form) shown in FIG. The organic TFT 1B having the top gate / bottom contact structure according to the embodiment (second embodiment) shown in FIG. 2 or the organic TFT 1C having the top gate / top contact structure according to the embodiment (third embodiment) shown in FIG. Alternatively, the organic TFT 1D having a bottom gate top contact structure according to the embodiment (fourth embodiment) shown in FIG. 4 may be used.

以下、第１〜第４形態を更に詳しく説明する。   Hereinafter, the first to fourth embodiments will be described in more detail.

図１に示す第１形態に係るボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａは、基板１０と、基板１０上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、同じくゲート絶縁膜１４上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、ゲート絶縁膜１４及び導電性アイランド群１２上に形成されるとともに前記ソース電極１５ｓ及びドレイン電極１５ｄに両側で接触し且つ該ソース電極１５ｓ及びドレイン電極１５ｄを跨ぐように形成された有機半導体膜１３と、を少なくとも有している。   An organic TFT 1A having a bottom gate bottom contact structure according to the first embodiment shown in FIG. 1 includes a substrate 10, a gate electrode 15g formed on the substrate 10, and a gate insulating film 14 formed so as to cover the gate electrode 15g. The conductive island group 12 is formed on the gate insulating film 14 and is formed in the channel region defined by the source / drain electrodes, and is also formed on the gate insulating film 14 so as to be separated from at least the channel region side. Of the source electrode 15s and the drain electrode 15d formed on the conductive islands 12s and 12d, the gate insulating film 14 and the conductive island group 12, and the source electrode 15s and the drain electrode 15d. It contacts the drain electrode 15d on both sides and straddles the source electrode 15s and the drain electrode 15d. An organic semiconductor film 13 urchin formed, at least has a.

ここで、「ゲート電極を覆うように」とは、図１に示すように、ゲート電極１５ｇ上に形成されているとともに、ゲート電極１５ｇの周りは基板１０上にも形成されていることを意味する。「ソース・ドレイン電極で画定されるチャネル領域」とは、ソース・ドレイン電極の間がチャネル領域となる部分であることを意味し、「少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」とは、ソース・ドレイン電極の各端部１６，１６が導電性アイランド１２ｓ，１２ｄの載らないで直接ゲート絶縁膜１４上に形成されることがなく、少なくともその端部１６，１６は導電性アイランド１２ｓ，１２ｄ上に形成されることを意味する。ここで、符号１２ｓは、ソース電極１５ｓの端部１６が載る導電性アイランドのことであり、符号１２ｄは、ドレイン電極１５ｄの端部１６が載る導電性アイランド１２ｄのことである。   Here, “so as to cover the gate electrode” means that it is formed on the gate electrode 15 g as shown in FIG. 1 and that the periphery of the gate electrode 15 g is also formed on the substrate 10. To do. The “channel region defined by the source / drain electrodes” means a portion that becomes a channel region between the source / drain electrodes, and “at least the end 16 on the channel region side is the conductive island 12s, “To be placed on 12d” means that the end portions 16 and 16 of the source / drain electrodes are not directly formed on the gate insulating film 14 without the conductive islands 12s and 12d being placed, and at least the end portions thereof. 16 and 16 mean that they are formed on the conductive islands 12s and 12d. Here, reference numeral 12s denotes a conductive island on which the end portion 16 of the source electrode 15s is placed, and reference numeral 12d denotes a conductive island 12d on which the end portion 16 of the drain electrode 15d is placed.

図２に示す第２形態に係るトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂは、基板１０と、基板１０上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、同じく基板１０上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、基板１０及び導電性アイランド群１２上に形成されるとともに前記ソース電極１５ｓ及びドレイン電極１５ｄに両側で接触し且つ該ソース電極１５ｓ及びドレイン電極１５ｄを跨ぐように形成された有機半導体膜１３と、ソース電極１５ｓとドレイン電極１５ｄと有機半導体膜１３とを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５ｇと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「チャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」、「覆うように」の意味は上記と同じである。   The organic TFT 1B having the top gate / bottom contact structure according to the second embodiment shown in FIG. 2 is formed on the substrate 10 and the conductive island group 12 formed on the substrate 10 and in the channel region defined by the source / drain electrodes. A source electrode 15s and a drain electrode 15d that are also formed on the substrate 10 so as to be separated from each other and at least the end 16 on the channel region side is placed on the conductive islands 12s and 12d; An organic semiconductor film 13 formed on the conductive island group 12 and in contact with the source electrode 15s and the drain electrode 15d on both sides and straddling the source electrode 15s and the drain electrode 15d; Gate insulation formed so as to cover the drain electrode 15d and the organic semiconductor film 13 14 has a gate electrode 15g formed on the gate insulating film 14, at least. The meanings of “the channel region defined by the source / drain electrodes”, “so that the end 16 on the channel region side is placed on the conductive islands 12s and 12d”, and “so as to cover” are the same as described above. It is.

図３に示す第３形態に係るトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃは、基板１０と、基板１０上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、導電性アイランド群１２を覆うように形成された有機半導体膜１３と、有機半導体膜１３上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に平面視で載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、有機半導体膜１３及びソース・ドレイン電極１５ｓ，１５ｄを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５ｇと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「チャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」、「覆うように」の意味は上記と同じである。   An organic TFT 1C having a top gate top contact structure according to the third embodiment shown in FIG. 3 is formed on a substrate 10 and a conductive island group 12 formed on the substrate 10 and in a channel region defined by source / drain electrodes. An organic semiconductor film 13 formed so as to cover the conductive island group 12, and an end portion 16 on the channel region side at least on the conductive islands 12s and 12d. On the gate insulating film 14, the source electrode 15s and the drain electrode 15d formed so as to be mounted on the gate electrode, the gate insulating film 14 formed so as to cover the organic semiconductor film 13 and the source / drain electrodes 15s and 15d, And at least a formed gate electrode 15g. The meanings of “the channel region defined by the source / drain electrodes”, “so that the end 16 on the channel region side is placed on the conductive islands 12s and 12d”, and “so as to cover” are the same as described above. It is.

図４に示す第４形態に係るボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄは、基板１０と、基板１０上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、導電性アイランド群１２を覆うように形成された有機半導体膜１３と、有機半導体膜１３上に離間して形成されたソース電極１５ｓ及びドレイン電極１５ｄと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「覆うように」の意味は上記と同じである。   An organic TFT 1D having a bottom gate top contact structure according to the fourth embodiment shown in FIG. 4 includes a substrate 10, a gate electrode 15g formed on the substrate 10, and a gate insulating film 14 formed so as to cover the gate electrode 15g. A conductive island group 12 formed on the channel region defined on the gate insulating film 14 and defined by the source / drain electrodes; an organic semiconductor film 13 formed so as to cover the conductive island group 12; It has at least a source electrode 15s and a drain electrode 15d formed on the organic semiconductor film 13 so as to be separated from each other. The meanings of “channel region defined by source / drain electrodes” and “so as to cover” are the same as described above.

以上説明した第１〜第４形態の有機ＴＦＴ１によれば、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に導電性アイランド群１２をマイクロコンタクトプリント法で形成する。この導電性アイランド群１２は、幾何学的な平面視形状からなる導電性アイランド１２，１２同士を所定の隙間Ｇを隔ててパターン形成したものである。こうした導電性アイランド群１２をチャネル領域に形成することにより、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間に存在する導電性アイランド同士の隙間Ｇ（長さ：Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）がチャネル長さＬｃｈとなる（図５（Ｂ）参照。）。そして、その隙間Ｇを短くすることにより実質的なチャネル長を短くすることができ、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるＯｎ電流（電流変調量）等を高めることができる。 According to the organic TFT 1 of the first to fourth embodiments described above, the conductive island group 12 is formed by the microcontact printing method in the channel region between the source electrode 15s and the drain electrode 15d. The conductive island group 12 is formed by patterning conductive islands 12 and 12 having a geometrical plan view with a predetermined gap G therebetween. By forming the conductive island group 12 in the channel region, a gap G (length: L 1 , L 2 ,...) Between the conductive islands existing between the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d. , L n ) (L 1 + L 2 +... + L n ) is the channel length L ch (see FIG. 5B). The substantial channel length can be shortened by shortening the gap G, and the On current (current modulation amount) when a constant voltage is applied even if the organic semiconductor material does not have sufficiently high carrier mobility. Etc. can be enhanced.

次に、有機ＴＦＴの構成要素について順に説明する。   Next, components of the organic TFT will be described in order.

（基板）
基板１０は、有機ＴＦＴ１の支持基板をなす絶縁性のものである。基板１０としては、無機基板や有機基板を用いることができる。無機基板としては、画像表示装置のＴＦＴ基板として一般に用いられているガラス基板を好ましく挙げることができる。また、耐熱性の点ではやや劣るとされる安価な無アルカリガラス基板等であってもよい。ガラス基板の厚さは特に限定されないが、通常、０．０５ｍｍ以上３．０ｍｍ以下程度である。 (substrate)
The substrate 10 is an insulating material that forms a support substrate of the organic TFT 1. As the substrate 10, an inorganic substrate or an organic substrate can be used. As the inorganic substrate, a glass substrate generally used as a TFT substrate of an image display device can be preferably exemplified. Moreover, the cheap alkali-free glass substrate etc. which are considered to be a little inferior in heat resistance may be used. Although the thickness of a glass substrate is not specifically limited, Usually, it is about 0.05 mm or more and 3.0 mm or less.

有機基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド、等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ以上３００μｍ以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、有機ＴＦＴ１をフレキシブル基板とすることができるので、フレキシブルな表示装置等に適用できる。   Examples of organic substrates include polyether sulfone, polyethylene naphthalate, polyamide, polybutylene terephthalate, polyethylene terephthalate, polyphenylene sulfide, polyether ether ketone, liquid crystal polymer, fluororesin, polycarbonate, polynorbornene resin, polysulfone, polyarylate. , Polyamideimide, polyetherimide, thermoplastic polyimide, and the like, or composite substrates thereof. Such an organic substrate may be rigid or may be a thin flexible film having a thickness of about 5 μm to 300 μm. Use of a flexible organic substrate (also referred to as a plastic substrate) can be applied to a flexible display device or the like because the organic TFT 1 can be a flexible substrate.

（ゲート電極）
ゲート電極１５ｇは、有機半導体膜１３のチャネル領域に平面視で対向するように、上記第１〜第４形態で示す態様で設けられる。ゲート電極１５ｇの形成材料としては、金、銀、銅、チタン、クロム、コバルト、ニッケル、アルミニウム、ニオブ、タンタル、モリブデン等の金属、ＩＴＯ等の遷移金属酸化物、導電性高分子等、を挙げることができる。ゲート電極１５ｇは、蒸着（マスク蒸着も含む。）、スパッタリング等の方法で成膜でき、その後、フォトリソグラフィ等でパターニングして形成できる。ゲート電極１５ｇの厚さは特に限定されないが、通常、５０ｎｍ〜３μｍ程度である。 (Gate electrode)
The gate electrode 15g is provided in the form shown in the first to fourth embodiments so as to face the channel region of the organic semiconductor film 13 in plan view. Examples of the material for forming the gate electrode 15g include metals such as gold, silver, copper, titanium, chromium, cobalt, nickel, aluminum, niobium, tantalum, and molybdenum, transition metal oxides such as ITO, and conductive polymers. be able to. The gate electrode 15g can be formed by a method such as vapor deposition (including mask vapor deposition) or sputtering, and then patterned by photolithography or the like. The thickness of the gate electrode 15g is not particularly limited, but is usually about 50 nm to 3 μm.

（ゲート絶縁膜）
ゲート絶縁膜１４は、ゲート電極１５ｇと有機半導体膜１３との間を絶縁するための絶縁膜である。ゲート絶縁膜１４の形成材料としては、絶縁性が高く、誘電率が比較的高く、ゲート絶縁膜として適しているものであれば各種の材料を用いることができる。例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。なかでも本態様においては、アクリル系樹脂、フッ素系樹脂、又は、カルド系樹脂が好適に用いられる。また、例えば、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウムのうち少なくとも１種又は２種以上を挙げることができる。また、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物、チタン酸バリウムストロンチウム等の複合酸化物であってもよい。こうした材料からなるゲート絶縁膜４は、蒸着、スパッタリング、スピンコート法等の方法で成膜できる。ゲート絶縁膜１４の厚さは特に限定されないが、通常、１００ｎｍ〜１０μｍ程度である。 (Gate insulation film)
The gate insulating film 14 is an insulating film for insulating between the gate electrode 15 g and the organic semiconductor film 13. As a material for forming the gate insulating film 14, various materials can be used as long as they have high insulating properties, have a relatively high dielectric constant, and are suitable as a gate insulating film. For example, an acrylic resin, a phenol resin, a fluorine resin, an epoxy resin, a cardo resin, a vinyl resin, an imide resin, a novolac resin, and the like can be given. In particular, in this embodiment, an acrylic resin, a fluorine resin, or a cardo resin is preferably used. In addition, for example, at least one or more of yttrium oxide, aluminum oxide, hafnium oxide, zirconium oxide, titanium oxide, tantalum oxide, niobium oxide, and scandium oxide can be given. Moreover, oxides of silicon such as silicon oxide, silicon nitride, and silicon oxynitride, and composite oxides such as nitride, oxynitride, and barium strontium titanate may be used. The gate insulating film 4 made of such a material can be formed by a method such as vapor deposition, sputtering, or spin coating. The thickness of the gate insulating film 14 is not particularly limited, but is usually about 100 nm to 10 μm.

（有機半導体膜）
有機半導体膜１３は、図１〜図４に示すように、厚さ方向（図面の上下方向）においてはゲート電極１５ｇとゲート絶縁膜１４との間に設けられ、面内方向（図面の左右方向）においてはソース電極１５ｓとドレイン電極１５ｄとの間に両者を跨いで層状に設けられている。ソース電極１５ｓとドレイン電極１５ｄとの間の有機半導体膜１３はチャネル領域を含み、そのチャネル領域には、導電性アイランド１２ｃｈが平面視で配置されている。有機半導体膜１３は、種々の電荷輸送性の有機半導体材料によって形成することができる。例えば、有機半導体膜１３を１種又は２種以上の材料で形成してもよい。 (Organic semiconductor film)
1-4, the organic semiconductor film 13 is provided between the gate electrode 15g and the gate insulating film 14 in the thickness direction (vertical direction in the drawing), and is in the in-plane direction (horizontal direction in the drawing). ) Is provided in layers between the source electrode 15s and the drain electrode 15d. The organic semiconductor film 13 between the source electrode 15s and the drain electrode 15d includes a channel region, and conductive islands 12ch are arranged in the channel region in plan view. The organic semiconductor film 13 can be formed by various charge transporting organic semiconductor materials. For example, the organic semiconductor film 13 may be formed of one kind or two or more kinds of materials.

有機半導体膜１３の形成材料としては、本態様の有機薄膜トランジスタの用途等に応じて、所望の半導体特性を備える有機半導体膜を形成できる材料であれば特に限定されるものではなく、一般的に有機薄膜トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、及び、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本態様においては、ペンタセン又はポリチオフェン類を好適に用いることができる。   The material for forming the organic semiconductor film 13 is not particularly limited as long as it is a material capable of forming an organic semiconductor film having desired semiconductor characteristics, depending on the use of the organic thin film transistor of this embodiment, and is generally organic. An organic semiconductor material used for a thin film transistor can be used. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as Of these, pentacene or polythiophenes can be preferably used in this embodiment.

有機半導体膜１３の電荷移動度は、なるべく高いことが望ましく、少なくとも、０．００１ｃｍ２／Ｖｓ以上であることが望ましい。有機半導体膜１３は、マスク蒸着法、スピンコート法、グラビア印刷法、ダイコート法等によって形成できる。また、本発明では、個々の導電性アイランド１２，…，１２相互間のチャネル長さＬ１、…、Ｌｎの和がチャネル長さＬｃｈとなることから、有機半導体膜１３の厚さは特に限定されないが、通常、１０ｎｍ〜３μｍ程度である。また、本発明の有機ＴＦＴ１は、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間に存在する導電性アイランド同士の隙間Ｇ（長さ：Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）をチャネル長さＬｃｈとするので、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができるという利点がある。 The charge mobility of the organic semiconductor film 13 is preferably as high as possible, and is preferably at least 0.001 cm 2 / Vs. The organic semiconductor film 13 can be formed by mask vapor deposition, spin coating, gravure printing, die coating, or the like. In the present invention, since the sum of the channel lengths L1,..., Ln between the individual conductive islands 12,..., 12 becomes the channel length Lch, the thickness of the organic semiconductor film 13 is not particularly limited. However, it is usually about 10 nm to 3 μm. Further, the organic TFT 1 of the present invention is a sum of gaps G (lengths: L 1 , L 2 ,..., L n ) between the conductive islands existing between the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d. Since (L 1 + L 2 +... + L n ) is the channel length L ch , it is possible to increase the carrier mobility when a constant voltage is applied even if the organic semiconductor material does not have a sufficiently high carrier mobility. There are advantages.

なお、有機ＴＦＴの態様によっては、有機半導体膜１３上に保護膜（図示しない。後述の保護膜１９とは異なる。）を設けてもよい。この保護膜は、図３及び図４に示す第３、４形態の有機ＴＦＴ１Ｃ，１Ｄのように有機半導体膜１３上に電極（ソース電極とドレイン電極）を直接形成する場合に、有機半導体膜１３に加わるダメージを軽減するための膜として作用するものである。保護膜としては、例えばＡｕ、Ａｇ、Ａｌ等の金属膜やＺｎＳ、ＺｎＳｅ等の無機半導体膜等の蒸着膜又はスパッタ膜のように、成膜時にダメージを与え難いものが１〜５００ｎｍ程度の厚さで予め成膜されることが好ましい。   Depending on the mode of the organic TFT, a protective film (not shown; different from a protective film 19 described later) may be provided on the organic semiconductor film 13. This protective film is formed when the electrodes (source electrode and drain electrode) are directly formed on the organic semiconductor film 13 like the third and fourth organic TFTs 1C and 1D shown in FIGS. It acts as a film for reducing the damage applied to the film. As the protective film, for example, a metal film such as Au, Ag, Al or the like, or a deposited film such as an inorganic semiconductor film such as ZnS or ZnSe, or a sputtered film, which has a thickness of about 1 to 500 nm that is difficult to damage during film formation. It is preferable to form a film in advance.

（ソース電極とドレイン電極）
ソース電極１５ｓとドレイン電極１５ｄは、その間に設けられる有機半導体膜１３のチャネル領域を画定するように形成される。通常、ソース電極１５ｓのチャネル領域側の端部１６と、ドレイン電極１５ｄのチャネル領域側の端部１６とが向かい合い、両端部１６，１６間がチャネル領域となる。本発明では、そのチャネル領域側の両端部１６，１６が、その端部位置にある導電性アイランド１２ｓ，１２ｄに平面視で重なるように設けられている。このとき、両端部１６，１６は、導電性アイランド１２ｓ，１２ｄに直接接触してもよいし（図１及び図２を参照）、有機半導体膜１３を挟んで積層されたものであってもよい（図３及び図４を参照）。 (Source and drain electrodes)
The source electrode 15s and the drain electrode 15d are formed so as to define a channel region of the organic semiconductor film 13 provided therebetween. Normally, the end 16 on the channel region side of the source electrode 15s and the end 16 on the channel region side of the drain electrode 15d face each other, and the end portions 16 and 16 form a channel region. In the present invention, both end portions 16 and 16 on the channel region side are provided so as to overlap the conductive islands 12s and 12d at the end positions in plan view. At this time, both ends 16 and 16 may be in direct contact with the conductive islands 12s and 12d (see FIGS. 1 and 2), or may be stacked with the organic semiconductor film 13 interposed therebetween. (See FIGS. 3 and 4).

ソース電極１５ｓとドレイン電極１５ｄの形成材料として、例えば、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミニウム、銀等の単体金属、ＭｇＡｇ等のマグネシウム合金、ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等のアルミニウム合金、Ｌｉ、Ｃａをはじめとするアルカリ金属類、を挙げることができる。 As a material for forming the source electrode 15s and the drain electrode 15d, for example, ITO (indium tin oxide), indium oxide, IZO (indium zinc oxide), SnO 2 , ZnO or other transparent conductive film, polyaniline, polyacetylene, polyalkylthiophene derivatives, Examples include conductive polymers such as polysilane derivatives, simple metals such as aluminum and silver, magnesium alloys such as MgAg, aluminum alloys such as AlLi, AlCa, and AlMg, and alkali metals such as Li and Ca. Can do.

特に、図１及び図２の第１、第２形態に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄに直接接触する場合には、その導電性アイランド１２ｓ，１２ｄが有機半導体膜１３に対する電荷注入電極になるので、電荷注入特性の良い材料で形成する必要はなく、導電性アイランド１２ｓ，１２ｄに電圧を印加できるに足りる導電性材料で形成すればよい。そうした材料としては、電荷注入特性の良い従来のＩＴＯ、Ａｕ等の他、これらの材料に比べて電荷注入特性が良くないとされるアルミニウム等を用いることができる。特に電荷注入特性を考慮する必要がないことから、安価な材料でソース電極１５ｓとドレイン電極１５ｄを形成することができるので、コスト面で極めて現実的且つ実用的な有機ＴＦＴを実現できる。   In particular, as shown in FIGS. 1 and 2, when the source electrode 15s and the drain electrode 15d are in direct contact with the conductive islands 12s and 12d, the conductive islands 12s and 12d are organic. Since it becomes a charge injection electrode for the semiconductor film 13, it is not necessary to form it with a material having good charge injection characteristics, and it is sufficient to form it with a conductive material that can apply a voltage to the conductive islands 12s and 12d. As such a material, it is possible to use conventional ITO, Au, etc., which have good charge injection characteristics, and aluminum, etc., which have poor charge injection characteristics compared to these materials. In particular, since it is not necessary to consider the charge injection characteristics, the source electrode 15s and the drain electrode 15d can be formed from an inexpensive material, and thus an extremely realistic and practical organic TFT can be realized in terms of cost.

一方、図３及び図４の第３、第４形態に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄに直接接触しない場合には、ソース電極１５ｓとドレイン電極１５ｄは有機半導体膜１３に対する電荷注入電極としても機能するので、電荷注入特性の良い材料で形成する必要がある。そうした材料としては、上記同様、電荷注入特性の良い従来のＩＴＯ、Ａｕ等を用いることが好ましい。   On the other hand, as shown in FIGS. 3 and 4, the source electrode 15s and the drain electrode 15d are organic when the source electrode 15s and the drain electrode 15d are not in direct contact with the conductive islands 12s and 12d. Since it also functions as a charge injection electrode for the semiconductor film 13, it must be formed of a material having good charge injection characteristics. As such a material, it is preferable to use conventional ITO, Au or the like having good charge injection characteristics as described above.

本発明のように導電性アイランド群１２を形成しない従来の態様においては、ソース電極１５ｓとドレイン電極１５ｄはチャネル幅を直接規定するものとなるため、ソース電極とドレイン電極の位置精度はチャネル領域に流れる電流−電圧特性に大きく影響するものとなっていた。これに対し、本発明の特に図１及び図２に示す第１、第２形態の有機ＴＦＴでは、ソース電極１５ｓのチャネル領域側端部１６とドレイン電極１５ｄのチャネル領域側端部１６が直接導電性アイランド１２ｓ，１２ｄの上に接触するように形成される。   In the conventional mode in which the conductive island group 12 is not formed as in the present invention, since the source electrode 15s and the drain electrode 15d directly define the channel width, the positional accuracy of the source electrode and the drain electrode is in the channel region. This greatly affects the flowing current-voltage characteristics. In contrast, in the organic TFTs of the first and second embodiments shown in FIGS. 1 and 2 of the present invention, the channel region side end 16 of the source electrode 15s and the channel region side end 16 of the drain electrode 15d are directly conductive. It is formed so as to contact the sex islands 12s and 12d.

そのため、図６（Ａ）に示すように、導電性アイランド１２ｓ，１２ｄの大きさを、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度（形成誤差の許容値Ｌｓ）を上回る大きさで設けておけば、ソース電極１５ｓとドレイン電極１５ｄを容易に導電性アイランド１２ｓ，１２ｄ上に形成することができる。そして、ソース電極１５ｓとドレイン電極１５ｄを導電性アイランド１２ｓ，１２ｄ上に確実に形成することができれば、第１、第２形態において、チャネル領域への電荷の注入は必ず導電性アイランド群１２が行うことになるので、個々のチャネル長Ｌ１，Ｌ２，Ｌ３の和として表されるチャネル長Ｌｃｈは、初期の設計どおりの寸法を確保できる。その結果、その導電性アイランド群１２を電荷注入特性に優れる材料で形成した場合、チャネル領域に流れる電流−電圧特性は安定で良好なものとなる。   Therefore, as shown in FIG. 6A, the size of the conductive islands 12s and 12d is larger than the formation accuracy (allowable value Ls of formation error) of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d. If provided, the source electrode 15s and the drain electrode 15d can be easily formed on the conductive islands 12s and 12d. If the source electrode 15s and the drain electrode 15d can be reliably formed on the conductive islands 12s and 12d, in the first and second embodiments, the charge injection into the channel region is always performed by the conductive island group 12. Therefore, the channel length Lch expressed as the sum of the individual channel lengths L1, L2, and L3 can ensure the dimensions as initially designed. As a result, when the conductive island group 12 is formed of a material having excellent charge injection characteristics, the current-voltage characteristics flowing in the channel region are stable and good.

一方、導電性アイランド１２ｓ，１２ｄの大きさを、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度（形成誤差の許容値Ｌｓ）以下の大きさで設けた場合には、図６（Ｂ）に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄ上に形成できない場合が生じ易い。そのため、ソース電極１５ｓとドレイン電極１５ｄを導電性アイランド１２ｓ，１２ｄ上に確実に形成することができるとは言えないことから、第１、第２形態において、チャネル領域への電荷の注入を、電荷注入特性に劣るソース電極１５ｓとドレイン電極１５ｄが行うことになることがあるので、有機半導体膜１３への電荷注入特性が劣るとともに、個々のチャネル長Ｌ１，Ｌ２，Ｌ３の和として表されるチャネル長Ｌｃｈが初期の設計どおりの寸法を確保できなくなる。その結果、その導電性アイランド群１２を電荷注入特性に優れる材料で形成した場合であっても、チャネル領域に流れる電流−電圧特性が安定でなく、良好なものとならないことがある。   On the other hand, when the size of the conductive islands 12s and 12d is set to be smaller than the formation accuracy (allowable value Ls of formation error) of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d, FIG. As shown in (B), the source electrode 15s and the drain electrode 15d are likely to be unable to be formed on the conductive islands 12s and 12d. Therefore, it cannot be said that the source electrode 15s and the drain electrode 15d can be reliably formed on the conductive islands 12s and 12d. Therefore, in the first and second embodiments, the charge injection into the channel region is performed by the charge injection. Since the source electrode 15s and the drain electrode 15d having inferior injection characteristics may be performed, the charge injection characteristics to the organic semiconductor film 13 are inferior, and the channel expressed as the sum of the individual channel lengths L1, L2, and L3 The length Lch cannot secure the dimensions as originally designed. As a result, even when the conductive island group 12 is formed of a material having excellent charge injection characteristics, the current-voltage characteristics flowing in the channel region are not stable and may not be favorable.

ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度とは、「端部１６，１６の形成位置の誤差の許容値Ｌｓ」のことである。ソース電極１５ｓとドレイン電極１６ｄを形成精度の高いフォトリソグラフィ等のパターニング手段で形成すれば、形成誤差の許容値Ｌｓは小さくなるため、その端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄの大きさはチャネル領域に形成する導電性アイランド１２ｃｈと同じ大きさで形成してもよい。しかしながら、形成精度の高いフォトリソグラフィ等のパターニング手段は、製造コストが高いという現実的な問題がある。さらに、パターニング時にエッチング（ドライ又はウエット）が必須の工程となるのでエッチャントに起因する悪影響が起こりやすいという問題もある。なお、本願での「導電性アイランド１２ｓ，１２ｄの大きさ」とは、ソース電極の端部１６とドレイン電極の端部１６が向かい合ってチャネル領域を構成する際のチャネル長さ方向の幅を指し、図６中の符号Ｌ２０，Ｌ１１のことである。   The formation accuracy of the end portions 16 and 16 of the source electrode 15 s and the drain electrode 15 d is the “allowable value Ls of the formation position error of the end portions 16 and 16”. If the source electrode 15s and the drain electrode 16d are formed by patterning means such as photolithography with high formation accuracy, the allowable value Ls of the formation error is reduced. Therefore, the conductive islands 12s and 12d corresponding to the end portions 16 and 16 are formed. The size may be the same as that of the conductive island 12ch formed in the channel region. However, patterning means such as photolithography with high formation accuracy has a practical problem that the manufacturing cost is high. Furthermore, since etching (dry or wet) is an essential process during patterning, there is also a problem that adverse effects caused by the etchant are likely to occur. As used herein, “size of conductive islands 12s and 12d” refers to the width in the channel length direction when the source electrode end 16 and the drain electrode end 16 face each other to form a channel region. , L20 and L11 in FIG.

そこで、本発明では、ソース電極１５ｓとドレイン電極１５ｄの形成精度はフォトリソグラフィ等には及ばないが、製造コストが低く、エッチャントの影響も不要となる印刷手段、例えばスクリーン印刷等で行うことが好ましい。例えばスクリーン印刷でソース電極１５ｓとドレイン電極１５ｄを形成する場合、その端部１６，１６の形成精度は、±２０μｍ以上±７０μｍ以下程度が通常レベルである。したがって、その範囲が「端部１６，１６の形成誤差の許容値Ｌｓ」ということができる。よって、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成位置に設ける導電性アイランド１２ｓ，１２ｄの大きさを、その許容値Ｌｓを上回る大きさ（幅Ｌ２０。図６（Ａ）参照）で形成することが好ましい。こうすることで、製造コストが低く、エッチャントの影響も不要となる印刷手段（例えばスクリーン印刷等）で比較的にラフにソース電極１５ｓとドレイン電極１５ｄを形成した場合であっても、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６を、その端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄ上に確実に形成できる。その結果、ソース電極１５ｓとドレイン電極１５ｄを、有機半導体膜１３への電荷注入特性にやや劣る安価な材料で且つ安価な手段で形成した場合であっても、有機半導体膜１３に対する電荷注入特性のよい材料を用いて、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄを含む導電性アイランド群１２で形成しておけば、チャネル領域に形成された導電性アイランド群１２から有機半導体膜１３に良好な電荷注入を行うことができ、良好な電流−電位特性を示すことができる。   Therefore, in the present invention, the formation accuracy of the source electrode 15s and the drain electrode 15d is not as high as that of photolithography, but it is preferably performed by a printing means that is low in manufacturing cost and does not require the influence of an etchant, for example, screen printing. . For example, when the source electrode 15s and the drain electrode 15d are formed by screen printing, the formation accuracy of the end portions 16 and 16 is a normal level of about ± 20 μm to ± 70 μm. Therefore, it can be said that the range is “allowable value Ls of formation error of end portions 16, 16”. Therefore, the size of the conductive islands 12s, 12d provided at the positions where the end portions 16, 16 of the source electrode 15s and the drain electrode 15d are formed exceeds the allowable value Ls (width L20; see FIG. 6A). It is preferable to form by. In this way, even when the source electrode 15s and the drain electrode 15d are formed relatively rough by printing means (for example, screen printing or the like) that is low in manufacturing cost and does not require the influence of an etchant, the source electrode 15s. The end portions 16 and 16 of the drain electrode 15d can be reliably formed on the conductive islands 12s and 12d corresponding to the end portions 16 and 16, respectively. As a result, even if the source electrode 15s and the drain electrode 15d are formed by an inexpensive material and inexpensive means that are slightly inferior to the charge injection characteristics to the organic semiconductor film 13, the charge injection characteristics for the organic semiconductor film 13 are improved. If a good material is used to form the conductive island group 12 including the conductive islands 12s and 12d corresponding to the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d, the conductivity formed in the channel region can be reduced. Good charge injection from the island group 12 to the organic semiconductor film 13 can be performed, and good current-potential characteristics can be exhibited.

前記許容値Ｌｓを上回る導電性アイランド１２ｓ，１２ｄの大きさは、具体的には、端部１６，１６の形成誤差よりも＋２０μｍは少なくとも大きいことが好ましい。導電性アイランド１２ｓ，１２ｄの大きさの上限は特に限定されないが、全体の構造からいえば、ソース電極１５ｓとドレイン電極１５ｄの大きさと同程度を上限とすればよい。なお、ソース電極１５ｓとドレイン電極１５ｄの大きさは、使用によって異なるので一概に言えないが、通常、チャネル長さ方向に１００μｍ以上１０ｍｍ以下の大きさで形成される。   Specifically, the size of the conductive islands 12s and 12d exceeding the allowable value Ls is preferably at least +20 μm larger than the formation error of the end portions 16 and 16. The upper limit of the size of the conductive islands 12s and 12d is not particularly limited, but the upper limit may be the same as the size of the source electrode 15s and the drain electrode 15d in terms of the overall structure. Note that the sizes of the source electrode 15s and the drain electrode 15d are different depending on the use and cannot be generally specified.

以上のように、ソース電極１５ｓとドレイン電極１５ｄは、特に図１及び図２の第１、第２形態の有機ＴＦＴ１Ａ，１Ｂを形成する場合には、電荷注入特性の良否を考慮せずに導電性アイランド１２ｓ，１２ｄへの電圧印加を行うことができる点を考慮した安価な導電性材料で形成することが可能となる。また、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応する位置の導電性アイランド１２ｓ，１２ｄの大きさを上記のように考慮して所定の大きさで形成すれば、従来のような高い位置精度が要求されるフォトリソグラフィでソース電極１５ｓとドレイン電極１５ｄを形成しなくてもよく、スクリーン印刷等の簡易な印刷手段で形成できるという製造上の利点がある。なお、ソース電極１５ｓとドレイン電極１５ｄの厚さは特に限定されないが、通常、０．１μｍ以上１０μｍ以下程度である。   As described above, the source electrode 15s and the drain electrode 15d are electrically conductive without considering the quality of the charge injection characteristics, particularly when forming the first and second organic TFTs 1A and 1B of FIGS. It is possible to form the conductive islands 12s and 12d with an inexpensive conductive material in consideration of the point that voltage can be applied. Further, if the conductive islands 12s and 12d at positions corresponding to the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d are formed in a predetermined size in consideration of the above, The source electrode 15s and the drain electrode 15d do not have to be formed by photolithography requiring high positional accuracy, and there is a manufacturing advantage that they can be formed by simple printing means such as screen printing. The thicknesses of the source electrode 15s and the drain electrode 15d are not particularly limited, but are usually about 0.1 μm or more and 10 μm or less.

（導電性アイランド群）
導電性アイランド群１２は、図１〜図４に示すように、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に形成される。図５（Ａ）は従来型有機ＴＦＴ１００のチャネル領域を示すものであり、面内方向（図の左右方向）に形成されたソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さＬＳＤがチャネル長Ｌｃｈを画定する。この有機ＴＦＴ１００ではチャネル長Ｌｃｈが長く、無機系の半導体膜に比べて電荷移動度が低い有機半導体膜１３を用いた場合は良好なＴＦＴを構成できなかった。そのため、背景技術の欄で説明したように、縦型有機ＴＦＴが提案されている。一方、ＷＯ２００７−８０５７６号公報（上記特許文献２）には、十分に詳しくは記載されていないが、チャネル領域に導電性アイランドを形成して個々のチャネル長を短くした態様が提案されている。 (Conductive island group)
As shown in FIGS. 1 to 4, the conductive island group 12 is formed in a channel region between the source electrode 15s and the drain electrode 15d. FIG. 5A shows the channel region of the conventional organic TFT 100, and the length L between the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d formed in the in-plane direction (left-right direction in the figure). SD defines the channel length Lch. In this organic TFT 100, a good TFT cannot be formed when the organic semiconductor film 13 having a long channel length Lch and lower charge mobility than that of an inorganic semiconductor film is used. Therefore, as described in the background art section, a vertical organic TFT has been proposed. On the other hand, WO 2007-80576 (the above-mentioned patent document 2), although not described in sufficient detail, proposes a mode in which each channel length is shortened by forming a conductive island in the channel region.

本発明の有機ＴＦＴ１では、図５（Ｂ）に示すような導電性アイランド群１２を設け、無機系の半導体膜に比べて電荷移動度に劣る有機半導体膜１３であっても良好な電荷移動度を実現している。すなわち、面内方向（図の左右方向）に形成されたソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さＬＳＤはチャネル長Ｌｃｈを画定せず、チャネル長Ｌｃｈは、ソース電極１５ｓとドレイン電極１５ｄとの間に設けられた導電性アイランド同士１２，１２の間の隙間Ｇ（長さ：Ｌ１、Ｌ２、…、Ｌｎ）の和（Ｌ１＋Ｌ２＋…＋Ｌｎ）がチャネル長さＬｃｈとなる。 In the organic TFT 1 of the present invention, a conductive island group 12 as shown in FIG. 5B is provided, and even if the organic semiconductor film 13 is inferior in charge mobility to an inorganic semiconductor film, good charge mobility is obtained. Is realized. That is, the length L SD between plane direction edge portions of the source electrode 15s and the drain electrode 15d formed on the (left-right direction in the figure) 16, 16 without defining a channel length Lch, the channel length Lch, the source electrode Sum (L 1 + L 2 +... + L n ) of gaps G (length: L 1 , L 2 ,..., L n ) between the conductive islands 12 and 12 provided between 15 s and the drain electrode 15 d ) Is the channel length Lch .

導電性アイランド群１２は、図１〜図４の第１〜第４形態の有機ＴＦＴ１Ａ〜１Ｄに示すように、有機半導体膜１３で覆われるように形成されていている。これらのいずれの態様も、ソース電極１５ｓとドレイン電極１５ｄとの間の導電性アイランド間を電荷が移動するものとなる。   The conductive island group 12 is formed so as to be covered with the organic semiconductor film 13 as shown in the first to fourth organic TFTs 1A to 1D in FIGS. In any of these aspects, charge moves between the conductive islands between the source electrode 15s and the drain electrode 15d.

導電性アイランド同士の隙間Ｇ（長さ：Ｌ１、Ｌ２、…、Ｌｎ）の数と長さは、有機半導体膜１３を構成する有機半導体材料の電荷移動度によって任意に設定される。導電性アイランドの材質、形状、形成精度等を考慮し、隙間Ｇを短くしたり、隙間Ｇの数を調整したりして、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができる。例えば、後述の実験例では、隙間の数を３とし、それぞれの隙間の長さを２０μｍとしているが、この実験例に限定されるものではなく、隙間Ｇの数を２以上５０以下の範囲としたり、個々の隙間Ｇの長さ（Ｌ１、Ｌ２、…、Ｌｎ）を０．１μｍ以上１０μｍ以下の範囲内とすることができる。 The number and length of the gaps G (lengths: L 1 , L 2 ,..., L n ) between the conductive islands are arbitrarily set depending on the charge mobility of the organic semiconductor material constituting the organic semiconductor film 13. Even if it is an organic semiconductor material whose carrier mobility is not sufficiently high by taking into consideration the material, shape, formation accuracy, etc. of the conductive island, the gap G is shortened or the number of the gaps G is adjusted. Carrier mobility during voltage application can be increased. For example, in the experimental example described later, the number of gaps is 3 and the length of each gap is 20 μm. However, the present invention is not limited to this experimental example, and the number of gaps G is in the range of 2 to 50. Alternatively, the length (L 1 , L 2 ,..., L n ) of each gap G can be set within a range of 0.1 μm to 10 μm.

図６（Ａ）に示すように、本発明では、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６が直接形成される導電性アイランド１２ｓ，１２ｄ（「導電性アイランドＡ」ともいう。）の大きさを、その端部１６，１６の形成誤差の許容値Ｌｓよりも大きくする。これについては、上記のソース電極とドレイン電極のところで説明したのと同様である。したがって、ソース電極１５ｓとドレイン電極１５ｓとの間のチャネル領域に形成した導電性アイランド１２（「導電性アイランドＢ」ともいう。）の大きさよりも、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ（導電性アイランドＡ）の大きさの方が大きいことが好ましい。こうすることにより、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６は、その端部形成置にある導電性アイランド１２ｓ，１２ｄ上に確実に形成することができる。その結果、ソース・ドレイン電極に電圧を印加することにより、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６と平面視で重なり合った導電性アイランド１２ｓ，１２ｄから有機半導体膜１３への電荷の注入が容易になる。注入された電荷は、図５（Ｂ）に示すように、隙間Ｇにある短い長さ（Ｌ１、Ｌ２、…、Ｌｎ）の有機半導体膜１３を移動して隣の導電性アイランドに到達し、チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料で形成した有機半導体膜１３であってもキャリア移動度を高めることができる。 As shown in FIG. 6A, in the present invention, conductive islands 12s and 12d (also referred to as “conductive island A”) in which the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d are directly formed. The size is made larger than the allowable value Ls of the formation error of the end portions 16 and 16. This is the same as described above for the source and drain electrodes. Therefore, the end portions 16 of the source electrode 15s and the drain electrode 15d are larger than the size of the conductive island 12 (also referred to as “conductive island B”) formed in the channel region between the source electrode 15s and the drain electrode 15s. The size of the conductive islands 12s, 12d (conductive island A) corresponding to 16 is preferably larger. By doing so, the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d on the side defining the channel region can be reliably formed on the conductive islands 12s and 12d in the end portion formation positions. As a result, by applying a voltage to the source / drain electrodes, charge is injected into the organic semiconductor film 13 from the conductive islands 12s, 12d overlapping the end portions 16, 16 of the source electrode 15s and the drain electrode 15d in plan view. Becomes easier. As shown in FIG. 5 (B), the injected electric charge moves through the organic semiconductor film 13 having a short length (L 1 , L 2 ,..., L n ) in the gap G to the adjacent conductive island. By reaching and repeating such charge transfer in the channel region, the carrier mobility can be increased even in the case of the organic semiconductor film 13 formed of an organic semiconductor material whose carrier mobility is not sufficiently high.

さらに、図６（Ａ）に示すように、導電性アイランド１２ｓ，１２ｄの大きさを、その端部１６，１６の形成誤差の許容値Ｌｓよりも大きくしたので、導電性アイランド１２ｓ，１２ｄに重なるように形成するソース・ドレイン電極の端部１６，１６を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。その結果、ソース・ドレイン電極については、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利である。   Further, as shown in FIG. 6A, since the size of the conductive islands 12s and 12d is larger than the allowable value Ls of the formation error of the end portions 16 and 16, it overlaps with the conductive islands 12s and 12d. Thus, it is not necessary to form the end portions 16 and 16 of the source / drain electrodes with extremely strict accuracy, and there is a manufacturing advantage that even if the end portions 16 and 16 are rough to some extent, the characteristics are not greatly affected. As a result, the source / drain electrodes need not be formed with high precision such as lithography, which is advantageous in reducing the cost.

なお、ここでの「大きさ」とは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さ方向を意味し、図６で説明すれば、その左右方向のことである。そして、その大きさは、既述のとおりであり、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成誤差よりも＋２０μｍは少なくとも大きいことが好ましく、一例としては、チャネル長さ方向に５０μｍ以上２００μｍ以下の大きさで形成されていることが好ましい。なお、このときの大きさは、導電性アイランドＢよりも大きい寸法で形成されていることが好ましい。   Here, the “size” means the length direction between the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d, which is the left-right direction in FIG. The size is as described above, and preferably +20 μm is at least larger than the formation error of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d. As an example, the size is 50 μm in the channel length direction. It is preferable to be formed with a size of 200 μm or less. Note that the size at this time is preferably larger than that of the conductive island B.

導電性アイランド群１２は有機半導体膜１３に直接接触し、その有機半導体膜１３に電荷を注入するので、電荷注入特性がよい材料で形成することが好ましい。そうした形成材料としては、例えば、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミ、銀等の単体金属、ＭｇＡｇ等のマグネシウム合金、ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等のアルミニウム合金、Ｌｉ、Ｃａをはじめとするアルカリ金属類、それらアルカリ金属類の合金のような仕事関数の小さな金属等、また、金、クロムのような仕事関数の大きな金属等を挙げることができる。 Since the conductive island group 12 is in direct contact with the organic semiconductor film 13 and charges are injected into the organic semiconductor film 13, it is preferable to form the conductive island group 12 with a material having good charge injection characteristics. Examples of such a material include transparent conductive films such as ITO (indium tin oxide), indium oxide, IZO (indium zinc oxide), SnO 2 and ZnO, and conductive materials such as polyaniline, polyacetylene, polyalkylthiophene derivatives, and polysilane derivatives. A high molecular weight polymer, single metals such as aluminum and silver, magnesium alloys such as MgAg, aluminum alloys such as AlLi, AlCa and AlMg, alkali metals such as Li and Ca, and alloys of these alkali metals Examples thereof include metals having a small work function and metals having a large work function such as gold and chromium.

特に図１及び図２に示す第１、第２形態の有機ＴＦＴでは、導電性アイランド１２ｓ，１２ｄとソース・ドレイン電極１５ｓ，１５ｄとを直に接触させているので、ソース・ドレイン電極１５ｓ，１５ｄと有機半導体膜１３との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極１５ｓ，１５ｄは低コスト材料で形成することが可能になる。一方、導電性アイランド１２は、従来のソース・ドレイン電極１５ｓ，１５ｄほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜１３への電荷注入特性を考慮して選択しさえすればよいという利点がある。このとき、導電性アイランド１２に許容される「ある程度の導電性」については、例えば１０−７〜１０−５Ω・ｍ程度の抵抗率を有するものを挙げることができる。一方、ソース電極１５ｓとドレイン電極１５ｄの導電性については、例えば１０−８〜１０−６Ω・ｍ程度の抵抗率を有するものを挙げることができる。 In particular, in the first and second organic TFTs shown in FIGS. 1 and 2, the conductive islands 12s and 12d and the source / drain electrodes 15s and 15d are in direct contact with each other. It is not necessary to consider the charge injection characteristics between the organic semiconductor film 13 and the organic semiconductor film 13. As a result, the source / drain electrodes 15s and 15d can be formed of a low cost material. On the other hand, the conductive island 12 does not need to be as conductive as the conventional source / drain electrodes 15 s and 15 d, and only needs to have a certain level of conductivity. The conductive island 12 is selected in consideration of the characteristics of charge injection into the organic semiconductor film 13. There is an advantage that you only have to do. At this time, examples of “a certain degree of conductivity” allowed for the conductive island 12 include those having a resistivity of about 10 −7 to 10 −5 Ω · m. On the other hand, examples of the conductivity of the source electrode 15s and the drain electrode 15d include those having a resistivity of about 10 −8 to 10 −6 Ω · m.

導電性アイランド１２の厚さは特に限定されないが、通常、０．０５〜１μｍ程度である。   The thickness of the conductive island 12 is not particularly limited, but is usually about 0.05 to 1 μm.

導電性アイランド群１２の平面視形状としては、図７〜図１０に示す幾何学的形状を例として挙げることができる。図７は、四角形からなる導電性アイランド群１２を規則的に整列させた例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、四角形の導電性アイランドの二辺とが平行になるように整列させた例である。また、図８は、六角形からなる導電性アイランドをハニカム構造となるように規則的に整列させた例であり、いわゆる最密充填させた態様である。また、図９は、四角形からなる導電性アイランド群１２を規則的に整列させた他の例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、四角形の導電性アイランドの各辺とが平行にならないように整列させた例であり、四角形の２つの対向角がソース電極１５ｓとドレイン電極１５ｄの端部１６，１６側に向くように配置した例である。また、図１０は、田の字形の四角形からなる導電性アイランド群１２を図７と同様の態様で則的に整列させた例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、田の字形の四角形の導電性アイランドの二辺とが平行になるように整列させた例である。   Examples of the planar shape of the conductive island group 12 include the geometric shapes shown in FIGS. 7 to 10. FIG. 7 is an example in which rectangular conductive island groups 12 are regularly arranged. Specifically, the sides of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d, and two rectangular conductive islands are formed. This is an example in which the sides are aligned in parallel. FIG. 8 shows an example in which hexagonal conductive islands are regularly arranged to form a honeycomb structure, which is a so-called close packed state. FIG. 9 shows another example in which the rectangular conductive island groups 12 are regularly aligned. Specifically, the sides 16 and 16 of the source electrode 15s and the drain electrode 15d, and the rectangular conductive regions. This is an example in which the sides of the sexual island are aligned so as not to be parallel to each other, and the two opposing angles of the square are arranged so as to face the ends 16 and 16 of the source electrode 15s and the drain electrode 15d. FIG. 10 shows an example in which the conductive island groups 12 made of square-shaped squares are regularly aligned in the same manner as in FIG. 7, and more specifically, the end portions 16 of the source electrode 15s and the drain electrode 15d. , 16 and the two sides of the square-shaped conductive island in a square shape are aligned in parallel.

図１０に示す「田の字形の四角形」は、田の字の文字部分を導電性材料で形成してなる導電性アイランドのことである。こうした所謂中抜きの導電性アイランドを形成することの利点は、例えば、有機半導体膜１３への電荷注入特性の良い比較的高価な材料を用いた場合に、その使用量を減らすことができることにある。したがって、本発明においては、他の中抜き形状を用いてもよい。   A “field-shaped quadrilateral” shown in FIG. 10 is a conductive island formed by forming a character portion of a field with a conductive material. The advantage of forming such a so-called hollow conductive island is that, for example, when a relatively expensive material having good charge injection characteristics to the organic semiconductor film 13 is used, the amount of use can be reduced. . Therefore, other hollow shapes may be used in the present invention.

なお、本発明では、図７〜図１０に示す形態以外の形状からなる導電性アイランドであってもよい。この場合に、図７〜図１０と同様に、導電性アイランド１２，１２間の隙間Ｇがチャネル長さＬｃｈの一部を構成するので、チャネル長さ方向（図に左右方向）における導電性アイランド間の隙間Ｇが一定になるように規則的に配列させることが好ましい。こうした導電性アイランドは、いずれにしても幾何学形状であることがパターン形成上好ましく、例えば規則的に配置された三角形であっても菱形であってもよしい、その他の形状であってもよい。また、上記において、四角形とは、正方形であっても長方形であってもよいし、正方形や長方形のように角が９０°でない台形や菱形や平行四辺形のような四角形であってもよい。   In addition, in this invention, the electroconductive island which consists of shapes other than the form shown to FIGS. 7-10 may be sufficient. In this case, since the gap G between the conductive islands 12 and 12 forms a part of the channel length Lch, as in FIGS. 7 to 10, the conductive islands in the channel length direction (left-right direction in the figure). It is preferable to arrange them regularly so that the gaps G are constant. In any case, such a conductive island is preferably a geometric shape for pattern formation. For example, the conductive island may be a regularly arranged triangle, a rhombus, or other shapes. In the above description, the quadrangular shape may be a square or a rectangle, or may be a trapezoid, a rhombus, or a parallelogram, such as a square or a rectangle, whose angle is not 90 °.

これらの幾何学的形状の導電性アイランドの配列形態は、図７に示すように、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺の全長Ｈと、その端部１６，１６に平行な導電性アイランドの辺の長さの和Ｗｃｈ（Ｗ１＋…＋Ｗ６）との差がないこと好ましく、例えば「Ｗｃｈ／Ｗ」が８０／１００〜９９／１００、好ましくは９０／１００〜９９／１００である。こうすることにより、導電性アイランド間の隙間を移動する電荷量を多くすることができる。したがって、図７〜図１０について比較すれば、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に平行な辺の割合が多い導電性アイランドで形成された図７と図１０の場合がより好ましく、図８が次に好ましいということができる。   As shown in FIG. 7, the arrangement form of the conductive islands of these geometric shapes is the total length H of the sides 16 and 16 of the source electrode 15s and the drain electrode 15d and parallel to the ends 16 and 16. It is preferable that there is no difference with the sum Wch (W1 +... + W6) of the side lengths of the conductive islands, for example, “Wch / W” is 80/100 to 99/100, preferably 90/100 to 99/100 is there. By doing so, it is possible to increase the amount of charge moving through the gap between the conductive islands. Therefore, comparing FIG. 7 to FIG. 10, the cases of FIG. 7 and FIG. 10 formed by conductive islands having a large proportion of sides parallel to the sides 16 and 16 of the source electrode 15s and the drain electrode 15d. More preferably, FIG. 8 can be said to be next preferred.

なお、前記において、導電性アイランドの辺は、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に平行であることが好ましいが、必ずしも平行でなくてもよい。ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に対する導電性アイランド１２の辺は、０°を超え１０°以下の角度で傾いていても良い。その理由は、この範囲であれば上記したＷｃｈ／Ｗが実質的に小さくならないからである。   In the above description, the sides of the conductive island are preferably parallel to the sides of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d, but are not necessarily parallel. The sides of the conductive island 12 with respect to the sides of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d may be inclined at an angle of more than 0 ° and not more than 10 °. This is because the Wch / W described above is not substantially reduced within this range.

（導電性アイランドの形成方法）
次に、導電性アイランド群の形成方法について説明する。本発明では、図１１に示すように、導電性アイランド群１２をマイクロコンタクトプリント法で形成する。マイクロコンタクトプリント法は、活版印刷と同様の方法である。先ず、図１１（ａ）に示すように、基板３０上にレジスト３１を設け、次に、図１１（ｂ）に示すように、そのレジスト３１をパターニング精度の高いフォトリソグラフィでパターニングする。このパターニングで得られた凸状パターン３２は、最終的に導電性アイランド間の隙間の寸法を規定するものとなる。その隙間の和がチャネル長となるので、その隙間を高い精度で形成するためには、高精度のパターニングが可能なフォトリソグラフィでレジストをパターニングして、微細な凸状パターン３２を形成することが好ましい。 (Method for forming conductive island)
Next, a method for forming a conductive island group will be described. In the present invention, as shown in FIG. 11, the conductive island group 12 is formed by the microcontact printing method. The micro contact printing method is the same method as letterpress printing. First, as shown in FIG. 11A, a resist 31 is provided on the substrate 30. Next, as shown in FIG. 11B, the resist 31 is patterned by photolithography with high patterning accuracy. The convex pattern 32 obtained by this patterning finally defines the size of the gap between the conductive islands. Since the sum of the gaps becomes the channel length, in order to form the gaps with high accuracy, it is possible to form a fine convex pattern 32 by patterning a resist by photolithography capable of high-precision patterning. preferable.

次いで、図１１（ｃ）に示すように、樹脂材料３３で凸形状パターン３２を埋め、版を形成する。樹脂材料３３としては、シリコンゴムであるポリジメチルシロキサン（ＰＤＭＳ）やその他の樹脂材料を好ましく用いることができる。こうして得られた版３８は、図１１（ｄ）に示すように、凸部３５と凹部３６を有する。そして、版面上に導電性アイランド群形成用の導電性材料３７を載せることにより、図１１（ｄ）に示すように、凸部３５上に導電性材料３７が設けられる。なお、図１１（ｄ）の例では凹部３６にも導電性材料３７が設けられているが、凹部３６の導電性材料３７の有無は任意である。   Next, as shown in FIG. 11C, the convex pattern 32 is filled with the resin material 33 to form a plate. As the resin material 33, polydimethylsiloxane (PDMS) which is silicon rubber and other resin materials can be preferably used. The plate 38 thus obtained has a convex portion 35 and a concave portion 36 as shown in FIG. Then, by placing a conductive material 37 for forming a conductive island group on the plate surface, the conductive material 37 is provided on the convex portion 35 as shown in FIG. In the example of FIG. 11D, the conductive material 37 is also provided in the recess 36, but the presence or absence of the conductive material 37 in the recess 36 is arbitrary.

次いで、図１１（ｅ）（ｆ）に示すように、導電性材料３７を載せた版３８を、プリント対象にプリントする。このときのプリント対象としては、図１の形態ではゲート絶縁膜１４であり、図２及び図３の形態では基板１０であり、図４の形態ではゲート絶縁膜１４である。こうして、図１１（ｇ）に示すように、導電性材料３７をプリントしてなる導電性アイランド群１２が形成される。ここで用いた版３８は、導電性材料３７をプリントして導電性アイランド群１２を形成する凸部３５と、導電性アイランド間の隙間を形成する凹部３６とが高い精度で形成されているので、この版３８で形成された導電性アイランド群１２と、その導電性アイランド間の隙間も高い精度で形成される。したがって、マイクロコンタクトプリント法で形成した導電性アイランド群１２は、従来のようなリソグラフィと同様の高い精度で形成され、しかも、極めて低コストで形成することができるという利点がある。   Next, as shown in FIGS. 11E and 11F, a plate 38 on which a conductive material 37 is placed is printed on a print target. The print target at this time is the gate insulating film 14 in the form of FIG. 1, the substrate 10 in the form of FIGS. 2 and 3, and the gate insulating film 14 in the form of FIG. Thus, as shown in FIG. 11G, the conductive island group 12 formed by printing the conductive material 37 is formed. In the plate 38 used here, the convex portion 35 that forms the conductive island group 12 by printing the conductive material 37 and the concave portion 36 that forms the gap between the conductive islands are formed with high accuracy. The conductive island group 12 formed by the plate 38 and the gap between the conductive islands are also formed with high accuracy. Therefore, the conductive island group 12 formed by the micro contact printing method is formed with the same high precision as in the conventional lithography, and has the advantage that it can be formed at a very low cost.

（その他）
第１〜第４形態の有機ＴＦＴ１において、基板１０上には、必要に応じて１又は２以上の下地膜が形成されていてもよい。下地膜は、その機能や目的に応じて必要な領域のみに形成されてもよいし全面に形成されてもよい。そうした下地膜は、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜やバッファ膜（熱緩衝膜）として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。好ましい例としては、第１下地膜を密着膜として、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜を形成し、その第１下地膜上に形成した第２下地膜をバッファ膜として、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜を積層することが好ましい。 (Other)
In the organic TFT 1 of the first to fourth forms, one or more base films may be formed on the substrate 10 as necessary. The base film may be formed only in a necessary region according to its function or purpose, or may be formed on the entire surface. Such a base film is formed of any material selected from the group consisting of chromium, titanium, aluminum, silicon, chromium oxide, titanium oxide, aluminum oxide, silicon oxide, silicon nitride, and silicon oxynitride. For example, when used as an adhesion film, a metal-based inorganic film made of chromium, titanium, aluminum, or silicon is preferably used. When used as a stress relaxation film or a buffer film (thermal buffer film), chromium oxide, A compound film made of titanium oxide, aluminum oxide, silicon oxide, silicon nitride, silicon oxynitride or the like is preferably used. When used as a barrier film, a compound film made of silicon oxide or silicon oxynitride is preferably used. These films may be provided as a single layer or two or more layers may be laminated depending on the function or purpose. As a preferred example, a metal-based inorganic film made of chromium, titanium, aluminum, silicon, or the like is formed using the first base film as an adhesion film, and the second base film formed on the first base film is a buffer film. It is preferable to stack a compound film made of chromium oxide, titanium oxide, aluminum oxide, silicon oxide, silicon nitride, silicon oxynitride, or the like.

下地膜を密着膜として形成する場合の厚さは、通常１ｎｍ以上２００ｎｍ以下程度の範囲内であることが好ましい。一方、第２下地膜をバッファ膜として形成する場合の厚さは、通常、１００ｎｍ以上１０００ｎｍ以下程度の範囲内であることが好ましい。こうした下地膜は、各種の蒸着法、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。   The thickness when the base film is formed as an adhesion film is preferably in the range of usually about 1 nm to 200 nm. On the other hand, the thickness in the case of forming the second base film as a buffer film is usually preferably in the range of about 100 nm to 1000 nm. Such a base film can be formed by various methods such as various vapor deposition methods, DC sputtering methods, RF magnetron sputtering methods, and plasma CVD methods. In practice, however, there is a preferred method according to the material constituting the film. Adopted. Usually, a DC sputtering method, an RF magnetron sputtering method, or the like is preferably used.

［有機薄膜トランジスタの製造方法］
本発明の有機ＴＦＴ１の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する。その工程順は、図１〜図４に示す第１〜第４形態の有機ＴＦＴ１Ａ〜１Ｄでそれぞれ異なり、詳しくは以下のようになる。 [Method of manufacturing organic thin film transistor]
The manufacturing method of the organic TFT 1 of the present invention includes at least a gate electrode forming step, a gate insulating film forming step, an organic semiconductor film forming step, a source / drain electrode forming step, and a conductive island group forming step. The order of the steps is different for each of the first to fourth organic TFTs 1A to 1D shown in FIGS. 1 to 4, and the details are as follows.

図１に示すボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａの製造方法は、基板１０上にゲート電極１５ｇを形成するゲート電極形成工程と、ゲート電極１５ｇを覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２の上からソース電極１５ｓとドレイン電極１５ｄとをパターン形状して後に形成する有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、ソース電極１５ｓとドレイン電極１５ｄとに少なくとも接触するとともに導電性アイランド１２上に有機半導体膜１３を形成する有機半導体膜形成工程と、を少なくとも有する。   The organic TFT 1A having the bottom gate / bottom contact structure shown in FIG. 1 includes a gate electrode forming step for forming a gate electrode 15g on a substrate 10, and a gate insulating film for forming a gate insulating film 14 so as to cover the gate electrode 15g. An organic semiconductor film formed after patterning the source electrode 15s and the drain electrode 15d from above the conductive island 12, forming the conductive island 12 on the gate insulating film 14; A source / drain electrode forming step for providing a predetermined channel width Wch and a predetermined channel length Lch to 13, an organic semiconductor film 13 is formed on the conductive island 12 at least in contact with the source electrode 15 s and the drain electrode 15 d. And an organic semiconductor film forming step.

図２に示すトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂの製造方法は、基板１０上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２の上からソース電極１５ｓとドレイン電極１５ｄとをパターン形状して後に形成する有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、ソース電極１５ｓとドレイン電極１５ｄとに少なくとも接触するとともに導電性アイランド１２上に有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３とソース電極１５ｓとドレイン電極１５ｄとを含む全体を覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上にゲート電極１５ｇを形成するゲート電極形成工程と、を少なくとも有する。   The organic TFT 1B having the top gate / bottom contact structure shown in FIG. 2 includes a conductive island forming process for forming the conductive island 12 on the substrate 10, a source electrode 15s and a drain electrode 15d from above the conductive island 12. A source electrode / drain electrode forming step for providing a predetermined channel width Wch and a predetermined channel length Lch to the organic semiconductor film 13 to be formed later in a pattern shape, and at least contact with the source electrode 15s and the drain electrode 15d and conductivity An organic semiconductor film forming step for forming the organic semiconductor film 13 on the island 12, and a gate insulating film forming step for forming the gate insulating film 14 so as to cover the whole including the organic semiconductor film 13, the source electrode 15s, and the drain electrode 15d. And a gate for forming a gate electrode 15g on the gate insulating film 14 Having at least poles and forming step.

図３に示すトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃの製造方法は、基板１０上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２を覆うように有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３上にソース電極１５ｓとドレイン電極１５ｄとをパターン形成して有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、有機半導体膜１３及びソース・ドレイン電極１５ｓ，１５ｄの全体を覆うゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上にゲート電極１５ｇを形成するゲート電極形成工程と、を少なくとも有している。   In the method of manufacturing the organic TFT 1 </ b> C having the top gate top contact structure shown in FIG. 3, the conductive island forming process for forming the conductive island 12 on the substrate 10, and the organic semiconductor film 13 is formed so as to cover the conductive island 12. Organic semiconductor film forming step, and source electrode / drain electrode formation for patterning source electrode 15s and drain electrode 15d on organic semiconductor film 13 to give organic semiconductor film 13 a predetermined channel width Wch and a predetermined channel length Lch A step, a gate insulating film forming step for forming the gate insulating film 14 covering the entire organic semiconductor film 13 and the source / drain electrodes 15s and 15d, and a gate electrode forming step for forming the gate electrode 15g on the gate insulating film 14. , At least.

図４に示すボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄの製造方法は、基板１０上にゲート電極１５ｇを形成するゲート電極形成工程と、ゲート電極１５ｇを覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２を覆うように有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３上にソース電極１５ｓとドレイン電極１５ｄとをパターン形成して有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、を少なくとも有する。   The organic TFT 1D having the bottom gate top contact structure shown in FIG. 4 includes a gate electrode forming step for forming the gate electrode 15g on the substrate 10, and a gate insulating film for forming the gate insulating film 14 so as to cover the gate electrode 15g. Forming step, forming conductive island 12 on gate insulating film 14, forming organic semiconductor film 13 so as to cover conductive island 12, and forming organic semiconductor film 13 A source electrode / drain electrode forming step for patterning the source electrode 15 s and the drain electrode 15 d on the organic semiconductor film 13 to give the organic semiconductor film 13 a predetermined channel width Wch and a predetermined channel length Lch is provided.

以上の４態様に係る有機ＴＦＴ１Ａ〜１Ｄの製造方法を構成する各工程について説明する。   Each process which comprises the manufacturing method of organic TFT1A-1D which concerns on the above 4 aspect is demonstrated.

ゲート電極形成工程では、既述したゲート電極形成用材料を、蒸着（マスク蒸着を含む。）、スパッタリング等の方法でゲート電極膜を成膜し、その後、フォトリソグラフィ等でパターニングしてゲート電極１５ｇを形成する。   In the gate electrode forming step, the gate electrode forming material described above is formed by a method such as vapor deposition (including mask vapor deposition) or sputtering, and then patterned by photolithography or the like to form the gate electrode 15g. Form.

ゲート絶縁膜形成工程では、既述したゲート絶縁膜形成用材料を、蒸着（マスク蒸着を含む。）、スパッタリング等の方法でゲート絶縁膜１４を成膜し、その後、必要に応じてフォトリソグラフィ等でパターニングする。   In the gate insulating film forming step, the gate insulating film forming material described above is formed by a method such as vapor deposition (including mask vapor deposition) or sputtering, and then, if necessary, photolithography or the like. Pattern with.

有機半導体膜形成工程では、既述した有機半導体膜形成用材料を、その種類に応じて蒸着法（マスク蒸着法を含む。）、インクジェット法、グラビア印刷法、ダイコート法等の方法で所定パターンの有機半導体膜１３を成膜する。   In the organic semiconductor film forming step, the organic semiconductor film forming material described above is formed into a predetermined pattern by a method such as a vapor deposition method (including a mask vapor deposition method), an ink jet method, a gravure printing method, or a die coating method according to the type. An organic semiconductor film 13 is formed.

ソース電極・ドレイン電極形成工程では、既述したソース電極・ドレイン電極形成用材料を、印刷、蒸着（マスク蒸着を含む。）、スパッタリング等の方法で所定パターンのソース電極・ドレイン電極膜を成膜する。特にスクリーン印刷で形成すれば、ソース電極１５ｓとドレイン電極１５ｄを低コストで容易に形成することができる。また、後述する導電性アイランド形成工程で、導電性アイランドＡの大きさを大きくすることにより、ソース電極１５ｓとドレイン電極１５ｄの形成精度をあまり厳格にしなくてもいうという利点がある。   In the source electrode / drain electrode formation step, the source / drain electrode film having a predetermined pattern is formed by printing, vapor deposition (including mask vapor deposition), sputtering, or the like using the source electrode / drain electrode formation material described above. To do. In particular, if formed by screen printing, the source electrode 15s and the drain electrode 15d can be easily formed at low cost. Further, there is an advantage that the formation accuracy of the source electrode 15s and the drain electrode 15d does not have to be made very strict by increasing the size of the conductive island A in the conductive island formation step described later.

導電性アイランド形成工程については以下に詳しく説明する。   The conductive island formation process will be described in detail below.

導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士１２，１２を所定の隙間を隔ててパターン形成する工程である。このマイクロコンタクトプリント法は、図１１の説明欄で既に説明したとおりであり、従来のようなリソグラフィに比べ、導電性アイランド群１２を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができるという利点がある。   The conductive island group forming step is a step of patterning the conductive islands 12 and 12 having a geometrical plan view shape with a predetermined gap therebetween by the micro contact printing method. This micro contact printing method is as already described in the explanation column of FIG. 11, and compared with conventional lithography, the individual conductive islands constituting the conductive island group 12 can be separated with high accuracy at a very low cost. There is an advantage that it can be formed.

また、導電性アイランド群形成工程は、導電性アイランド群１２を、ソース電極・ドレイン電極形成工程で形成するソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に形成するとともに、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６を、その端部位置（端部の直上又は直下）にある導電性アイランド１２に平面視で重なるように形成する。その結果、ソース・ドレイン電極に電圧を印加することにより、平面視で重なり合った導電性アイランド１２から有機半導体膜１３への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さの有機半導体膜１３を移動して隣の導電性アイランド１２に到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。   In the conductive island group forming step, the conductive island group 12 is formed in the channel region between the source electrode 15s and the drain electrode 15d formed in the source electrode / drain electrode forming step, and the channel region is defined. The end portions 16, 16 of the source electrode 15s and the drain electrode 15d on the side are formed so as to overlap the conductive island 12 at the end position (directly above or immediately below the end portion) in plan view. As a result, by applying a voltage to the source / drain electrodes, it becomes easy to inject charges from the conductive islands 12 overlapped in plan view to the organic semiconductor film 13. As described above, the injected charge moves through the organic semiconductor film 13 having a short length and reaches the adjacent conductive island 12. By repeating such charge transfer in the channel region, an On current (amount of current modulation) or the like can be increased even with an organic semiconductor material whose carrier mobility is not sufficiently high.

この工程では、導電性アイランド群１２のうち、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極ｓ５ｄの端部１６，１６と平面視で重なる導電性アイランドＡ（符号１２ｓ，１２ｄで表す導電性アイランドのこと。）を、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢ（符号１２ｃｈで表す導電性アイランドのこと。）よりも大きく形成することが好ましい。こうすることで、導電性アイランドＡに重なるように形成するソース・ドレイン電極の端部１６，１６を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。そして、その結果として、ソース電極１５ｓとドレイン電極１５ｄの形成工程では、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利になる。   In this step, in the conductive island group 12, the conductive island A (conductivity represented by reference numerals 12s and 12d) that overlaps the end portions 16 and 16 of the source electrode 15s and the drain electrode s5d on the side defining the channel region in plan view. It is preferable to form an island larger than a conductive island B other than the conductive island A and formed in the channel region (a conductive island represented by reference numeral 12ch). . By doing so, it is not necessary to form the end portions 16 of the source / drain electrodes so as to overlap the conductive island A with extremely strict accuracy, and even if they are formed somewhat rough, the characteristics are not greatly affected. There is a manufacturing advantage. As a result, in the process of forming the source electrode 15s and the drain electrode 15d, it is not necessary to use high-precision forming means such as lithography, which is advantageous in reducing the cost.

上記の場合、既述したように、導電性アイランドＡを、その導電性アイランドＡの上に形成するソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成誤差の許容値Ｌｓを上回る大きさで形成することが好ましい。こうすることで、導電性アイランドＡ上に必ずソース電極１５ｓとドレイン電極１５ｄを形成することができるので、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。   In the above case, as described above, the size of the conductive island A exceeds the allowable value Ls of the formation error of the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d formed on the conductive island A. It is preferable to form by. By doing so, the source electrode 15s and the drain electrode 15d can always be formed on the conductive island A, so that the charge injection from the conductive island A to the channel region can be performed efficiently.

この導電性アイランド形成工程において、ソース電極１５ｓとドレイン電極１５ｄのそれぞれの端部１６，１６を導電性アイランド１２ｓ，１２ｄに直に接触させることが好ましい。こうするときは、有機半導体膜１に対する電荷注入特性が、ソース電極１５ｓ及びドレイン電極１５ｄよりもよい材料で導電性アイランド１２を形成する。こうすることで、ソース電極１５ｓ及びドレイン電極１５ｄと、有機半導体膜１３との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極は低コスト材料で形成することが可能になる。一方、導電性アイランド１２は、従来のソース・ドレイン電極ほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。   In this conductive island formation step, it is preferable that the end portions 16 and 16 of the source electrode 15s and the drain electrode 15d are brought into direct contact with the conductive islands 12s and 12d. In this case, the conductive island 12 is formed of a material that has better charge injection characteristics for the organic semiconductor film 1 than the source electrode 15s and the drain electrode 15d. By doing so, it is not necessary to consider the charge injection characteristics between the source electrode 15 s and the drain electrode 15 d and the organic semiconductor film 13. As a result, the source / drain electrodes can be formed of a low cost material. On the other hand, the conductive island 12 does not need to be as conductive as the conventional source / drain electrodes, and needs only to have a certain level of conductivity, and only needs to be selected in consideration of the characteristics of charge injection into the organic semiconductor film. There is an advantage.

［画像表示装置］
本発明に係る画像表示装置５０は、図１２〜図１４に示すように、上記した有機ＴＦＴ１と、その有機ＴＦＴ１を構成するソース電極１５ｓ若しくはドレイン電極１５ｄで構成される画素電極（５１）又は当該ソース電極１５ｓ若しくはドレイン電極１５ｄが接続する画素電極（５１）の上に設けられた表示素子部（６０）と、を少なくとも有する。こうした構成とすることで、電荷移動度が十分に高くない有機半導体材料を用いた有機ＴＦＴを表示素子部のアクティブ駆動素子とすることができる。従来の有機ＴＦＴとは異なり、電流変調量が大きく、低駆動電圧でも画像表示装置を駆動させることができる。なお、表示素子部については、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子とすることができる。 [Image display device]
As shown in FIGS. 12 to 14, the image display device 50 according to the present invention includes a pixel electrode (51) composed of the organic TFT 1 described above and the source electrode 15 s or the drain electrode 15 d constituting the organic TFT 1, or And a display element portion (60) provided on the pixel electrode (51) to which the source electrode 15s or the drain electrode 15d is connected. With such a configuration, an organic TFT using an organic semiconductor material whose charge mobility is not sufficiently high can be used as an active drive element of the display element portion. Unlike a conventional organic TFT, the current modulation amount is large, and the image display device can be driven even with a low driving voltage. In addition, about a display element part, it can be set as the electrophoretic element of a liquid crystal display element, an organic EL element, or electronic paper.

以下に、表示素子部を電気泳動素子とした例を示して説明するが、液晶表示素子であっても有機ＥＬ素子であっても同様である。   Hereinafter, an example in which the display element unit is an electrophoretic element will be described. However, the same applies to a liquid crystal display element or an organic EL element.

図１３は、電気泳動素子を表示素子部６０として備えた画像表示装置５０の一例を示す概略の等価回路図である。図１３に示すように、画像表示装置５０は、マトリクス状に配置された多数の有機ＴＦＴ１を有し、ゲート電極のゲートバスライン４１とソース電極１５ｓのソースバスライン４２が縦横に延びている。各有機ＴＦＴ１のドレイン電極１５ｄには出力素子４３が接続され、この出力素子４３は、電気泳動素子であり、抵抗とコンデンサ４４からなる等価回路で示されている。出力素子４３毎の領域は、画像表示装置の画素を構成している。なお、符号４５は水平駆動回路であり、符号４６は垂直駆動回路である。   FIG. 13 is a schematic equivalent circuit diagram showing an example of an image display device 50 including an electrophoretic element as the display element unit 60. As shown in FIG. 13, the image display device 50 has a large number of organic TFTs 1 arranged in a matrix, and the gate bus lines 41 of the gate electrodes and the source bus lines 42 of the source electrodes 15s extend vertically and horizontally. An output element 43 is connected to the drain electrode 15 d of each organic TFT 1, and this output element 43 is an electrophoretic element and is shown by an equivalent circuit composed of a resistor and a capacitor 44. A region for each output element 43 constitutes a pixel of the image display device. Reference numeral 45 denotes a horizontal drive circuit, and reference numeral 46 denotes a vertical drive circuit.

有機ＴＦＴ１は、既述のように、少なくともゲート電極１５ｇ、絶縁膜１４（ゲート絶縁膜を含む）、有機半導体膜１３、ソース電極１５ｓ及びドレイン電極１５ｄから構成されていればよく、構造形態としては、図１〜図４に示したボトムゲートボトムコンタクト構造、トップゲートボトムコンタクト構造、トップゲートトップコンタクト構造、ボトムゲートトップコンタクト構造、のいずれの構造であってもよい。   As described above, the organic TFT 1 only needs to be composed of at least the gate electrode 15g, the insulating film 14 (including the gate insulating film), the organic semiconductor film 13, the source electrode 15s, and the drain electrode 15d. Any of the bottom gate bottom contact structure, the top gate bottom contact structure, the top gate top contact structure, and the bottom gate top contact structure shown in FIGS.

図１４は、画像表示装置の一例を示す模式的な断面図である。具体的には、ボトムゲートボトムコンタクト構造の有機ＴＦＴ１を、電気泳動素子６０のアクティブ駆動素子として用いた画像表示装置５０の一例を示している。図１４に示す画像表示装置５０は、基板１０上に、電気泳動素子６０と、電気泳動素子６０をアクティブ駆動する有機ＴＦＴ１とを備えている。有機ＴＦＴ１は、ゲート電極１５ｇと、ゲート絶縁膜１４と、有機半導体膜１３と、ソース電極１５ｓと、ドレイン電極１５ｄと、導電性アイランド１２と、保護膜１９とを有するボトムゲートボトムコンタクト型の有機ＴＦＴ１である。電気泳動素子６０は、一般的に電子ペーパー用途に用いるものを用いている。   FIG. 14 is a schematic cross-sectional view illustrating an example of an image display device. Specifically, an example of the image display device 50 using the organic TFT 1 having a bottom gate bottom contact structure as an active drive element of the electrophoretic element 60 is shown. An image display device 50 shown in FIG. 14 includes an electrophoretic element 60 and an organic TFT 1 that actively drives the electrophoretic element 60 on a substrate 10. The organic TFT 1 is a bottom gate bottom contact type organic material having a gate electrode 15g, a gate insulating film 14, an organic semiconductor film 13, a source electrode 15s, a drain electrode 15d, a conductive island 12, and a protective film 19. TFT1. The electrophoretic element 60 is generally used for electronic paper.

なお、図１５は、有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図（単画素）である。有機ＥＬ素子のような低抵抗な素子を表示素子部６０として備えた画像表示装置５０の場合は、図１３に示した単画素での等価回路図は、図１５のようになるが、導電性アイランド１２をドライビングトランジスタ及びスイッチングトランジスタ部に作製することで、図１４に示す画像表示装置と同様に作製することができる。なお、図１５中、ＴＳＥＬＥＣＴはスイッチングトランジスタ、ＴＤＲＩＶＥはドライビングトランジスタ、ＯＬＥＤは有機ＥＬ素子、Ｃｓは保持容量を意味している。 FIG. 15 is a schematic equivalent circuit diagram (single pixel) showing an example of an image display device including an organic EL element as a display element unit. In the case of the image display device 50 provided with a low-resistance element such as an organic EL element as the display element unit 60, the equivalent circuit diagram of the single pixel shown in FIG. 13 is as shown in FIG. By manufacturing the island 12 in the driving transistor and switching transistor portion, it can be manufactured in the same manner as the image display device shown in FIG. In FIG. 15, T SELECT indicates a switching transistor, T DRIVE indicates a driving transistor, OLED indicates an organic EL element, and Cs indicates a storage capacitor.

これらの例は、本発明の画像表示装置の一例を示すものであり、これ以外にも各種の形態に変形可能である。   These examples show examples of the image display apparatus of the present invention, and can be modified into various forms other than this.

［オンデマンド回路基板］
有機半導体は塗布するだけで半導体としての性質を示す。また、塗布するだけで導電性を発現する材料（例えば銀コロイド）も近年開発が進んでいる。従って、基板１０上にゲート電極１５ｇとゲート絶縁膜１４が形成されたオンデマンド回路基板があれば、その回路基板上に有機半導体膜１３、ソース・ドレイン電極１５ｓ，１５ｄ、配線等をエンドユーザーが市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いて作製することも理論的には可能となる。例えば、通常のインクジェットインクの代わりに銀コロイドや有機半導体を入れて印刷することも可能となる。しかしながら、通常のインクジェットプリンタでは、アライメント精度、液の吐出位置精度から考えても、回路形成に必要な１００μｍ以下のパターンを安定して形成することは難しい。 [On-demand circuit board]
Organic semiconductors exhibit properties as a semiconductor simply by coating. In addition, in recent years, a material that develops conductivity only by coating (for example, silver colloid) has been developed. Therefore, if there is an on-demand circuit board on which the gate electrode 15g and the gate insulating film 14 are formed on the substrate 10, the end user places the organic semiconductor film 13, the source / drain electrodes 15s and 15d, the wiring, etc. on the circuit board. It is theoretically possible to manufacture using a commercially available inkjet printer (such as a home inkjet printer). For example, it is possible to print by putting silver colloid or an organic semiconductor in place of a normal inkjet ink. However, in a normal ink jet printer, it is difficult to stably form a pattern of 100 μm or less necessary for circuit formation even in consideration of alignment accuracy and liquid discharge position accuracy.

図１６は、基板１０上に、ゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２がその順で形成された本発明に係るオンデマンド回路基板２０を示す模式断面図（Ａ）と模式平面図（Ｂ）である。図１７は、図１６に示したオンデマンド回路基板２０に、先ず、ソース・ドレイン電極１５ｓ，１５ｄを形成し、その後に有機半導体膜１３を形成して有機ＴＦＴを構成した場合の模式断面図（Ａ）と模式平面図（Ｂ）である。図１６中、符号２１はゲート絶縁膜１４の開口部（円形開口部）であり、その開口部２１にはゲート絶縁膜１４の下に設けられたゲート電極１５ｇが現れる。その開口部２１には、配線又は電極２３が設けられる。この配線又は電極２３は、個別に設けてもよいし、ソース・ドレイン電極と同時に同じ材料で設けてもよい。また、図１６中、符号２２はゲート電極開口部であり、ゲート電極端部からの短絡を防止するために、ゲート絶縁層１４が存在することが望ましい。ゲート電極開口部によって、各トランジスタのゲート電極を独立させることで、各トランジスタに独立した信号を入力することができるため、作製できる論理回路の種類が大幅に増加する。   FIG. 16 is a schematic cross-sectional view (A) and a schematic plane showing an on-demand circuit board 20 according to the present invention in which a gate electrode 15g, a gate insulating film 14, and a conductive island group 12 are formed in this order on a substrate 10. It is a figure (B). FIG. 17 is a schematic cross-sectional view in which an organic TFT is configured by first forming source / drain electrodes 15 s and 15 d on the on-demand circuit board 20 shown in FIG. 16 and then forming an organic semiconductor film 13. It is A) and a schematic plan view (B). In FIG. 16, reference numeral 21 denotes an opening (circular opening) of the gate insulating film 14, and a gate electrode 15 g provided under the gate insulating film 14 appears in the opening 21. A wiring or electrode 23 is provided in the opening 21. The wirings or electrodes 23 may be provided individually, or may be provided with the same material as the source / drain electrodes. In FIG. 16, reference numeral 22 denotes a gate electrode opening, and it is desirable for the gate insulating layer 14 to exist in order to prevent a short circuit from the end of the gate electrode. By making the gate electrode of each transistor independent by the gate electrode opening, an independent signal can be input to each transistor, so that the types of logic circuits that can be manufactured are greatly increased.

上記の問題は、こうしたオンデマンド回路基板２０を用いれば解決できる。このオンデマンド回路基板２０は、既述した本発明の特徴的な構成である導電性アイランド群１２を利用したものであり、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、論理回路の作製を可能にする回路基板である。例えば、ソース・ドレイン電極間を１ｍｍ程度にしても、導電性アイランド群１２が形成されていることで、実効的なチャネル長は１００μｍ以下にすることができる。従って、予めゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２を形成した本発明に係るオンデマンド回路基板２０を用いれば、有機半導体膜１３のパターン精度、ソース・ドレイン電極１５ｓ，１５ｄのパターン精度、アライメント精度等は非常に荒くても回路作製が可能となる。例えば、１ｍｍ程度のパターン精度で印刷した場合であっても、１００μｍ程度のチャネル長のＦＥＴと同程度の特性を出すことができるという利点がある。   The above problem can be solved by using such an on-demand circuit board 20. The on-demand circuit board 20 uses the conductive island group 12 which is the characteristic configuration of the present invention described above, and is a case where only a source / drain electrode pattern with poor formation accuracy can be formed. Is a circuit board that enables the production of a logic circuit. For example, even if the distance between the source and drain electrodes is about 1 mm, the effective channel length can be reduced to 100 μm or less by forming the conductive island group 12. Therefore, if the on-demand circuit substrate 20 according to the present invention in which the gate electrode 15g, the gate insulating film 14 and the conductive island group 12 are formed in advance is used, the pattern accuracy of the organic semiconductor film 13 and the patterns of the source / drain electrodes 15s and 15d The circuit can be fabricated even if the accuracy, alignment accuracy, etc. are very rough. For example, even when printing is performed with a pattern accuracy of about 1 mm, there is an advantage that characteristics similar to those of an FET having a channel length of about 100 μm can be obtained.

すなわち、本発明に係るオンデマンド回路基板２０は、基板１０上に、ゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２がその順で形成されてなるものである。そして、その導電性アイランド群１２は、既述の特徴と同様のものであり、マイクロコンタクトプリント法によって幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものである。導電性アイランド群１２はフォトリソグラフで形成したものであってもよい。こうしたオンデマンド回路基板２０の上に、最初にソース・ドレイン電極１５ｓ，１５ｄをインクジェットプリンタ等で形成し、その後に有機半導体膜１３をインクジェットプリンタ等で形成することにより、図１に示した態様のボトムゲートボトムコンタクト構造の有機ＴＦＴ（１Ａ）を作製することができる。一方、オンデマンド回路基板２０の上に、最初に有機半導体膜１３をインクジェットプリンタ等で形成し、その後にソース・ドレイン電極１５ｓ，１５ｄをインクジェットプリンタ等で形成することにより、図４に示した態様のボトムゲートトップコンタクト構造の有機ＴＦＴ（１Ｄ）を作製することができる。   That is, the on-demand circuit board 20 according to the present invention is obtained by forming the gate electrode 15g, the gate insulating film 14, and the conductive island group 12 in this order on the substrate 10. The conductive island group 12 has the same characteristics as described above, and is formed by patterning conductive islands having a geometrical plan view shape with a predetermined gap by a micro contact printing method. Is. The conductive island group 12 may be formed by photolithography. On the on-demand circuit board 20, the source / drain electrodes 15s and 15d are first formed by an ink jet printer or the like, and then the organic semiconductor film 13 is formed by an ink jet printer or the like. An organic TFT (1A) having a bottom gate bottom contact structure can be manufactured. On the other hand, the organic semiconductor film 13 is first formed on the on-demand circuit board 20 by an ink jet printer or the like, and then the source / drain electrodes 15s and 15d are formed by an ink jet printer or the like. An organic TFT (1D) having a bottom gate top contact structure can be manufactured.

本発明のオンデマンド回路基板２０によれば、その回路基板上に有機半導体膜１３、ソース・ドレイン電極１５ｓ，１５ｄ、配線等をエンドユーザーが市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いて容易に作製することができるので、エンドユーザーによる有機半導体を用いた論理回路の自由設計可能にすることができる。こうした技術によって、本発明係るオンデマンド回路基板２０を入手すれば、例えばセキュリティー用回路等を高価な装置を必要とせず作製可能となる。また、実験用の回路基板としても利用できる。   According to the on-demand circuit board 20 of the present invention, the organic semiconductor film 13, the source / drain electrodes 15s and 15d, the wiring, and the like are placed on the circuit board by an end user using a commercially available inkjet printer (such as a household inkjet printer). Since it can be easily manufactured, it is possible to freely design a logic circuit using an organic semiconductor by an end user. If the on-demand circuit board 20 according to the present invention is obtained by such a technique, for example, a security circuit or the like can be manufactured without requiring an expensive device. It can also be used as an experimental circuit board.

以下、種々の実験を行って本発明をさらに具体的に説明する。なお、本発明は以下の実験例に限定解釈されることはない。   Hereinafter, the present invention will be described more specifically by conducting various experiments. Note that the present invention is not limited to the following experimental examples.

［実験例１］
図１に示すボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａを作製した。先ず、厚さ１５０ｎｍのＣｒが形成された厚さ１ｍｍのガラス基板を試験基板として準備し、そのＣｒ付きガラス基板のＣｒをパターニングしてゲート電極１５ｇとした後、真空チャンバー内にセットし、そのＣｒ電極上に、カルド系アクリル樹脂からなる厚さ１μｍのゲート絶縁膜１４をスピンコート法で形成した。そのゲート絶縁膜１４上に、平均粒径４０ｎｍの銀粒子を含む銀コロイドを用い、マイクロコンタクトプリント法で図７に示す正方形の導電性アイランド群１２を形成した。このマイクロコンタクトプリント法は、図１１に示した方法で行い、ＰＤＭＳからなる版３８を作製し、その凸部３５の幅（チャネル長さＬの方向の導電性アイランド１２ｃｈの幅）を８０μｍとし、版の凹部３６の幅（チャネル長さＬの方向の隙間Ｇの幅）を２０μｍとしたものを用いた。したがって、形成された正方形の導電性アイランド群１２は、チャネル長さ方向の幅Ｌ１１が８０μｍであり、チャネル長さ方向の隙間Ｇの幅Ｌ１〜Ｌ５が２０μｍであった。なお、チャネル幅方向の幅Ｗも８０μｍであり、その幅方向の導電性アイランド間の隙間も２０μｍであった。 [Experimental Example 1]
An organic TFT 1A having a bottom gate bottom contact structure shown in FIG. 1 was produced. First, a 1 mm thick glass substrate on which 150 nm thick Cr was formed was prepared as a test substrate, and Cr of the Cr-attached glass substrate was patterned to form a gate electrode 15 g, and then set in a vacuum chamber. A 1 μm thick gate insulating film 14 made of cardo acrylic resin was formed on the Cr electrode by spin coating. On the gate insulating film 14, a square colloidal island group 12 shown in FIG. 7 was formed by a microcontact printing method using a silver colloid containing silver particles having an average particle diameter of 40 nm. This microcontact printing method is performed by the method shown in FIG. 11, and a plate 38 made of PDMS is produced. The width of the convex portion 35 (the width of the conductive island 12ch in the direction of the channel length L) is set to 80 μm. A plate having a concave portion 36 width (width of the gap G in the direction of the channel length L) of 20 μm was used. Therefore, in the formed square conductive island group 12, the width L11 in the channel length direction was 80 μm, and the widths L1 to L5 of the gaps G in the channel length direction were 20 μm. The width W in the channel width direction was also 80 μm, and the gap between the conductive islands in the width direction was 20 μm.

次に、金蒸着膜からなるソース電極１５ｓとドレイン電極１５ｄを、厚さ５０ｎｍで形成した。このとき、ソース電極１５ｓとドレイン電極１５ｄのチャネル領域側の端部１６，１６は、それぞれ導電性アイランド１２ｓ，１２ｄの上に載るように形成した。その後、ポリチオフェン誘導体を厚さ５０ｎｍでソース電極１５ｓとドレイン電極１５ｄ間を跨ぐようにスピンコート法で形成した。こうして実験例１に係る有機ＴＦＴを作製した。   Next, a source electrode 15s and a drain electrode 15d made of a gold vapor deposition film were formed with a thickness of 50 nm. At this time, the end portions 16 and 16 on the channel region side of the source electrode 15s and the drain electrode 15d were formed on the conductive islands 12s and 12d, respectively. Thereafter, a polythiophene derivative was formed by spin coating so as to straddle between the source electrode 15s and the drain electrode 15d with a thickness of 50 nm. Thus, an organic TFT according to Experimental Example 1 was produced.

得られた有機ＴＦＴは、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていた。   The obtained organic TFT was placed so that the end portions 16 and 16 of the source electrode and the drain electrode overlapped with the conductive islands 12s and 12d corresponding to the end portions 16 and 16 in plan view.

［実験例２］
実験例１は、マイクロコンタクトプリント法により、全ての導電性アイランド群１２を同じ大きさで形成した。この実験例２では、導電性アイランド群１２を、ソース電極・ドレイン電極の端部１６，１６に対応する位置の導電性アイランド１２ｓ，１２ｄの大きさをチャネル長さＬの方向：１００μｍ×チャネル幅Ｗの方向：１００μｍとし、チャネル領域に形成されているそれ以外の導電性アイランド１２ｃｈの大きさ（チャネル長さＬの方向：８０μｍ×チャネル幅Ｗの方向：８０μｍ）よりも大きくした。こうした寸法の導電性アイランド群１２は、版３８の寸法を変えたものを用いて作製した。さらに、この実験例では、ソース電極・ドレイン電極の形成を、スクリーン印刷法で行った。それ以外は、実験例１と同様にして、実験例２の有機ＴＦＴを作製した。 [Experiment 2]
In Experimental Example 1, all the conductive island groups 12 were formed with the same size by the micro contact printing method. In this experimental example 2, the size of the conductive islands 12s and 12d at the positions corresponding to the end portions 16 and 16 of the source electrode / drain electrode is defined as the direction of the channel length L: 100 μm × channel width. W direction: 100 μm, which is larger than the size of the other conductive islands 12ch formed in the channel region (direction of channel length L: 80 μm × direction of channel width W: 80 μm). The conductive island group 12 having such a size was produced using a plate 38 having a different size. Further, in this experimental example, the source electrode and the drain electrode were formed by screen printing. Other than that was carried out similarly to Experimental example 1, and produced the organic TFT of Experimental example 2. FIG.

得られた有機ＴＦＴは、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていた。スクリーン印刷法でのソース電極・ドレイン電極の形成精度は、実験例１で行ったソース電極・ドレイン電極のリソグラフィの形成精度に比べて８０μｍ程度悪く、形成誤差の許容値Ｌｓがリソグラフィでは±１μｍ以下であるが、スクリーン印刷では±４０μｍ程度が通常である。それにもかかわらず、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていたのは、導電性アイランド１２ｓ，１２ｄを上記寸法で形成したためである。この実験例では、極めて簡便なマイクロコンタクトプリント法で導電性アイランド群１２を形成でき、さらに極めて簡便なスクリーン印刷でソース電極・ドレイン電極を形成でき、しかも所望の性能を得ることができた。   The obtained organic TFT was placed so that the end portions 16 and 16 of the source electrode and the drain electrode overlapped with the conductive islands 12s and 12d corresponding to the end portions 16 and 16 in plan view. The formation accuracy of the source electrode / drain electrode in the screen printing method is about 80 μm worse than the lithography accuracy of the source electrode / drain electrode performed in Experimental Example 1, and the allowable value Ls of the formation error is ± 1 μm or less in lithography. However, in screen printing, about ± 40 μm is normal. Nevertheless, the end portions 16 and 16 of the source / drain electrodes are placed on the conductive islands 12s and 12d corresponding to the end portions 16 and 16 so as to overlap in a plan view. This is because 12s and 12d are formed with the above dimensions. In this experimental example, the conductive island group 12 could be formed by a very simple microcontact printing method, and the source / drain electrodes could be formed by a very simple screen printing, and desired performance could be obtained.

［実験例３］
実験例１において、マイクロコンタクトプリント法で用いる版３８の寸法を変えたものを用い、形成された導電性アイランド群１２のチャネル長さＬの方向の幅を１６０μｍとし、チャネル長さＬの方向の隙間Ｇの幅を４０μｍとし、それ以外は実験例１と同様にして、実験例３の有機ＴＦＴを作製した。 [Experiment 3]
In Experimental Example 1, the size of the plate 38 used in the microcontact printing method was changed, the width of the formed conductive island group 12 in the direction of the channel length L was 160 μm, and the direction of the channel length L was An organic TFT of Experimental Example 3 was fabricated in the same manner as Experimental Example 1 except that the width of the gap G was 40 μm.

［実験例４］
実験例１において、マイクロコンタクトプリント法で用いる版３８を変え、図１０に示す田の字形態の導電性アイランドを形成した。用いた版３８は、凸部３５の幅（チャネル長さＬの方向の導電性アイランド１２ｃｈの幅）を８０μｍとし、版の凹部３６の幅（チャネル長さＬの方向の隙間Ｇの幅）を２０μｍとし、中抜き形状の線幅をいずれも１０μｍとしたものを用いた。したがって、形成された田の字形の導電性アイランド群１２は、チャネル長さ方向の幅Ｌ１１が８０μｍであり、チャネル長さ方向の隙間Ｇの幅Ｌ１〜Ｌ５が２０μｍであり、チャネル幅方向の幅Ｗも８０μｍであり、その幅方向の導電性アイランド間の隙間も２０μｍであった。さらに、中抜きされた４つの正方形は、一辺が２５μｍであった。これ以外は実験例１と同様にして、実験例４の有機ＴＦＴを作製した。 [Experimental Example 4]
In Experimental Example 1, the plate 38 used in the microcontact printing method was changed to form a rice pad-shaped conductive island shown in FIG. In the used plate 38, the width of the convex portion 35 (the width of the conductive island 12ch in the direction of the channel length L) is 80 μm, and the width of the concave portion 36 of the plate (the width of the gap G in the direction of the channel length L). The thickness was set to 20 μm, and the hollow line width was set to 10 μm. Therefore, the formed U-shaped conductive island group 12 has a width L11 in the channel length direction of 80 μm, a width L1 to L5 of the gap G in the channel length direction of 20 μm, and a width in the channel width direction. W was 80 μm, and the gap between the conductive islands in the width direction was 20 μm. Further, the four squares that were hollowed out had a side of 25 μm. Except this, it carried out similarly to Experimental example 1, and produced the organic TFT of Experimental example 4. FIG.

［実験例５］
実験例１において、有機半導体膜１３に対する電荷注入特性が悪く、ソース電極・ドレイン電極用材料として用いるには好まれないアルミニウム材料をソース電極・ドレイン電極として用い、一方、有機半導体膜１３に対する電荷注入特性は良いが導電率が悪く、ソース電極・ドレイン電極用として用いるには好まれないポリアニリンを導電性アイランド群形成用材料として用いた。それ以外は、実験例１と同様にして、実験例５の有機ＴＦＴを作製した。 [Experimental Example 5]
In Experimental Example 1, the charge injection characteristic for the organic semiconductor film 13 is poor, and an aluminum material that is not preferred for use as a source electrode / drain electrode material is used as the source electrode / drain electrode. Polyaniline, which has good characteristics but poor conductivity and is not preferred for use as a source / drain electrode, was used as a conductive island group forming material. Other than that was carried out similarly to Experimental example 1, and produced the organic TFT of Experimental example 5. FIG.

本発明では、こうした材料の組合せを可能とし、大面積なアレイを安価に作製することができた。また、電極からの注入特性を改善することで、トランジスタ特性を向上させることができた。   In the present invention, such a combination of materials is possible, and a large area array can be manufactured at low cost. In addition, transistor characteristics could be improved by improving the injection characteristics from the electrodes.

［比較実験例１］
実験例１において、導電性アイランド群１２を形成しない他は、実験例１と同様にして、比較実験例１の有機ＴＦＴを作製した。 [Comparative Experiment Example 1]
In Experimental Example 1, an organic TFT of Comparative Experimental Example 1 was produced in the same manner as Experimental Example 1, except that the conductive island group 12 was not formed.

［比較実験例２］
比較例１において、ソース電極１５ｓとドレイン電極１５ｄにアルミニウム（厚さ５０ｎｍ）を用いた他は、比較実験例１と同様にして、比較実験例２の有機ＴＦＴを作製した。 [Comparative Experiment Example 2]
In Comparative Example 1, an organic TFT of Comparative Experimental Example 2 was fabricated in the same manner as Comparative Experimental Example 1, except that aluminum (thickness 50 nm) was used for the source electrode 15s and the drain electrode 15d.

［電流−電圧特性］
実験例１と比較実験例１で得られた有機ＴＦＴを用い、ゲート電圧を＋５０Ｖから−８０Ｖに掃引し、その後−８０Ｖから＋５０Ｖに戻して電流−電圧特性を測定した。図１８は、そのとき得られたグラフである。測定は、２台のソース−メジャーユニット（ケースレー社製、型式：２３７）を用い、ゲート電圧を変化させたときに得られた電流を測定して行った。図１８に示すように、導電性アイランド群１２が形成された実験例１の有機ＴＦＴは、導電性アイランド群１２を形成しない比較実験例１の有機ＴＦＴに比べ、１桁高い電流を得ることができた。この結果は、導電性アイランド群１２を形成したことによる短チャネル化に加え、電荷注入特性の良い銀コロイドを用いることで、注入特性が改善したためであると考えられる。 [Current-voltage characteristics]
Using the organic TFT obtained in Experimental Example 1 and Comparative Experimental Example 1, the gate voltage was swept from + 50V to −80V, and then returned from −80V to + 50V to measure current-voltage characteristics. FIG. 18 is a graph obtained at that time. The measurement was performed by measuring the current obtained when the gate voltage was changed using two source-measure units (manufactured by Keithley, model: 237). As shown in FIG. 18, the organic TFT of Experimental Example 1 in which the conductive island group 12 is formed can obtain a current one digit higher than the organic TFT of Comparative Experimental Example 1 in which the conductive island group 12 is not formed. did it. This result is considered to be due to the improvement of the injection characteristics by using a silver colloid with good charge injection characteristics in addition to the shortening of the channel due to the formation of the conductive island group 12.

電荷移動度の評価は、図１８に示した電流−電圧特性から以下の式を用いて算出した。このとき、チャネル長は、実験例１と比較実験例１の両方とも、ソース電極−ドレイン電極間の距離として算出した。下記式において、Ｃはゲート絶縁膜の単位面積あたりの容量であり、Ｗはチャネル幅であり、Ｌはソース電極−ドレイン電極間の距離であり、ＶＧはゲート電圧であり、ＶＴＨは閾値電圧であり、μは移動度である。 The evaluation of the charge mobility was calculated from the current-voltage characteristics shown in FIG. At this time, the channel length was calculated as the distance between the source electrode and the drain electrode in both Experimental Example 1 and Comparative Experimental Example 1. In the following formula, C is the capacitance per unit area of the gate insulating film, W is a channel width, L is the source electrode - the distance between the drain electrode, V G is the gate voltage, V TH is a threshold Voltage, and μ is mobility.

Figure 0005532655
Figure 0005532655

実験例１の有機ＴＦＴは、チャネル長が実際の動作機構とは異なり、見かけ上の移動度は０．１４ｃｍ２／（Ｖ・ｓ）であった。一方、比較実験例１の有機ＴＦＴは、０．０１２ｃｍ２／（Ｖ．ｓ）であった。実験例１の有機ＴＦＴで得られた移動度は、比較実験例１の有機ＴＦＴで得られた移動度に比べ、１桁程度高い値であった。 The organic TFT of Experimental Example 1 had a channel length different from an actual operation mechanism, and an apparent mobility was 0.14 cm 2 / (V · s). On the other hand, the organic TFT of Comparative Experimental Example 1 was 0.012 cm 2 /(V.s). The mobility obtained with the organic TFT of Experimental Example 1 was about one digit higher than the mobility obtained with the organic TFT of Comparative Experimental Example 1.

次に、比較実験例１と比較実験例２で得られた有機ＴＦＴの電流−電圧特性を図１８と同様の条件で測定して図１９に示した。また、実験例１と実験例５で得られた有機ＴＦＴの電流−電圧特性についても同様の条件で測定して図２０に示した。   Next, the current-voltage characteristics of the organic TFTs obtained in Comparative Experimental Example 1 and Comparative Experimental Example 2 were measured under the same conditions as in FIG. 18, and are shown in FIG. Further, the current-voltage characteristics of the organic TFTs obtained in Experimental Example 1 and Experimental Example 5 were also measured under the same conditions and shown in FIG.

図１９に示すように、比較実験例１と比較実験例２を比べると、電荷注入特性の良い金電極から注入特性の悪いアルミニウム電極に変更することでＯｎ電流は大幅に低下していることが確認できる。一方、図２０に示すように、実施例１と実施例５を比較すると、電荷注入特性の良い金電極から注入特性の悪いアルミニウムに変更したにも関わらず、特性は全く変化していないことが確認できた。   As shown in FIG. 19, when the comparative experimental example 1 and the comparative experimental example 2 are compared, the On current is greatly reduced by changing from a gold electrode having good charge injection characteristics to an aluminum electrode having poor injection characteristics. I can confirm. On the other hand, as shown in FIG. 20, when Example 1 and Example 5 are compared, the characteristics are not changed at all even though the gold electrode having good charge injection characteristics is changed to aluminum having poor injection characteristics. It could be confirmed.

さらに、実施例１〜３及び比較例４を図１８と同様の条件で測定した。これらは、導電性アイランドの幅と隙間Ｇとの比が同じであり、特性は全く変化していないことを確認した。   Further, Examples 1 to 3 and Comparative Example 4 were measured under the same conditions as in FIG. These confirmed that the ratio between the width of the conductive island and the gap G was the same, and the characteristics were not changed at all.

１，１Ａ〜１Ｄ 有機ＴＦＴ
１０ 基板
１２ 導電性アイランド群
１２ｃｈ チャネル領域に形成された導電性アイランド
１２ｓ ソース電極のチャネル領域側の端部に対応する導電性アイランド
１２ｄ ドレイン電極のチャネル領域側の端部に対応する導電性アイランド
１３ 有機半導体膜
１４ ゲート絶縁膜
１５ｇ ゲート電極
１５ｓ ソース電極
１５ｄ ドレイン電極
１６ ソース電極とドレイン電極のチャネル領域側の端部
１９ 保護膜
２０ オンデマンド回路基板
２１ ゲート絶縁膜の開口部（円形開口部）
２２ ゲート電極開口部
３０ レジスト支持基板
３１ レジスト
３２ 凸形状パターン
３３ 樹脂材料
３４ 支持基材
３５ 樹脂基材凸部
３６ 樹脂基材凹部
３７ 導電性材料
３８ 樹脂基材版
４１ ゲートバスライン
４２ ソースバスライン
４３ 出力素子（電気泳動素子）
４４ コンデンサ
４５ 水平駆動回路
４６ 垂直駆動回路
５０ 画像表示装置
５１ 画素電極
６０ 表示素子部（電気泳動素子）
６１ 電極１
６２ 電気泳動インク
６３ 電極２
１００ 従来型の有機ＴＦＴのチャネル領域 1,1A-1D organic TFT
DESCRIPTION OF SYMBOLS 10 Substrate 12 Conductive island group 12ch Conductive island formed in channel region 12s Conductive island corresponding to channel region side end of source electrode 12d Conductive island 13 corresponding to channel region side end of drain electrode Organic semiconductor film 14 Gate insulating film 15g Gate electrode 15s Source electrode 15d Drain electrode 16 End of source electrode and drain electrode on channel region side 19 Protective film 20 On-demand circuit board 21 Gate insulating film opening (circular opening)
22 Gate Electrode Opening 30 Resist Support Substrate 31 Resist 32 Convex Pattern 33 Resin Material 34 Support Base 35 Resin Base Convex 36 Resin Base Concave 37 Conductive Material 38 Resin Base Plate 41 Gate Bus Line 42 Source Bus Line 43 Output element (electrophoretic element)
44 Capacitor 45 Horizontal Drive Circuit 46 Vertical Drive Circuit 50 Image Display Device 51 Pixel Electrode 60 Display Element Unit (Electrophoretic Element)
61 Electrode 1
62 Electrophoretic ink 63 Electrode 2
100 Channel region of conventional organic TFT

ＬＳＤ ソース電極とドレイン電極との間の長さ
Ｌｃｈ チャネル長さ
Ｌ１，Ｌ２，Ｌ３ 導電性アイランド間のチャネル長さ
Ｌｓ ソース電極・ドレイン電極の端部の形成誤差の許容値
Ｌ１１ チャネル領域に形成された導電性アイランドの長さ
Ｌ２０ 端部に対応する位置に形成された導電性アイランドの長さ
Ｇ 導電性アイランド間の隙間
Ｗ ソース電極・ドレイン電極のチャネル幅
Ｗ１〜Ｗ６ 導電性アイランドの幅
Ｗｃｈ 実質的なチャネル幅 L SD Length between source electrode and drain electrode Lch channel length L1, L2, L3 Channel length between conductive islands Ls Tolerance of formation error at end of source / drain electrode L11 Formed in channel region The length of the conductive island formed L20 The length of the conductive island formed at the position corresponding to the end portion G The gap between the conductive islands W The channel width of the source electrode and the drain electrode W1 to W6 The width of the conductive island Wch Effective channel width

Claims (16)

ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタの製造方法であって、
前記導電性アイランド群形成工程は、その後の前記ソース電極・ドレイン電極形成工程で形成するソース電極とドレイン電極との間のチャネル領域に、該チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡと、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢとを有する導電性アイランド群を形成する工程であって、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる前記導電性アイランド同士を所定の隙間を隔ててパターン形成する工程であり、
前記ソース電極・ドレイン電極形成工程は、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部が、該端部位置にある前記導電性アイランドＡに平面視で重なるように、前記ソース電極及びドレイン電極を、前記導電性アイランドＡに直接接触させて形成する工程である、ことを特徴とする有機薄膜トランジスタの製造方法。 A method for producing an organic thin film transistor having at least a gate electrode forming step, a gate insulating film forming step, an organic semiconductor film forming step, a source / drain electrode forming step, and a conductive island group forming step,
In the conductive island group forming step, the end of the source electrode and the drain electrode on the side defining the channel region is formed in the channel region between the source electrode and the drain electrode formed in the subsequent source electrode / drain electrode forming step. Forming a conductive island group having a conductive island A overlapping with a portion in a plan view and a conductive island B other than the conductive island A and formed in the channel region, by microcontact printing, and the conductive islands which can produce a geometrical shape in plan view a step of patterning at a predetermined gap,
The source electrode and drain electrode forming step, so that the end portions of the source and drain electrodes on the side defining the channel region overlaps in plan view to the conductive island A in the end portion position, the source electrode and a drain electrode, wherein a step of forming by direct contact with the conductive islands a, method for manufacturing an organic thin film transistor, characterized in that. ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタの製造方法であって、
前記導電性アイランド群形成工程は、その後の前記ソース電極・ドレイン電極形成工程で形成するソース電極とドレイン電極との間のチャネル領域に、該チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡと、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢとを有する導電性アイランド群を形成する工程であって、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる前記導電性アイランド同士を所定の隙間を隔ててパターン形成する工程であり、
前記ソース電極・ドレイン電極形成工程は、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部が、該端部位置にある前記導電性アイランドＡに平面視で重なるように、有機半導体膜に対する電荷注入電極として機能する前記ソース電極及びドレイン電極を、前記有機半導体膜を挟んで前記導電性アイランドＡの上に積層して形成する工程である、ことを特徴とする有機薄膜トランジスタの製造方法。 A method for producing an organic thin film transistor having at least a gate electrode forming step, a gate insulating film forming step, an organic semiconductor film forming step, a source / drain electrode forming step, and a conductive island group forming step,
In the conductive island group forming step, the end of the source electrode and the drain electrode on the side defining the channel region is formed in the channel region between the source electrode and the drain electrode formed in the subsequent source electrode / drain electrode forming step. Forming a conductive island group having a conductive island A overlapping with a portion in a plan view and a conductive island B other than the conductive island A and formed in the channel region, by microcontact printing, and the conductive islands which can produce a geometrical shape in plan view a step of patterning at a predetermined gap,
The source electrode and drain electrode forming step, the end on the side of the source and drain electrodes defining a channel region, so as to overlap in plan view to the conductive island A in the end portion position, an organic semiconductor film A method of manufacturing an organic thin film transistor, characterized in that the source electrode and the drain electrode functioning as charge injection electrodes are stacked on the conductive island A with the organic semiconductor film interposed therebetween . 前記導電性アイランドＡを、前記導電性アイランドＢよりも大きく形成する、請求項１又は２に記載の有機薄膜トランジスタの製造方法。 The method of manufacturing an organic thin film transistor according to claim 1 or 2 , wherein the conductive island A is formed larger than the conductive island B. 前記導電性アイランドＡを、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさで形成する、請求項１〜３のいずれか１項に記載の有機薄膜トランジスタの製造方法。 Said conductive island A, formed in a size exceeding the allowable value of the formation error of the end portions of the source and drain electrodes formed on the conductive islands A, to any one of claims 1 to 3 The manufacturing method of the organic thin-film transistor of description. 前記ソース電極とドレイン電極を、スクリーン印刷で形成する、請求項１〜４のいずれか１項に記載の有機薄膜トランジスタの製造方法。 The method for producing an organic thin film transistor according to any one of claims 1 to 4 , wherein the source electrode and the drain electrode are formed by screen printing. 前記有機半導体膜に対する電荷注入特性が、前記ソース電極及びドレイン電極よりもよい材料で前記導電性アイランドＡを形成する、請求項１、３〜５のいずれか１項に記載の有機薄膜トランジスタの製造方法。 The method for manufacturing an organic thin film transistor according to any one of claims 1 to 3 , wherein the conductive island A is formed of a material having a better charge injection characteristic for the organic semiconductor film than the source electrode and the drain electrode. . 前記有機薄膜トランジスタを、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかの構造となるように製造する、請求項１〜６のいずれか１項に記載の有機薄膜トランジスタの製造方法。 The organic thin film transistor, a top-gate bottom-contact structure, a bottom-gate bottom-contact structure, fabricated to have a structure of either a bottom-gate top-contact structure and top-gate top-contact structure, any one of claims 1 to 6 The manufacturing method of the organic thin-film transistor of description. ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、及び導電性アイランド群を少なくとも有する有機薄膜トランジスタであって、
前記導電性アイランド群は、前記ソース電極とドレイン電極との間のチャネル領域に、該チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡと、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢとを有する導電性アイランド群がパターン形成されてなるものであって、幾何学的な平面視形状からなる前記導電性アイランド同士が所定の隙間を隔ててパターン形成されてなり、
前記ソース電極及びドレイン電極は、前記導電性アイランドＡに直接接触しており、かつ前記チャネル領域を画定する側のソース電極及びドレイン電極の端部は、該端部位置にある前記導電性アイランドＡに平面視で重なっている、ことを特徴とする有機薄膜トランジスタ。 An organic thin film transistor having at least a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, a drain electrode, and a conductive island group,
The conductive island group includes a conductive island A overlapping a channel region between the source electrode and the drain electrode in plan view with an end of the source electrode and the drain electrode on the side defining the channel region. be one conductive island group having a conductive island B to be formed in the channel region a conductive islands other than sexual island a is formed by patterning, the conductive consisting geometrical shape in plan view The sex islands are patterned with a predetermined gap between them,
The source electrode and the drain electrode is in direct contact with the conductive islands A, and end portions of the source and drain electrodes on the side defining the channel region, the conductive island A in the end portion position An organic thin film transistor characterized by overlapping in plan view. ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、及び導電性アイランド群を少なくとも有する有機薄膜トランジスタであって、
前記導電性アイランド群は、有機半導体膜に対する電荷注入電極として機能する前記ソース電極とドレイン電極との間のチャネル領域に、該チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡと、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢとを有する導電性アイランド群がパターン形成されてなるものであって、幾何学的な平面視形状からなる前記導電性アイランド同士が所定の隙間を隔ててパターン形成されてなり、
前記ソース電極及びドレイン電極は、前記有機半導体膜を挟んで前記導電性アイランドＡの上に積層されてなり、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部は、該端部位置にある前記導電性アイランドＡに平面視で重なっている、ことを特徴とする有機薄膜トランジスタ。 An organic thin film transistor having at least a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, a drain electrode, and a conductive island group,
The conductive island group is formed in a channel region between the source electrode and the drain electrode that functions as a charge injection electrode for the organic semiconductor film, and in plan view with the end portions of the source electrode and the drain electrode on the side defining the channel region. A pattern of conductive islands having conductive islands A that overlap with each other and conductive islands other than the conductive islands A and formed in the channel region. the conductive islands which can produce a biological plan view shape is formed by patterning at a predetermined gap,
The source electrode and the drain electrode are stacked on the conductive island A with the organic semiconductor film interposed therebetween, and the end portions of the source electrode and the drain electrode on the side defining the channel region are positioned at the end portions. wherein the conductive island a overlap in plan view, an organic thin film transistor, characterized in that in the. 前記導電性アイランドＡは、前記導電性アイランドＢよりも大きい、請求項８又は９に記載の有機薄膜トランジスタ。 The conductive island A is larger than the conductive island B, organic thin film transistor according to claim 8 or 9. 前記導電性アイランドＡは、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさである、請求項８〜１０のいずれか１項に記載の有機薄膜トランジスタ。 The conductive island A is sized to exceed the allowable value of the formation error of the end portions of the source and drain electrodes formed on the conductive islands A, according to any one of claims 8 to 10 Organic thin film transistor. 前記導電性アイランドＡは、前記有機半導体膜に対する電荷注入特性が前記ソース電極及びドレイン電極よりもよい材料で形成されている、請求項８、１０、１１のいずれか１項に記載の有機薄膜トランジスタ。 12. The organic thin film transistor according to claim 8 , wherein the conductive island A is formed of a material that has better charge injection characteristics with respect to the organic semiconductor film than the source electrode and the drain electrode. 前記導電性アイランドの幾何学的な平面視形状は、三角形、四角形、田の字形、菱形及び六角形から選ばれるいずれかである、請求項８〜１２のいずれか１項に記載の有機薄膜トランジスタ。 The organic thin film transistor according to any one of claims 8 to 12 , wherein a geometric plan view shape of the conductive island is any one selected from a triangle, a quadrangle, a square shape, a rhombus, and a hexagon. 前記有機薄膜トランジスタが、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかである、請求項８〜１３のいずれか１項に記載の有機薄膜トランジスタ。 The organic thin film transistor according to any one of claims 8 to 13 , wherein the organic thin film transistor is any one of a top gate bottom contact structure, a bottom gate bottom contact structure, a bottom gate top contact structure, and a top gate top contact structure. 請求項８〜１４のいずれか１項に記載の有機薄膜トランジスタと、当該有機薄膜トランジスタを構成するソース電極若しくはドレイン電極で構成される画素電極又は当該ソース電極若しくはドレイン電極が接続する画素電極の上に設けられた表示素子部と、を少なくとも有することを特徴とする画像表示装置。 The organic thin film transistor according to any one of claims 8 to 14 , and a pixel electrode composed of a source electrode or a drain electrode constituting the organic thin film transistor, or a pixel electrode connected to the source electrode or the drain electrode. An image display device comprising at least a display element unit. 前記表示素子部が、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子である、請求項１５に記載の画像表示装置。 The image display device according to claim 15 , wherein the display element unit is a liquid crystal display element, an organic EL element, or an electrophoretic element of electronic paper.
JP2009084193A 2009-03-31 2009-03-31 Organic thin film transistor, method for manufacturing the same, and image display device Expired - Fee Related JP5532655B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009084193A JP5532655B2 (en) 2009-03-31 2009-03-31 Organic thin film transistor, method for manufacturing the same, and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084193A JP5532655B2 (en) 2009-03-31 2009-03-31 Organic thin film transistor, method for manufacturing the same, and image display device

Publications (2)

Publication Number Publication Date
JP2010238849A JP2010238849A (en) 2010-10-21
JP5532655B2 true JP5532655B2 (en) 2014-06-25

Family

ID=43092929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084193A Expired - Fee Related JP5532655B2 (en) 2009-03-31 2009-03-31 Organic thin film transistor, method for manufacturing the same, and image display device

Country Status (1)

Country Link
JP (1) JP5532655B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601621B (en) * 2017-01-12 2019-04-12 上海大学 The preparation method of thin film transistor (TFT) and thin film transistor (TFT) with conductive isolated island

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294653A (en) * 2005-04-05 2006-10-26 Canon Inc Organic thin-film transistor and manufacturing method thereof
JP4708998B2 (en) * 2005-12-22 2011-06-22 キヤノン株式会社 Patterning method, electro-optical device manufacturing method, color filter manufacturing method, luminous body manufacturing method, and thin film transistor manufacturing method
WO2007080576A1 (en) * 2006-01-09 2007-07-19 Technion Research And Development Foundation Ltd. Transistor structures and methods of fabrication thereof
WO2008018271A1 (en) * 2006-08-08 2008-02-14 Konica Minolta Holdings, Inc. Organic thin film transistor and method for manufacturing same
GB2447509A (en) * 2007-03-16 2008-09-17 Seiko Epson Corp Pattern for Inkjet TFT circuit development
JP2008311403A (en) * 2007-06-14 2008-12-25 Konica Minolta Holdings Inc Forming method of organic semiconductor film

Also Published As

Publication number Publication date
JP2010238849A (en) 2010-10-21

Similar Documents

Publication Publication Date Title
US8110858B2 (en) Thin film transistor array, method for manufacturing the same, and active matrix type display using the same
US8283200B2 (en) Manufacturing method of thin film transistor and thin film transistor, and display
US20080036698A1 (en) Display
EP1815541B1 (en) Self-aligned process to manufacture organic transistors
US20080169462A1 (en) Thin film transistor, electro-optical device, and electronic apparatus
US7652339B2 (en) Ambipolar transistor design
JP5396734B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, and display device
JP5439723B2 (en) Thin film transistor, matrix substrate, electrophoretic display device and electronic device
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP5671911B2 (en) THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
JP5532655B2 (en) Organic thin film transistor, method for manufacturing the same, and image display device
EP1863095A2 (en) Thin film transistor array panel and method of manufacturing the same
CN107534056B (en) Thin film transistor array forming substrate, manufacturing method thereof, and substrate for image display device
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device
JP6331644B2 (en) Thin film transistor array and manufacturing method thereof
JP6123413B2 (en) Thin film transistor array and image display device
JP5359032B2 (en) Thin film transistor, thin film transistor array, and image display device
JP6273374B2 (en) Transistor and transistor manufacturing method
JP6627213B2 (en) Bottom-gate / bottom-contact thin film transistor, method of manufacturing bottom-gate / bottom-contact thin film transistor, and image display device
JP2018182114A (en) Thin film transistor array, manufacturing method of the same, and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5532655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees