JP2006294653A

JP2006294653A - Organic thin-film transistor and manufacturing method thereof

Info

Publication number: JP2006294653A
Application number: JP2005109171A
Authority: JP
Inventors: Akio Koganei; 昭雄小金井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-04-05
Filing date: 2005-04-05
Publication date: 2006-10-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic thin-film transistor in which a source electrode and a drain electrode are formed using a printing method and have a minute gate length, a minute source electrode width, and a minute drain electrode width. <P>SOLUTION: The organic thin-film transistor has a substrate, gate electrode, gate insulating film, organic semiconductor film, source electrode, and drain electrode. In the organic thin-film transistor, at least one or more source electrodes 108, 109 and drain electrodes 110, 111 which are rectangular are alternately arranged with an interval so that a longitudinal direction may be parallel and both ends thereof may be deviated, one ends of the source electrode and the drain electrode are connected to electrode wiring sections 102, 104 via electrode coupling sections 112, 113, and a region where the source electrode and the drain electrode are provided is provided in a region where the gate electrode 103 is provided. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、有機半導体材料を用いた有機薄膜トランジスタおよびその製造方法に関する。特に、解像度が高い印刷工程を用いて有機薄膜トランジスタのソース電極及びドレイン電極を形成する際に必要となるソース電極及びドレイン電極のパターン形状に関する。 The present invention relates to an organic thin film transistor using an organic semiconductor material and a manufacturing method thereof. In particular, the present invention relates to a pattern shape of a source electrode and a drain electrode required when forming a source electrode and a drain electrode of an organic thin film transistor by using a printing process with high resolution.

近年、有機半導体材料を用いた薄膜トランジスタ（以下、有機薄膜トランジスタ）の開発競争が加速している。有機材料を用いることでプロセスの低温化が図れ、低コストで大面積にトランジスタを形成できることが期待される。薄型ディスプレイや電子ペーパーの駆動回路、無線認証（ＲＦ−ＩＤ）のタグ、ＩＣカードなどの応用展開が想定されている。技術的なレビューが幾つか存在する。（例えば、非特許文献１参照）
有機薄膜トランジスタの構造例を図１５に示す。３０１は基板、３０２はゲート電極、３０３はゲート絶縁膜、３０４は有機半導体膜、３０５はソース電極、３０６はドレイン電極である。 In recent years, development competition of thin film transistors (hereinafter referred to as organic thin film transistors) using organic semiconductor materials has been accelerated. By using an organic material, the temperature of the process can be lowered, and it is expected that a transistor can be formed over a large area at low cost. Application development of thin display and electronic paper drive circuits, wireless authentication (RF-ID) tags, IC cards, and the like is assumed. There are several technical reviews. (For example, see Non-Patent Document 1)
An example of the structure of the organic thin film transistor is shown in FIG. Reference numeral 301 denotes a substrate, 302 denotes a gate electrode, 303 denotes a gate insulating film, 304 denotes an organic semiconductor film, 305 denotes a source electrode, and 306 denotes a drain electrode.

図１５において、基板３０１には例えばガラスエポキシ樹脂を用いることが出来る。この場合、ゲート電極３０２は導体膜をゲート電極形状にパターニング後、研磨による平坦化処理を行っている。さらにその上にゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を形成し有機薄膜トランジスタを構成している。 In FIG. 15, for example, a glass epoxy resin can be used for the substrate 301. In this case, the gate electrode 302 is planarized by polishing after patterning the conductor film into a gate electrode shape. Further, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode are formed thereon to constitute an organic thin film transistor.

ソース電極およびドレイン電極においては、ゲート長と定義される両電極間隔を狭めること、両電極線幅の短縮などが技術課題である。ゲート長の短縮はドレイン電流の増加に、電極線幅の短縮はゲート電極とソース電極間の寄生容量の減少に寄与し、いずれもトランジスタ特性向上につながる。 In the source electrode and the drain electrode, there are technical problems such as narrowing the distance between both electrodes, which is defined as the gate length, and shortening both electrode line widths. Shortening the gate length contributes to an increase in drain current, and shortening the electrode line width contributes to a reduction in parasitic capacitance between the gate electrode and the source electrode, both of which lead to improved transistor characteristics.

従来から広く用いられているフォトリソグラフィに代わり印刷プロセスによるソース電極、ドレイン電極を使用することでコストダウンが可能である。従来技術としてスクリーン印刷による作成例がある（例えば、特許文献１参照）。 Cost can be reduced by using a source electrode and a drain electrode by a printing process instead of photolithography which has been widely used. As a conventional technique, there is a creation example by screen printing (see, for example, Patent Document 1).

しかしながら、フォトリソグラフィに頼らない印刷技術でゲート長および電極線幅を短縮するのは技術的なハードルが高い。近年、この微細化のハードルを打ち破る技術としてオフセット印刷、マイクロコンタクトプリンティングなどが注目されている。 However, it is technically difficult to reduce the gate length and the electrode line width by a printing technique that does not rely on photolithography. In recent years, offset printing, microcontact printing, and the like have attracted attention as techniques for overcoming these miniaturization hurdles.

オフセット印刷を利用した回路形成としては、画像形成装置の素子電極をオフセット印刷により形成する工程が提案されている（例えば特許文献２）。また、レジストのパターニングをオフセット印刷で行い薄膜トランジスタを形成する方法が提案されている。（例えば特許文献３）
また、マイクロコンタクトプリンティングに関しては、シリコンナノパーティクルのパターン形成にマイクロコンタクトプリンティングを用いた工程が提案されている（例えば特許文献４）。さらには、有機薄膜トランジスタの電極形成に用いる提案がされている（例えば非特許文献２）。 As circuit formation using offset printing, a process of forming element electrodes of an image forming apparatus by offset printing has been proposed (for example, Patent Document 2). A method of forming a thin film transistor by patterning a resist by offset printing has been proposed. (For example, Patent Document 3)
As for microcontact printing, a process using microcontact printing has been proposed for patterning silicon nanoparticles (for example, Patent Document 4). Furthermore, the proposal used for electrode formation of an organic thin-film transistor is made (for example, nonpatent literature 2).

また、インプリント技術の応用として、シリコンウエハ上にリフトオフで形成した金パターンを表面処理剤を塗布したシリコンウエハに押し付けることで転写する微細パターン形成法（以下、インプリント転写）も提案されている。（例えば特許文献５）
しかし、この様な微細電極形成に適する印刷技術は開発途上にあり複雑な回路形状を安定的に作るには課題がある。さらには基板表面の平坦性に敏感なプロセスであり、ガラスやシリコンウエハといった表面粗さが１ｎｍ以下の基板以外での適用例は少ない。
特開２００２−２０４０１２号公報（第９頁）特開平９−３０６３４０号公報特許第２７０２０６８号公報特開２００２−３５３４３６号公報特開２００４−１１９７０８号公報Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ他、「ＯｒｇａｎｉｃＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒｓｆｏｒＬａｒｇｅＡｒｅａＥｌｅｃｔｒｏｎｉｃｓ」、“ＡｄｖａｎｃｅｄＭａｔｅｒｉａｌ”、２００２年１４、Ｎｏ．２、ｐ．９９−１１７ＪａｎａＺａｕｍｓｅｉｌ他、「Ｃｏｎｔａｃｔｒｅｓｉｓｔａｎｃｅｉｎｏｒｇａｎｉｃｔｒａｎｓｉｓｔｏｒｓｔｈａｔｕｓｅｓｏｕｒｃｅａｎｄｄｒａｉｎｅｌｅｃｔｏｒｏｄｅｓｆｏｒｍｅｄｂｙｓｏｆｔｃｏｎｔａｃｔｌａｍｉｎａｔｉｏｎ」、“ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ”，Ｖｏｌ．９３，Ｎｏ．１０、２００３年、ｐ．６１１７−６１２４ As an application of imprint technology, a fine pattern formation method (hereinafter referred to as imprint transfer) in which a gold pattern formed on a silicon wafer is lifted off and pressed against a silicon wafer coated with a surface treatment agent has also been proposed. . (For example, Patent Document 5)
However, a printing technique suitable for forming such a fine electrode is under development, and there is a problem in stably producing a complicated circuit shape. Furthermore, this process is sensitive to the flatness of the substrate surface, and there are few examples of applications other than substrates such as glass and silicon wafers having a surface roughness of 1 nm or less.
Japanese Patent Laid-Open No. 2002-204012 (page 9) JP-A-9-306340 Japanese Patent No. 2702068 JP 2002-353436 A JP 2004-119708 A C. D. Dimitrakopoulos et al., “Organic Thin Film Transistors for Large Area Electronics”, “Advanced Material”, 2002, No. 14; 2, p. 99-117 Jana Zaumseil et al., “Contact resistance in organic transducers that use source and drain electorates formed by softApporths lamination”, “Journalps. 93, no. 10, 2003, p. 6117-6124

本発明の解決しようとする問題点は、有機薄膜トランジスタのソース電極及びドレイン電極の線幅を細く、ゲート長を短くしようとする際に、印刷技術を用いようとすると印刷面の平坦性が問題になる点である。印刷面にフィールド絶縁膜などによる凹凸があると正確にパターンを転写出来ないという課題があった。また、パターン形状依存性があり、配線パターンの粗密、配線の長短、斜方成分やドット形状等、複雑な形状が混在するパターンを印刷する上で再現性や歩留まりに課題があった。 The problem to be solved by the present invention is that when the line width of the source electrode and the drain electrode of the organic thin film transistor is narrowed and the gate length is shortened, the flatness of the printing surface becomes a problem when the printing technique is used. It is a point. There was a problem that the pattern could not be transferred accurately if the printed surface had irregularities such as a field insulating film. In addition, there is a dependency on the pattern shape, and there is a problem in reproducibility and yield in printing a pattern in which complicated shapes such as wiring pattern density, wiring length, oblique component, and dot shape are mixed.

本発明は、上記問題点を解消し、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を有する有機薄膜トランジスタを提供することである。 An object of the present invention is to provide an organic thin film transistor having a fine gate length, source electrode width, and drain electrode width in which a source electrode and a drain electrode are formed using a printing method in which the above problems are eliminated.

また、本発明は、上記の有機薄膜トランジスタを容易に製造することができる有機薄膜トランジスタの製造方法を提供することである。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路を提供することである。 Moreover, this invention is providing the manufacturing method of the organic thin-film transistor which can manufacture said organic thin-film transistor easily.
Furthermore, this invention is providing the integrated circuit using said organic thin-film transistor.

すなわち、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタである。 That is, the present invention relates to an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, wherein at least one rectangular source electrode and drain electrode are spaced and have a longitudinal direction. Parallel, alternately arranged at opposite ends, one end of the source electrode and drain electrode is connected to the electrode wiring portion, and the region where the source electrode and drain electrode are provided is a gate electrode It is an organic thin film transistor characterized by being arranged in a region where is provided.

また、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極連結部を介して電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタである。 According to the present invention, in an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, at least one rectangular source electrode and drain electrode are spaced apart and have a longitudinal direction. Parallel, alternately arranged at opposite ends, one end of the source electrode and drain electrode is connected to the electrode wiring portion through an electrode connecting portion, and the source electrode and drain electrode are provided The region is an organic thin film transistor characterized in that the region is disposed in a region where a gate electrode is provided.

前記長方形のソース電極およびドレイン電極の短手方向の配線幅Ｗ１と、電極配線部または電極連結部のソース電極およびドレイン電極が接続する部分の配線幅Ｗ２が、Ｗ１：Ｗ２＝１：２以上であることが好ましい。 The width W1 of the rectangular source electrode and drain electrode in the short direction and the width W2 of the portion where the source electrode and the drain electrode of the electrode wiring portion or electrode connecting portion are connected are W1: W2 = 1: 2 or more. Preferably there is.

また、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、ソース電極およびドレイン電極と接続する電極配線部を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記ソース電極およびドレイン電極の一方の端部と前記電極配線部を接続する工程を有することを特徴とする有機薄膜トランジスタの製造方法である。 The present invention also relates to a method for forming an electrode wiring portion connected to a source electrode and a drain electrode in a method of manufacturing an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, printing And forming at least one rectangular source electrode and drain electrode in parallel with each other in a longitudinal direction parallel to each other, with both ends shifted and arranged alternately, and one end of the source electrode and drain electrode, It is a manufacturing method of the organic thin-film transistor characterized by having the process of connecting the said electrode wiring part.

また、本発明は、基基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成する第１工程、前記ソース電極およびドレイン電極の一方の端部と電極配線部の間に、印刷方法により電極連結部を形成して接続する第２工程を有し、前記第１工程の印刷解像度は第２工程の印刷解像度より高いことを特徴とする有機薄膜トランジスタの製造方法である。 The present invention also provides a method for manufacturing an organic thin film transistor having a base substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, wherein at least one rectangular source electrode and drain electrode are formed by a printing method. The first step of forming the gaps in parallel by arranging the gaps in the longitudinal direction and shifting both ends of the electrodes alternately, and connecting the electrodes by one printing method between one end of the source electrode and the drain electrode and the electrode wiring portion. A method of manufacturing an organic thin film transistor, comprising: a second step of forming and connecting portions, wherein the printing resolution of the first step is higher than the printing resolution of the second step.

前記第１工程の印刷方法は、オフセット印刷、インプリント転写印刷、スクリーン印刷またはインクジェット印刷であることが好ましい。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路である。 The printing method in the first step is preferably offset printing, imprint transfer printing, screen printing, or inkjet printing.
Furthermore, the present invention is an integrated circuit using the organic thin film transistor described above.

本発明の有機薄膜トランジスタは、ソース電極およびドレイン電極を印刷プロセスで形成する際に、必要な印刷解像度に応じてプロセスを分割して電極を形成したものである。すなわち、ゲート電極面上において、ソース電極、ドレイン電極となる第１導電体および第２導電体を交互に配列させる印刷解像度が高い印刷方法を用いてゲート電極面上からはみ出さないよう形成するのである。フラットなゲート電極面上のみに形成するため、解像度が高いファインな配線を形成することが可能となる。 The organic thin film transistor of the present invention is formed by dividing the process according to the required printing resolution when forming the source electrode and the drain electrode by a printing process. In other words, on the gate electrode surface, the first conductor and the second conductor to be the source electrode and the drain electrode are alternately arranged so as not to protrude from the gate electrode surface by using a printing method with high printing resolution. is there. Since it is formed only on the flat gate electrode surface, it is possible to form fine wiring with high resolution.

しかし、これだけでは電源およびグランドに対する接続が不可能なためソース電極およびドレイン電極として機能しない。従ってプロセスを分けて配線として機能させることになる。すなわち、第１工程において印刷解像度が高い第１の印刷方法を用いて平坦なゲート電極上にソース電極およびドレイン電極を交互に配列させて形成する。次に、第２工程において、上記ソース電極およびドレイン電極を交互に配列した部分と、その周囲に位置する引き回し配線の部分とを連結する部分を第２の印刷方法を用いて印刷するのである。 However, this alone does not function as a source electrode and a drain electrode because connection to the power source and the ground is impossible. Therefore, the process is divided and functions as wiring. That is, in the first step, the first printing method with high printing resolution is used to form the source electrode and the drain electrode alternately arranged on the flat gate electrode. Next, in the second step, the second printing method is used to print a portion connecting the portion where the source electrode and the drain electrode are alternately arranged and the portion of the routing wiring located around the portion.

このように、平坦な面に適し印刷解像度が高い第１の印刷方法と、印刷解像度は第１の印刷方法より劣るが面の凹凸を乗り越えて印刷が可能な第２の印刷方法を組み合わせた２段階プロセスとすることで課題を解決することが出来る。 As described above, the first printing method suitable for a flat surface and having a high printing resolution is combined with the second printing method that can print over the surface irregularities although the printing resolution is inferior to the first printing method. The problem can be solved by using a staged process.

製造工程は印刷工程が２工程となるデメリットは、フォトリソグラフィを利用したプロセスを上回るコストメリットを得ることが可能である。コストメリットを享受する上では、第１導電体および第２導電体を交互に配列した部分の導電体の配線幅Ｗ１と、接続する引き回し配線を連結する電極連結部分の配線幅Ｗ２の比が、Ｗ１：Ｗ２＝１：２以上であることが望ましい。 The demerit that the manufacturing process has two printing steps can provide a cost advantage over the process using photolithography. In order to enjoy the cost merit, the ratio of the wiring width W1 of the portion where the first conductor and the second conductor are alternately arranged to the wiring width W2 of the electrode connecting portion for connecting the lead wiring to be connected is It is desirable that W1: W2 = 1: 2 or more.

ここで述べる印刷解像度とは、安定的に印刷可能な線幅と位置の繰り返し精度で決められる評価指標である。位置の繰り返し精度は概ね機械精度で決定付けられ、ステップアンドリピート方式の露光装置に代表される精密光学位置合わせ機構を有する装置の場合は１μｍ以下の精度を持つ。一方、光学的な位置合わせ機構を持たない機械装置の場合は概ね±１００μｍ程度である。線幅に関しては、オフセット印刷の場合で、概ね２０μｍ、スクリーン印刷の場合で概ね５０μｍ、インプリント転写印刷の場合で概ね１μｍ、インクジェット印刷の場合で概ね３０μｍの線幅を持つ配線を作成可能である。 The print resolution described here is an evaluation index determined by the repeatability of the line width and position where printing can be stably performed. The repeatability of the position is generally determined by mechanical accuracy, and an apparatus having a precision optical alignment mechanism represented by a step-and-repeat type exposure apparatus has an accuracy of 1 μm or less. On the other hand, in the case of a mechanical device that does not have an optical alignment mechanism, it is approximately ± 100 μm. Regarding the line width, it is possible to create a wiring having a line width of about 20 μm in the case of offset printing, about 50 μm in the case of screen printing, about 1 μm in the case of imprint transfer printing, and about 30 μm in the case of inkjet printing. .

第１工程で用いる印刷工程としてオフセット印刷を用いた場合は、概ね２０μｍという微細配線が形成可能なだけでなく、基板側に対する密着力に優れた配線を提供することが可能である。 When offset printing is used as the printing process used in the first process, not only fine wiring of approximately 20 μm can be formed, but also wiring having excellent adhesion to the substrate side can be provided.

第１工程で用いる印刷工程としてインプリント転写印刷を用いた場合は、概ね１μｍという微細配線が形成可能なだけでなく、圧着後の乾燥プロセスが不要というメリットがある。 When imprint transfer printing is used as the printing process used in the first process, there is an advantage that not only a fine wiring of about 1 μm can be formed but also a drying process after pressure bonding is unnecessary.

第１工程で用いる印刷工程としてインクジェット印刷を用いた場合は、概ね３０μｍという微細配線が形成可能なだけでなく、非接触であることからゲート絶縁膜表面を汚染しにくいというメリットがある。 When ink jet printing is used as the printing process used in the first process, not only fine wiring of about 30 μm can be formed but also there is an advantage that the surface of the gate insulating film is hardly contaminated because it is non-contact.

また同一の印刷方法であっても、解像度とその他のパラメータ、例えば膜厚や欠陥頻度等はトレードオフの関係にある。例えば、同じスクリーン印刷を用いても線幅を細くしようとするとインキのにじみがなく硬いペーストとなることから版の乳剤厚さと遜色ない厚膜になる。一方、線幅が太くて良い場合にはインキのダレが利用できるため膜厚が薄くなるよう調整することが可能である。従って、第１工程と第２工程に同一方法のスクリーン印刷技術を用いたとしても、使用条件や冶工具類を変更することによって目的に応じた印刷解像度を得るよう適応範囲内で調整することが可能である。また、必要とする印刷解像度の条件が比較的緩い場合には同一方法、同一条件下で一度に印刷することも可能である。 Even with the same printing method, the resolution and other parameters such as film thickness and defect frequency are in a trade-off relationship. For example, even if the same screen printing is used, if the line width is reduced, a hard paste without ink bleeding is obtained, resulting in a thick film comparable to the emulsion thickness of the plate. On the other hand, when the line width may be large, the sagging of the ink can be used, so that the film thickness can be adjusted to be thin. Therefore, even if the same method of screen printing technology is used in the first step and the second step, adjustment can be made within an adaptive range so as to obtain a printing resolution according to the purpose by changing use conditions and jigs and tools. Is possible. In addition, if the required print resolution conditions are relatively loose, it is possible to print at the same time under the same method and the same conditions.

本発明によれば、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を持つ有機薄膜トランジスタを提供することができる。 According to the present invention, it is possible to provide an organic thin film transistor having a fine gate length, source electrode width, and drain electrode width in which a source electrode and a drain electrode are formed using a printing method.

また、本発明は、上記の有機薄膜トランジスタを容易に製造することができる有機薄膜トランジスタの製造方法を提供することができる。
さらに、本発明は、上記の有機薄膜トランジスタを用いた集積回路を提供することができる。 Moreover, this invention can provide the manufacturing method of the organic thin-film transistor which can manufacture said organic thin-film transistor easily.
Furthermore, the present invention can provide an integrated circuit using the organic thin film transistor.

以下、本発明を詳細に説明する。
本発明は、図１および図２に示す有機半導体膜を用いた有機薄膜トランジスタにおいて、有機薄膜トランジスタが基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極によって構成されており、基板面上において長さＬ１、幅Ｗ１の長方形の第１導電体と、長さＬ２、幅Ｗ１の長方形の第２導電体が、幅方向の間隔Ｓ１及び長さ方向の間隔Ｓ２を隔て交互に、端部がずれて配列されている状態を有し、第１導電体をソース電極の一部、第２導電体をドレイン電極の一部として用いるものであり、第１導電体および第２導電体がゲート電極面からはみ出さないことを特徴とする有機薄膜トランジスタである。 Hereinafter, the present invention will be described in detail.
In the organic thin film transistor using the organic semiconductor film shown in FIGS. 1 and 2, the organic thin film transistor includes a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode. A rectangular first conductor having a length L1 and a width W1 and a rectangular second conductor having a length L2 and a width W1 are alternately arranged at an end with an interval S1 in the width direction and an interval S2 in the length direction. The first conductor is used as a part of the source electrode, the second conductor is used as a part of the drain electrode, and the first conductor and the second conductor are The organic thin film transistor is characterized in that it does not protrude from the gate electrode surface.

また、本発明の有機薄膜トランジスタの製造方法は、第１工程でソース電極及びドレイン電極を平行で交互に、端部がずれて配列しさせて形成する工程と、第２工程で第１工程で形成したソース電極及びドレイン電極を引き回し配線と連結する電極連結部を形成する工程を有し、第１工程および第２工程は印刷工程であり、第１工程の印刷解像度は第２工程の解像度より高いことを特徴とする。 The organic thin film transistor manufacturing method according to the present invention includes forming a source electrode and a drain electrode in parallel and alternately in the first step and forming the first step in the second step. Forming an electrode connecting portion for connecting the source electrode and the drain electrode to the wiring, the first step and the second step are printing steps, and the printing resolution of the first step is higher than the resolution of the second step It is characterized by that.

本発明の有機薄膜トランジスタの製造方法の一例を図１に示す。図１（ａ）は平面図、図１（ｂ）はＡ−Ａ’線に沿った断面図である。１０１は基板、１０２はソース電極配線部、１０８、１０９は導体膜からなるソース電極、１１２はソース電極連結部、１０３は導体膜からなるゲート電極、１０５はゲート絶縁膜、１０４はドレイン電極配線部、１１０、１１１は導体膜からなるドレイン電極、１１３はドレイン電極連結部、１１４は有機半導体膜である。 An example of the method for producing the organic thin film transistor of the present invention is shown in FIG. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line A-A ′. 101 is a substrate, 102 is a source electrode wiring portion, 108 and 109 are source electrodes made of a conductor film, 112 is a source electrode connecting portion, 103 is a gate electrode made of a conductor film, 105 is a gate insulating film, and 104 is a drain electrode wiring portion. 110, 111 are drain electrodes made of a conductor film, 113 is a drain electrode connecting portion, and 114 is an organic semiconductor film.

図１においてソース電極配線部１０２は紙面左方向に、ドレイン電極配線部１０４は紙面右方向に延伸しているのを省略してある。
図１はボトムコンタクト型の有機薄膜トランジスタを作成したもので、チャネル領域はソース電極１０８，１０９及びドレイン電極１１０，１１１で挟まれた部分で有機半導体膜１１４がある領域である。また、ソース電極１０８，１０９及びドレイン電極１１０，１１１が形成されているチャネル領域は、ゲート電極１０３が設けられている領域内に配置されている。図１においては、有機半導体膜１１４とゲート電極１０３とは同じ領域である。 In FIG. 1, the source electrode wiring portion 102 is omitted from extending in the left direction of the drawing, and the drain electrode wiring portion 104 is omitted from extending in the right direction of the drawing.
FIG. 1 shows a bottom contact type organic thin film transistor. The channel region is a region where the organic semiconductor film 114 is located between the source electrodes 108 and 109 and the drain electrodes 110 and 111. The channel region in which the source electrodes 108 and 109 and the drain electrodes 110 and 111 are formed is disposed in the region in which the gate electrode 103 is provided. In FIG. 1, the organic semiconductor film 114 and the gate electrode 103 are the same region.

図１において、交互に配列したソース電極１０８，１０９およびドレイン電極１１０，１１１は第１工程において第１の印刷方法で作成する。ソース電極連結部１１２とドレイン電極連結部１１３は、第２工程においてソース電極の引き回し配線のソース電極配線部１０２およびドレイン電極の引き回し配線のドレイン電極配線部１０４とを接続する第２の印刷方法で作成する。 In FIG. 1, alternately arranged source electrodes 108 and 109 and drain electrodes 110 and 111 are formed by the first printing method in the first step. The source electrode connecting portion 112 and the drain electrode connecting portion 113 are a second printing method for connecting the source electrode wiring portion 102 of the source electrode routing wiring and the drain electrode wiring portion 104 of the drain electrode routing wiring in the second step. create.

第２工程の印刷方法の印刷解像度は、第１工程の印刷方法より劣るため、ソース電極連結部１１２とドレイン電極連結部１１３は第１工程の印刷方法で作成したソース電極１０８，１０９やドレイン電極１１０，１１１と比べ細線性に劣る。しかしながら、第２工程の印刷方法では膜厚が第１工程の印刷方法より厚くなるため、ゲート電極１０３とソース電極配線部１０２およびゲート電極１０３とドレイン電極配線部１０４との間に形成されるギャップを乗越えて配線の連結が可能である。従って、フォトリソグラフィとエッチングを用いたパターニングよりはるかに簡便な印刷方法を用いて、ゲート長さが短く、線幅が細いソース電極およびドレイン電極を作成することが可能になる。 Since the printing resolution of the printing method of the second step is inferior to the printing method of the first step, the source electrode connecting portion 112 and the drain electrode connecting portion 113 are the source electrodes 108 and 109 and the drain electrode created by the printing method of the first step. Compared to 110 and 111, it is inferior in thin lineability. However, since the film thickness in the printing method in the second step is larger than that in the printing method in the first step, the gap formed between the gate electrode 103 and the source electrode wiring portion 102 and between the gate electrode 103 and the drain electrode wiring portion 104. It is possible to connect the wiring over the cable. Therefore, a source electrode and a drain electrode having a short gate length and a narrow line width can be formed using a printing method far simpler than patterning using photolithography and etching.

図１においては、交互に配列されたソース電極およびドレイン電極が各２本ずつある例であるが、本質的には第１工程において第１の印刷方法で印刷される電極配置は１組のソース電極及びドレイン電極があればよい。 FIG. 1 shows an example in which there are two alternately arranged source and drain electrodes, but the electrode arrangement printed by the first printing method in the first step is essentially a set of sources. What is necessary is just to have an electrode and a drain electrode.

図２は第１工程において第１の印刷方法に用いる交互の配置をなすソース電極およびドレイン電極の形状例を示す模式図である。基板面上において長さＬ１幅Ｗ１の長方形の第１導電体２０１，２０２，２０３と、長さＬ２幅Ｗ１の長方形の第２導電体２０４，２０５，２０６が幅方向の間隔Ｓ１及び長さ方向の間隔Ｓ２を隔てて交互に配置されている状態にある。第１導電体２０１，２０２，２０３をソース電極、第２導電体２０４，２０５，２０６をドレイン電極として用いる。また第１工程の印刷方法で形成される第１導電体２０１，２０２，２０３および第２導電体２０４，２０５，２０６がゲート電極面からはみ出さない形状となっている。 FIG. 2 is a schematic diagram showing an example of the shape of the source electrode and the drain electrode which are alternately arranged in the first process and used in the first printing method. On the substrate surface, rectangular first conductors 201, 202, and 203 having a length L1 and a width W1, and rectangular second conductors 204, 205, and 206 having a length L2 and a width W1 are spaced in the width direction S1 and in the length direction. Are arranged alternately with a distance S2. The first conductors 201, 202, and 203 are used as source electrodes, and the second conductors 204, 205, and 206 are used as drain electrodes. Further, the first conductors 201, 202, 203 and the second conductors 204, 205, 206 formed by the printing method in the first step have a shape that does not protrude from the gate electrode surface.

図２において、ソース電極およびドレイン電極がそれぞれ３本あるのはドレイン電流を多く取るためのくし歯配線構造を想定しているためで、トランジスタとして機能させるには最低一組のソース電極及びドレイン電極があれば良い。 In FIG. 2, the reason why there are three source electrodes and three drain electrodes is to assume a comb-tooth wiring structure for taking a large drain current. If there is.

チャネル長さはソース電極及びドレイン電極の間隔であるＳ１に相当する。
ソース電極およびドレイン電極はＳ２の距離だけ端部がずれて配置している。このことにより第２工程において第２の印刷方法を用いる際に、第１工程において第１の印刷方法で作成したソース（ドレイン）電極と第２の印刷方法で作成したソース（ドレイン）電極が接続できることになる。Ｓ２の値は、製造に用いる第２の印刷方法の位置合わせ精度によって決まる。 The channel length corresponds to S1 which is the distance between the source electrode and the drain electrode.
The source electrode and the drain electrode are arranged with their ends shifted by a distance of S2. Thus, when the second printing method is used in the second step, the source (drain) electrode created by the first printing method in the first step and the source (drain) electrode created by the second printing method are connected. It will be possible. The value of S2 is determined by the alignment accuracy of the second printing method used for manufacturing.

図２からは第１の印刷方法によるソース電極およびドレイン電極と、ゲート電極との位置関係が不明であるが、平坦なゲート電極面を使うことから、第１の印刷方法によるソース電極およびドレイン電極はゲート電極面上にあれば良い。また、図２は一つの形状例であって、ゲート電極面上に第１の印刷方法によって安定に作成することが出来れば図１２に例示するように、長方形の電極同士をつないだくし歯形状部分を一度に形成しても良い。図１２において５０１は第１導電体、５０２は第２導電体で、各々の点線より先の部分のＸ，Ｙが図２の形状となる。また、図２ではＬ１＜Ｌ２となっているが、これは例示に過ぎずＬ１＝Ｌ２であってもＬ１＞Ｌ２であっても良い。 Although the positional relationship between the source electrode and the drain electrode by the first printing method and the gate electrode is unknown from FIG. 2, since the flat gate electrode surface is used, the source electrode and the drain electrode by the first printing method are used. May be on the gate electrode surface. FIG. 2 shows an example of the shape. If the first electrode can be stably formed on the gate electrode surface, the rectangular electrodes are connected to each other as shown in FIG. You may form a part at once. In FIG. 12, reference numeral 501 denotes a first conductor, 502 denotes a second conductor, and the portions X and Y ahead of each dotted line have the shape shown in FIG. Further, although L1 <L2 in FIG. 2, this is merely an example, and L1 = L2 or L1> L2 may be satisfied.

有機薄膜トランジスタの構造は、基板に対し有機半導体膜の上にソース電極、ドレイン電極を形成するトップ電極構造（以下、ＴＥ構造）と、ゲート絶縁膜上にソース電極、ドレイン電極を形成した後に有機半導体膜を形成するボトム電極構造（以下、ＢＥ構造）が知られている。本発明の製造方法は、図１を用いてＢＥ構造で説明したが図１５のようなＴＥ構造に適用することも可能である。 The structure of the organic thin film transistor includes a top electrode structure (hereinafter referred to as a TE structure) in which a source electrode and a drain electrode are formed on an organic semiconductor film with respect to a substrate, and an organic semiconductor after a source electrode and a drain electrode are formed on a gate insulating film. A bottom electrode structure (hereinafter referred to as a BE structure) for forming a film is known. The manufacturing method of the present invention has been described using the BE structure with reference to FIG. 1, but can also be applied to a TE structure as shown in FIG.

本発明の別の有機薄膜トランジスタは、図１１に示す様に、少なくとも１つ以上の長方形のソース電極４０８、４０９およびドレイン電極４１０、４１１が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極４０８、４０９の一方の端部はソース電極配線部４０２に接続されており、ドレイン電極４１０、４１１の一方の端部はドレイン電極配線部４０４に接続されており、かつ前記ソース電極４０８、４０９およびドレイン電極４１０、４１１が設けられている領域はゲート電極４０３が設けられている領域内に配置されている。 In another organic thin film transistor of the present invention, as shown in FIG. 11, at least one or more rectangular source electrodes 408 and 409 and drain electrodes 410 and 411 are spaced apart and parallel in the longitudinal direction, and both end portions are shifted. Alternatingly arranged, one end of the source electrodes 408 and 409 is connected to the source electrode wiring section 402, and one end of the drain electrodes 410 and 411 is connected to the drain electrode wiring section 404, The region where the source electrodes 408 and 409 and the drain electrodes 410 and 411 are provided is disposed in the region where the gate electrode 403 is provided.

上記の本発明の有機薄膜トランジスタの製造方法は、ソース電極およびドレイン電極と接続するソース電極配線部４０２、ドレイン電極配線部４０４を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極４０８、４０９およびドレイン電極４１０、４１１を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記前記ソース電極４０８、４０９の一方の端部はソース電極配線部４０２と接続し、ドレイン電極４１０、４１１の一方の端部はドレイン電極配線部４０４と接続させることにより行なわれる。この製造方法では、印刷の解像度が設計仕様を満足すべく十分高ければ、一つの印刷方法で行うことができる。 The organic thin film transistor manufacturing method of the present invention includes a source electrode wiring portion 402 connected to the source electrode and the drain electrode, a step of forming the drain electrode wiring portion 404, and at least one rectangular source electrode 408 by a printing method, 409 and the drain electrodes 410 and 411 are arranged in parallel with the longitudinal direction being parallel to each other, with both ends being shifted and arranged alternately. One end of the source electrodes 408 and 409 is connected to the source electrode wiring part 402. Connection is made by connecting one end of the drain electrodes 410 and 411 to the drain electrode wiring portion 404. In this manufacturing method, if the printing resolution is sufficiently high to satisfy the design specifications, the printing can be performed by one printing method.

本発明におけるソース電極、ドレイン電極の形成に用いることが出来る印刷技術としては、オフセット印刷、スクリーン印刷、マイクロコンタクトプリンティング、インプリント転写印刷などが挙げられる。 Examples of the printing technique that can be used for forming the source electrode and the drain electrode in the present invention include offset printing, screen printing, microcontact printing, imprint transfer printing, and the like.

本発明のゲート電極、ソース電極、ドレイン電極としては、金、銀、白金などの貴金属や銅、アルミニウムなど導電率が高い材料を含む導電性ペースト材料を用いることが出来る。また、導電性ポリマーを用いてこれらの電極を形成することも出来る。粘度を印刷に適した範囲に調合するために、バインダーとしてポリエステルなどのポリマーや希釈溶剤などを適宜混合することができる。さらには樹脂基板のガラス転移温度（Ｔｇ）よりも低い焼成温度で硬化する低温焼成型のペーストが良い。例えば、ハリマ化成のナノペースト、東洋紡のＡｇペーストＤＰ１２０−Ｈ３、太陽インキ製造の導電性ペーストＥＣＭ−１００、ＡＦ４８１０などを用いることが出来る。 As the gate electrode, the source electrode, and the drain electrode of the present invention, a conductive paste material including a noble metal such as gold, silver, or platinum, or a material having high conductivity such as copper or aluminum can be used. These electrodes can also be formed using a conductive polymer. In order to adjust the viscosity to a range suitable for printing, a polymer such as polyester, a diluent solvent, or the like can be appropriately mixed as a binder. Furthermore, a low-temperature firing paste that cures at a firing temperature lower than the glass transition temperature (Tg) of the resin substrate is preferable. For example, Harima Kasei nano paste, Toyobo Ag paste DP120-H3, Taiyo Ink conductive paste ECM-100, AF4810, etc. can be used.

本発明の基板としては、シリコンウエハやガラスなどの無機材料や、ポリエチレンテレフタレート、ポリカーボネート、ポリエチレン、ポリスチレン、ポリイミド、ポリ酢酸ビニル、ポリ塩化ビニル、ポリ塩化ビニリデンなどの高分子材料などから選択することが可能である。基板は、平坦性、強度、耐熱性、熱膨張係数、コストなどの観点から適宜用途に応じて選択することが可能である。 The substrate of the present invention may be selected from inorganic materials such as silicon wafers and glass, and polymer materials such as polyethylene terephthalate, polycarbonate, polyethylene, polystyrene, polyimide, polyvinyl acetate, polyvinyl chloride, and polyvinylidene chloride. Is possible. The substrate can be appropriately selected depending on the application from the viewpoint of flatness, strength, heat resistance, thermal expansion coefficient, cost, and the like.

本発明の有機半導体膜としては、ペンタセン、テトラセン、アントラセンなどのπ共役電子を持つオリゴマーやポリチオフェン、ポリアセン、ポリアセチレン、ポリアニリン等の有機半導体ポリマーなどから適宜選択することが可能である。 The organic semiconductor film of the present invention can be appropriately selected from oligomers having π-conjugated electrons such as pentacene, tetracene and anthracene, and organic semiconductor polymers such as polythiophene, polyacene, polyacetylene and polyaniline.

本発明のゲート絶縁膜としてはＳｉＯ₂ ，Ａｌ₂ Ｏ₃ ，Ｔａ₂ Ｏ₅ などの無機酸化物やＳｉ₃ Ｎ₄ などの窒化物を用いることが出来る。ゲート絶縁膜は、オン抵抗を下げ、ドレイン電流を増大するためには高誘電率材料であることが望ましい。また、ポリビニルフェノール（ＰＶＰ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレン、ポリイミドなどの絶縁性有機ポリマーを用いることも出来る。 As the gate insulating film of the present invention, inorganic oxides such as SiO ₂ , Al ₂ O ₃ , Ta ₂ O ₅ and nitrides such as Si ₃ N ₄ can be used. The gate insulating film is preferably made of a high dielectric constant material in order to lower the on-resistance and increase the drain current. Insulating organic polymers such as polyvinylphenol (PVP), polymethyl methacrylate (PMMA), polyethylene, and polyimide can also be used.

本発明によれば、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を持つ有機薄膜トランジスタを製造することができる。例えば、ゲート長は２０μｍ以下、好ましくは５００〜５０００ｎｍであり、ソース電極幅は２０μｍ以下、好ましくは５００〜５０００ｎｍであり、ドレイン電極幅は２０μｍ以下、好ましくは５００〜５０００ｎｍである有機薄膜トランジスタを製造することができる。 According to the present invention, an organic thin film transistor having a fine gate length, source electrode width, and drain electrode width in which a source electrode and a drain electrode are formed using a printing method can be manufactured. For example, an organic thin film transistor having a gate length of 20 μm or less, preferably 500 to 5000 nm, a source electrode width of 20 μm or less, preferably 500 to 5000 nm, and a drain electrode width of 20 μm or less, preferably 500 to 5000 nm is manufactured. be able to.

以下、実施例を示し本発明をさらに具体的に説明する。
実施例１
図１、図３〜図６を用いて第１の印刷方法がオフセット印刷、第２の印刷方法がスクリーン印刷である場合の本発明の有機薄膜トランジスタの製造方法について説明する。各図において（ａ）、（ｂ）はそれぞれ平面図、断面図を示す。 Hereinafter, the present invention will be described more specifically with reference to examples.
Example 1
A method for producing an organic thin film transistor of the present invention when the first printing method is offset printing and the second printing method is screen printing will be described with reference to FIGS. In each figure, (a) and (b) show a plan view and a cross-sectional view, respectively.

図３は基板１０１上の導体膜がソース電極配線部１０２、ドレイン電極配線部１０４、ゲート電極１０３となるようパターン形成が出来た状態を示す。基板および導体膜としてフレキシブルプリント基板用途で市販されているポリイミドと銅のＦＰＣ基板（京セラ製）を用いた。ポリイミドと銅の厚さはそれぞれ２５μｍ、１８μｍである。プリント基板の作成プロセスに沿って銅をウエットエッチングでパターニングし、図３の形態とした。さらに銅表面をソフトエッチングすることで銅厚を１２μｍまで薄くした後、ＣＭＰ（化学機械研磨）により表面を平坦化した。 FIG. 3 shows a state where the pattern is formed so that the conductor film on the substrate 101 becomes the source electrode wiring portion 102, the drain electrode wiring portion 104, and the gate electrode 103. A polyimide and copper FPC board (manufactured by Kyocera) that is commercially available for flexible printed circuit boards was used as the substrate and conductor film. The thicknesses of polyimide and copper are 25 μm and 18 μm, respectively. The copper was patterned by wet etching along the printed circuit board production process to obtain the configuration shown in FIG. Further, the copper surface was soft etched to reduce the copper thickness to 12 μm, and then the surface was flattened by CMP (Chemical Mechanical Polishing).

図４は図３の工程が終わった基板に対し、図３のゲート電極１０３上にゲート絶縁膜１０５を作成したものである。ゲート絶縁膜としてはマグネトロンスパッタで成膜したアルミナを用いた。膜厚は３５０ｎｍである。ゲート絶縁膜をゲート電極上だけにつけるローカライズの手法としてはメタルマスクによる遮蔽成膜を行った。メタルマスクの位置合わせには市販のマスクアライナを位置合わせ用に改造したものを用いた。 FIG. 4 shows a substrate in which a gate insulating film 105 is formed on the gate electrode 103 in FIG. As the gate insulating film, alumina formed by magnetron sputtering was used. The film thickness is 350 nm. As a localization method for attaching the gate insulating film only on the gate electrode, a shielding film was formed using a metal mask. For alignment of the metal mask, a commercially available mask aligner modified for alignment was used.

図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、ガラス凹版を用いたオフセット印刷を行った。凹版の溝深さは８μｍであり、ソース電極およびドレイン電極の線幅と長さはそれぞれ２０μｍ、５００μｍである。ゲート長さは２０μｍ、ゲート幅は１３８０μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストＡＦ４８１０でオフセット印刷に適するよう粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。 FIG. 5 shows that the source electrodes 108 and 109 and the drain electrodes 110 and 111 are formed on the substrate after the process of FIG. 4 by using the first printing method. As a first printing method, offset printing using a glass intaglio was performed. The groove depth of the intaglio is 8 μm, and the line width and length of the source electrode and the drain electrode are 20 μm and 500 μm, respectively. The gate length is 20 μm and the gate width is 1380 μm. The viscosity of the paste used for printing is adjusted so that it is suitable for offset printing with a silver paste AF4810 made by Taiyo Ink. The substrate after printing was dried in a clean oven at 180 ° C. for 1 hour in an air atmosphere.

図６は図５の工程が終わった基板に対し、第１のプロセスで作成したソース電極１０８，１０９、ドレイン電極１１０，１１１とエッチングにてパターン形成した銅のソース電極配線部１０２およびドレイン電極配線部１０４を連結するため、第２の印刷方法にてソース電極連結部１１２およびドレイン電極連結部１１３を形成したものである。第２の印刷方法としては、スクリーン印刷を用いた。 FIG. 6 shows the source electrode 108, 109, drain electrode 110, 111 created in the first process and the copper source electrode wiring portion 102 and the drain electrode wiring patterned by etching on the substrate after the step of FIG. In order to connect the portions 104, the source electrode connecting portion 112 and the drain electrode connecting portion 113 are formed by the second printing method. Screen printing was used as the second printing method.

スクリーン印刷機はマイクロテック社製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。ソース電極連結部１１２およびドレイン電極連結部１１３の線幅と長さはそれぞれ１３０μｍ、６０μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストでスクリーン印刷に適するよう２００Ｐａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。乾燥後のソース電極およびドレイン電極の膜厚は１２μｍである。ゲート電極１０３の膜厚と同等であることから、ソース電極配線部１０２とゲート電極１０３、もしくはドレイン電極配線部１０４とゲート電極１０３の間に形成されるギャップで断線が生じない。従って第１工程の印刷方法によるソース電極、ドレイン電極と、第２工程の印刷方法によるソース電極、ドレイン電極を介して、それぞれの引き回し配線に確実に接続されることになる。 The screen printing machine is manufactured by Microtech Co., Ltd., and has a structure that can be aligned with a repeat accuracy of ± 10 μm. The line width and length of the source electrode connecting portion 112 and the drain electrode connecting portion 113 are 130 μm and 60 μm, respectively. The paste used for printing was a silver paste made by Taiyo Ink, with a capacity of 200 Pa. So as to be suitable for screen printing. The viscosity is adjusted to about s. The substrate after printing was dried in a clean oven at 180 ° C. for 1 hour in an air atmosphere. The film thickness of the source electrode and drain electrode after drying is 12 μm. Since it is equivalent to the thickness of the gate electrode 103, no disconnection occurs in the gap formed between the source electrode wiring portion 102 and the gate electrode 103 or between the drain electrode wiring portion 104 and the gate electrode 103. Therefore, it is surely connected to the respective lead wirings via the source electrode and drain electrode by the printing method in the first step and the source electrode and drain electrode by the printing method in the second step.

図６の工程が終わった基板に対し、界面処理を施した後に有機半導体膜を形成したものが図１である。図１（ａ）の点線枠１１４の部分に対し、メタルマスクによるマスク蒸着を真空蒸着装置で行って、有機半導体を成膜した。有機半導体材料はペンタセンである。到達真空度２Ｅ−５Ｐａ、基板温度６０℃にてＫセル温度を３２０℃まで昇温し成膜を行った。膜厚は５０ｎｍである。上記の工程を終えることで有機薄膜トランジスタを作成した。 FIG. 1 shows an organic semiconductor film formed after interfacial treatment is performed on the substrate after the process of FIG. On the portion of the dotted line frame 114 in FIG. 1A, mask vapor deposition using a metal mask was performed with a vacuum vapor deposition apparatus to form an organic semiconductor film. The organic semiconductor material is pentacene. Film formation was performed by raising the K cell temperature to 320 ° C. at an ultimate vacuum of 2E-5 Pa and a substrate temperature of 60 ° C. The film thickness is 50 nm. The organic thin film transistor was created by finishing the above steps.

図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後にＤＣ特性を半導体パラメータアナライザ（ＨＰ４１５５Ｂ）で測定した。
移動度は、下記の式（１）に従って算出した。 The substrate completed up to the organic semiconductor film formation step in FIG. 1 was measured for DC characteristics with a semiconductor parameter analyzer (HP4155B) after the transistor element was completed.
The mobility was calculated according to the following formula (1).

ここで、Ｃ_iはゲート絶縁膜の１×１ｃｍ² の静電容量である。Ｗ、Ｌはそれぞれゲート幅およびゲート長である。Ｖ_gはゲート電圧、Ｉ_dはソース電極、ドレイン電極間を流れるドレイン電流を示す。 Here, C _i is a capacitance of 1 × 1 cm ² of the gate insulating film. W and L are a gate width and a gate length, respectively. V _g represents a gate voltage, and I _d represents a drain current flowing between the source electrode and the drain electrode.

ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶ_g、Ｉ_dカーブから算出した移動度は概ね０．２ｃｍ² ／Ｖｓとなり、良好なトランジスタ特性が得られた。 The mobility calculated from the V _g and I _d curves when the drain voltage was −20 V constant and the gate voltage was swept from +20 V to −20 V was approximately 0.2 cm ² / Vs, and good transistor characteristics were obtained.

以上のように、第１の印刷方法と第２の印刷方法に分離してソース電極およびドレイン電極を形成することでゲート長が短く、電極幅が狭いものを安定的に作成することが出来た。 As described above, by separating the first printing method and the second printing method to form the source electrode and the drain electrode, it was possible to stably produce a material having a short gate length and a narrow electrode width. .

また、第１工程で用いる印刷工程としてオフセット印刷を用いたことで、２０μｍという微細配線が形成できただけでなく、基板側に対する密着力に優れた配線を得ることが出来た。 Further, by using offset printing as the printing process used in the first process, not only fine wiring of 20 μm could be formed, but also wiring having excellent adhesion to the substrate side could be obtained.

実施例２
第１工程における第１の印刷方法が転写パターン印刷であること以外は実施例１と同じ手法である場合の本発明の製造方法について詳細に説明する。 Example 2
The manufacturing method of the present invention will be described in detail when the first printing method in the first step is the same technique as in Example 1 except that transfer pattern printing is used.

図３および図４の工程は実施例１と同じため説明は省略する。
図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、転写パターン印刷を行った。転写パターン印刷は、特開２００４−１１９７０８号公報に記載されている方法に準じている。 3 and 4 are the same as those in the first embodiment, and thus the description thereof is omitted.
FIG. 5 shows that the source electrodes 108 and 109 and the drain electrodes 110 and 111 are formed on the substrate after the process of FIG. 4 by using the first printing method. As a first printing method, transfer pattern printing was performed. The transfer pattern printing conforms to the method described in JP-A-2004-119708.

あらかじめガラス基板上にソース電極およびドレイン電極の金パターン形状をリフトオフ法でパターン形成しておく。ソース電極およびドレイン電極の線幅と長さはそれぞれ５μｍ、５００μｍである。ゲート長さは５μｍ、ゲート幅は１３８０μｍである。ガラス基板にはＨＯＹＡ製のフォトマスク用（３インチ角、厚さ１．１ｍｍ）を用いた。パターンデータは鏡像とすることで転写後に正しい形状になる。 A gold pattern shape of a source electrode and a drain electrode is previously formed on a glass substrate by a lift-off method. The line width and length of the source electrode and the drain electrode are 5 μm and 500 μm, respectively. The gate length is 5 μm and the gate width is 1380 μm. A glass substrate made of HOYA for photomask (3 inch square, thickness 1.1 mm) was used. By making the pattern data a mirror image, it becomes a correct shape after transfer.

次に、図５の工程まで終了した基板１０１に対して表面処理剤をスピンコートした。表面処理剤には水素化シルセスキオキサン（ＨＳＱ：ＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑｕｉｘａｎｅ）を用いた。塗布後５０℃で２０分ホットプレートで加熱を行った。ついで金パターンが形成されたガラス基板をアライメントマークに合わせながら基板に押し付けることで、金パターンを基板上に転写した。 Next, a surface treatment agent was spin-coated on the substrate 101 that was completed up to the step of FIG. Hydrogenated silsesquioxane (HSQ) was used as the surface treatment agent. After the application, heating was performed on a hot plate at 50 ° C. for 20 minutes. Next, the gold pattern was transferred onto the substrate by pressing the glass substrate on which the gold pattern was formed on the substrate while aligning with the alignment mark.

図６および図１の第２工程は実施例１と同様に行なった。
図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。 6 and 1 were performed in the same manner as in Example 1.
The substrate completed up to the organic semiconductor film forming step of FIG. 1 was measured for DC characteristics according to Example 1 after the transistor element was completed.

ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶｇＩｄカーブから算出した移動度は概ね０．２ｃｍ² ／Ｖｓとなり、良好なトランジスタ特性が得られた。 The mobility calculated from the VgId curve when the drain voltage was −20 V constant and the gate voltage was swept from +20 V to −20 V was approximately 0.2 cm ² / Vs, and good transistor characteristics were obtained.

また第１工程で用いる印刷工程としてインプリント転写印刷を用いたことで、５μｍという微細配線が形成できただけでなく、圧着後の乾燥プロセスが不要というメリットを得ることが出来た。 Further, by using imprint transfer printing as the printing step used in the first step, not only a fine wiring of 5 μm could be formed, but also a merit that a drying process after pressure bonding was unnecessary was obtained.

実施例３
第１工程における第１の印刷方法がインクジェット印刷であること以外は実施例１と同じ手法である場合の本発明の製造方法について詳細に説明する。 Example 3
The production method of the present invention in the case where the first printing method in the first step is the same method as in Example 1 except that the first printing method is inkjet printing will be described in detail.

図３および図４の工程は実施例１と同様に行った。
図５は図４の工程が終わった基板に対し、ソース電極１０８，１０９およびドレイン電極１１０，１１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、インクジェット印刷を行った。 3 and 4 were performed in the same manner as in Example 1.
FIG. 5 shows that the source electrodes 108 and 109 and the drain electrodes 110 and 111 are formed on the substrate after the process of FIG. 4 by using the first printing method. As a first printing method, inkjet printing was performed.

インクジェット印刷は、ＸＹステージを有するトライテック社製インクジェット描画装置を用いて行った。１５ｐｌ対応のブラザー製ピエゾ駆動ヘッドを使用し３ｋＨｚの駆動周波数で制御した。 Ink jet printing was performed using an ink jet drawing apparatus manufactured by Tritech Corporation having an XY stage. A 15 pl Brother piezo drive head was used and controlled at a drive frequency of 3 kHz.

ソース電極連結部１１２およびドレイン電極連結部１１３の線幅と長さはそれぞれ３０μｍ、５００μｍである。ゲート長さは３０μｍ、ゲート幅は１３８０μｍである。印刷に用いたペーストはハリマ化成製の銀ペーストでインクジェット印刷に適するよう５ｍＰａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて２２０℃、１時間大気雰囲気にて乾燥を行った。 The line width and length of the source electrode connecting portion 112 and the drain electrode connecting portion 113 are 30 μm and 500 μm, respectively. The gate length is 30 μm and the gate width is 1380 μm. The paste used for printing is a silver paste made by Harima Kasei Co., Ltd. 5 mPa.s so as to be suitable for ink jet printing. The viscosity is adjusted to about s. The substrate after printing was dried in an air atmosphere at 220 ° C. for 1 hour in a clean oven.

図６および図１の工程は実施例１と同様に行った。
図１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。 6 and 1 were performed in the same manner as in Example 1.
The substrate completed up to the organic semiconductor film forming step of FIG. 1 was measured for DC characteristics according to Example 1 after the transistor element was completed.

また、第１工程で用いる印刷工程としてインクジェット印刷を用いることで、３０μｍという微細配線が形成できただけでなく、非接触であることからゲート絶縁膜表面を汚染しにくいというメリットを得ることが出来た。 Moreover, by using inkjet printing as the printing process used in the first process, not only fine wiring of 30 μm can be formed, but also the advantage that it is difficult to contaminate the gate insulating film surface because it is non-contact can be obtained. It was.

実施例４
図７〜図１０を用いて第１工程および第２工程のいずれも印刷方法がスクリーン印刷である場合の本発明の有機薄膜トランジスタの製造方法について説明する。各図において（ａ）、（ｂ）はそれぞれ平面図、断面図を示す。 Example 4
The manufacturing method of the organic thin-film transistor of this invention in case both the 1st process and the 2nd process are screen printing using FIGS. 7-10 is demonstrated. In each figure, (a) and (b) show a plan view and a cross-sectional view, respectively.

図７は基板４０１上の導体膜がソース電極配線部４０２、ドレイン電極配線部４０４、ゲート電極４０３となるようパターン形成した状態を示す。基板および導体膜としてフレキシブルプリント基板用途で市販されているポリイミドと銅のＦＰＣ基板（京セラ製）を用いた。ポリイミドと銅の厚さはそれぞれ２５μｍ、１８μｍである。プリント基板の作成プロセスに沿って銅をウエットエッチングでパターニングし、図７の形態とした。さらに銅表面をソフトエッチすることで銅厚を１２μｍまで薄くした後、ＣＭＰ（化学機械研磨）により表面を平坦化した。 FIG. 7 shows a state in which the conductor film on the substrate 401 is patterned so as to become the source electrode wiring portion 402, the drain electrode wiring portion 404, and the gate electrode 403. A polyimide and copper FPC board (manufactured by Kyocera) that is commercially available for flexible printed circuit boards was used as the substrate and conductor film. The thicknesses of polyimide and copper are 25 μm and 18 μm, respectively. The copper was patterned by wet etching along the printed circuit board production process to obtain the configuration shown in FIG. Further, the copper surface was soft etched to reduce the copper thickness to 12 μm, and then the surface was flattened by CMP (Chemical Mechanical Polishing).

図８は図７の工程が終わった基板に対し、図７のゲート電極４０３上にゲート絶縁膜４０５を作成したものである。ゲート絶縁膜としてはマグネトロンスパッタで成膜したアルミナを用いた。膜厚は３５０ｎｍである。ゲート絶縁膜をゲート電極上だけにつけるローカライズの手法としてはメタルマスクによる遮蔽成膜を行った。メタルマスクの位置合わせには市販のマスクアライナを位置合わせ用に改造したものを用いた。 FIG. 8 shows a substrate in which a gate insulating film 405 is formed on the gate electrode 403 in FIG. As the gate insulating film, alumina formed by magnetron sputtering was used. The film thickness is 350 nm. As a localization method for attaching the gate insulating film only on the gate electrode, a shielding film was formed using a metal mask. For alignment of the metal mask, a commercially available mask aligner modified for alignment was used.

図９は図８の工程が終わった基板に対しフィールド絶縁膜４０６，４０７を形成したものである。素子分離を確実に行いかつゲート長が銅のウエットエッチング状況で変化するのを防ぐためにフィールド絶縁膜を導入している。フィールド絶縁膜はスクリーン印刷を用いて形成した。印刷に使用した材料はソルダーレジスト材料である。太陽インキ製造製のＦＣ−ＨＡＲＤＣＦ３０Ｇを用いた。スクリーン印刷機はマイクロテック製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。使用した版はステンレス製５００メッシュカレンダー織のコンビネーションタイプである。印刷後の基板はクリーンオーブンにて１５０℃、３０分大気雰囲気にて乾燥を行った。 FIG. 9 shows that the field insulating films 406 and 407 are formed on the substrate after the process of FIG. A field insulating film is introduced in order to ensure element isolation and prevent the gate length from changing in the wet etching situation of copper. The field insulating film was formed using screen printing. The material used for printing is a solder resist material. FC-HARD CF30G manufactured by Taiyo Ink Manufacturing was used. The screen printing machine is manufactured by Microtec and has a structure that can be aligned with repeat accuracy of ± 10 μm. The used plate is a combination type made of stainless steel 500 mesh calender. The substrate after printing was dried in a clean oven at 150 ° C. for 30 minutes in an air atmosphere.

図１０は図９の工程が終わった基板に対し、ソース電極４０８，４０９およびドレイン電極４１０，４１１を第１の印刷方法を用いて形成したものである。第１の印刷方法として、スクリーン印刷を用いた。スクリーン印刷機はマイクロテック製で、繰り返し精度±１０μｍで位置合わせ出来る構造になっている。ソース電極４０８，４０９およびドレイン電極４１０，４１１の線幅と長さはそれぞれ５０μｍ、５００μｍである。印刷に用いたペーストは太陽インキ製の銀ペーストでスクリーン印刷に適するよう２００Ｐａ．ｓ程度に粘度調整をしてある。印刷後の基板はクリーンオーブンにて１８０℃、１時間大気雰囲気にて乾燥を行った。 FIG. 10 shows that the source electrodes 408 and 409 and the drain electrodes 410 and 411 are formed on the substrate after the process of FIG. 9 by using the first printing method. Screen printing was used as the first printing method. The screen printing machine is manufactured by Microtec and has a structure that can be aligned with repeat accuracy of ± 10 μm. The line widths and lengths of the source electrodes 408 and 409 and the drain electrodes 410 and 411 are 50 μm and 500 μm, respectively. The paste used for printing was a silver paste made by Taiyo Ink, with a capacity of 200 Pa. So as to be suitable for screen printing. The viscosity is adjusted to about s. The substrate after printing was dried in a clean oven at 180 ° C. for 1 hour in an air atmosphere.

図１０の工程が終わった基板に対し、界面処理を施した後に有機半導体膜を形成したものが図１１である。図１１（ａ）の点線枠４１４の部分に対し、メタルマスクによるマスク蒸着を真空蒸着装置で行って、有機半導体を成膜した。有機半導体材料はペンタセンである。到達真空度２Ｅ−５Ｐａ、基板温度６０℃にてＫセル温度を３２０℃まで昇温し成膜を行った。膜厚は５０ｎｍである。上記の工程を終えることで有機薄膜トランジスタを作成した。 FIG. 11 shows an organic semiconductor film formed after interfacial treatment is performed on the substrate after the process of FIG. On the portion of the dotted line frame 414 in FIG. 11A, mask vapor deposition using a metal mask was performed with a vacuum vapor deposition apparatus to form an organic semiconductor film. The organic semiconductor material is pentacene. Film formation was performed by raising the K cell temperature to 320 ° C. at an ultimate vacuum of 2E-5 Pa and a substrate temperature of 60 ° C. The film thickness is 50 nm. The organic thin film transistor was created by finishing the above steps.

図１１の有機半導体の成膜工程まで終了した基板は、トランジスタ素子完成後に実施例１に準じてＤＣ特性を測定した。
ドレイン電圧−２０Ｖを一定とし、ゲート電圧を＋２０Ｖから−２０Ｖまでスイープした際におけるＶｇＩｄカーブから算出した移動度は概ね０．２ｃｍ² ／Ｖｓとなり、良好なトランジスタ特性が得られた。 The substrate after completion of the organic semiconductor film forming step of FIG. 11 was measured for DC characteristics according to Example 1 after the transistor element was completed.
The mobility calculated from the VgId curve when the drain voltage was −20 V constant and the gate voltage was swept from +20 V to −20 V was approximately 0.2 cm ² / Vs, and good transistor characteristics were obtained.

以上のように、印刷解像度が単一の印刷方法で問題がない場合は、第１の印刷方法と第２の印刷方法を等しくスクリーン印刷を用いることができる。この場合はソース電極およびドレイン電極を１度で作成することが出来た。また、この場合においても印刷する形状が図２と同様な長方形が並んだ単純なパターンであるため、安定的に作成することが出来た。 As described above, when there is no problem with a printing method having a single printing resolution, the first printing method and the second printing method can be equally used for screen printing. In this case, the source electrode and the drain electrode could be formed at a time. Also in this case, the shape to be printed is a simple pattern in which the same rectangles as in FIG.

実施例５
図１３は実施例１の製造方法を用いて作成した有機薄膜トランジスタを並べて３段インバータを試作したものである。図１４は等価回路図である。ｐ型の半導体特性を示すペンタセンだけでインバータを構成するため、一方は絶えずＶｓｓがゲートに印加されてオン状態となる負荷トランジスタを有している。アクティブトランジスタと負荷トランスタの抵抗差で出力電圧が決まるため、アクティブ側と負荷側のチャネル幅を違ったサイズとしている。 Example 5
FIG. 13 shows a prototype of a three-stage inverter in which organic thin film transistors prepared using the manufacturing method of Example 1 are arranged. FIG. 14 is an equivalent circuit diagram. In order to form an inverter only with pentacene exhibiting p-type semiconductor characteristics, one has a load transistor that is constantly turned on when Vss is applied to the gate. Since the output voltage is determined by the resistance difference between the active transistor and the load transformer, the channel widths on the active side and the load side are different sizes.

ここではアクティブ側と負荷側で抵抗比が６あるように設定している。
６０１の一点鎖線枠は、単段のインバータを構成する要素で図１３においては３段目の出力端子Ｖｏｕｔに接続されている部分である。この単段部分において、各構成要素を説明すると、６０２がアクティブトランジスタのゲート電極、６０３が負荷トランジスタのゲート電極、６０４の点線枠がアクティブトランジスタのゲート絶縁膜の成膜エリア、６０５の点線枠が負荷トランジスタのゲート絶縁膜の成膜エリア、６０６の点線枠がアクティブトランジスタの有機半導体膜の成膜エリア、６０７の点線枠が負荷トランジスタの有機半導体膜の成膜エリア、６０８がアクティブ領域のソース電極およびドレイン電極の千鳥配置部分、６０９が負荷トランジスタ領域のソース電極およびドレイン電極の千鳥配置部分、６１０がアクティブ領域のソース電極の千鳥配置部分と引き回し配線部分ＧＮＤとの接続部、６１１がアクティブ領域のドレイン電極の千鳥配置部分と引き回し配線部分Ｖｏｕｔとの接続部および負荷トランジスタ領域のソース電極の千鳥配置部分と引き回し配線部分Ｖｏｕｔとの接続部、６１２が負荷トランジスタ領域のドレイン電極の千鳥配置部分と引き回し配線部分Ｖｓｓとの接続部である。 Here, the resistance ratio is set to 6 on the active side and the load side.
A one-dot chain line frame 601 is an element constituting a single-stage inverter and is a portion connected to the third-stage output terminal Vout in FIG. In this single stage portion, each component will be described. 602 is a gate electrode of an active transistor, 603 is a gate electrode of a load transistor, 604 is a dotted line frame is a film formation area of a gate insulating film of an active transistor, and 605 is a dotted line frame. The load transistor gate insulating film deposition area, the dotted line frame 606 is the organic transistor film deposition area of the active transistor, the dotted frame frame 607 is the organic semiconductor film deposition area of the load transistor, and the source electrode 608 is the active region. , 609 is a staggered arrangement portion of the source and drain electrodes of the load transistor region, 610 is a connection portion between the staggered arrangement portion of the source electrode of the active region and the lead-out wiring portion GND, and 611 is the active region. Staggered arrangement and routing of drain electrode A connection portion with the line portion Vout and a connection portion between the staggered arrangement portion of the source electrode of the load transistor region and the routing wiring portion Vout, and a connection portion 612 between the staggered arrangement portion of the drain electrode of the load transistor region and the routing wiring portion Vss. is there.

実施例１において説明した通り、６０８と６０９のソース電極およびドレイン電極の千鳥配置部分は第１のステップにおける第１の印刷方法であるオフセット印刷で作成される。また６１０，６１１，６１２のソース電極およびドレイン電極の千鳥配置部分と引き回し配線部分の接続箇所は第２のステップにおける第２の印刷方法であるスクリーン印刷で作成される。このような２段階の印刷プロセスを経ることで、微細なソース電極及びドレイン電極を持つトランジスタを安定的に作成することが出来る。 As described in the first embodiment, the staggered portions of the source and drain electrodes 608 and 609 are created by offset printing, which is the first printing method in the first step. Further, the connection portions of the staggered arrangement portions of the source and drain electrodes 610, 611, and 612 and the lead-out wiring portions are created by screen printing, which is the second printing method in the second step. Through such a two-step printing process, a transistor having a fine source electrode and drain electrode can be stably formed.

本発明の製造方法で作製した有機薄膜トランジスタからなる図１３のインバータ回路では、Ｖｓｓ＝−２４Ｖ、ＧＮＤ＝０ＶとしてＶｉｎに２００Ｈｚ、振幅２４Ｖの矩形波を入力するとＶｏｕｔの出力段にはレンジで９．４Ｖの同位相の波形を得ることが出来、インバータが正常に動作していることを確認することが出来た。出力のＨ→Ｌ信号の立下り波形から算出した遅延時間は０．９ｍｓ程度と順当なインバータ特性を得ることが出来た。 In the inverter circuit of FIG. 13 formed of an organic thin film transistor manufactured by the manufacturing method of the present invention, when Vss = −24V, GND = 0V and a rectangular wave having 200 Hz and amplitude of 24V is input to Vin, the output stage of Vout is 9. A 4V in-phase waveform was obtained, and it was confirmed that the inverter was operating normally. The delay time calculated from the falling waveform of the output H → L signal was about 0.9 ms, and proper inverter characteristics were obtained.

本発明の有機薄膜トランジスタは、印刷方法を用いてソース電極およびドレイン電極を形成した微細なゲート長、ソース電極幅、ドレイン電極幅を有するので、集積回路、安価なＩＣカード等に利用することができる。 Since the organic thin film transistor of the present invention has a fine gate length, source electrode width, and drain electrode width in which a source electrode and a drain electrode are formed by using a printing method, it can be used for an integrated circuit, an inexpensive IC card, and the like. .

本発明の有機薄膜トランジスタを示す模式図である。It is a schematic diagram which shows the organic thin-film transistor of this invention. 本発明の製造方法の第１工程に用いるパターン形状例を示す模式図である。It is a schematic diagram which shows the example of a pattern shape used for the 1st process of the manufacturing method of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の有機薄膜トランジスタの製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the organic thin-film transistor of this invention. 本発明の製造方法の第１工程に用いるパターン形状例を示す模式図である。It is a schematic diagram which shows the example of a pattern shape used for the 1st process of the manufacturing method of this invention. 本発明のトランジスタを用いた３段インバータの模式図である。It is a schematic diagram of a three-stage inverter using the transistor of the present invention. 図１３の３段インバータの等価回路図である。FIG. 14 is an equivalent circuit diagram of the three-stage inverter of FIG. 13. 従来技術の有機薄膜トランジスタの構造を示す模式図である。It is a schematic diagram which shows the structure of the organic thin-film transistor of a prior art.

符号の説明Explanation of symbols

１０１基板
１０２ソース電極配線部
１０３ゲート電極
１０４ドレイン電極配線部
１０５ゲート絶縁膜
１０８ソース電極
１０９ソース電極
１１０ドレイン電極
１１１ドレイン電極
１１２ソース電極連結部
１１３ドレイン電極連結部
１１４有機半導体膜
２０１第１導電体
２０２第１導電体
２０３第１導電体
２０４第２導電体
２０５第２導電体
２０６第２導電体
３０１基板
３０２ゲート電極
３０３ゲート絶縁膜
３０４有機半導体膜
３０５ソース電極
３０６ドレイン電極
４０１基板
４０２ソース電極配線部
４０３ゲート電極
４０４ドレイン電極配線部
４０５ゲート絶縁膜
４０６フィールド絶縁膜
４０７フィールド絶縁膜
４０８ソース電極
４０９ソース電極
４１０ドレイン電極
４１１ドレイン電極
４１４有機半導体膜
５０１第１導電体
５０２第２導電体
６０１単段のインバータを構成する要素（１点鎖線枠）
６０２アクティブトランジスタのゲート電極
６０３負荷トランジスタのゲート電極
６０４アクティブトランジスタのゲート絶縁膜の成膜エリア（点線枠）
６０５負荷トランジスタのゲート絶縁膜の成膜エリア（点線枠）
６０６アクティブトランジスタの有機半導体膜の成膜エリア（点線枠）
６０７負荷トランジスタの有機半導体膜の成膜エリア（点線枠）
６０８アクティブ領域のソース電極およびドレイン電極の交互配置部分
６０９負荷トランジスタ領域のソース電極およびドレイン電極の交互配置部分
６１０アクティブ領域のソース電極の交互配置部分と引き回し配線部分ＧＮＤとの接続部
６１１アクティブ領域のドレイン電極の交互配置部分と引き回し配線部分Ｖｏｕｔとの接続部および負荷トランジスタ領域のソース電極の交互配置部分と引き回し配線部分Ｖｏｕｔとの接続部
６１２負荷トランジスタ領域のドレイン電極の交互配置部分と引き回し配線部分Ｖｓｓとの接続部 DESCRIPTION OF SYMBOLS 101 Substrate 102 Source electrode wiring part 103 Gate electrode 104 Drain electrode wiring part 105 Gate insulating film 108 Source electrode 109 Source electrode 110 Drain electrode 111 Drain electrode 112 Source electrode connection part 113 Drain electrode connection part 114 Organic semiconductor film 201 First conductor 202 First conductor 203 First conductor 204 Second conductor 205 Second conductor 206 Second conductor 301 Substrate 302 Gate electrode 303 Gate insulating film 304 Organic semiconductor film 305 Source electrode 306 Drain electrode 401 Substrate 402 Source electrode wiring Section 403 Gate electrode 404 Drain electrode wiring section 405 Gate insulating film 406 Field insulating film 407 Field insulating film 408 Source electrode 409 Source electrode 410 Drain electrode 411 Drain electrode 41 4 Organic Semiconductor Film 501 First Conductor 502 Second Conductor 601 Element Constructing Single Stage Inverter (Dash-dotted Line Frame)
602 Active transistor gate electrode 603 Load transistor gate electrode 604 Active transistor gate insulating film formation area (dotted line frame)
605 Deposition area of gate insulating film of load transistor (dotted line frame)
606 Organic transistor film formation area of active transistor (dotted line frame)
607 Organic semiconductor film deposition area of load transistor (dotted line frame)
608 Alternating portion of source electrode and drain electrode in active region 609 Alternate portion of source electrode and drain electrode in load transistor region 610 Connection portion of alternating portion of source electrode in active region and lead-out wiring portion GND 611 Active region Connection portion between the alternately arranged portion of the drain electrode and the lead-out wiring portion Vout and connection portion between the alternately-arranged portion of the source electrode in the load transistor region and the lead-out wiring portion Vout 612 Alternate portion of the drain electrode and lead-out wiring portion in the load transistor region Connection with Vss

Claims

基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタ。 In an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, at least one rectangular source electrode and drain electrode are spaced apart and parallel in the longitudinal direction, and both end portions are The source electrode and the drain electrode are alternately arranged, one end of the source electrode and the drain electrode is connected to the electrode wiring portion, and the region where the source electrode and the drain electrode are provided is a region where the gate electrode is provided An organic thin film transistor, wherein the organic thin film transistor is disposed inside.

基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタにおいて、少なくとも１つ以上の長方形のソース電極およびドレイン電極が間隔を設けて長手方向が平行で、両端部がずれて交互に配列し、前記ソース電極およびドレイン電極の一方の端部は電極連結部を介して電極配線部に接続されており、かつ前記ソース電極およびドレイン電極が設けられている領域はゲート電極が設けられている領域内に配置されていることを特徴とする有機薄膜トランジスタ。 In an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, at least one rectangular source electrode and drain electrode are spaced apart and parallel in the longitudinal direction, and both end portions are The one end of the source electrode and the drain electrode is connected to the electrode wiring portion via the electrode connecting portion, and the region where the source electrode and the drain electrode are provided is a gate electrode An organic thin film transistor, wherein the organic thin film transistor is disposed in a region where is provided.

前記長方形のソース電極およびドレイン電極の短手方向の配線幅Ｗ１と、電極配線部または電極連結部のソース電極およびドレイン電極が接続する部分の配線幅Ｗ２が、Ｗ１：Ｗ２＝１：２以上であることを特徴とする請求項１または２に記載の有機薄膜トランジスタ。 The width W1 of the rectangular source electrode and drain electrode in the short direction and the width W2 of the portion where the source electrode and the drain electrode of the electrode wiring portion or electrode connecting portion are connected are W1: W2 = 1: 2 or more. The organic thin film transistor according to claim 1 or 2, wherein the organic thin film transistor is provided.

基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、ソース電極およびドレイン電極と接続する電極配線部を形成する工程、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成し、前記ソース電極およびドレイン電極の一方の端部と前記電極配線部を接続する工程を有することを特徴とする有機薄膜トランジスタの製造方法。 In a method of manufacturing an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, at least one or more are formed according to a step of forming an electrode wiring portion connected to the source electrode and the drain electrode and a printing method. The rectangular source electrode and drain electrode are formed by arranging the source electrode and the drain electrode in parallel with each other in parallel with the longitudinal direction being shifted and both ends being shifted, and connecting the one end of the source electrode and the drain electrode and the electrode wiring portion. The manufacturing method of the organic thin-film transistor characterized by having the process to do.

基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を有する有機薄膜トランジスタの製造方法において、印刷方法により少なくとも１つ以上の長方形のソース電極およびドレイン電極を間隔を設けて長手方向が平行で、両端部がずれて交互に配列して形成する第１工程、前記ソース電極およびドレイン電極の一方の端部と電極配線部の間に、印刷方法により電極連結部を形成して接続する第２工程を有し、前記第１工程の印刷解像度は第２工程の印刷解像度より高いことを特徴とする有機薄膜トランジスタの製造方法。 In a manufacturing method of an organic thin film transistor having a substrate, a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode, a longitudinal direction is provided by providing at least one rectangular source electrode and drain electrode with a spacing by a printing method. A first step in which both ends are shifted and arranged alternately in parallel, an electrode connecting portion is formed and connected between one end of the source electrode and the drain electrode and the electrode wiring portion by a printing method A method for producing an organic thin film transistor, comprising: a second step, wherein the printing resolution of the first step is higher than the printing resolution of the second step.

前記第１工程の印刷方法は、オフセット印刷、インプリント転写印刷、スクリーン印刷またはインクジェット印刷であることを特徴とする請求項５に記載の有機薄膜トランジスタの製造方法。 6. The method of manufacturing an organic thin film transistor according to claim 5, wherein the printing method in the first step is offset printing, imprint transfer printing, screen printing, or ink jet printing.

請求項１乃至３のいずれかに記載の有機薄膜トランジスタを用いた集積回路。 An integrated circuit using the organic thin film transistor according to claim 1.