JP5516053B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5516053B2 JP5516053B2 JP2010112091A JP2010112091A JP5516053B2 JP 5516053 B2 JP5516053 B2 JP 5516053B2 JP 2010112091 A JP2010112091 A JP 2010112091A JP 2010112091 A JP2010112091 A JP 2010112091A JP 5516053 B2 JP5516053 B2 JP 5516053B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scan mode
- circuit
- scan
- isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
2,102,202 第2パワードメイン(第2PD)
3,103,203 パワーメネージメント・ユニット(PMU)
4 スキャンモード信号生成回路
5 試験モード信号生成回路
7 半導体集積回路(チップ)
11 第1論理回路(第1ユーザ回路)
12,112,212 第1FF(フリップフロップ)
13 アンドゲート(第1論理ゲート)
20,120,220 アイソレータ
21,121,221 第2論理回路(ユーザ回路)
22,122,222 第2FF(フリップフロップ)
23 アンドゲート(第2論理ゲート)
24 第2ユーザ回路(第5論理回路)
31,131,231 第3論理回路
32,132,232 第4論理回路
33,35,133,233 オアゲート
34,234 アンドゲート(故障検出回路)
41 フリップフロップ(スキャンモードフリップフロップ)
42 タイミング調整用バッファ(タイミング調整用回路)
43 オアゲート(スキャンモード用論理回路)
44 論理ゲート(スキャンモード用論理回路)
45 ナンドゲート(スキャンモード用論理回路)
46 タイミング調整用ラッチ(タイミング調整用回路)
71,72 フリップフロップ
73 インバータ
111,211 第1論理回路(ユーザ回路)
Claims (8)
- スキャンモード制御信号が供給され、スキャンモード信号を生成するスキャンモード信号生成回路と、
前記スキャンモード信号が入力されるスキャンモード端子を備える第1フリップフロップを有する第1パワードメインと、
前記スキャンモード信号が入力されるスキャンモード端子を備える第2フリップフロップを有し、前記第1パワードメインとデータラインおよびスキャンチェーンで接続される第2パワードメインと、
前記第1パワードメインおよび前記第2パワードメイン間の前記スキャンチェーンに挿入される第1回路を有するアイソレータと、
テストモード信号およびアイソレータテストモード信号を生成する試験モード信号生成回路と、
前記テストモード信号および前記アイソレータテストモード信号に基づいてアイソレータ試験制御信号を生成するパワーマネージメントユニットと、を有し、
前記スキャンモード信号生成回路は、
前記スキャンモード制御信号が供給されるスキャンモードフリップフロップと、
前記スキャンモードフリップフロップの出力信号を遅延してタイミング調整を行うタイミング調整用回路と、
前記スキャンモード制御信号および前記タイミング調整用回路の出力信号に基づいて前記スキャンモード信号を生成するスキャンモード用論理回路と、を有し、
前記パワーマネージメントユニットは、
前記第1回路に前記アイソレータ試験制御信号を供給して、前記第1回路の入力が”0”もしくは”1”の信号で固定される故障を検出可能にすることを特徴とする半導体集積回路。 - 前記パワーマネージメントユニットは、
前記テストモード信号および前記アイソレータテストモード信号に基づいて前記アイソレータ試験制御信号を”0”または”1”の信号に固定することを特徴とする請求項1に記載の半導体集積回路。 - スキャンモード制御信号が供給され、スキャンモード信号を生成するスキャンモード信号生成回路と、
前記スキャンモード信号が供給されるスキャンモード端子を備える第1フリップフロップと、
前記第1フリップフロップの出力信号および前記スキャンモード制御信号が供給される第1論理ゲートと、
前記第1論理ゲートの出力信号が供給される第1ユーザ回路と、
前記スキャンモード信号が供給されるスキャンモード端子を備える第2フリップフロップと、
前記第2フリップフロップの出力信号および前記スキャンモード信号が供給される第2論理ゲートと、
前記第2論理ゲートの出力信号が供給される第2ユーザ回路と、を有し、
前記スキャンモード信号生成回路は、
前記スキャンモード制御信号が供給されるスキャンモードフリップフロップと、
前記スキャンモードフリップフロップの出力信号を遅延してタイミング調整を行うタイミング調整用回路と、
前記スキャンモード制御信号および前記タイミング調整用回路の出力信号に基づいて前記スキャンモード信号を生成するスキャンモード用論理回路と、を有し、
前記第1ユーザ回路および前記第2ユーザ回路は、異なるタイミングで動作を開始することを特徴とする半導体集積回路。 - さらに、
前記第1フリップフロップを有する第1パワードメインと、
前記第2フリップフロップを有し、前記第1パワードメインとデータラインおよびスキャンチェーンで接続される第2パワードメインと、
前記第1パワードメインおよび前記第2パワードメイン間の前記スキャンチェーンに挿入される第1回路を有するアイソレータと、を有することを特徴とする請求項3に記載の半導体集積回路。 - さらに、
テストモード信号およびアイソレータテストモード信号を生成する試験モード信号生成回路と、
前記テストモード信号および前記アイソレータテストモード信号に基づいて前記第1回路にアイソレータ試験制御信号を供給して、前記第1回路の入力が”0”もしくは”1”の信号で固定される故障を検出可能にするパワーマネージメントユニットと、を有することを特徴とする請求項4に記載の半導体集積回路。 - 前記パワーマネージメントユニットは、
前記テストモード信号および前記アイソレータテストモード信号に基づいて前記アイソレータ試験制御信号を”0”または”1”の信号に固定することを特徴とする請求項5に記載の半導体集積回路。 - 前記タイミング調整用回路は、タイミング調整用バッファであり、前記スキャンモード用論理回路は、オア相当の論理ゲートであることを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体集積回路。
- 前記タイミング調整用回路は、タイミング調整用ラッチであり、前記スキャンモード用論理回路は、オア相当の論理ゲートであることを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112091A JP5516053B2 (ja) | 2010-05-14 | 2010-05-14 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112091A JP5516053B2 (ja) | 2010-05-14 | 2010-05-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011242158A JP2011242158A (ja) | 2011-12-01 |
JP5516053B2 true JP5516053B2 (ja) | 2014-06-11 |
Family
ID=45408984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112091A Expired - Fee Related JP5516053B2 (ja) | 2010-05-14 | 2010-05-14 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516053B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001091590A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体集積回路 |
JP5181499B2 (ja) * | 2007-03-07 | 2013-04-10 | 株式会社リコー | Scanテスト回路及び半導体集積回路 |
JP5347249B2 (ja) * | 2007-08-20 | 2013-11-20 | 富士通株式会社 | 半導体装置 |
-
2010
- 2010-05-14 JP JP2010112091A patent/JP5516053B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011242158A (ja) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7649395B2 (en) | Scan flip-flop with internal latency for scan input | |
US9366727B2 (en) | High density low power scan flip-flop | |
TWI642275B (zh) | 正反器電路和掃描鏈 | |
KR20110105153A (ko) | 플립플롭 회로 및 스캔 플립 플롭 회로 | |
JP6577366B2 (ja) | 集積回路におけるスキャンチェーン | |
US7793181B2 (en) | Sequential storage circuitry for an integrated circuit | |
JP5116454B2 (ja) | 電力ゲート論理を有する低電力レベル・センシティブ・スキャン設計ラッチに関する方法及びシステム | |
CN114966354A (zh) | 扫描链电路及其对应实现方法 | |
US8291363B2 (en) | Method of measuring setup time with consideration of characteristic of absorbing clock skew in a pulse-based flip-flop | |
US7788565B2 (en) | Semiconductor integrated circuit | |
US7600167B2 (en) | Flip-flop, shift register, and scan test circuit | |
JP2005300308A (ja) | 半導体集積回路 | |
JP5516053B2 (ja) | 半導体集積回路 | |
Kumar et al. | A robust pulsed flip-flop and its use in enhanced scan design | |
JP5487777B2 (ja) | 故障検出回路,故障検出方法および半導体集積回路 | |
JP2005121544A (ja) | 半導体集積回路及びその検査方法 | |
US8578227B2 (en) | Delay test device and system-on-chip having the same | |
JP2008070375A (ja) | 半導体集積回路 | |
Eedupuganti et al. | High Performance and Power-Aware Scan Flip-Flop Design | |
JP2004037183A (ja) | スキャンフリップフロップ | |
US7904742B2 (en) | Local skew detecting circuit for semiconductor memory apparatus | |
JP2007027328A (ja) | 半導体集積装置およびそれを用いたノイズ試験方法 | |
Nummer et al. | A methodology for testing high-performance circuits at arbitrarily low test frequency | |
US20100293425A1 (en) | Parametric scan register, digital circuit and method for testing a digital circuit using such register | |
Abdelwahab et al. | Worst case test vectors for sequential circuits in flash-based FPGAs exposed to total dose |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |