JP5515766B2 - 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム - Google Patents

情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム Download PDF

Info

Publication number
JP5515766B2
JP5515766B2 JP2010009596A JP2010009596A JP5515766B2 JP 5515766 B2 JP5515766 B2 JP 5515766B2 JP 2010009596 A JP2010009596 A JP 2010009596A JP 2010009596 A JP2010009596 A JP 2010009596A JP 5515766 B2 JP5515766 B2 JP 5515766B2
Authority
JP
Japan
Prior art keywords
setting
information
processing device
processing
tpm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010009596A
Other languages
English (en)
Other versions
JP2011150439A (ja
Inventor
健祐 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010009596A priority Critical patent/JP5515766B2/ja
Priority to US13/007,766 priority patent/US8695107B2/en
Priority to EP11151380.0A priority patent/EP2360614B1/en
Publication of JP2011150439A publication Critical patent/JP2011150439A/ja
Application granted granted Critical
Publication of JP5515766B2 publication Critical patent/JP5515766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は、情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラムに関する。
情報処理装置、例えば、サーバ・システムでは、演算処理装置としてのＣＰＵ（Central Processing Unit）と主記憶装置としてのメモリを含む処理装置としてのシステムボード（ＳＢ：System Board）等のハードウェア資源を、物理的又は論理的に、複数のパーティションに分割して、運用することが知られている。個々のパーティションでは、ＯＳ（Operating System:オペレーティングシステム）の独立した動作が可能であり、このＯＳの動作を介して、アプリケーション業務（プログラム）の実行ができる。即ち、サーバ・システムは、ＯＳが動作可能な複数のパーティションを有し、複数の異なる又は同一のＯＳを動作する。
パーティショニング可能なサーバは、ＣＰＵ、メモリを搭載したシステムボードと、Ｉ／Ｏ（Input Output）デバイス（例えば、ＬＡＮ（Local Area Network）ユニット）を搭載可能なＩＯＵ(Input Output Unit)とを、データ転送装置としてのクロスバスイッチまたはスイッチにより、結合した構成を持つ。クロスバスイッチまたはスイッチを適切に設定することで、論理的に複数のシステムに分割することが可能となる。
このような構成によれば、稼動するシステムの規模に応じて、自由に、システムボードリソースとＩＯＵリソースとを割り当てることが出来る。これにより、パーティション機能を、任意の範囲で、任意の個数、割り当てることが容易となる。
このようなパーティショニング可能なサーバでは、システムボードの予約機能（リザーブドＳＢ：Reserved SB機能）を設けることが有効である。リザーブドＳＢ機能は、運用に使用するシステムボードが故障した場合に備え、他のシステムボードを、事前に予約設定しておく(Reserved)。これにより、運用に使用するシステムボード故障時に、ＣＥ（Customer Engineer）等の人の介在なしに、自動的に、故障システムボードの代替として、予約設定したシステムボードを、パーティションに組み込むことができる。
一方、このようなシステムボードに、セキュリティ装置としてのトラステッド・プラットフォーム・モジュール（ＴＰＭ：Trusted Platform Module）を搭載することにより、システムボードにセキュリティ機能を付与することが知られている。トラステッド・プラットフォーム・モジュールは、暗号化処理機能、暗号鍵の保存機能、プラットフォームの構成証明などの機能をもつセキュリティチップである。このＴＰＭは、データ(ストレージ)の暗号化、機器認証、プラットフォームの構成証明による改竄検知などに利用することができる。
特開２００７−０２６４４２号公報
ＴＰＭは、基本的に、システムボードに１つしか有効にできないため、使用者が、パーティション設定時に、手動又は自動で、ＴＰＭを使用するシステムボードを設定する。この設定されたシステムボードを、ホーム・システムボード（Home SB）と呼ぶ。
一方、前述のリザーブドＳＢ機能を、ＴＰＭと併用した場合には、ホーム・システムボードが故障した場合、代替のシステムボードを割り当てる。この割り当てにより、セキュリティ機能が実装されたＴＰＭチップ（Trusted Platform Module chip）そのものも、代替してしまう。
ＴＰＭにおいては、ＴＰＭチップごとに異なった暗号を生成するため、システムボードの代替毎に、再起動時における自動構成証明機能により、エラーが発生し、代替後のシステムボードが起動しなくなってしまう。このため、システムボードにＴＰＭを搭載した場合には、ＣＥ等の人の介在無しに代替システムボードを自動的に組み込み、システムを再起動するリザーブドＳＢ機能が実現できなくなる。
従って、本発明の目的は、トラステッド・プラットフォーム・モジュールを搭載したシステムボードを使用した場合においても、リザーブド機能を阻害することを防止する情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラムを提供することにある。
この目的の達成のため、情報処理装置は、演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置と、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するとともに、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するシステム制御装置とを有する。
又、この目的の達成のため、情報処理装置のハードウェア設定方法は、演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定方法であって、前記情報処理装置が有するシステム制御装置が、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、前記システム制御装置が、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを有する。
更に、この目的の達成のため、プログラムは、演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定プログラムにおいて、前記情報処理装置が有するシステム制御装置に、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを実行させる。
システムユニットのトラステッド・プラットフォーム・モジュールの有効・無効設定と、管理ユニットのシステムユニットの代替予約設定とを、互いの設定情報を通知し合い、排他制御するため、トラステッド・プラットフォーム・モジュールを搭載しても、リザーブドシステムユニット機能である、人の介在無しに代替システムボードを組み込み、再起動するという機能を有効に使用できる。
情報処理装置の一実施の形態の構成図である。 図２は、図１の構成のパーティションの構成例の説明図である。 図２の構成のリザーブド代替え機能の説明図である。 ＴＰＭを搭載した場合の図２のリザーブド代替え動作の説明図である。 リザーブドＳＢの設定と、ＴＰＭの設定との説明図である。 本実施の形態のリザーブドＳＢの設定と、ＴＰＭの設定との排他制御の説明図である。 図１、図４の構成において、システムボード２ＡとＭＭＢ５との関係を示す構成図である。 ＢＩＯＳが、ＴＰＭの搭載有無を検出する動作の説明図である。 ＭＭＢが、ＴＰＭの搭載有無を検出する動作の説明図である。 第１の実施の形態におけるＭＭＢで先にリザーブドＳＢを設定した場合の排他処理の説明図である。 第１の実施の形態におけるＢＩＯＳで先にＴＭＰを有効にした場合の排他処理の説明図である。 図１０、図１１の排他制御の動作の説明図である。 図１、図４の構成において、システムボード２ＡとＭＭＢ５との関係を示す第２の実施の形態の構成図である。 第２の実施の形態におけるＭＭＢで先にリザーブドＳＢを設定した場合の排他処理の説明図である。 第２の実施の形態におけるＢＩＯＳで先にＴＭＰを有効にした場合の排他処理の説明図である。 図１４、図１５の排他制御の動作の説明図である。
以下、実施の形態を、情報処理装置、ハードウェア設定方法、ハードウェア設定処理の第１の実施の形態、ハードウェア設定処理の第２の実施の形態、他の実施の形態の順で説明するが、開示の情報処理装置は、この実施の形態に限られない。尚、以下の例では、情報処理装置を、サーバ・システムで説明する。
（情報処理装置）
図１は、情報処理装置の一実施の形態の構成図である。図１の情報処理装置は、サーバ・システムを示す。サーバ・システム１は、処理装置としての複数のシステムボード（ＳＢ：System Board）２Ａ〜２Ｄと、システム制御装置（ＳＶＰ：SerVice Processor）としての管理ボード（ＭＭＢ:ManageMent Board）５と、クロスバスイッチ（又はスイッチ）４と、複数の入出力ユニット（ＩＯＵ: Input Output Unit）３Ａ，３Ｂ，・・・３Ｎと、共通ユニットボード６と、Ｉ２Ｃ（Inter Integrated-Circuit）等の内部インタフェース７０、内部バス７２とを有する。
各システムボード３Ａ〜３Ｄは、回路基板に、一対の演算処理装置としてのＣＰＵ（Central Processing Unit）２０Ａ，２０Ｂと、一対の主記憶装置としてのメモリ２２Ａ，２２Ｂと、セキュリティ装置としてのトラステッド・プラットフォーム・モジュール（ＴＰＭ：Trusted Platform Module）２４と、ベースボード・マネージメント・コントローラ（ＢＭＣ：Baseboard Management Controller）２５と、フィールド・リプレイスメント・ユニット（ＦＲＵ：Field Replacement Unit）２６と、第１のブリッジ回路２７と、第２のブリッジ回路２８とを有する。
各システムボード２Ａ〜２ＤのＢＭＣ２５は、ＬＡＮ（Local Area Network）等の内部インタフェース７０を介し、管理ボード５に接続する。管理ボード５は、内部インタフェース７０を介し、各システムボード２Ａ〜２Ｄの状態監視、起動、停止制御等を行う。又、各システムボード２Ａ〜２Ｄは、クロスバスイッチ（またはスイッチ）４により、ＩＯＵ３Ａ〜３Ｎと接続する。
ＩＯＵ３Ａ〜３Ｎは、ＬＡＮデバイス、ストレージコントローラ等のＩＯデバイスを搭載する。クロスバスイッチ（またはスイッチ）４を、適切に設定することで、論理的に複数のシステムに分割が可能となり、稼動するシステムの規模に応じて、自由にシステムボードリソースとＩＯＵリソースを割り当てることが出来る。
各システムボード２Ａ〜２Ｄでは、一対のＣＰＵ２０Ａ，２０Ｂの各々が、メモリ２２Ａ，２２Ｂに接続し、且つ第１のブリッジ回路２７に接続する。ＣＰＵ２０Ａ，２０Ｂは、ＯＳの動作の元に、所望のアプリケーションプログラムを実行し、業務処理を行う。又、ＣＰＵ２０Ａ，２０Ｂは、第1のブリッジ回路２７を通し、クロスバスイッチ（又はスイッチ）４を介し、ＩＯＵ３Ａ〜３Ｎと、コマンド、データの通信を行う。
第１のブリッジ回路２７は、第２のブリッジ回路２８と、クロスバスイッチ（又はスイッチ）４とに接続する。即ち、第１のブリッジ回路２７は、ＣＰＵ２０Ａ，２０Ｂ、第２のブリッジ回路２８と、クロスバスイッチ（又はスイッチ）４との接続を行うブリッジ機能を果たす。第２のブリッジ回路２８は、ＴＰＭ２４とＢＭＣ２５とに接続する。ＢＭＣ２５は、ＭＭＢ５と連携して、システムボード２Ａ内の設定、管理等の処理を行う。
ＦＲＵ２６は、システムボード内の構成等のシステム情報を、予め格納する記憶ユニットで構成され、このシステム情報の一部として、システムボード内のＴＰＭの搭載有無を記憶する。ＭＭＢ５は、ＦＲＵ２６にＩ２Ｃ等の内部パス７２で接続され、格納情報を直接読み出しできる。電源、ファン等を搭載する共通ユニット６には、ＥＦＩ（Extensible Firmware Interface）Ｂａｃｋｕｐ ＥＥＲＯＭ（拡張ファームウェアインタフェース・バックアップ・メモリ）６０が、設けられている。
このＥＦＩ Ｂａｃｋｕｐ ＥＥＲＯＭ６０は、例えば、不揮発性のＥＥＰＲＯＭ（Electric Erasable Program Read Only Memory）で構成され、システムボードで動作するファームウェアとしてのＢＩＯＳ（Basic Input Output System）が設定した情報を格納する。ＥＦＩ６０は、ＴＰＭ設定メモリ領域６０Ａと、リザーブドＳＢ（System Board）設定メモリ領域６０Ｂとを有する。更に、外部装置８は、例えば、パーソナルコンピュータ（ＰＣ：Personal Computer）で構成され、共通ユニット６とＭＭＢ５に接続し、各種の設定等を画面の項目選択等により指示する。
ここでは、全システムボード２Ａ〜２Ｄが、ＴＰＭ２４を搭載している例で説明するが、ＴＰＭ２４が搭載されないシステムボードが存在しても良い。このサーバ・システムは、各パーティション内で独立にＯＳを介して情報処理が実行され、且つ設定により、パーティションを構成するシステムボードとＩＯＵの組み合わせを、任意に選ぶことができる。
（ハードウェア設定方法）
次に、図２は、図１の構成のパーティションの構成例の説明図であり、図３は、図２の構成のリザーブド代替え機能の説明図であり、図４は、ＴＰＭを搭載した場合の図２のリザーブド代替え動作の説明図である。
図２、図３では、説明の簡略化のため、ＴＰＭ２４を省いている。図２により、パーティションを説明する。図２に示すように、ＣＰＵ２０Ａ，２０Ｂ、メモリ２２Ａ、２２Ｂを搭載したシステムボード２Ａ〜２Ｄと、Ｉ／Ｏデバイスを搭載可能なＩＯＵ３Ａ〜３Ｎとを、クロスバスイッチ（またはスイッチ）４で結合した構成をしている。
この構成において、図１のＭＭＢ５に設定された情報により、図２の右側に示すように、パーティションを設定できる。図２は、パーティション機能により３個のパーティション（＃０、＃１、＃２）を作成した例である。パーティション＃０は、システムボード２Ａ，２Ｂ，ＩＯＵ３Ａで構成され、パーティション＃１は、システムボード２Ｃ，ＩＯＵ３Ｂ，３Ｃで構成され、パーティション＃２は、システムボード２Ｄ，ＩＯＵ３Ｎで構成される。各パーティション＃０、＃１、＃２は、他のパーティションと、論理的に隔離されて情報処理を行う。
図３は、リザーブドシステムボード機能の説明図である。リザーブドシステムボード機能は、システムボードが故障した場合に備え、他のシステムボードを事前に予約設定しておく(Reserved)ことで、システムボード故障時にＣＥ等の人の介在なしに、自動的に故障システムボードの代替として組み込む機能である。
図３では、システムボード２Ａ，２Ｂ，ＩＯＵ３Ａで構成されたパーティション＃０に対し、リザーブドシステムボードとして、システムボード２Ｃが、ＭＭＢ５に設定されている例を示す。又、図３は、パーティション＃０のうち、１つのシステムボード２Ｂが稼働中に故障した例を示している。
システムボード２Ｂが、故障した場合に、ＭＭＢ５が故障を検出し、事前に、「リザーブドＳＢ」と指示されているシステムボード２Ｃを自動的にパーティションに組み込む。又、ＭＭＢ５が、故障したシステムボード２Ｂを切り離し、パーティション＃０を再起動する。
一方、図４に示すように、システムボードにＴＰＭ２４を実装した場合には、リザーブドＳＢ機能を有効に使用することが困難となる。ＴＰＭ２４は、暗号化処理機能、暗号鍵の保存機能、プラットフォームの構成証明などの機能をもつ暗号処理装置としてのセキュリティチップである。このＴＰＭ２４は、データ(ストレージ)の暗号化、機器認証、プラットフォームの構成証明を行い、改竄検知などに利用する。
システムボード２Ａは、ＣＰＵ，メモリがチップセットで接続された構成を有し、ＴＰＭチップ２４を搭載する場合は、このチップセットの配下にバスを介して接続する。ＴＰＭ２４は、上位に接続する回路チップ（第２のブリッジ回路２８（図１参照））を、システム(パーティション)内で、１つしか有効にできない仕様のため、使用者は、パーティション設定時に手動又は自動で、ＴＰＭ２４を使用するシステムボードを指定する必要がある。このシステムボードを、ホームシステムボード（Home SB）と呼ぶ。
図４では、ホームシステムボード（Home SB）をシステムボード２Ａに設定し、リザーブドシステムボードをシステムボード２Ｃに設定した例を示す。パーティション＃０のHome SB２Ａが故障した場合（図の×印で示す）、リザーブドＳＢ機能を使用してパーティション＃０の代替のシステムボード２Ｃを割り当てた場合に、ＴＰＭチップ２４そのものも代替してしまうことになる。
ＴＰＭ２４は、チップ毎に暗号生成式は同じであるが、設定された初期値により異なった暗号を生成するため、システムボード２Ａの代替としてシステムボード２Ｃを割り当てた場合には、ＢＩＯＳのブート後ＯＳの再起動時に、ＴＰＭ２４が初期値から計算する構成証明固有値がＯＳの期待値と相違し、構成証明機能でエラーが発生することとなる。このため、システムボード２Ｃへの代替後には、当該システムボード２Ｃが、起動しなくなってしまう。即ち、ＣＥ等の人の介在無しに代替システムボードを組み込み再起動するというリザーブドＳＢ機能を、有効に使用できない結果となる。
図５は、リザーブドＳＢの設定とＴＰＭの設定との説明図であり、図６は、本実施の形態のリザーブドＳＢの設定とＴＰＭの設定との排他制御の説明図である。
図５に示すように、ＭＭＢ５（図１参照）は、独立したサービスプロセッサを持ち、常時電源で駆動される管理ユニット上でＭＭＢファームウェア５０を動作する。ＭＭＢファームウェア５０は、パーティションの構成を行い、且つリザーブドＳＢの設定を行う。即ち、ＭＭＢファームウェア５０は、ＰＣ９（図１参照）からの指定により、パーティション＃０のリザーブドシステムボード２Ｃを、リザーブドＳＢに設定し、内部情報として保持する（図５中の（１）)。
一方、ＴＰＭ２４は、ＭＭＢ５によって構成されたパーティション上で起動するＢＩＯＳ３０により設定される(図５中の（２）)。ＢＩＯＳ３０は、パーティションで起動するファームウェアプログラムであり、パーティション上のハードウェアの初期化、設定などを行う。このハードウェアにはＴＰＭ２４も含まれ、ＢＩＯＳ３０はＴＰＭ２４の初期化、および設定(有効、無効)を行う。
このように、ＭＭＢ５によるリザーブドＳＢの設定と、ＢＩＯＳ３０によるＴＰＭ２４の設定の間には、情報のやりとりが無い。このため、図６に示すように、ＢＩＯＳ３０からＭＭＢ５（ＭＭＢファームウェア５０）に、ＴＰＭ２４の設定情報を通知し、ＭＭＢ５のＭＭＢファームウェア５０から、ＢＩＯＳ３０に、リザーブドＳＢの設定情報の通知する論理パスを設ける。
この通知をもとにして、ＭＭＢ５のＭＭＢファームウェア５０とＢＩＯＳ３０の設定で、それぞれの機能設定の排他制御を実行する。例えば、ＴＰＭ２４が有効なら、リザーブドＳＢに設定することを排除し、リザーブドＳＢに設定されていれば、ＴＰＭ２４を無効に設定する。
これにより、リザーブドＳＢ機能を、ＴＰＭ搭載のシステムボードでも、エラーを発生せずに再起動動作を実現できる。
（ハードウェア設定処理の第１の実施の形態）
図７は、図1、図４の構成において、システムボード２ＡとＭＭＢ５との関係を示す構成図であり、図７中、図１、図４、図６で示したものと同一のものは、同一の記号で示してある。図８は、ＢＩＯＳが、ＴＰＭの搭載有無を検出する動作の説明図、図９は、ＭＭＢが、ＴＰＭの搭載有無を検出する動作の説明図、図１０は、ＭＭＢで先にリザーブドＳＢを設定した場合の排他処理の説明図、図１１は、ＢＩＯＳで先にＴＭＰを有効にした場合の排他処理の説明図、図１２は、図１０、図１１の排他制御の動作の説明図である。
図７の構成において、ＭＭＢ５は、システムボード２ＡのＢＭＣ２５とは、図１におけるＩ２Ｃ等の内部インタフェース７０で接続し、システムボード内の設定を、ＢＭＣ２５と連携して処理する。システムボード２６内のＦＲＵ２６は、予め、システムボード内の構成等のシステム情報を格納する。ＦＲＵ２６は、この情報の一部として、システムボード２ＡにＴＰＭ２４が搭載されているか（０１：with TPM）、又は搭載されていない（０２：without TPM）の情報を格納する。ＦＲＵ２６は、内部パス（バス）７２を介し、ＭＭＢ５と接続する。
システムボード２Ａ内では、ＢＭＣ２５は、ＬＰＣ（Low Pin Count）バス２３により、第２のブリッジ回路（ＩＣＨ）２８に接続する。又、ＴＰＭ２４は、ＬＰＣバス２３を介し、第２のブリッジ回路（ＩＣＨ）２８に接続する。
図８、図９を用いて、図７により、処理手順を説明する。
システムボード２Ａを、サーバ・システム１の筐体に搭載すると、ＭＭＢ５は、システムボード２ＡのＦＲＵ２６を読み出し、構成情報を確認する。この確認において、ＴＰＭ２４の搭載有無をチェックする(図７中の（１）)。これにより、システムボード２Ａが、パーティションに組み込まれなくても、ＭＭＢ５は、ＴＰＭ２４の搭載有無を、すぐに確認できる。
次に、ＭＭＢ５のＭＭＢファームウェア５０により、システムボード２Ａが、パーティションに組み込まれると、システムボード２ＡのＢＩＯＳ３０が起動される。ＢＩＯＳ３０が起動されると、ＢＩＯＳ３０の設定で、ＴＰＭチップ２４の有効・無効制御が可能になる。尚、この有効・無効とは、無効時には、ＯＳからハードウェアを認識できないという意味である。
ここで、ＢＩＯＳ３０は、第２のブリッジ回路２８内の汎用入出力回路（ＧＰＩＯ：General Purpose Input/Output）に接続されたTPM_PRESENTと呼ばれる信号を検出することにより、ＴＰＭチップ２４の搭載の有無を確認する（図７中の（２））。図８に示すように、第２のブリッジ回路２８に、ＴＰＭチップ２４が搭載（接続）されていない場合（図８の上段）には、ＴＰＭ＿ＰＲＥＳＥＮＴ信号は、ローレベルであり、第２のブリッジ回路２８に、ＴＰＭチップ２４が搭載（接続）されている場合（図８の下段）には、ＴＰＭ＿ＰＲＥＳＥＮＴ信号は、ハイレベルである。ＢＩＯＳ３０は、ＴＰＭ＿ＰＲＥＳＥＮＴ信号の電圧レベルを検出することにより、ＴＰＭチップ２４の搭載の有無を確認できる。
又、図９は、ＴＰＭ２４を、モジュール形式で搭載した場合の例を示す。この図９では、第２のブリッジ回路２８が、ＴＰＭ搭載の有無の識別信号（TPM_PRESENT#)を、ＴＰＭモジュール２４に通知する。これにより、ＴＰＭの搭載の有無を、ＧＰＩＯ２９経由でＢＩＯＳ３０が確認する。この場合、ＦＲＵ２６では、ＴＰＭの搭載の有無を認識できないため、ＭＭＢ５へＧＰＩＯ２９を経由して、ＴＰＭ搭載の有無を通知する。これにより、ＦＲＵ２６においても同様のＴＰＭの搭載の有無の認識機能を実現できる。
ＢＩＯＳ３０は、ＢＭＣ２５、ＭＭＢ５を介し、ＥＦＩ６０に格納されたＴＰＭ２４の有効・無効設定を読み出す（図７の（３））。ＴＰＭ２４の有効、無効の設定は、図１のＰＣ８の画面で、設定し、設定内容は、ＥＦＩ６０のＴＰＭ設定メモリ領域６０Ａに格納されている。ＢＩＯＳ３０は、第２のブリッジ回路２８のＴＰＭ２４のリセット制御を個別に行い、ＴＰＭ２４の有効・無効を制御する。
例えば、ＴＰＭ２４を無効に設定したい場合は、第２のブリッジ回路２８のTPM_ENABLEピン(GPIO)を‘LOW’にデアサートし、ＴＰＭチップ２４のリセット状態を維持する(図７の（３）)。
この有効・無効の制御後、ＢＩＯＳ３０は、現在のＴＰＭ２４の設定状況を、ＢＭＣ２５にコマンドで報告する(図７中に（４）)。ＢＭＣ２５は、ＴＰＭ２４の設定情報を内部に保持する。
その後、ＭＭＢ５は、リザーブドＳＢの設定をする際など、必要に応じて、ＢＭＣ２５からＴＰＭの設定情報をコマンドで取得する（図７中の（５）)。また、本コマンドは、Ｉ２Ｃ等の内部インタフェース７０に接続され、遠隔地に存在するサーバの管理ソフト(Server Management Soft)１０によって、外部からもＴＰＭ２４の設定情報を取得することができる(図７の（６）)。
このＴＰＭ２４の設定情報を、ＭＭＢ５が保持することにより、パーティションの電源が投入されていない（即ち、ＢＩＯＳが起動されていない)状態であっても、ＴＰＭ２４の設定情報が確認可能である。このため、保守時に、ＭＭＢ５側でＴＰＭ２４の設定情報を参照することにより、ＴＰＭ２４の設定情報の確認のためだけに、ＢＩＯＳ設定画面に移行する手順を省くことが出来る。このＢＩＯＳ設定画面は、システム起動中（即ち、ＯＳ起動中）には実施できないため、事前確認できることの利点は大きい。
ＭＭＢ５が、各パーティションに対し、リザーブドＳＢの設定を実施した後、そのパーティションのホームＳＢとして機能しているシステムボード２Ａに対して、ＧＰＩＯ２９を介して、第２のブリッジ回路２８のＧＰＩＯに対する信号（信号名：RSVD_SB_EN#）をアサートすることにより、システムボード２Ａに通知を行う(図７の（７）)。ＢＩＯＳ３０は、このＧＰＩＯにアクセスすることにより、当該パーティションに対して、リザーブドＳＢの設定がされていることを認識する。
このように、ＭＭＢ５とＢＩＯＳ３０とが、互いに、リザーブドの設定と、ＴＰＭの搭載の有無を認識することが可能となる。このため、以下で、説明するリザーブドＳＢ設定に関する排他制御が可能となる。
図１０は、ＭＭＢ５がＢＩＯＳ３０よりも先にリザーブドＳＢを設定した場合の排他制御の処理を説明する図である。図１２の遷移図とともに、図１０の処理を説明する。
ＭＭＢ５が、パーティションのホームＳＢとして機能しているシステムボード２Ａに対して、ＧＰＩＯ２９を介して、第２のブリッジ回路２８のＧＰＩＯ（信号名：RSVD_SB_EN#）をアサートして、システムボード２Ａに、リザーブドＳＢを設定する（図１０の手順１)。
ＭＭＢ５が、パーティションの起動を指示すると、システムボード２ＡのＢＩＯＳ３０が起動する（図１０の手順２）。
ＢＩＯＳセットアップメニューに入らない場合には、ＢＩＯＳ３０は、ＢＭＣ２５とＭＭＢ５を介し、ＥＦＩ６０のＴＰＭ設定メモリ領域６０Ａを読み出す。この場合に、ＥＦＩ６０には、必ず、ＴＰＭの設定として＝無効が、保存されている。以前に、ＢＩＯＳ３０が、ＴＰＭの設定として＝有効を設定したのであれば、ＢＩＯＳ３０からＭＭＢ５へ通知され、ＥＦＩ６０のリザーブドＳＢ設定が抑制されるためである。このため、ＢＩＯＳ３０は、ＴＰＭ２４の無効を設定する（図１０の手順３）。
ＢＩＯＳセットアップメニューに入り、ＴＰＭ２４を有効に設定する場合には、ＢＩＯＳ３０は、ＴＰＭ２４の設定を有効に変更しようとしても、RSVD_SB_EN#信号がアサートされていることがチエックされることにより、警告を出力することにより、ＴＰＭ機能を有効にすることを防止する（図１０の手順３）。
図１１は、ＢＩＯＳが先にＴＰＭチップを有効に設定した場合の排他制御の処理を説明する図である。図１２の遷移図とともに、図１１の処理を説明する。
ＭＭＢ５は、リザーブドＳＢが設定されていないため、RSVD_SB_EN#信号は、デアサートされている。ＭＭＢ５が、パーティションの起動を指示すると、システムボード２ＡのＢＩＯＳ３０が起動する（図１１の手順１）。
ＢＩＯＳセットアップメニューに入らない場合には、ＢＩＯＳ３０は、ＢＭＣ２５とＭＭＢ５を介し、ＥＦＩ６０のＴＰＭ設定メモリ領域６０Ａを読み出す。この場合に、ＥＦＩ６０は、ＴＰＭの設定として＝有効が、保存されている。このため、ＢＩＯＳ３０は、ＴＰＭ＿ＥＮＡＢＬＥ信号(図７の（３）参照)をアサートし、ＴＰＭ２４を有効に設定する。ＢＩＯＳ３０は、有効に設定後、ＢＭＣ２５に、ＴＰＭステート送信を行う（図１１の手順２）。
ＢＩＯＳセットアップメニューに入り、ＴＰＭ２４の有効を行う場合には、ＢＩＯＳ３０は、ＧＰＩＯ２９のRSVD_SB_EN#信号をチエックし、RSVD_SB_EN#信号がデアサートされているため、ＴＰＭ２４を同様に有効に設定する。ＢＩＯＳ３０は、有効に設定後、ＢＭＣ２５に、ＴＰＭステート送信を行い、図示しないバックアップメモリに、この設定の保存を行う（図１１の手順２）。
ＢＭＣ２５は、ＢＩＯＳ３０から送信されたＴＰＭの有効・無効状態を表す状態信号であるＴＰＭステート信号を保持する（図１１の手順３）。ＭＭＢ５は、ＢＭＣ２５から、ＴＰＭステート信号を受信することにより、ＢＩＯＳ３０が、パーティションに、ＴＰＭが有効に設定されたことを認識する（図１１の手順４）。
ＭＭＢ５は、当該パーティションに、ＰＣ８からリザーブドＳＢを設定しようとした場合、設定できないように抑止する（図１１の手順５）。
（ハードウェア設定処理の第２の実施の形態）
図１３は、図1、図４の構成において、システムボード２ＡとＭＭＢ５との関係を示す第２の実施の形態の構成図であり、図１３中、図１、図４、図６、図７で示したものと同一のものは、同一の記号で示してある。図１４は、ＭＭＢで先にリザーブドＳＢを設定した場合の排他処理の説明図であり、図１５は、ＢＩＯＳで先にＴＭＰを有効にした場合の排他処理の説明図であり、図１６は、図１４、図１５の排他制御の動作の説明図である。
第２の実施の形態では、第１の実施の形態に比し、ＭＭＢ５−ＢＭＣ２５の通知パスを共通化し、ＧＰＩＯ２９を不要とした例である。即ち、図７の第１の実施の形態では、ＭＭＢ５からＢＩＯＳ３０へのリザーブドＳＢ設定の通知（図７のＭＭＢ−ＢＩＯＳ間の情報伝達とＴＰＭ設定の（７））については、ＢＩＯＳ３０からＭＭＢ５へのＴＰＭ設定情報通知（図７のＭＭＢ−ＢＩＯＳ間情報伝達とＴＰＭ設定（４）、（５））と同じ内部インタフェースを使うことができる。
このため、ＭＭＢ５からＢＩＯＳ３０への通知パスを共用化し、コマンドＡ，Ｂを、新たに追加する。これにより、図７の第１の実施の形態の構成の内、ＧＰＩＯ２９は、不要となり、第１の実施の形態に対してハードウェアの削減が可能となる。
図１４は、ＭＭＢが先にリザーブドＳＢ設定した場合の排他制御の処理を説明する図である。図１６の遷移図とともに、図１４の処理を説明する。
ＭＭＢ５は、コマンドＡにより、ＢＭＣ２５にリザーブドＳＢを設定されていることを、通知する（図１４の手順１)。ＢＭＣ２５は、ＭＭＢ５から通知されたリザーブドＳＢの設定状態を保持する（図１４の手順２）。
ＭＭＢ５が、パーティションの起動を指示すると、システムボード２ＡのＢＩＯＳ３０が起動する（図１４の手順３）。
ＢＩＯＳセットアップメニューに入らない場合には、ＢＩＯＳ３０は、ＢＭＣ２５とＭＭＢ５を介し、ＥＦＩ６０のＴＰＭ設定メモリ領域６０Ａを読み出す。この場合に、ＥＦＩ６０には、必ず、ＴＰＭ２４の設定として＝無効が、保存されている。以前に、ＢＩＯＳ３０が、ＴＰＭの設定として＝有効を設定したのであれば、ＢＩＯＳ３０からＭＭＢ５へ通知され、ＥＦＩ６０のリザーブドＳＢ設定が抑制されるためである。このため、ＢＩＯＳ３０は、ＴＰＭ２４の無効を設定する（図１４の手順４）。
ＢＩＯＳセットアップメニューに入り、ＴＰＭ２４を有効にする設定を行う場合には、ＢＩＯＳ３０は、コマンドＢをＢＭＣ２５に発行し、ＢＭＣ３０から、リザーブドＳＢ設定状態を取得する。ＢＩＯＳ３０は、リザーブドＳＢが設定されている場合には、警告を出力することにより、ＴＰＭ機能を有効にすることを防止する（図１４の手順４）。
図１５は、ＢＩＯＳが先にＴＰＭ２４を有効に設定した場合の排他制御の処理を説明する図である。図１６の遷移図とともに、図１５の処理を説明する。
ＭＭＢ５は、リザーブドＳＢが設定されていないため、コマンドＡにより、リザーブドＳＢが設定されていない状態を、ＢＭＣ２５に通知する。あるいは、コマンドＡを発行しない。ＭＭＢ５が、パーティションの起動を指示すると、システムボード２ＡのＢＩＯＳ３０が起動する（図１５の手順１）。
ＢＭＣ２５は、ＭＭＢ５から通知されたリザーブドＳＢの設定状態を保持する。尚、通知されない場合におけるリザーブドＳＢの設定デフォルトは、リザーブドＳＢ設定なし、即ち、いずれのＳＢもリザーブドＳＢに設定されていない状態である（図１５の手順２）。
ＢＩＯＳセットアップメニューに入らない場合には、ＢＩＯＳ３０は、ＢＭＣ２５、ＭＭＢ５を介し、ＥＦＩ６０のＴＰＭ設定メモリ領域６０Ａを読み出す。この場合に、ＥＦＩ６０は、ＴＰＭ２４の設定として＝有効が、保存されている。このため、ＢＩＯＳ３０は、ＴＰＭ＿ＥＮＡＢＬＥ信号(図７の（３）参照)をアサートし、ＴＰＭ２４を有効に設定する。ＢＩＯＳ３０は、有効に設定後、ＢＭＣ２５に、ＴＰＭステートの送信を行う（図１５の手順３）。
ＢＩＯＳセットアップメニューに入り、ＴＰＭ２４を有効に設定する場合には、ＢＩＯＳ３０は、ＢＭＣ２５へコマンドＢを発行し、リザーブドＳＢ設定状態を取得する。ここでは、リザーブドＳＢが設定されていないため、ＴＰＭ２４を有効に設定できる。ＢＩＯＳ３０は、有効に設定後、ＢＭＣ２５に、ＴＰＭステートの送信を行い、図示しないバックアップメモリに、この設定の保存を行う（図１５の手順３）。
ＢＭＣ２５は、ＢＩＯＳ３０から送信されたＴＰＭの有効・無効状態を表すＴＰＭステート信号を保持する（図１５の手順４）。ＭＭＢ５は、ＢＭＣ２５から、ＴＰＭステート信号を取得し、ＭＭＢ５は、パーティションにＴＰＭ２４が有効にＢＩＯＳ３０に対して設定されたことを認識する（図１５の手順５）。
ＭＭＢ５は、当該パーティションに、ＰＣ８からリザーブドＳＢを設定しようとした場合、設定できないように抑止する（図１５の手順６）。
即ち、ＭＭＢ５からＢＩＯＳ３０への情報通信は、ＭＭＢ５が、リザーブドＳＢの設定を行うと、ＭＭＢ５からＢＭＣ２５に対してコマンドＡを発行し、ＢＭＣ２５が、当該パーティションに対するリザーブドＳＢの設定状態を保持する。その後、ＢＩＯＳ３０が起動する際に、ＢＩＯＳ３０がＢＭＣ２５へコマンドＢを発行することにより、リザーブドＳＢ設定状態を確認するという手順になる。
第２の実施の形態では、第１の実施の形態に比し、ＧＰＩＯ２９を削減できる。一方、第１の実施の形態は、ＭＭＢ５からＢＩＯＳ３０への情報通信に、ＧＰＩＯ２９を使用したハードワイヤによる通知を使用し、コマンドＡ，Ｂの作成が不要である。このため、ＭＭＢ(かつリザーブＳＢ機能)の無い小型サーバ装置等の小型装置へ適用する場合には利点が大きい。リザーブドＳＢ設定が不要な小型装置の場合は、第２の実施の形態で必要となるリザーブドＳＢ設定情報の通知コマンドＡ，Ｂは使用されないためである。
このように、ＢＩＯＳ３０によるＴＰＭ２４の設定は、ＭＭＢ５に通知され、ＭＭＢファームウェア５０によるリザーブドＳＢの設定情報は、ＢＩＯＳ３０に通知される。この双方向の情報伝達を使用し、排他制御を行うことで、誤設定を防止できる。
又、ＭＭＢ５側からリザーブドＳＢ設定を先に実施した場合でも、ＢＩＯＳ３０側からＴＰＭ２４を有効にする設定を先に実施した場合のどちらのケースでも、排他制御を行うことが可能になる。
更に、ＢＩＯＳ３０から通知されてくるＴＰＭ２４の設定が、パーティションが設定されていないパーティションオフの状態であっても、ＭＭＢ５には、ＴＰＭ２４の設定が保持されている。このため、システムボードの交換などの作業時に、ＢＩＯＳ３０の設定情報を、パーティションを起動することにより、設定する必要がない。このため、システム全体の保守時間の短縮につながる。
（他の実施の形態）
前述の実施の形態では、２つ又は３つのパーティションに分割した例で説明したが、他の数のパーティションに分割しても良い。又、物理パーティションの例で説明したが、論理パーティションにも適用できる。システムボードの構成を、２つのＣＰＵ、２つのメモリの例で説明したが、他の数のＣＰＵ、メモリを持つ構成を任意に採用できる。又、ＩＯＵとの組み合わせも、任意に設定できる。
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
（付記１）
演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置と、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するとともに、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するシステム制御装置とを有することを特徴とする情報処理装置。
（付記２）
前記情報処理装置において、前記システム制御装置は、前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知し、前記一の処理装置が有する排他制御部は、前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御することを特徴とする付記１記載の情報処理装置。
（付記３）
前記一の処理装置は、前記通知された予約情報が予約したことを示す場合には、前記ファームウェアの起動により、前記セキュリティ装置を有効に設定することを禁止し、且つ前記通知された予約情報が予約していないことを示す場合には、前記ファームウェアの起動により、前記セキュリティ装置を有効に設定することを許可することを特徴とする付記２記載の情報処理装置。
（付記４）
前記一の処理装置は、前記セキュリティ装置を有効に設定した場合には、前記有効に設定した情報を、前記システム制御装置に通知し、前記システム制御装置は、前記他の処理装置を予約設定することを禁止することを特徴とする付記３記載の情報処理装置。
（付記５）
前記システム制御装置は、前記他の処理装置の予約情報を、前記一の処理装置に、信号線を介し通知することを特徴とする付記１記載の情報処理装置。
（付記６）
前記システム制御装置は、前記予約情報を前記一の処理装置に前記設定情報の通知のための通知パスを用いて通知することを特徴とする付記１記載の情報処理装置。
（付記７）
前記処理装置は、処理装置が、前記セキュリティ装置を備えるか否かを示すシステム情報を格納したメモリを有し、前記システム制御装置は、前記メモリを読み出し、前記処理装置が前記セキュリティ装置を備えるか否かを確認することを特徴とする付記１記載の情報処理装置。
（付記８）
前記処理装置は、前記ファームウェアの起動により、前記セキュリティ装置を備えるか否かを確認することを特徴とする付記１記載の情報処理装置。
（付記９）
前記起動されたファームウェアは、前記セキュリティ装置を有効に設定するリセット信号を前記セキュリティ装置に発行することを特徴とする付記３記載の情報処理装置。
（付記１０）
演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定方法であって、前記情報処理装置が有するシステム制御装置が、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、前記システム制御装置が、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを有することを特徴とする情報処理装置のハードウェア設定方法。
（付記１１）
前記情報処理装置のハードウェア設定方法はさらに、前記システム制御装置が、前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知するステップと、前記一の処理装置が有する排他制御部が、前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御するステップとを有することを特徴とする付記１０記載の情報処理装置のハードウェア設定方法。
（付記１２）
前記排他制御ステップは、前記通知された予約情報が予約したことを示す場合には、前記ファームウェアの起動により、前記セキュリティ装置を有効に設定することを禁止するステップと、前記通知された予約情報が予約していないことを示す場合には、前記ファームウェアの起動により、前記セキュリティ装置を有効に設定することを許可するステップとを有することを特徴とする付記１１記載の情報処理装置のハードウェア設定方法。
（付記１３）
前記排他制御ステップは、更に、前記一の処理装置が前記セキュリティ装置を有効に設定した場合には、前記有効に設定した情報を前記システム制御装置に通知するステップと、前記システム制御装置は、前記他の処理装置を予約設定することを禁止するステップとを有することを特徴とする付記１２記載の情報処理装置のハードウェア設定方法。
（付記１４）
前記設定ステップは、前記システム制御装置が、前記予約情報を前記一の処理装置に信号線を介し通知するステップを有することを特徴とする付記１０記載の情報処理装置のハードウェア設定方法。
（付記１５）
前記設定ステップは、前記システム制御装置が、前記予約情報を前記一の処理装置に、前記設定情報の通知のための通知パスを用いて通知するステップを有することを特徴とする付記１０記載の情報処理装置のハードウェア設定方法。
（付記１６）
前記システム制御装置は、前記処理装置が、前記セキュリティ装置を備えるか否かを示すシステム情報を格納したメモリを読み出し、前記処理装置が、前記セキュリティ装置を備えるか否かを確認するステップを更に有することを特徴とする付記１０記載の情報処理装置のハードウェア設定方法。
（付記１７）
前記処理装置が、前記ファームウェアの起動により、前記セキュリティ装置を備えるか否かを確認するステップを更に有することを特徴とする付記１０記載の情報処理装置のハードウェア設定方法。
（付記１８）
前記許可ステップ後、前記ファームウェアは、前記セキュリティ装置を有効に設定するリセット信号を前記セキュリティ装置に発行するステップを更に有することを特徴とする付記１２記載の情報処理装置のハードウェア設定方法。
（付記１９）
演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定プログラムにおいて、前記情報処理装置が有するシステム制御装置に、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを実行させることを特徴とする情報処理装置のハードウェア設定プログラム。
（付記２０）
前記情報処理装置のハードウェア設定プログラムはさらに、前記システム制御装置に、前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知するステップと、前記一の処理装置が有する排他制御部が、前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御するステップとを実行させることを特徴とするプログラム。
システムユニットのトラステッド・プラットフォーム・モジュールの有効・無効設定と、管理ユニットのシステムユニットの代替予約設定とを、互いの設定情報を通知し合い、排他制御するため、トラステッド・プラットフォーム・モジュールを搭載しても、リザーブドシステムユニット機能である、人の介在無しに代替システムボードを組み込み、再起動するという機能を有効に使用できる。
１ サーバ・システム（情報処理装置）
２Ａ〜２Ｄ システムボード(システムユニット)
３Ａ〜３Ｎ ＩＯＵ
４ クロスバスイッチ
９ リモートＰＣ
２６Ａ，２６Ｂ ＭＭＢ不揮発性メモリ
３０ ボード管理部
３４ ＣＰＵ
３５ メモリ
３６Ａ，３６Ｂ ＢＩＯＳ不揮発性メモリ
３７Ａ，３７Ｂ ＢＭＣ不揮発性メモリ
１００−１〜１００−３ ファームウェア一式

Claims (6)

  1. 演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置と、
    前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するとともに、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するシステム制御装置とを有する
    ことを特徴とする情報処理装置。
  2. 前記情報処理装置において、
    前記システム制御装置は、
    前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知し、
    前記一の処理装置が有する排他制御部は、
    前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御する
    ことを特徴とする請求項１記載の情報処理装置。
  3. 演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定方法であって、
    前記情報処理装置が有するシステム制御装置が、前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、
    前記システム制御装置が、前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを有する
    ことを特徴とする情報処理装置のハードウェア設定方法。
  4. 前記情報処理装置のハードウェア設定方法はさらに、
    前記システム制御装置が、前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知するステップと、
    前記一の処理装置が有する排他制御部が、前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御するステップとを有する
    ことを特徴とする請求項３記載の情報処理装置のハードウェア設定方法。
  5. 演算処理装置と記憶装置を含むハードウェア資源と、前記ハードウェア資源に対するセキュリテイを確保するセキュリティ装置と、前記ハードウェア資源の設定情報を保持する設定情報保持部と、前記設定情報を通知する通知部と、前記セキュリティ装置を有効にする設定についての排他制御を行う排他制御部を備える複数の処理装置を有する情報処理装置のハードウェア設定プログラムにおいて、
    前記情報処理装置が有するシステム制御装置に、
    前記複数の処理装置のうち少なくとも２つの処理装置に、同一のパーティションを設定するステップと、
    前記同一パーティション内の一の処理装置に障害を発生した場合、他の処理装置が前記障害を発生した処理装置に代替えして動作するように、前記他の処理装置を予約するステップとを実行させる
    ことを特徴とする情報処理装置のハードウェア設定プログラム。
  6. 前記情報処理装置のハードウェア設定プログラムはさらに、
    前記システム制御装置に、
    前記他の処理装置を予約した旨の予約情報を、前記一の処理装置に通知するステップと、
    前記一の処理装置が有する排他制御部が、前記一の処理装置のファームウェアの起動により、前記通知された予約情報を参照して、前記セキュリティ装置を有効にする設定と、前記他の処理装置の予約とを排他制御するステップとを実行させる
    ことを特徴とする請求項５記載の情報処理装置のハードウェア設定プログラム。
JP2010009596A 2010-01-20 2010-01-20 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム Active JP5515766B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010009596A JP5515766B2 (ja) 2010-01-20 2010-01-20 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム
US13/007,766 US8695107B2 (en) 2010-01-20 2011-01-17 Information processing device, a hardware setting method for an information processing device and a computer readable storage medium stored its program
EP11151380.0A EP2360614B1 (en) 2010-01-20 2011-01-19 Information processing device and hardware setting method for said information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010009596A JP5515766B2 (ja) 2010-01-20 2010-01-20 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2011150439A JP2011150439A (ja) 2011-08-04
JP5515766B2 true JP5515766B2 (ja) 2014-06-11

Family

ID=44012423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009596A Active JP5515766B2 (ja) 2010-01-20 2010-01-20 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム

Country Status (3)

Country Link
US (1) US8695107B2 (ja)
EP (1) EP2360614B1 (ja)
JP (1) JP5515766B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023050A2 (en) 2010-08-20 2012-02-23 Overtis Group Limited Secure cloud computing system and method
CN102375769B (zh) * 2010-08-26 2016-12-28 罗普特（厦门）科技集团有限公司 测试完整性控制***及方法
CN102750109A (zh) * 2011-04-19 2012-10-24 鸿富锦精密工业（深圳）有限公司 资料同步***及方法
JP5509176B2 (ja) * 2011-10-21 2014-06-04 株式会社日立製作所 計算機システムおよび計算機システムにおけるモジュール引き継ぎ方法
US9384367B2 (en) 2012-09-04 2016-07-05 Intel Corporation Measuring platform components with a single trusted platform module
WO2014112042A1 (ja) * 2013-01-15 2014-07-24 富士通株式会社 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム
JP6175958B2 (ja) * 2013-07-26 2017-08-09 富士通株式会社 メモリダンプ方法及びプログラム、並びに、情報処理装置
CN106250339B (zh) * 2016-07-26 2019-05-07 英业达科技有限公司 控制电路板、微服务器、控制***及其控制方法
US11792184B2 (en) * 2019-12-05 2023-10-17 Microsoft Technology Licensing, Llc Autopilot re-enrollment of managed devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69113181T2 (de) * 1990-08-31 1996-05-02 Ibm Verfahren und Gerät zur Querteilungssteuerung in einer verteilten Verarbeitungsumgebung.
US7107460B2 (en) * 2002-02-15 2006-09-12 International Business Machines Corporation Method and system for securing enablement access to a data security device
US7484091B2 (en) * 2004-04-29 2009-01-27 International Business Machines Corporation Method and system for providing a trusted platform module in a hypervisor environment
US7412705B2 (en) * 2005-01-04 2008-08-12 International Business Machines Corporation Method for inter partition communication within a logical partitioned data processing system
US8549592B2 (en) 2005-07-12 2013-10-01 International Business Machines Corporation Establishing virtual endorsement credentials for dynamically generated endorsement keys in a trusted computing platform
WO2007088575A1 (ja) 2006-01-31 2007-08-09 Fujitsu Limited システム監視装置の制御方法、プログラム及びコンピュータシステム
US20080244261A1 (en) 2007-03-29 2008-10-02 Wiseman Willard M Separation of logical trusted platform modules within a single physical trusted platform module

Also Published As

Publication number Publication date
JP2011150439A (ja) 2011-08-04
US8695107B2 (en) 2014-04-08
US20110179493A1 (en) 2011-07-21
EP2360614B1 (en) 2013-05-29
EP2360614A1 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
JP5515766B2 (ja) 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム
CN111052118B (zh) 硬件实施的固件安全
US9886580B2 (en) Method for optimizing boot time of an information handling system
US7802127B2 (en) Method and computer system for failover
CN106528097B (zh) 一种双bios固件的版本同步方法及电子设备
JP5915086B2 (ja) 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム
GB2492620A (en) Midplane for blade server management
JP5413514B2 (ja) 管理装置、情報処理装置、制御方法及びプログラム
JP2015153075A (ja) 伝送装置および制御ユニット
US20130262700A1 (en) Information processing system and virtual address setting method
WO2009092322A1 (zh) 一种多处理器***故障恢复的方法及装置
US20200293306A1 (en) Off-board flash memory
EP1956486A2 (en) Failure processing in a partitioned computer system
CN114185603B (zh) 一种智能加速卡的控制方法、服务器及智能加速卡
JP5531487B2 (ja) サーバシステム及びサーバシステムの管理方法
WO2009052741A1 (fr) Système de microarchitecture informatique pour les télécommunications et procédé pour sa gestion de fiabilité
US20090132866A1 (en) Storage apparatus
WO2017072904A1 (ja) 計算機システム、及び、障害検知方法
JP2002027027A (ja) 計算機システム、計算機管理システム及びシステム管理方法
CN115168146A (zh) 一种异常检测方法和装置
JP2009026182A (ja) プログラム実行システム及び実行装置
JP6331505B2 (ja) 起動制御装置、起動制御方法、及び起動制御プログラム
WO2010032291A1 (ja) 情報処理装置、及びその制御方法
CN111913551A (zh) 重置基板管理控制器的控制方法
JP6269673B2 (ja) 情報処理装置、ｉ／ｏシステム、及び、ｉ／ｏ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150