CN114185603B - 一种智能加速卡的控制方法、服务器及智能加速卡 - Google Patents
一种智能加速卡的控制方法、服务器及智能加速卡 Download PDFInfo
- Publication number
- CN114185603B CN114185603B CN202111316053.0A CN202111316053A CN114185603B CN 114185603 B CN114185603 B CN 114185603B CN 202111316053 A CN202111316053 A CN 202111316053A CN 114185603 B CN114185603 B CN 114185603B
- Authority
- CN
- China
- Prior art keywords
- card
- accelerator card
- starting mode
- intelligent
- server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004891 communication Methods 0.000 claims abstract description 55
- 238000004590 computer program Methods 0.000 claims description 33
- 230000002159 abnormal effect Effects 0.000 claims description 20
- 238000013507 mapping Methods 0.000 claims description 15
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000007726 management method Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000036541 health Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请提供一种智能加速卡的控制方法、服务器及智能加速卡，涉及信息技术领域，能够方便有效地对多个智能加速卡进行管理，且摆脱了服务器的硬件管脚限制，并保证了智能加速卡可靠性和稳定性。该方法包括：获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件；向智能加速卡发送第一启动模式切换指令，指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；当检测到PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，智能加速卡与服务器通过PCIE总线通信连接；向智能加速卡的预定寄存器发送第二启动模式切换指令，指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
Description
技术领域
本申请涉及信息技术领域，尤其涉及一种智能加速卡的控制方法、服务器及智能加速卡。
背景技术
随着搜索引擎、云计算、互联网零售、Web 2.0、移动设备、网络游戏等的快速发展，使网络通信量达到前所未有的高度。而智能加速卡作为可直接***所有商用服务器或网络设备(如：VPN、UTM、IDS、流量控制、负载均衡、防火墙、安全审计、舆情监测、信令监测等)的产品，将提供10倍的I/O性能且具有更低的成本，得到了广泛的应用。
而在智能加速卡与服务器比如商用x86服务器上使用时，一般要求可以支持多板卡***和使用。但是在对独立板卡进行管理和控制时，有的需要服务器额外的硬件管脚即通用输入/输出(General-purpose input/output，GPIO)接口的支持，有的必须要支持***管理总线，有的需要额外扩展增加外置芯片进行控制，导致管理控制复杂高，管理成本较高。
发明内容
本申请实施例提供了一种智能加速卡的控制方法、装置、服务器及智能加速卡，能够方便有效地对多个智能加速卡进行管理，且摆脱了服务器的硬件管脚限制，并保证了智能加速卡可靠性和稳定性。
第一方面，本申请提供一种智能加速卡的控制方法，应用于服务器，包括：获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件；向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；当检测到PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，智能加速卡与服务器通过PCIE总线通信连接；向智能加速卡的预定寄存器发送第二启动模式切换指令，第二启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
在本申请实施例中，服务器在获取到卡控制信息后，控制智能加速卡的预定寄存器实现启动模式的切换，将智能加速卡的启动模式切换为PCIE启动模式，并在该模式下执行卡控制指令，同时通过PCIE总线将数据较大的卡版本文件传输到智能加速卡中，可以使得智能加速卡能够应用在不同的服务器上，不受限于服务器的硬件接口，可以在不依赖服务器的GPIO接口或***管理总线的情形下，通过服务器的协助也能够有效地实现对智能加速卡的控制和控制，并保证了对智能加速卡控制的可靠性和稳定性。
具体的，预定寄存器在PCIE总线域的地址由服务器分配给智能加速卡的PCIE基地址和PCIE总线域至智能加速卡的总线协议预定域的入站映射共同决定。
优选的，在向智能加速卡发送第一启动模式切换指令之后，还包括：
向智能加速卡的第一复位寄存器发送复位指令。
在本申请实施例中，服务器在向智能加速卡发送第一启动模式切换指令之后，通过第一复位寄存器实现对智能加速卡的复位操作，以确保智能加速卡真正地切换到PCIE启动模式，可以在智能加速卡刷机或升级过程中，减少异常中断、死机等问题的出现，保证刷机或升级操作的顺利完成，提高了对智能加速卡控制的可靠性和稳定性。
优选的，在向智能加速卡的预定寄存器发送第二启动模式切换指令之后，包括：
向智能加速卡的第一复位寄存器发送复位指令。
在本申请实施例中，在服务器向智能加速卡的预定寄存器发送第二启动模式切换指令之后，向智能加速卡的第一复位寄存器发送复位指令，是为了确保在对智能加速卡进行刷机操作之后能够正常工作，将智能加速卡的启动模式切换为存储启动模式，避免智能加速卡实际上仅是改变了切换模式的值而并未真正切换到存储启动模式的情况，保证智能加速卡能够进行正常业务，提高了对智能加速卡控制的可靠性和稳定性。
优选的，当所述智能加速卡与所述服务器还通过***管理总线通信连接时，在所述向所述智能加速卡发送第一启动模式切换指令之后，还包括：
当检测到PCIE总线通信异常时，通过***管理总线向所述智能加速卡发送预设命令，所述预设命令用于指示所述智能加速卡将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信；
当查询到所述智能加速卡的启动模式已切换到PCIE启动模式，且PCIE通信恢复正常时，执行所述卡控制指令，并通过PCIE总线向所述智能加速卡发送卡版本文件。
本申请实施例通过***管理总线向智能加速卡发送预设命令以实现对PCIE通信的恢复和将智能加速卡的启动模式切换到PCIE启动模式，实现了在PCIE通信异常的情况能够实现对智能加速卡的管理和控制，提高了对智能加速卡控制的稳定性和可靠性。
第二方面，本申请提供另一种智能加速卡的控制方法，应用于智能加速卡，包括：接收服务器发送的第一启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式，智能加速卡和服务器通过PCIE总线通信连接；接收服务器发送卡版本文件，并存储卡版本文件；接收服务器发送的第二启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
第三方面，本申请提供一种智能加速卡的控制装置，应用于服务器，包括：
信息获取单元，用于获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件；
第一启动模式切换指令发送单元，用于向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；
第一卡控制单元，用于当检测到PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，智能加速卡与服务器通过PCIE总线通信连接；
第二启动模式切换指令发送单元，用于向智能加速卡的预定寄存器发送第二启动模式切换指令，第二启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
第四方面，本申请提供另一种智能加速卡的控制装置，应用于智能加速卡，包括：
第一启动模式切换指令接收及处理单元，用于接收服务器发送的第一启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式；
第一卡版本文件接收单元，用于接收服务器发送的卡版本文件，并存储卡版本文件；
第二启动模式切换指令接收及处理单元，用于接收服务器发送的第二启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
第五方面，本申请提供一种服务器，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面或第一方面的任意可选方式所述的方法。
第六方面，本申请提供一种智能加速卡，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第二方面或第二方面的任意可选方式所述的方法。
第七方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面、第一方面的任意可选方式所述的方法、第二方面或第二方面的任意可选方式所述的方法。
第八方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在智能加速卡的控制设备上运行时，使得服务器执行上述第一方面所述的智能加速卡的控制方法的步骤，或使得智能加速卡执行上述第二方面所述的智能加速卡的控制方法的步骤。
可以理解的是，上述第二方面至第八方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种智能加速卡的控制方法的流程示意图；
图2是本申请实施例提供的一种智能加速卡的控制的交互示意图；
图3是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图；
图4是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图；
图5是本申请实施例提供的另一种智能加速卡的控制的交互示意图；
图6是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图；
图7是本申请实施例提供的一种智能加速卡的控制装置的结构示意图；
图8是本申请实施例提供的一种智能加速卡的控制装置的结构示意图；
图9是本申请实施例提供的一种服务器的结构示意图；
图10是本申请实施例提供的一种智能加速卡的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
还应当理解，在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
实施例一
实施例一中提及的服务器为没有嵌入式管理微控制器，也没有多余的GPIO接口和智能加速卡进行连接和控制，仅有高速串行计算机扩展总线标准(peripheral componentinterconnect express，PCIE，)接口。在这种情况下，如果该服务器需要支持多个智能加速卡的适配，方便用户后续对多个智能加速卡进行独立的管理控制比如刷机、升级、异常管理等，是比较困难的。
通过本申请实施例提供的智能加速卡的控制方法，可以不依赖服务器GPIO接口数量的限制，并在服务器侧完成对多个智能加速卡中的任意一个或多个智能加速卡进行控制，比如刷机、升级。
在本申请实施例中，为了实现服务器对智能加速卡的访问，在智能加速卡内设有预定寄存器PCIE_HOST_BOOTMODE，该预定寄存器在PCIE总线域的地址由服务器分配给智能加速卡的PCIE基地址，以及PCIE总线域至智能加速卡的总线协议比如(AdvancedeXtensible Interface，AXI)域的入站inbound映射共同决定，比如预定寄存器被配置映射到预定空间比如PCIE BAR0空间，从而可以被服务器HOST访问。
在本申请的一些实施例中，智能加速卡内设有地址映射模块，该地址映射模块用于设置PCIE总线域地址到智能加速卡的预定域比如AXI域的地址映射。在该预定域的地址域上配置有第一复位寄存器PCIE_HOT_RESET，通过该第一复位寄存器PCIE_HOT_RESET，可以将智能加速卡的启动模式切换为PCIE启动模式或存储启动模式，以实现对智能加速卡的控制。
在本申请实施例中，服务器可以通过访问接口以对第一复位寄存器进行操作，发起复位动作，通过所发起的复位动作实现智能加速卡的复位操作。
当inbound映射被配置时，可以依据被配置好的inbound映射确定预定寄存器的PCIE总线域地址。
具体的，在智能加速卡的设备驱动将预定寄存器的PCIE总线域地址映射到CPU虚拟地址空间后，智能加速卡通过其提供的访问接口，可以被服务器访问。
请参见图1和图2，图1是本申请实施例提供的一种智能加速卡的控制方法的流程示意图，该方法应用于服务器；图2是本申请实施例提供的一种智能加速卡的控制的交互示意图，结合图2对图1提供的智能加速卡的控制方法进行详细描述，具体如下：
步骤S101，获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件。
在本申请实施例中，卡控制信息用于指示服务器对多个智能加速卡中的任意一个或多个进行管理和控制，包括但不限于智能加速卡刷机、智能加速卡升级、智能加速卡异常管理等。
卡控制信息中包括卡控制指令和卡版本文件，卡控制指令包括刷机指令、升级指令、异常恢复指令等。卡版本文件包括刷机版本文件、升级版本文件等等。
需要说明的是，为了能够确认是对哪个智能加速卡进行管理和控制，卡控制信息中还包括智能加速卡的卡标识，卡标识可以是智能加速卡的设备地址等。
在本申请的一些具体实施例中，卡控制信息为指示服务器对多个智能加速卡中的一个智能加速卡进行刷机操作的信息。
在本申请的另一些具体实施例中，卡控制信息为指示服务器对多个智能加速卡中的一个智能加速卡进行升级操作的信息。
当用户在服务器这一侧对智能加速卡进行刷机操作或升级操作时，服务器获取到对应的卡控制信息，并检测到存储在服务器这一侧的用于对智能加速卡进行控制操作的相关信息，比如智能加速卡的刷机版本文件或升级版本文件。
在本申请的另一些具体实施例中，卡控制信息为指示服务器对多个智能加速卡中的一个智能加速卡进行复位操作的信息。智能加速卡在获取到复位操作操作指令，比如某一智能加速卡出现异常需要复位时，向智能加速卡的第一复位寄存器发送复位操作指令，指示智能加速卡完成复位操作。
卡控制信息可以由用户输入的相关指令比如刷机、升级后生成，也可以是服务器在检测到智能加速卡发生异常后自动生成，这里不做具体限定。
步骤S102，向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式。
在本申请实施例中，第一启动模式切换指令可以是用户在服务器向预定寄存器PCIE_HOST_BOOTMODE写入指定值比如1后生成。当智能加速卡的预定寄存器接收到第一启动模式切换指令后，通知管脚控制器将启动模式切换到PCIE启动模式。
在实际应用中，一般通过存储启动模式启动智能加速卡。然而，当智能加速卡内部存储的软件版本出现异常或者智能加速卡出现故障时，需要通过存储启动模式启动智能加速卡以完成刷机操作或升级操作时，如果还是以存储启动方式启动智能加速卡，在智能加速卡刷机或升级过程中，可能会出现异常中断、死机等问题，无法保证刷机或升级操作的顺利完成，为了避免出现这一问题，本申请实施例通过第一启动模式切换指令，将智能加速卡的启动模式切换为PCIE启动模式，使得服务器在智能加速卡处于PCIE启动模式下，通过PCIE总线将刷机或升级所用到的软件版本从服务器传输到智能加速卡，从而保证智能加速卡刷机或升级的可靠性和稳定性。
在本申请实施例中，服务器在获取卡控制信息后，通过PCIE总线向智能加速卡的预定寄存器发送第一启动模式切换指令，使得智能加速卡在接收到第一启动模式切换指令之后，将智能加速卡的启动模式从存储启动模式切换到PCIE启动模式，以便于智能加速卡能够接收PCIE总线传输的卡控制信息，从而达到在服务器上实现对智能加速卡控制的目的，在不依赖服务器的硬件引脚比如GPIO接口/***管理总线的情况下，也可以做到对各个智能加速卡的控制，比如可以独立刷机，升级，复位异常管理等。
在实际应用中，智能加速卡在接收第一启动模式切换指令后，可能仅改变启动模式的指令值，实际上智能加速卡的启动模式并未真正的由存储启动模式转换为PCIE启动模式，也即PCIE总线连接并未正常复位，这时智能加速卡和服务器之间并不能通过PCIE总线通信连接。这时，为了确保智能加速卡的启动模式已切换为PCIE启动模式，需要服务器向智能加速卡的第一复位寄存器PCIE_HOT-RESET发送复位指令，以确保智能加速卡的启动模式已切换到PCIE启动模式，也即发送该复位指令的目的是为了确保在对智能加速卡进行刷机操作时，智能加速卡的启动模式为PCIE启动模式，避免智能加速卡实际上仅是改变了切换模式的值而并未真正切换到PCIE启动模式的情况，保证对智能加速卡控制的可靠性和稳定性。
第一复位寄存器在接收到复位指令后，向智能加速卡发起复位操作，对除预定寄存器之外的所有模块进行复位操作，也即预定寄存器禁止执行第一复位指令，避免因对预定寄存器进行复位操作后无法在服务器这一侧实现对智能加速卡的控制。
步骤S103，当检测到PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，智能加速卡与述服务器通过PCIE总线通信连接。
在本申请实施例中，服务器在向智能加速卡的预定寄存器发送第一启动模式切换指令后，检测PCIE总线通信是否正常，以确保是否可以通过PCIE总线向智能加速卡发送卡版本文件，当PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，以实现对智能加速卡进行管理和控制。比如当服务器检测到PCIE总线通信正常时，启动脚本执行刷机指令或升级指令，将刷机版本文件或升级版本文件通过PCIE总线域地址传输到对应智能加速卡的存储器比如内嵌式存储器(Embedded Multi Media Card，EMMC)中。
需要说明的是，执行卡控制管理指令时，智能加速卡的管脚控制器BOOTMODE的启动模式须为PCIE启动模式，使得卡版本文件能够通过PCIE总线传输到智能加速卡中，并避免服务器在执行如刷机指令、升级指令等卡控制指令时智能加速卡出现死机、卡顿等异常情况，保证对智能加速卡控制的稳定性和可靠性。
步骤S104，向智能加速卡的预定寄存器发送第二启动模式切换指令，第二启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
在本申请实施例中，服务器在通过执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件之后，完成了对智能加速卡的控制和控制，比如完成了智能加速卡的刷机操作或升级操作，后续智能加速卡就可以以刷机或升级后的版本进行相关工作。然而在PCIE启动模式下，是将服务器这一侧的智能加速卡版本文件通过PCIE总线传输到智能加速卡，实现智能加速卡的卡版本文件更新，完成刷机操作或升级操作。
为了保证智能加速卡能在完成刷机操作或升级操作后正常工作，需要将智能加速卡的启动模式切换到存储启动模式，使得智能加速卡能够从智能加速卡的存储比如EMMC启动以进行正常业务。
在本申请的一些实施例中，在向智能加速卡的预定寄存器发送第二启动模式切换指令之后，向智能加速卡的第一复位寄存器发送复位指令以确保智能加速卡的启动模式已切换到存储启动模式。
在实际应用中，智能加速卡在接收第二启动模式切换指令后，可能仅改变启动模式的指令值，实际上智能加速卡的启动模式并未真正的由PCIE启动模式转换为存储启动模式，也即存储EMMC连接并未正常复位。这时，需要服务器向智能加速卡的第一复位寄存器发送复位指令，以确认智能加速卡的启动模式已切换到存储启动模式，也即发送该复位指令的目的是为了确保在对智能加速卡进行刷机操作之后能够正常工作，通过复位指令将智能加速卡的启动模式切换为存储启动模式，避免智能加速卡实际上仅是改变了切换模式的值而并未真正切换到存储启动模式的情况，保证智能加速卡能够进行正常业务，提高了对智能加速卡控制的可靠性和稳定性。
第一复位寄存器在接收到复位指令后，向智能加速卡发起复位操作，对除预定寄存器之外的所有模块进行复位操作，也即预定寄存器禁止执行复位指令，避免因对预定寄存器进行复位操作后无法在服务器这一侧实现对智能加速卡的控制。
在本申请的一个具体实施例中，服务器在获取到刷机指令后，向智能加速卡的预定寄存器发送第一启动模式切换指令，智能加速卡根据该第一启动模式切换指令，指示预定寄存器将启动模式切换为PCIE启动模式。服务器向智能加速卡的第一复位寄存器发送复位指令，对智能加速卡进行复位操作，以确保智能加速卡在PCIE启动模式下工作。服务器在检测到PCIE通信正常时，执行刷机指令，并将存储在服务器侧的刷机版本文件通过PCIE总线传输到智能加速卡的存储中。在刷机版本文件传输到智能加速卡的存储后，服务器向智能加速卡发送第二启动模式切换指令，指示智能加速卡将启动模式切换到存储启动模式，完成智能加速卡的刷机操作，使得智能加速卡能够进行正常业务。
在本申请的另一个具体实施例中，服务器在获取到升级指令后，向智能加速卡的预定寄存器发送第一启动模式切换指令，智能加速卡根据该第一启动模式切换指令，指示预定寄存器将启动模式切换为PCIE启动模式。服务器向智能加速卡的第一复位寄存器发送复位指令，对智能加速卡进行复位操作，以确保智能加速卡在PCIE启动模式下工作。服务器在检测到PCIE通信正常时，执行升级指令，并将存储在服务器侧的升级版本文件通过PCIE总线传输到智能加速卡的存储中。在升级版本文件传输到智能加速卡的存储后，服务器向智能加速卡发送第二启动模式切换指令，指示智能加速卡将启动模式切换到存储启动模式，完成智能加速卡的升级操作，使得智能加速卡能够进行正常业务。
在本申请实施例中，通过获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件；向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；当检测到PCIE通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件；向智能加速卡的预定寄存器发送第二启动模式切换指令，第二启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式，能够方便有效地对多个智能加速卡进行管理，可以使得智能加速卡能够应用在不同的服务器上，不受限与服务器的硬件接口，可以在不依赖服务器的GPIO接口或***管理总线，通过服务器的协助也能够有效地实现对智能加速卡的控制和控制，并保证了智能加速卡可靠性和稳定性。
请参见图3，图3是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图，该方法应用于智能加速卡；结合图2对图1提供的智能加速卡的控制方法进行详细描述，具体如下：
步骤S301，接收服务器发送的第一启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式，智能加速卡和服务器通过PCIE总线通信连接。
在本申请实施例中，智能加速卡的预定寄存器在接收到服务器发送的第一启动模式切换指令时，指示智能加速卡内的管脚控制器BOOTMODE将启动模式切换到PCIE启动模式下。
预定寄存器以及PCIE启动模式的相关信息请参见图1实施例中的相关说明，这里不再赘述。
在步骤S301之后，智能加速卡还接收服务器发送的复位指令，指示第一复位寄存器PCIE_HOT_RESET对智能加速卡进行复位操作。
步骤S302，接收服务器发送的卡版本文件，并存储卡版本文件。
在本申请实施例中，智能加速卡在接收到服务器发送的卡版本文件后，将该卡版本文件存储至智能加速卡的EMMC中，以完成智能加速卡刷机、智能加速卡升级等操作。
步骤S303，接收服务器发送的第二启动模式切换指令，并根据第二启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
在本申请实施例中，智能加速卡接收到服务器发送的第二启动模式切换指令后，指示预定寄存器将启动模式切换到存储启动模式，使得智能加速卡能够进行正常业务。
在本申请实施例中，通过智能加速卡内部的预定寄存器，使得智能加速卡能够接收服务器发送的指令及文件，从而在不需要增加服务器额外的GPIO接口的情况下，可以对多个智能加速卡中的任意一个实现管理和控制，同时不影响其他智能加速卡的正常业务。
实施例二
本申请实施例中提及的服务器为有嵌入式管理微控制器和***管理总线，除了标准的PCIE接口，还可以通过***管理总线和对应的智能加速卡相连，智能加速卡内置的MCU芯片可以解析***管理总线报文，从而和服务器实现通信，可以让服务器对智能加速卡进行管理和控制，比如异常诊断、升级等操作。就算在PCIE通信异常的情况下，也可以通过***管理总线实现智能加速卡和服务器通信和握手，保证在PCIE通信异常的情况下也能实现对智能加速卡的控制。
在本申请实施例中，为了实现服务器对智能加速卡的访问，在智能加速卡内设有预定寄存器PCIE_HOST_BOOTMODE，该预定寄存器在PCIE总线域的地址由服务器分配给智能加速卡的PCIE基地址，以及PCIE总线域至智能加速卡的总线协议比如(AdvancedeXtensible Interface，AXI)域的入站inbound映射共同决定，比如预定寄存器被配置映射到预定空间比如PCIE BAR0空间，从而可以被服务器HOST访问。
在本申请的一些实施例中，智能加速卡内设有地址映射模块，该地址映射模块用于设置PCIE总线域地址到智能加速卡的预定域比如AXI域的地址映射。在该预定域的地址域上配置有第一复位寄存器PCIE_HOT_RESET，通过该第一复位寄存器PCIE_HOT_RESET，可以将智能加速卡的启动模式切换为PCIE启动模式或存储启动模式，以实现对智能加速卡的控制。
在本申请实施例中，服务器可以通过访问接口以对第一复位寄存器进行操作，发起复位动作，通过所发起的复位动作实现智能加速卡的复位操作。
当inbound映射被配置时，可以依据被配置好的inbound映射确定预定寄存器的PCIE总线域地址。
请参见图4和图5，图4是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图，该方法应用于服务器；图5是本申请实施例提供的另一种智能加速卡的控制的交互示意图，结合图5对图4提供的智能加速卡的控制方法进行详细描述，具体如下：
步骤S401，获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件。
步骤S402，向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式。
步骤S403，当检测到PCIE总线通信异常时，通过***管理总线向智能加速卡发送预设命令，预设命令用于指示所述智能加速卡将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信。
在本申请实施例中，在PCIE总线通信异常的情况下，智能加速卡在接收到预设命令后，通过内置的MCU芯片解析该预设命令，并根据该预设命令进行响应操作，通知智能加速卡这一侧的板卡管理软控制DBMSC单元将启动模式切换到PCIE启动模式，并通知第二复位寄存器进行复位操作，以恢复PCIE总线通信。
需要说明的是，预设命令可以是预先设定的，也可以是在检测到PCIE总线通信异常时自动生成的，这里不做具体限定。
还需要说明的是，本申请实施例中对PCIE进行控制，是在PCIE总线能够正常通信的情况下实现的，当PCIE总线通信无法恢复正常时，有可能是PCIE接口出现了故障，这种情况下，无法再对智能加速卡进行控制，需要更换出现故障的PCIE接口或PCIE线。
在本申请实施例中，第二复位寄存器为智能加速卡中用于对智能加速卡进行复位操作的寄存器，该第二复位寄存器可以对智能加速卡的所有模块包括PCIE寄存器进行复位，从而使得智能加速卡在PCIE接口和PCIE线正常的情况下恢复PCIE通信。
步骤S404，当查询到智能加速卡的启动模式已切换到PCIE启动模式，且PCIE通信恢复正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件。
在本申请实施例中，服务器通过SMBus总线查询智能加速卡的启动模式是否已切换到PCIE启动模式，且PCIE通信是否已恢复正常。当查询到智能加速卡的启动模式已切换到PCIE启动模式，且PCIE通信恢复正常时，服务器执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，以实现对智能加速卡进行管理和控制。
在服务器通过PCIE总线向智能加速卡发送卡版本文件后，服务器可以通过***管理总线或PCIE总线向智能加速卡发送第二启动模式切换指令，指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
在本申请实施例中，服务器在通过执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件之后，完成了对智能加速卡的控制和控制，比如完成了智能加速卡的刷机操作或升级操作，后续智能加速卡就可以以刷机或升级后的版本进行相关工作。然而在PCIE启动模式下，是将服务器这一侧的智能加速卡版本文件通过PCIE总线传输到智能加速卡，为了保证智能加速卡能在完成刷机操作或升级操作后正常工作，需要将智能加速卡的启动模式切换到存储启动模式，使得智能加速卡能够从智能加速卡的存储比如EMMC启动以进行正常业务。
在本申请的一些实施例中，在向智能加速卡的预定寄存器发送第二启动模式切换指令之后，向智能加速卡的第一复位寄存器发送复位指令，将智能加速卡的启动模式切换到存储启动模式。
在实际应用中，智能加速卡在接收第二启动模式切换指令后，可能仅改变启动模式的指令值，实际上智能加速卡的启动模式并未真正的由PCIE启动模式转换为存储启动模式，也即EMMC连接并未正常复位。这时，需要服务器向智能加速卡的第一复位寄存器发送复位指令，以确保智能加速卡的启动模式已切换到存储启动模式，也即发送第二复位指令的目的是为了确保在对智能加速卡进行刷机操作之后能够正常工作，智能加速卡的启动模式切换为存储启动模式，避免智能加速卡实际上仅是改变了切换模式的值而并未真正切换到存储启动模式的情况。
第一复位寄存器在接收到第二复位指令后，向智能加速卡发起复位操作，对除预定寄存器之外的所有模块进行复位操作，也即预定寄存器禁止执行第二复位指令，避免因对预定寄存器进行复位操作后无法在服务器这一侧实现对智能加速卡的控制和控制。
需要说明的是，每个智能加速卡具有唯一的地址(例如：slave地址)，并且只能接收包含此地址的预设命令。若智能加速卡之间的预设命令中的地址发生冲突，可以通过***管理总线地址解析协议为智能加速卡动态分配唯一的地址。
在本申请的一些实施例中，服务器还可以实现对智能加速卡进行健康管理和控制，比如对智能加速卡的温度、频率、电压、风扇状态等进行管理和控制。
在本申请的一些具体实施例中，服务器通过***管理总线，获取智能加速卡的健康监控信息。当健康监控信息中包含有智能加速卡出现异常健康状态的信息，比如某个智能加速卡的温度很高接近不健康状态时，通过服务器的板卡管理软控制HBMSC单元对出现异常健康状态的智能加速卡进行监控；当出现异常健康状态的智能加速卡的健康值超出预设阈值，即智能加速卡的温度高于预设的温度阈值时，将该健康监控信息封装成温度报文，通过***管理总线通知对应的智能加速卡，以便于该智能加速卡解析温度报文后，通知智能加速卡的板卡管理软控制DBMSC单元进行异常消除管理，比如降温、控制频率，核数，或者控制外置风扇等级等，并在健康值低于预设阈值，即满足健康状态的要求后，向服务器发送异常消除通知信息，服务器根据接收到的异常消除通知信息更新健康监控信息。
请参见图6，图6是本申请实施例提供的另一种智能加速卡的控制方法的流程示意图，该方法应用于智能加速卡；结合图5对图6提供的智能加速卡的控制方法进行详细描述，具体如下：
步骤S601，接收服务器发送的第一启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式。
在本申请的一些实施例中，在步骤S601之后，智能加速卡还接收服务器发送的第一复位指令，指示第一复位寄存器对智能加速卡进行复位操作。
步骤S602，接收服务器发送的预设命令，并根据预设命令将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信。
在本申请实施例中，智能加速卡在接收到服务器发送的预设命令，对该预设命令进行解析，根据解析结果进行相应响应，通知预定寄存器将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信。
步骤S603，接收服务器发送的卡版本文件，并存储卡版本文件。
步骤S604，接收服务器发送的第二启动模式切换指令，并根据第二启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
需要说明的是，实施例二中的未进行说明的相关部分与实施例一中的相关说明一致，这里不再赘述。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
基于上述实施例所提供的智能加速卡的控制方法，本申请实施例进一步给出实现上述方法实施例的装置实施例。
请参见图7，图7是本申请实施例提供的一种智能加速卡的控制装置的示意图。包括的各单元用于执行图1对应的实施例中的各步骤。具体请参阅图1对应的实施例中的相关描述。为了便于说明，仅示出了与本实施例相关的部分。参见图7，智能加速卡的控制装置7包括：
信息获取单元71，用于获取卡控制信息，卡控制信息包括卡控制指令和卡版本文件；
第一启动模式切换指令发送单元72，用于向智能加速卡发送第一启动模式切换指令，第一启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；
第一卡控制单元73，用于当检测到PCIE总线通信正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件，智能加速卡与服务器通过PCIE总线通信连接；
第二启动模式切换指令发送单元74，用于向智能加速卡的预定寄存器发送第二启动模式切换指令，第二启动模式切换指令用于指示智能加速卡通过预定寄存器将启动模式切换到存储启动模式。
具体的，预定寄存器在PCIE总线域的地址由服务器分配给智能加速卡的PCIE基地址和PCIE总线域至智能加速卡的总线协议预定域的入站映射共同决定。
优选的，智能加速卡的控制装置7，还包括：
第一复位指令发送单元，用于在向智能加速卡发送第一启动模式切换指令之后，向智能加速卡的第一复位寄存器发送复位指令。
优选的，智能加速卡的控制装置7，还包括：
第二复位指令发送单元，用于在向智能加速卡发送第二启动模式切换指令之后，向智能加速卡的第一复位寄存器发送复位指令。
优选的，预定寄存器禁止执行第一复位指令和第二复位指令。
优选的，智能加速卡的控制装置7，还包括：
第一PCIE通信异常管理单元，用于当检测到PCIE总线通信异常时，通过***管理总线向智能加速卡发送预设命令，预设命令用于指示智能加速卡将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信；
第二卡控制单元，用于当查询到智能加速卡的启动模式已切换到PCIE启动模式，且PCIE通信恢复正常时，执行卡控制指令，并通过PCIE总线向智能加速卡发送卡版本文件。
请参见图8，图8是本申请实施例提供的另一种智能加速卡的控制装置的示意图。包括的各单元用于执行图3对应的实施例中的各步骤。具体请参阅图3对应的实施例中的相关描述。为了便于说明，仅示出了与本实施例相关的部分。参见图8，智能加速卡的控制装置8包括：
第一启动模式切换指令接收及处理单元81，用于接收服务器发送的第一启动模式切换指令，并根据第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式，智能加速卡和服务器通过PCIE总线通信连接；
第一卡版本文件接收单元82，用于接收服务器发送的卡版本文件，并存储卡版本文件；
第二启动模式切换指令接收及处理单元83，用于接收服务器发送的第二启动模式切换指令，并根据第二启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
优选的，智能加速卡的控制装置8，还包括：
第二PCIE通信异常管理单元，用于接收服务器发送的预设命令，并根据预设命令将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信；
第二卡版本文件接收单元，用于接收服务器发送的卡版本文件，并存储卡版本文件；
第三启动模式切换指令接收及处理单元，用于接收服务器发送的第二启动模式切换指令，并根据第二启动模式切换指令指示预定寄存器将启动模式切换到存储启动模式。
需要说明的是，上述模块之间的信息交互、执行过程等内容，由于与本申请方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。
图9是本申请实施例提供的服务器的示意图。如图9所示，该实施例的服务器9包括：处理器90、存储器91以及存储在存储器91中并可在处理器90上运行的计算机程序92，例如语音识别程序。处理器90执行计算机程序92时实现上述各个智能加速卡的控制方法实施例中的步骤，例如图1所示的步骤S101-S104。或者，处理器90执行计算机程序92时实现上述各装置实施例中各模块/单元的功能，例如图7所示单元71-74的功能。
示例性的，计算机程序92可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器91中，并由处理器90执行，以完成本申请。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序92在服务器9中的执行过程。例如，计算机程序92可以被分割成信息获取单元71、第一启动模式切换指令发送单元72、第一卡控制单元73、第二启动模式切换指令发送单元74，各单元具体功能请参阅图1对应的实施例中地相关描述，此处不赘述。
服务器可包括，但不仅限于，处理器90、存储器91。本领域技术人员可以理解，图9仅仅是服务器9的示例，并不构成对服务器9的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如服务器还可以包括输入输出设备、网络接入设备、总线等。
所称处理器90可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器91可以是服务器9的内部存储单元，例如服务器9的硬盘或内存。存储器91也可以是服务器9的外部存储设备，例如服务器9上配备的插接式硬盘，智能存储卡(SmartMedia Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器91还可以既包括服务器9的内部存储单元也包括外部存储设备。存储器91用于存储计算机程序以及服务器所需的其他程序和数据。存储器91还可以用于暂时地存储已经输出或者将要输出的数据。
图10是本申请实施例提供的智能加速卡的示意图。如图10所示，该实施例的智能加速卡10包括：处理器100、存储器101以及存储在存储器101中并可在处理器100上运行的计算机程序102，例如语音识别程序。处理器100执行计算机程序102时实现上述各个智能加速卡的控制方法实施例中的步骤，例如图3所示的步骤S301-S303。或者，处理器100执行计算机程序102时实现上述各装置实施例中各模块/单元的功能，例如图8所示单元81-83的功能。
示例性的，计算机程序102可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器101中，并由处理器100执行，以完成本申请。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序102在智能加速卡10中的执行过程。例如，计算机程序102可以被分割成第一启动模式切换指令接收及处理单元81、第一卡版本文件接收单元82、第二启动模式切换指令接收及处理单元83，各单元具体功能请参阅图1对应的实施例中地相关描述，此处不赘述。
智能加速卡10可包括，但不仅限于，处理器100、存储器101。本领域技术人员可以理解，图10仅仅是智能加速卡10的示例，并不构成对智能加速卡10的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如智能加速卡还可以包括输入输出设备、网络接入设备、总线等。
所称处理器100可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器101可以是智能加速卡10的内部存储单元，例如智能加速卡10的硬盘或内存。存储器101用于存储计算机程序以及智能加速卡所需的其他程序和数据。存储器101还可以用于暂时地存储已经输出或者将要输出的数据。
本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时可实现上述智能加速卡的控制方法。
本申请实施例提供了一种计算机程序产品，当计算机程序产品在服务器上运行时，使得服务器执行时实现可实现上述图1中所述的智能加速卡的控制方法，或当计算机程序产品在智能加速卡上运行时，使得服务器执行时实现可实现上述图3中所述的智能加速卡的控制方法。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述***中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (7)
1.一种智能加速卡的控制方法，应用于服务器，其特征在于，包括：
获取卡控制信息，所述卡控制信息包括卡控制指令和卡版本文件，所述卡控制信息用于指示服务器对多个智能加速卡中的任意一个或多个进行管理和控制；
向所述智能加速卡发送第一启动模式切换指令，所述第一启动模式切换指令用于指示所述智能加速卡通过预定寄存器将启动模式切换到PCIE启动模式；
当检测到PCIE总线通信正常时，执行所述卡控制指令，并通过所述PCIE总线向所述智能加速卡发送卡版本文件，所述智能加速卡与所述服务器通过所述PCIE总线通信连接；
向所述智能加速卡的预定寄存器发送第二启动模式切换指令，所述第二启动模式切换指令用于指示所述智能加速卡通过所述预定寄存器将启动模式切换到存储启动模式；
在所述向所述智能加速卡发送第一启动模式切换指令之后，还包括：向所述智能加速卡的第一复位寄存器发送复位指令，以令所述第一复位寄存器向智能加速卡发起复位操作，对除所述预定寄存器之外的所有模块进行复位操作，以确保所述智能加速卡的启动模式已切换到PCIE启动模式；
在所述向所述智能加速卡的预定寄存器发送第二启动模式切换指令之后，包括：向所述智能加速卡的第一复位寄存器发送复位指令，以令所述第一复位寄存器向智能加速卡发起复位操作，对除所述预定寄存器之外的所有模块进行复位操作，以确保所述智能加速卡的启动模式已切换到存储启动模式。
2.如权利要求1所述的智能加速卡的控制方法，其特征在于，所述预定寄存器在PCIE总线域的地址由所述服务器分配给所述智能加速卡的PCIE基地址和PCIE总线域至所述智能加速卡的总线协议预定域的入站映射共同决定。
3.如权利要求1所述的智能加速卡的控制方法，其特征在于，当所述智能加速卡与所述服务器还通过***管理总线通信连接时，在所述向所述智能加速卡发送第一启动模式切换指令之后，还包括：
当检测到PCIE总线通信异常时，通过***管理总线向所述智能加速卡发送预设命令，所述预设命令用于指示所述智能加速卡将启动模式切换到PCIE启动模式，并通过第二复位寄存器恢复PCIE通信；其中，所述第二复位寄存器为所述智能加速卡中用于对所述智能加速卡进行复位操作的寄存器，所述第二复位寄存器能够对所述智能加速卡的所有模块包括PCIE寄存器进行复位，从而使得所述智能加速卡在PCIE接口和PCIE线正常的情况下恢复PCIE通信；
当查询到所述智能加速卡的启动模式已切换到PCIE启动模式，且PCIE通信恢复正常时，执行所述卡控制指令，并通过PCIE总线向所述智能加速卡发送卡版本文件。
4.一种智能加速卡的控制方法，应用于智能加速卡，其特征在于，包括：
接收服务器发送的第一启动模式切换指令，并根据所述第一启动模式切换指令指示预定寄存器将启动模式切换到PCIE启动模式，所述智能加速卡和所述服务器通过PCIE总线通信连接；
接收所述服务器发送的卡版本文件，并存储所述卡版本文件；所述卡版本文件是所述服务器根据卡控制信息得到，所述卡控制信息包括卡控制指令和卡版本文件，所述卡控制信息用于指示服务器对多个智能加速卡中的任意一个或多个进行管理和控制，所述卡版本文件为所述服务器通过所述PCIE总线向所述智能加速卡发送；其中，所述接收所述服务器发送的卡版本文件包括：当所述服务器检测到所述PCIE总线通信正常时，执行所述卡控制指令，并通过所述PCIE总线向所述智能加速卡发送所述卡版本文件；
接收所述服务器发送的第二启动模式切换指令，并根据所述第二启动模式切换指令指示所述预定寄存器将启动模式切换到存储启动模式；
在接收服务器发送的第一启动模式切换指令之后，还包括：第一复位寄存器接收第一复位指令；所述第一复位指令用于令所述第一复位寄存器向智能加速卡发起复位操作，对除所述预定寄存器之外的所有模块进行复位操作，以确保所述智能加速卡的启动模式已切换到PCIE启动模式；
在接收所述服务器发送的第二启动模式切换指令之后，还包括：第一复位寄存器接收第二复位指令；所述第二复位指令用于令所述第一复位寄存器向智能加速卡发起复位操作，对除所述预定寄存器之外的所有模块进行复位操作，以确保所述智能加速卡的启动模式已切换到存储启动模式。
5.一种服务器，其特征在于，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至3任一项所述的方法。
6.一种智能加速卡，其特征在于，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求4所述的方法。
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111316053.0A CN114185603B (zh) | 2021-11-08 | 2021-11-08 | 一种智能加速卡的控制方法、服务器及智能加速卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111316053.0A CN114185603B (zh) | 2021-11-08 | 2021-11-08 | 一种智能加速卡的控制方法、服务器及智能加速卡 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114185603A CN114185603A (zh) | 2022-03-15 |
| CN114185603B true CN114185603B (zh) | 2024-01-05 |
Family
ID=80540805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111316053.0A Active CN114185603B (zh) | 2021-11-08 | 2021-11-08 | 一种智能加速卡的控制方法、服务器及智能加速卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114185603B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114817107B (zh) * | 2022-06-28 | 2022-10-25 | 深圳云豹智能有限公司 | Pcie设备切换***、方法、装置、计算机设备和存储介质 |
| CN117170879B (zh) * | 2023-11-01 | 2024-03-12 | 之江实验室 | 面向智能芯片的设备管理装置和方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1195951A2 (en) * | 2000-08-10 | 2002-04-10 | Alcatel | Method and apparatus for maintaining data communication during a line card soft reset operation |
| CN102012791A (zh) * | 2010-10-15 | 2011-04-13 | 中国人民解放军国防科学技术大学 | 基于Flash的数据存储PCIE板卡 |
| CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
| CN108519892A (zh) * | 2018-03-27 | 2018-09-11 | 广州视源电子科技股份有限公司 | 启动模式选择电路及电子设备 |
| CN108958989A (zh) * | 2017-06-06 | 2018-12-07 | 北京猎户星空科技有限公司 | 一种***故障恢复方法及装置 |
| CN110399220A (zh) * | 2019-07-19 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种fpga加速卡的管理方法及相关装置 |
| CN110780932A (zh) * | 2019-09-26 | 2020-02-11 | 苏州浪潮智能科技有限公司 | 一种pcie切换芯片的工作模式切换方法与装置 |
| CN111008102A (zh) * | 2019-10-18 | 2020-04-14 | 苏州浪潮智能科技有限公司 | Fpga加速卡高速接口si测试控制装置、***及方法 |
| CN111338862A (zh) * | 2020-02-16 | 2020-06-26 | 苏州浪潮智能科技有限公司 | 一种gpu模式切换稳定性测试方法、***、终端及存储介质 |
| CN111338700A (zh) * | 2020-02-24 | 2020-06-26 | 杭州迪普科技股份有限公司 | 加载fpga版本的方法及装置、存储介质 |
| US10996969B1 (en) * | 2017-11-28 | 2021-05-04 | Amazon Technologies, Inc. | Controlling access by a network interface |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3488701B2 (ja) * | 2001-05-25 | 2004-01-19 | 株式会社東芝 | 無線カードおよび無線装置 |
| JP4602047B2 (ja) * | 2004-10-29 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
| US7779242B2 (en) * | 2005-12-22 | 2010-08-17 | International Business Machines Corporation | Data processing system component startup mode controls |
| US20180276161A1 (en) * | 2017-03-27 | 2018-09-27 | Sk Hynix Memory Solutions Inc. | PCIe VIRTUAL SWITCHES AND AN OPERATING METHOD THEREOF |
-
2021
- 2021-11-08 CN CN202111316053.0A patent/CN114185603B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1195951A2 (en) * | 2000-08-10 | 2002-04-10 | Alcatel | Method and apparatus for maintaining data communication during a line card soft reset operation |
| CN102012791A (zh) * | 2010-10-15 | 2011-04-13 | 中国人民解放军国防科学技术大学 | 基于Flash的数据存储PCIE板卡 |
| CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
| CN108958989A (zh) * | 2017-06-06 | 2018-12-07 | 北京猎户星空科技有限公司 | 一种***故障恢复方法及装置 |
| US10996969B1 (en) * | 2017-11-28 | 2021-05-04 | Amazon Technologies, Inc. | Controlling access by a network interface |
| CN108519892A (zh) * | 2018-03-27 | 2018-09-11 | 广州视源电子科技股份有限公司 | 启动模式选择电路及电子设备 |
| CN110399220A (zh) * | 2019-07-19 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种fpga加速卡的管理方法及相关装置 |
| CN110780932A (zh) * | 2019-09-26 | 2020-02-11 | 苏州浪潮智能科技有限公司 | 一种pcie切换芯片的工作模式切换方法与装置 |
| CN111008102A (zh) * | 2019-10-18 | 2020-04-14 | 苏州浪潮智能科技有限公司 | Fpga加速卡高速接口si测试控制装置、***及方法 |
| CN111338862A (zh) * | 2020-02-16 | 2020-06-26 | 苏州浪潮智能科技有限公司 | 一种gpu模式切换稳定性测试方法、***、终端及存储介质 |
| CN111338700A (zh) * | 2020-02-24 | 2020-06-26 | 杭州迪普科技股份有限公司 | 加载fpga版本的方法及装置、存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的网络安全加速卡研究与设计;明幼林;信息科技(第4期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114185603A (zh) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3110068B1 (en) | Device management method | |
| CN107526665B (zh) | 机箱管理***及机箱管理方法 | |
| US7321927B2 (en) | Controlling method, computer system, and processing program of booting up a computer | |
| US9182998B2 (en) | Remote bios update in system having multiple computers | |
| US7549076B2 (en) | Fail over method through disk take over and computer system having fail over function | |
| CN114185603B (zh) | 一种智能加速卡的控制方法、服务器及智能加速卡 | |
| US8904055B2 (en) | Switching control device and switching control method | |
| US9262363B2 (en) | PCI and PCI express virtual hot plug systems and methods | |
| KR100773004B1 (ko) | 시스템 부팅시 하드웨어를 구성하는 동안 사용자의 상호작용을 없애기 위한 시스템 및 장치 | |
| US10917291B2 (en) | RAID configuration | |
| US8224941B2 (en) | Method, apparatus, and computer product for managing operation | |
| RU2614569C2 (ru) | Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки | |
| US9448808B2 (en) | BIOS update with service processor without serial peripheral interface (SPI) access | |
| EP3835988A1 (en) | Communication method and apparatus, computer-readable storage medium, and chip | |
| US20130262700A1 (en) | Information processing system and virtual address setting method | |
| US20070237162A1 (en) | Method, apparatus, and computer product for processing resource change | |
| JP5515766B2 (ja) | 情報処理装置、情報処理装置のハードウェア設定方法及びそのプログラム | |
| EP3035227B1 (en) | Method and device for monitoring data integrity in shared memory environment | |
| CN111198832B (zh) | 一种处理方法和电子设备 | |
| KR100605031B1 (ko) | Ｕｓｂ 메모리 장치를 이용한 임베디드 시스템의 장애복구 및 업그레이드 방법 | |
| CN110688130A (zh) | 物理机部署方法、装置、可读存储介质及电子设备 | |
| US10127053B2 (en) | Hardware device safe mode | |
| CN114115703A (zh) | 裸金属服务器在线迁移方法以及*** | |
| CN117931097B (zh) | 应用于边缘计算集群的服务器的信息提供方法及装置 | |
| JP6176074B2 (ja) | Ｍａｃアドレスの修復方法、ｍａｃアドレスの修復プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |