JP5508583B2 - 実装装置および実装方法 - Google Patents
実装装置および実装方法 Download PDFInfo
- Publication number
- JP5508583B2 JP5508583B2 JP2013134739A JP2013134739A JP5508583B2 JP 5508583 B2 JP5508583 B2 JP 5508583B2 JP 2013134739 A JP2013134739 A JP 2013134739A JP 2013134739 A JP2013134739 A JP 2013134739A JP 5508583 B2 JP5508583 B2 JP 5508583B2
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- height
- chip
- circuit board
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000008439 repair process Effects 0.000 claims description 26
- 238000002788 crimping Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000003028 elevating effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 12
- 239000013013 elastic material Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 230000007717 exclusion Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着する仮圧着部と、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する本圧着部を備えた実装装置であって、
前記仮圧着部は個々の回路パターンにチップ部品を一つずつ実装する加圧ヘッドと、回路基板に仮圧着されたチップ部品の高さを検出する高さ検出手段を備え、
前記本圧着部は、前記回路基板内に仮圧着された全てのチップ部品を本圧着するのに際して、所定の加圧数単位で複数回に分けて行う機能を有し、
前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である
請求項2に記載の発明は、
請求項1に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドに備えられ、前記加圧ヘッドとともに移動する構成であり、
チップ部品の仮圧着の完了した状態で、前記加圧ヘッドと回路基板との距離を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
請求項1に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置である。
請求項1から3のいずれかに記載の発明において、
前記チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有した実装装置である。
前記回路基板のチップ部品を取り外した箇所に新たなチップ部品を前記箇所に仮圧着した後、前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置である。
複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着した後に、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する実装方法であって、
前記回路基板の個々の回路パターンにチップ部品を一つずつ押圧して仮圧着するステップと、前記回路基板に仮圧着されたチップ部品の高さを検出して記憶するステップと、
前記回路基板内に仮圧着された全てのチップ部品を、所定の加圧数単位に分けてで複数回の本圧着を行うステップを有し、
前記加圧数単位で前記記憶されたチップ部品の高さの最大値と最小値との範囲が、予め設定されているチップ部品の高さの許容値の範囲内であるかを判断するステップを前記本圧着を行うステップの前に設けたことを特徴とする実装方法である。
まず、仮圧着部100の基板保持ステージ102に回路基板2が搬送される。回路基板2には、予め各回路パターン7の位置に樹脂6が塗布されている(ステップST01)。
2 回路基板
3 電極
4 チップ部品
5 バンプ
6 樹脂
7 回路パターン
100 仮圧着部
101 基台
102 基板保持ステージ
102 手段
103 支持フレーム
104 加圧手段
105 リペアステージ
106 位置調整手段
107 加圧ヘッド
108 昇降手段
109 アタッチメント
110 トルク検出器
111 距離センサ
150 制御部
151 記憶部
152 演算部
153 表示部
200 本圧着部
201 基台
202 基板保持ステージ
203 フレーム
204 加圧手段
206 位置調整手段
207 加圧ヘッド
209 弾性材
210 加熱手段
213 巻取ローラ
214 繰り出しローラ
300 実装装置
303 可動テーブル
305 加圧手段
306 弾性材
308 加熱手段
312 ヘッド
H チップ部品の高さ
H1〜H7 高さデータ
PD 加圧数データ
V 許容値
TI 取り外し位置情報
EX 除外情報
Hmax 最大高さ
Hmin 最小高さ
Hdif 差
Claims (7)
- 複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着する仮圧着部と、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する本圧着部を備えた実装装置であって、
前記仮圧着部は個々の回路パターンにチップ部品を一つずつ実装する加圧ヘッドと、回路基板に仮圧着されたチップ部品の高さを検出する高さ検出手段を備え、
前記本圧着部は、前記回路基板内に仮圧着された全てのチップ部品を本圧着するのに際して、所定の加圧数単位で複数回に分けて行う機能を有し、
前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置。 - 請求項1に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドに備えられ、前記加圧ヘッドとともに移動する構成であり、
チップ部品の仮圧着の完了した状態で、前記加圧ヘッドと回路基板との距離を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置。 - 請求項1に記載の発明において、
チップ部品の高さを検出する前記高さ検出手段が、前記加圧ヘッドを駆動する昇降手段に備えられ、昇降手段の駆動部にマウントされた駆動部の位置検出器の位置検出信号を測定することにより、チップ部品の高さを検出する高さ検出手段からなる実装装置。 - 請求項1から3のいずれかに記載の発明において、
前記チップリペア判断手段の判断結果に基づいて、チップリペア箇所を指示する表示部を有した実装装置。 - 請求項1から4のいずれかに記載の発明において、
前記回路基板のチップ部品を取り外した箇所に新たなチップ部品を前記箇所に仮圧着した後、前記加圧数単位で、本圧着前に前記高さ検出手段が検出した高さバラツキを調べて、前記高さバラツキに基づいてチップ部品の取り外しを判断するチップリペア判断手段を備えたことを特徴とする実装装置。 - 請求項5に記載の発明において、前記回路基板の同一箇所におけるチップ部品の仮圧着回数を所定の設定数に制限する機能を有し、所定の設定数の後は、当該箇所のチップ部品を取り外した状態で、加圧力を所定の値より低めに設定して本圧着を行う機能を備えたことを特徴とする実装装置。
- 複数の回路パターンが形成された回路基板の個々の回路パターンに、樹脂を介してチップ部品を仮圧着した後に、仮圧着された前記チップ部品を加圧するとともに加熱することにより本圧着する実装方法であって、
前記回路基板の個々の回路パターンにチップ部品を一つずつ押圧して仮圧着するステップと、前記回路基板に仮圧着されたチップ部品の高さを検出して記憶するステップと、
前記回路基板内に仮圧着された全てのチップ部品を、所定の加圧数単位に分けてで複数回の本圧着を行うステップを有し、
前記加圧数単位で前記記憶されたチップ部品の高さの最大値と最小値との範囲が、予め設定されているチップ部品の高さの許容値の範囲内であるかを判断するステップを前記本圧着を行うステップの前に設けたことを特徴とする実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134739A JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134739A JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075325A Division JP2010232234A (ja) | 2009-03-26 | 2009-03-26 | 実装装置および実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013232667A JP2013232667A (ja) | 2013-11-14 |
JP5508583B2 true JP5508583B2 (ja) | 2014-06-04 |
Family
ID=49678792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013134739A Active JP5508583B2 (ja) | 2013-06-27 | 2013-06-27 | 実装装置および実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5508583B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716612B (zh) | 2014-09-19 | 2019-11-19 | 索尼公司 | 安装基板和制造安装基板的方法 |
JP6518461B2 (ja) * | 2015-03-03 | 2019-05-22 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
JP6546801B2 (ja) * | 2015-07-16 | 2019-07-17 | ヤマハ発動機株式会社 | 部品厚み測定方法および部品実装装置 |
TWI702695B (zh) * | 2017-12-01 | 2020-08-21 | 日商新川股份有限公司 | 封裝裝置 |
CN109530244B (zh) * | 2018-12-27 | 2020-06-26 | 苏州精濑光电有限公司 | 一种基板的检测方法 |
JP7269544B2 (ja) * | 2019-01-31 | 2023-05-09 | 大日本印刷株式会社 | 配線基板及び配線基板の製造方法 |
JP2020150187A (ja) * | 2019-03-15 | 2020-09-17 | パナソニックIpマネジメント株式会社 | 部品搭載装置および部品搭載方法 |
JP7233332B2 (ja) * | 2019-07-23 | 2023-03-06 | 株式会社Fuji | チップ配置装置及び半導体パッケージの製造方法 |
JP7083795B2 (ja) * | 2019-10-08 | 2022-06-13 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
CN111712125B (zh) * | 2020-05-29 | 2021-07-06 | 苏州浪潮智能科技有限公司 | 一种检测pcb板上治具空间的方法、***、设备及介质 |
CN116053157B (zh) * | 2023-01-06 | 2023-09-22 | 深圳市燕麦科技股份有限公司 | 检测装置 |
-
2013
- 2013-06-27 JP JP2013134739A patent/JP5508583B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013232667A (ja) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5508583B2 (ja) | 実装装置および実装方法 | |
JP2010232234A (ja) | 実装装置および実装方法 | |
KR102425309B1 (ko) | 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더 | |
KR100632378B1 (ko) | 인라인 자동 fog 본딩장치 | |
KR102232636B1 (ko) | 실장 방법 및 실장 장치 | |
JP2003059973A (ja) | 電子部品圧着装置および電子部品圧着方法 | |
KR100848937B1 (ko) | 인라인 자동 fog 본딩장치 | |
US7246430B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
WO2010110165A1 (ja) | 実装装置および実装方法 | |
JP6787613B2 (ja) | 実装装置 | |
JP4677275B2 (ja) | 電子部品用のエキスパンド装置 | |
WO2015104890A1 (ja) | 自動ボンディング装置 | |
US10181460B2 (en) | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device | |
JP2015170646A (ja) | 圧着ヘッド、それを用いた実装装置および実装方法 | |
KR20180111538A (ko) | 압착 장치 | |
KR102277210B1 (ko) | 다이 본딩 장치 및 방법 | |
JP5167071B2 (ja) | フリップチップボンダ装置の作業台板の水平化調整方法及びプログラム | |
JP4265461B2 (ja) | 電子部品装着装置 | |
JP2021044557A (ja) | 圧着装置 | |
JP2016152393A (ja) | 実装装置および実装方法 | |
JP4239881B2 (ja) | 電子部品装着装置および電子部品装着方法 | |
KR100558564B1 (ko) | 회로기판 본딩장치 | |
JP5317753B2 (ja) | ボンダ装置 | |
WO2017169944A1 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
KR20130004010A (ko) | 평판 디스플레이의 모듈 접합 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5508583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |