JP5505564B2 - 積層型コモンモードチョークコイルおよび高周波部品 - Google Patents

積層型コモンモードチョークコイルおよび高周波部品 Download PDF

Info

Publication number
JP5505564B2
JP5505564B2 JP2013531385A JP2013531385A JP5505564B2 JP 5505564 B2 JP5505564 B2 JP 5505564B2 JP 2013531385 A JP2013531385 A JP 2013531385A JP 2013531385 A JP2013531385 A JP 2013531385A JP 5505564 B2 JP5505564 B2 JP 5505564B2
Authority
JP
Japan
Prior art keywords
coil
coil element
common mode
mode choke
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013531385A
Other languages
English (en)
Other versions
JPWO2013031873A1 (ja
Inventor
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013531385A priority Critical patent/JP5505564B2/ja
Application granted granted Critical
Publication of JP5505564B2 publication Critical patent/JP5505564B2/ja
Publication of JPWO2013031873A1 publication Critical patent/JPWO2013031873A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、高周波信号の伝送線路に適用される積層型コモンモードチョークコイルおよびそれを備えた高周波部品に関する。
例えばＵＳＢやＨＤＭＩ等の高速インターフェースでは、一対の信号線路にて位相が１８０°異なる信号を伝送する「差動伝送方式」が用いられている。差動伝送方式では、平衡線路にて放射ノイズや外来ノイズが相殺されるため、これらノイズによる影響を受けにくい。しかし、現実には、特に高速インターフェース用の信号線路においては、信号線路の非対称性に基づくコモンモードのノイズ電流が発生してしまう。そこで、このコモンモードノイズを抑制するため、コモンモードチョークコイルが用いられる。
通常、コモンモードチョークコイルは、特許文献１の図１や特許文献２の図２等に開示されているように、同方向に巻回された２つのコイル（一次コイル、二次コイル）を備えた小型の積層型チップ部品として構成されている。ここで、一次コイルおよび二次コイルは、積層素体の内部にて、積層方向に対称に並べられている。
図２０は特許文献１に示されているコモンモードチョークコイルの断面図である。このコモンモードチョークコイルは、積層素子１中に、同軸上に巻回され、軸方向に分離して配設された２つのコイル（積層型コイル）２，３を備えた構造を有し、各コイル２，３の始端部及び終端部は、積層素子１の両側の端面に引き出されて、所定の外部電極に接続されている。
特開２００３−０６８５２８号公報 特開２００８−０９８６２５号公報
しかし、一次コイルと二次コイルを積層素体の内部にて積層方向に対称に並べた場合、コイルパターンの形成位置ずれやシートの積みずれが生じる等のプロセス上の問題がある。また、プリント配線板に搭載したとき、各コイルとプリント配線板上のグランド導体との結合量が異なる等の構造上の問題により、その対称性が確保し難い。２つのコイルの対称性が欠けてしまうと、コモンモードノイズの除去能が低下してしまう。
また、積層素体として磁性体を用いることがあるが、磁性体は比較的大きな周波数特性を持っているため、特に高周波帯域におけるノーマルモード信号の損失が大きくなりやすい。また、特に高周波帯域で一次コイルと二次コイルとの間で十分な結合値が得られず、ノーマルモードの損失が大きくなりやすい。
本発明は上述の課題を解消するためになされたものであり、その目的は、ノーマルモード信号の損失が少なく、コモンモードノイズの除去能の高い、小型のコモンモードチョークコイルおよびそれを備えた高周波部品を提供することにある。
本発明の積層型コモンモードチョークコイルは、
複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルであって、
前記一次コイルは、直列接続された第１コイル素子および第２コイル素子を含み、前記二次コイルは、直列接続された第３コイル素子および第４コイル素子を含み、
前記第１コイル素子と前記第４コイル素子とは第１の巻回軸の回りに巻回されていて、前記第２コイル素子と前記第３コイル素子とは、第１の巻回軸とは異なる第２の巻回軸の回りに巻回されていて、
前記第１コイル素子と前記第３コイル素子とは前記基材層の層方向（積層方向に対する直交方向）に隣接して配置され、前記第２コイル素子と前記第４コイル素子とは前記基材層の層方向に隣接して配置されていて、
コモンモード電流が流れるとき、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子に同方向の磁界が生じるように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子が接続されていることを特徴とする。
本発明の高周波部品はコモンモードチョークコイルを備え、
前記コモンモードチョークコイルは、
複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルであって、
前記一次コイルは、直列接続された第１コイル素子および第２コイル素子を含み、前記二次コイルは、直列接続された第３コイル素子および第４コイル素子を含み、
前記第１コイル素子と前記第４コイル素子とは第１の巻回軸の回りに巻回されていて、前記第２コイル素子と前記第３コイル素子とは、第１の巻回軸とは異なる第２の巻回軸の回りに巻回されていて、
前記第１コイル素子と前記第３コイル素子とは前記基材層の層方向（積層方向に対する直交方向）に隣接して配置され、前記第２コイル素子と前記第４コイル素子とは前記基材層の層方向に隣接して配置されていて、
コモンモード電流が流れるとき、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子に同方向の磁界が生じるように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子が接続されていることを特徴とする。
本発明によれば、前述のプロセス上の問題（コイルパターンの形成位置ずれやシートの積みずれ等）、および前述の構造上の問題（プリント配線板に搭載したときの各コイルとプリント配線板上のグランド導体との結合量が異なる問題）が生じにくく、良好な対称性が確保できる。また、一次コイルと二次コイルとの結合度が高くなるため、コモンモードの信号については大きなインダクタンス値が得られ、インピーダンスが高くなり、ノーマルモードの信号についてはインダクタンス値が小さくなる（見える）ため、インピーダンスが小さくなる。したがって、ノーマルモード信号の損失が少なく、コモンモードノイズの除去能の高い、小型のコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。
図１は第１の実施形態のコモンモードチョークコイルの分解斜視図である。 図２は第１の実施形態のコモンモードチョークコイル１０１をプリント配線板９に実装した状態の斜視図である。 図３はコモンモードチョークコイル１０１の等価回路図である。 図４（Ａ）はコモンモード電流とそれにより生じる磁束の向きを示す図である。図４（Ｂ）はノーマルモード電流とそれにより生じる磁束の向きを示す図である。 図５（Ａ）はコモンモード電流により生じる磁束の様子を示す図である。図５（Ｂ）はノーマルモード電流により生じる磁束の様子を示す図である。 図６は、第１の実施形態のコモンモードチョークコイルの実測による周波数特性を示す図である。 図７は第２の実施形態のコモンモードチョークコイルの分解斜視図である。 図８は第２の実施形態のコモンモードチョークコイル１０２の斜視図である。 図９はコモンモードチョークコイル１０２の等価回路図である。 図１０は第２の実施形態のコモンモードチョークコイルの、コモンモードとノーマルモードでの電流と磁束の向きを示す図である。 図１１は第３の実施形態の高周波部品の分解斜視図である。 図１２は第３の実施形態の高周波部品１０３の斜視図である。 図１３は高周波部品１０３の等価回路図である。 図１４は第４の実施形態の高周波部品の各層の導体パターン等を示す分解平面図である。 図１５は第４の実施形態の高周波部品１０４の断面図である。 図１６は高周波部品１０４の外観斜視図である。 図１７は高周波部品１０４内の放電電極Ｄｅ１１，Ｄｅ１２を含む部分の断面構造を拡大して表した模式図である。 図１８は第４の実施形態の高周波部品のコモンモードチョークコイル部分の、コモンモードとノーマルモード（ディファレンシャルモード）での電流と磁束の向きを示す図である。 図１９は第４の実施形態の高周波部品１０４の等価回路図である。 図２０は特許文献１に示されているコモンモードチョークコイルの断面図である。
《第１の実施形態》
図１は第１の実施形態のコモンモードチョークコイルの分解斜視図である。図２は第１の実施形態のコモンモードチョークコイル１０１をプリント配線板９に実装した状態の斜視図である。
コモンモードチョークコイル１０１は、基材層Ｓ１〜Ｓ１２を含む複数の基材層を積層してなる積層素体１０と、この積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルである。
図１に示すように、基材層Ｓ１〜Ｓ１２に導体パターンが形成されている。基材層Ｓ１〜Ｓ４に導体パターン１１〜１４、基材層Ｓ５〜Ｓ８に導体パターン２１〜２４、基材層Ｓ９〜Ｓ１２に導体パターン５１〜５４がそれぞれ形成されている。また、基材層Ｓ１〜Ｓ４に導体パターン３１〜３４、基材層Ｓ５〜Ｓ８に導体パターン４１〜４４、基材層Ｓ９〜Ｓ１２に導体パターン６１〜６４がそれぞれ形成されている。図１中の縦方向に延びる破線はビアホール導体であり、導体パターンと導体パターンとを層間で接続する。
導体パターン１１〜１４とそれらを接続するビアホール導体によって第１コイル素子Ｌ１ａが形成されている。また、導体パターン２１〜２４とそれらを接続するビアホール導体によって第２コイル素子Ｌ１ｂが形成されている。また、導体パターン５１〜５４とそれらを接続するビアホール導体によって第５コイル素子Ｌ１ｃが形成されている。また、導体パターン３１〜３４とそれらを接続するビアホール導体によって第３コイル素子Ｌ２ａが形成されている。また、導体パターン４１〜４４とそれらを接続するビアホール導体によって第４コイル素子Ｌ２ｂが形成されている。また、導体パターン６１〜６４とそれらを接続するビアホール導体によって第６コイル素子Ｌ２ｃが形成されている。
図１において、第１コイル素子Ｌ１ａの端部はポートＰ１、第５コイル素子Ｌ１ｃの端部はポートＰ２として用いられる。また、第３コイル素子Ｌ２ａの端部はポートＰ３、第６コイル素子Ｌ２ｃの端部はポートＰ４として用いられる。
図２に表れているように、積層素体１０の外面には入出力ポートＰ１，Ｐ２，Ｐ３，Ｐ４としての外部電極が形成されている。
図３はコモンモードチョークコイル１０１の等価回路図である。以上に示した構成により、第１端がポートＰ１、第２端がポートＰ２である一次コイルＬ１と、第１端がポートＰ３、第２端がポートＰ４である二次コイルＬ２とが構成される。すなわち、一次コイルＬ１は第１コイル素子Ｌ１ａ、第２コイル素子Ｌ１ｂおよび第５コイル素子Ｌ１ｃの直列回路で構成される。また、二次コイルＬ２は第３コイル素子Ｌ２ａ、第４コイル素子Ｌ２ｂおよび第６コイル素子Ｌ２ｃの直列回路で構成される。
このように、一次コイルＬ１と二次コイルＬ２は、平衡線路を構成する一対の信号線路にそれぞれ設けられており、高い結合値にて結合している。図１に示した例では、各コイル素子は積層コイルであったが、各コイル素子は同一平面に形成された平面コイルであってもよい。少なくとも１ターン以上のコイルパターンからなるものであればよい。
各コイル素子は、第１コイル素子Ｌ１ａ、第４コイル素子Ｌ２ｂおよび第５コイル素子Ｌ１ｃの巻回軸がほぼ同軸上に位置するよう、且つ、第３コイル素子Ｌ２ａ、第２コイル素子Ｌ１ｂおよび第６コイル素子Ｌ２ｃの巻回軸がほぼ同軸上に位置するよう、それぞれ配置される。また、第１コイル素子Ｌ１ａと第３コイル素子とは、平面視したとき各コイル素子のコイル開口が隣り合うように、基材層の層方向（積層方向に対する直交方向）に隣接配置されている。第２コイル素子Ｌ１ｂと第４コイル素子Ｌ２ｂとは、平面視したとき各コイル素子のコイル開口が隣り合うように隣接配置されている。さらに、第５コイル素子Ｌ１ｃと第６コイル素子Ｌ２ｃとは、平面視したとき各コイル素子のコイル開口が隣り合うように隣接配置されている。つまり、一次コイルＬ１および二次コイルＬ２は、基材層の積層方向にも隣接して対称に配置されているし、基材層の平面方向にも隣接して対称に配置されている。なお、本実施形態では、第１コイル素子Ｌ１、第４コイル素子Ｌ２ｂおよび第５コイル素子Ｌ１ｃは、各コイル素子の巻回軸がほぼ同軸上に位置するように配置されているが、平面視したとき各コイル素子のコイル開口が重なるように配置されていれば良い。第３コイル素子Ｌ２ａ、第２コイル素子Ｌ１ｂおよび第６コイル素子Ｌ２ｃについても同様である。
基材層用の材料としては、ＨＦ帯用のコモンモードチョークコイルを形成する場合は渦電流損失が相対的に小さいので、磁気エネルギーの閉じ込め性の点で、磁性体材料（透磁率の高い誘電体材料）を用いることができるが、例えばＵＨＦ帯用のコモンモードチョークコイルを形成する場合は、高周波数領域での渦電流損失を抑えるために、電気絶縁抵抗の高い誘電体材料を用いることが好ましい。フェライトに代表される磁性体は透磁率に周波数特性を持っているため、利用周波数帯が高くなるにつれ、損失が大きくなってしまうが、誘電体は周波数特性が比較的少ないため、広い周波数帯で損失の小さい積層型コモンモードチョークコイルを実現できる。そして、本発明によれば、前述のとおり、複数のコイル素子にて構成された閉磁路を利用するため、必ずしも磁性体基材を用いることなく、誘電体素体を用いて周波数特性の小さなチョークコイルを実現できる。基材層は低温焼成セラミックス（ＬＴＣＣ［Low Temperature Co-fired Ceramics］）のような誘電体セラミック層であってもよいし、熱可塑性樹脂や熱硬化性樹脂からなる樹脂層であってもよい。
また、各コイル素子、各コイル素子を接続する配線、各コイル素子と外部端子を接続する配線等は、銅や銀等の比抵抗の小さな金属を主成分とする金属材料を用いることが好ましい。
本発明によれば、基材層にフェライトのような磁性体を用いなくとも一次コイルと二次コイルとを強く結合させることができるので、基材層に誘電体を用いることにより、特に高周波帯域におけるノーマルモード信号の損失が大きくならない。
前記複数の導体パターンのうち、隣接する導体パターン間にそれぞれ浮遊容量が生じる。特に、図１中Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２で示すように、一次コイルと二次コイルとの交差部分で、一次コイル側の導体パターンと二次コイル側の導体パターンとの電位差が大きいので、その部分で比較的大きな容量が生じる。図３中のキャパシタＣ１，Ｃ２は前記浮遊容量Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２を等価的に表したものである。
図４および図５は第１の実施形態のコモンモードチョークコイルの、コモンモードとノーマルモード（ディファレンシャルモード）での電流と磁束の向きを示す図である。
図４（Ａ）に示すように、コモンモード電流が流れると、第１コイル素子Ｌ１ａ、第２コイル素子Ｌ１ｂおよび第５コイル素子Ｌ１ｃによる一次コイルに生じる磁束の向きと、第３コイル素子Ｌ２ａ、第４コイル素子Ｌ２ｂおよび第６コイル素子Ｌ２ｃによる二次コイルに生じる磁束の向きとは一致する。そのため、互いに磁界を強め合うことになり、大きなインダクタンス値が得られる。そのため、インピーダンスが高くなり、コモンモード電流（コモンモードノイズ）が抑制される。
図４（Ｂ）に示すように、ノーマルモード電流が流れると、第１コイル素子Ｌ１ａ、第２コイル素子Ｌ１ｂおよび第５コイル素子Ｌ１ｃによる一次コイルに生じる磁束の向きと、第３コイル素子Ｌ２ａ、第４コイル素子Ｌ２ｂおよび第６コイル素子Ｌ２ｃによる二次コイルに生じる磁束の向きとは逆向きとなる。そのため、互いに磁界を弱め合うことになり、インダクタンス値は小さくなる。そのため、インピーダンスは低くなり、ノーマルモード電流（ノーマルモード信号）は低損失で伝送される。
以上に示した各コイル素子に生じる磁束の向きとインダクタンスとの関係は図５によりさらに明らかとなる。図４（Ａ）に示したコモンモード電流が流れるときの磁束の磁路は図５（Ａ）に示すとおり開磁路である。したがってインダクタンス値は大きい。一方、図４（Ｂ）に示したノーマルモード電流が流れるときの磁束の磁路は図５（Ｂ）に示すとおり、第１コイル素子Ｌ１ａと第３コイル素子Ｌ２ａとで閉磁路Ａを構成し、第４コイル素子Ｌ２ｂと第２コイル素子Ｌ１ｂとで閉磁路Ｂを構成し、第５コイル素子Ｌ１ｃと第６コイル素子Ｌ２ｃとで閉磁路Ｃを構成する。このように全ての磁路は閉じられているのでインダクタンス値は小さい。特に、コイル巻回軸方向に隣接するコイル素子同士の磁束の向きがそれぞれ逆方向（磁束が互いに反発する方向）であるので、そのコイル素子間に磁気障壁が生じる。すなわち、閉磁路Ａと閉磁路Ｂとの間に第１の磁気障壁が生じ、閉磁路Ｂと閉磁路Ｃとの間に第２の磁気障壁が生じる。したがって、閉磁路Ｂは二つの磁気障壁で挟まれるので磁界の閉じ込め性が高く、漏れ磁束がより抑えられる。そのため、一次コイルと二次コイルとの間で十分な結合値が得られる。
つまり、第１コイル素子Ｌ１ａと第４コイル素子Ｌ２ｂとでは変位電流と誘導電流が同じ向きに流れ、また第２コイル素子Ｌ１ｂと第３コイル素子Ｌ２ａでは変位電流と誘導電流が同じ向きに流れる。同様に、第４コイル素子Ｌ２ｂと第５コイル素子Ｌ１ｃとでは変位電流と誘導電流が同じ向きに流れ、また第２コイル素子Ｌ１ｂと第６コイル素子Ｌ２ｃでは変位電流と誘導電流が同じ向きに流れる。その結果、ノーマルモード信号の伝送損失が小さくなる。
第１コイル素子Ｌ１ａおよび第３コイル素子Ｌ２ａは同一の基材層に形成されていて、第２コイル素子Ｌ１ｂおよび第４コイル素子Ｌ２ｂは同一の基材層に形成されていることが好ましい。同様に、第５コイル素子Ｌ１ｃおよび第６コイル素子Ｌ２ｃも同一の基材層に形成されていることが好ましい。同一の基材層に形成されるパターンは、例えばスクリーン印刷法のように、同一のプロセスにて形成することができるため、その導体パターンの位置ずれが生じにくい。基材層の積みずれが生じれば、層同士では導体パターンがずれるが、各基材層内での一次コイルと二次コイルとの導体パターンの位置関係は高精度に定まるので、一次コイルと二次コイルとの対称性は確保され、所定のコモンモードノイズの除去能が得られる。
また、プリント配線板９に形成されているグランド導体と導体パターン５４，６４との間に生じる容量は殆ど等しいので、この点でも一次コイルと二次コイルとの対称性は確保される。
前記浮遊容量Ｃ１１、Ｃ１２，Ｃ２１，Ｃ２２は各コイル素子のうち軸方向に隣接するコイル素子のコイル開口面同士が向かい合う位置に生じるので、各コイル素子間に接続された容量として作用する。これらの容量は対向する導体パターンの線幅および基材層の厚みで定める。後に示すように、各コイル素子のノーマルモードでのインダクタンス値とともにこの容量を調整することで、コモンモード電流に対するカットオフ周波数を決めることができ、またノーマルモード信号における低域通過フィルタを構成することや、ノーマルモードの特性インピーダンスを決めることもできる。
図６は、前記積層体の平面サイズを１６×８ｍｍ、厚みを５ｍｍ、各層の間隔を２５μｍとしたときの第１の実施形態のコモンモードチョークコイルの実測による周波数特性を示す図である。ここで各特性曲線の意味は次のとおりである。
Sdd11 ノーマルモードの反射特性
Sdd21 ノーマルモードの通過特性
Scc11 コモンモードの反射特性
Scc21 コモンモードの通過特性
Scd21 コモンモードがノーマルモードに変換される量の周波数特性
図６のSdd11（ノーマルモード信号の反射特性）から明らかなように、周波数５００ＭＨｚ〜２５００ＭＨｚの範囲でノーマルモード信号について低反射特性が得られている。この特性は、図３に示した一次コイルＬ１、二次コイルＬ２、およびキャパシタＣ１，Ｃ２により構成されるＬＣローパスフィルタの作用による。また、Sdd21（ノーマルモード信号の通過特性）から明らかなように、２５００ＭＨｚ以下の周波数でノーマルモード信号について低挿入損失特性が得られている。この特性は２７００ＭＨｚ付近をカットオフ周波数とするローパスフィルタ特性である。このローパスフィルタ特性は、図３に示した一次コイルＬ１、二次コイルＬ２、およびキャパシタＣ１，Ｃ２により構成されるＬＣローパスフィルタの作用による。また、Scc11（コモンモードノイズの反射特性）から明らかなように、５００ＭＨｚ以上の周波数でコモンモードノイズについて低反射特性が得られている。また、Scc21（コモンモードノイズの通過特性）から明らかなように、５００ＭＨｚ以上の周波数でコモンモード信号について大きな減衰特性が得られている。この特性で３３００ＭＨｚ付近に極ができているのはコモンモードで発生するインダクタンスの自己共振による。また、Scd21（コモンモードがノーマルモードに変換される量）から明らかなように、全周波数帯域で−３０ｄｂ以下となっており充分に抑制されている。
なお、前述のSdd21（ノーマルモード信号の通過特性）のローパスフィルタ特性により、ノーマル信号の高調波信号を減衰させてリンギングノイズを抑えることができる。そのため、コモンモードチョークコイル以外に例えばバランス型ローパスフィルタを別途設ける必要がなく、部品点数が削減され低コスト化が図れる。また、このリンギングノイズの抑制により差動伝送線路のアイパターン特性がよくなり、デジタル信号の安定化につながる。
《第２の実施形態》
図７は第２の実施形態のコモンモードチョークコイルの分解斜視図である。図８は第２の実施形態のコモンモードチョークコイル１０２の斜視図である。
コモンモードチョークコイル１０２は、基材層Ｓ１〜Ｓ８を含む複数の基材層を積層してなる積層素体１０と、この積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルである。
図７に示すように、基材層Ｓ１〜Ｓ８に導体パターンが形成されている。基材層Ｓ１〜Ｓ４に導体パターン１１〜１４、基材層Ｓ５〜Ｓ８に導体パターン２１〜２４がそれぞれ形成されている。また、基材層Ｓ１〜Ｓ４に導体パターン３１〜３４、基材層Ｓ５〜Ｓ８に導体パターン４１〜４４がそれぞれ形成されている。図７中の縦方向に延びる破線はビアホール導体であり、導体パターンと導体パターンとを層間で接続する。
導体パターン１１〜１４とそれらを接続するビアホール導体によって第１コイル素子Ｌ１ａが形成されている。また、導体パターン２１〜２４とそれらを接続するビアホール導体によって第２コイル素子Ｌ１ｂが形成されている。また、導体パターン３１〜３４とそれらを接続するビアホール導体によって第３コイル素子Ｌ２ａが形成されている。また、導体パターン４１〜４４とそれらを接続するビアホール導体によって第４コイル素子Ｌ２ｂが形成されている。
図７において、第１コイル素子Ｌ１ａの端部はポートＰ１、第２コイル素子Ｌ１ｂの端部はポートＰ２として用いられる。また、第３コイル素子Ｌ２ａの端部はポートＰ３、第４コイル素子Ｌ２ｂの端部はポートＰ４として用いられる。
第２の実施形態では、二つのコイル素子Ｌ１ａ，Ｌ１ｂの直列回路で一次コイルが構成されていて、二つのコイル素子Ｌ２ａ，Ｌ２ｂの直列回路で二次コイルが構成されている。すなわち、一次コイルと二次コイルとは一回だけ交差している。これに伴い、ポートＰ１〜Ｐ４の取り出し位置は第１の実施形態で示したコモンモードチョークコイル１０１とは異なる。それ以外は第１の実施形態で示したコモンモードチョークコイル１０１と同じである。
図８に表れているように、積層素体１０の外面には入出力ポートＰ１，Ｐ２，Ｐ３，Ｐ４としての外部電極が形成されている。
図９はコモンモードチョークコイル１０２の等価回路図である。以上に示した構成により、第１端がポートＰ１、第２端がポートＰ２である一次コイルＬ１と、第１端がポートＰ３、第２端がポートＰ４である二次コイルＬ２とが構成される。
図７中Ｃ１１，Ｃ２２で示すように、一次コイルと二次コイルとの交差部分で、一次コイル側の導体パターンと二次コイル側の導体パターンとの電位差が大きいので、その部分で比較的大きな容量が生じる。図９中のキャパシタＣ１，Ｃ２は前記浮遊容量Ｃ１１，Ｃ２２を等価的に表したものである。
図１０は第２の実施形態のコモンモードチョークコイルの、コモンモードとノーマルモード（ディファレンシャルモード）での電流と磁束の向きを示す図である。
図１０（Ａ）に示すように、コモンモード電流が流れると、第１コイル素子Ｌ１ａおよび第２コイル素子Ｌ１ｂによる一次コイルに生じる磁束の向きと、第３コイル素子Ｌ２ａおよび第４コイル素子Ｌ２ｂによる二次コイルに生じる磁束の向きとは一致する。そのため、互いに磁界を強め合うことになり、大きなインダクタンス値が得られる。そのため、インピーダンスが高くなり、コモンモード電流（コモンモードノイズ）が抑制される。
図１０（Ｂ）に示すように、ノーマルモード電流が流れると、第１コイル素子Ｌ１ａおよび第２コイル素子Ｌ１ｂによる一次コイルに生じる磁束の向きと、第３コイル素子Ｌ２ａおよび第４コイル素子Ｌ２ｂによる二次コイルに生じる磁束の向きとは逆向きとなる。そのため、互いに磁界を弱め合うことになり、インダクタンス値は小さくなる。そのため、インピーダンスは低くなり、ノーマルモード電流（ノーマルモード信号）は低損失で伝送される。
このように、合計４つのコイル素子で一次コイルおよび二次コイルを備えたコモンモードチョークコイルを構成することができる。
《第３の実施形態》
図１１は第３の実施形態の高周波部品の分解斜視図である。図１２は第３の実施形態の高周波部品１０３の斜視図である。
高周波部品１０３は、基材層Ｓ１〜Ｓ９を含む複数の基材層を積層してなる積層素体１０と、この積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルを備えた高周波部品である。
図１１に示すように、基材層Ｓ１〜Ｓ９に導体パターンが形成されている。基材層Ｓ１〜Ｓ３に導体パターン１１〜１３、基材層Ｓ３〜Ｓ６に導体パターン２１〜２４、基材層Ｓ６〜Ｓ８に導体パターン５１〜５３がそれぞれ形成されている。また、基材層Ｓ１〜Ｓ３に導体パターン３１〜３３、基材層Ｓ４，Ｓ５に導体パターン４１，４２、基材層Ｓ６〜Ｓ８に導体パターン６１〜６３がそれぞれ形成されている。図１中の縦方向に延びる破線はビアホール導体であり、導体パターンと導体パターンとを層間で接続する。
導体パターン１１〜１３とそれらを接続するビアホール導体によって第１コイル素子Ｌ１ａが形成されている。また、導体パターン２１〜２３とそれらを接続するビアホール導体によって第２コイル素子Ｌ１ｂが形成されている。また、導体パターン５１〜５３とそれらを接続するビアホール導体によって第５コイル素子Ｌ１ｃが形成されている。また、導体パターン３１〜３３とそれらを接続するビアホール導体によって第３コイル素子Ｌ２ａが形成されている。また、導体パターン４１，４２とそれらを接続するビアホール導体によって第４コイル素子Ｌ２ｂが形成されている。また、導体パターン６１〜６３とそれらを接続するビアホール導体によって第６コイル素子Ｌ２ｃが形成されている。
図１１において、第１コイル素子Ｌ１ａの端部はポートＰ１、第５コイル素子Ｌ１ｃの端部はポートＰ２として用いられる。また、第３コイル素子Ｌ２ａの端部はポートＰ３、第６コイル素子Ｌ２ｃの端部はポートＰ４として用いられる。
基材層Ｓ９にはバリスタ等の非直線性抵抗素子９１，９２が形成されているこれらの非直線性抵抗素子９１，９２はポートＰ２，Ｐ４とグランドＧＮＤとの間に接続されている。非直線性抵抗素子９１，９２は、例えば、一対のランド電極に跨るように印刷された酸化亜鉛ペーストの焼結体によって得ることができる。
図１２示すように、高周波部品１０３は入出力ポートＰ１〜Ｐ４とともにグランドポートＧＮＤが形成されている。
図１３は高周波部品１０３の等価回路図である。この高周波部品１０３は、第１端がポートＰ１、第２端がポートＰ２である一次コイルＬ１と、第１端がポートＰ３、第２端がポートＰ４である二次コイルＬ２とが構成され、さらに、ポートＰ２，Ｐ４とグランドとの間に非直線性抵抗素子９１，９２が接続された素子である。
ポートＰ１とポートＰ３との間には例えば給電回路が接続される。ポートＰ２とポートＰ４との間には例えばデジタル信号処理回路が接続される。
ポートＰ１に保護すべき電圧を超える静電気が印加されると、非直線性抵抗素子９１が導通して低インピーダンスとなる。このことにより、ポートＰ１に印加された静電気は非直線性抵抗素子９１を介してグランドへシャントされる。同様に、ポートＰ３に保護すべき電圧を超える静電気が印加されると、非直線性抵抗素子９２が導通して低インピーダンスとなる。このことにより、ポートＰ３に印加された静電気は非直線性抵抗素子９２を介してグランドへシャントされる。
非直線性抵抗素子９１，９２は静電気が入ってくる側とは各コイルに関して反対側に設けられていることが好ましい。バリスタ等の非直線性抵抗素子は放電型素子に比べて過渡応答性が悪いので、非直線性抵抗素子に対し急激に突入電流が入ると、非直線性抵抗素子が破壊されてしまうことがあるが、非直線性抵抗素子の前段に一次コイルＬ１や二次コイルＬ２が配置されていれば、これらのコイルにより突入電流の立ち上がり時間を遅らせることができ、非直線性抵抗素子を保護することができる。また、静電気による抑制電圧が低くできる。例えば８ｋＶの静電気（ＥＳＤ：Electro-Static Discharge）が入力されたとき、非直線性抵抗素子だけを用いた場合ではおよそ６００Ｖｐｐであるが、非直線性抵抗素子とこれらのコイルとを組み合わせることによって３００Ｖｐｐ以下に抑えることができる。
非直線性抵抗素子９１，９２を例えば酸化亜鉛ペーストを焼成することで得る場合、誘電体セラミックグリーンシートの積層体の一体焼成時に焼成できる。因みに、フェライトセラミックは一般に還元性雰囲気では焼成できないので、前記一体焼成時に酸化亜鉛のバリスタを構成することはできないが、誘電体セラミックの基材層を用いることによりこの問題は生じない。
なお、図１１〜図１３に示した例では二つのグランドポートを設けたが、共通の一つのグランドポートを設けてもよい。また、ポートＰ２とグランドとの間にのみ、またはポートＰ４とグランドとの間にのみ非直線性抵抗素子を設けてもよい。
なお、以上に示した各実施形態において、積層体の構成図で示したコイルのターン数および一次コイルと二次コイルの交差回数は当然ながら例示であり、各コイル素子のタ−ン数および交差回数はこれらの図に示したものに限られるものではない。所望の特性に応じて定めればよい。特に、各コイル素子のターン数はノーマルモードでのインピーダンスを定めることに寄与する。また、一次コイルと二次コイルとの交差回数は一次コイルと二次コイルとの結合度に寄与する。但し、一次コイルと二次コイルの交差回数は偶数回であると、入力ポート（Ｐ１，Ｐ３）と出力ポート（Ｐ２，Ｐ４）の向きが反転しないので好都合である。すなわち、ポートＰ１からポートＰ２へ、およびポートＰ３からポートＰ４へストレートに配置されるので、プリント配線板に形成されている差動伝送線路に対して、コモンモードチョークコイルの実装用パターンを容易に形成できる。
《第４の実施形態》
図１４は第４の実施形態の高周波部品の各層の導体パターン等を示す分解平面図である。図１５はこの第４の実施形態の高周波部品１０４の断面図である。図１６は高周波部品１０４の外観斜視図である。
図１４において、（１）〜（２５）は積層体の各層に対応し、各層に形成された導体パターン等の形状を示している。（１）は最下層、（２５）は最上層である。最下層（１）の下面（底面）が、実装先である配線板に対する実装面である。最下層（１）の下面には入出力ポートＰ１，Ｐ２，Ｐ３，Ｐ４およびグランドポートＧＮＤとしての外部電極が形成されている（図１６参照）。第２層（２）にはシールド層Ｓｈ１１，Ｓｈ１３が形成されている。第３層（３）には放電補助電極Ｓｅ１，Ｓｅ３が形成されている。第４層（４）には放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２が形成されている。第５層（５）には空洞層Ａｈ１，Ａｈ３が形成されている。第６層（６）にはシールド層Ｓｈ２１，Ｓｈ２３が形成されている。但し、第２層（２）〜第５層（５）はそれぞれ個別のグリーンシートに形成されているのではなく、最下層（１）の上面に重ね塗りされている。この部分の積層構造については後に詳述する。
第７層（７）には、入出力ポートＰ１，Ｐ２，Ｐ３，Ｐ４に導通する導体パターンＬ１１１，Ｌ２１１，Ｌ３１１，Ｌ４１１が形成されている。
第８層（８）には、導体パターンＬ１１１，Ｌ２１１，Ｌ３１１，Ｌ４１１に導通する導体パターンＬ１１２，Ｌ２１２，Ｌ３１２，Ｌ４１２が形成されている。
第９層（９）には、導体パターンＬ１１２，Ｌ２１２，Ｌ３１２，Ｌ４１２に導通する導体パターンＬ１１３，Ｌ２１３，Ｌ３１３，Ｌ４１３が形成されている。
第１０層（１０）には、導体パターンＬ１１３，Ｌ２１３，Ｌ３１３，Ｌ４１３に導通する導体パターンＬ１２１，Ｌ２２１，Ｌ３２１，Ｌ４２１が形成されている。
第１１層（１１）には、導体パターンＬ１２１，Ｌ２２１，Ｌ３２１，Ｌ４２１に導通する導体パターンＬ１２２，Ｌ２２２，Ｌ３２２，Ｌ４２２が形成されている。
第１２層（１２）には、導体パターンＬ１２２，Ｌ２２２，Ｌ３２２，Ｌ４２２に導通する導体パターンＬ１２３，Ｌ２２３，Ｌ３２３，Ｌ４２３が形成されている。
第１３層（１３）には、導体パターンＬ１２３，Ｌ２２３，Ｌ３２３，Ｌ４２３に導通する導体パターンＬ１２４，Ｌ２２４，Ｌ３２４，Ｌ４２４が形成されている。
第１４層（１４）には、導体パターンＬ１２４，Ｌ２２４，Ｌ３２４，Ｌ４２４に導通する導体パターンＬ１３１，Ｌ２３１，Ｌ３３１，Ｌ４３１が形成されている。
第１５層（１５）には、導体パターンＬ１３１，Ｌ２３１，Ｌ３３１，Ｌ４３１に導通する導体パターンＬ１３２，Ｌ２３２，Ｌ３３２，Ｌ４３２が形成されている。
第１６層（１６）には、導体パターンＬ１３２，Ｌ２３２，Ｌ３３２，Ｌ４３２に導通する導体パターンＬ１３３，Ｌ２３３，Ｌ３３３，Ｌ４３３が形成されている。
第１７層（１７）には、導体パターンＬ１３３，Ｌ２３３，Ｌ３３３，Ｌ４３３に導通する導体パターンＬ１３４，Ｌ２３４，Ｌ３３４，Ｌ４３４が形成されている。
第１８層（１８）には、導体パターンＬ１３４，Ｌ２３４，Ｌ３３４，Ｌ４３４に導通する導体パターンＬ１４１，Ｌ２４１，Ｌ３４１，Ｌ４４１が形成されている。
第１９層（１９）には、導体パターンＬ１４１，Ｌ２４１，Ｌ３４１，Ｌ４４１に導通する導体パターンＬ１４２，Ｌ２４２，Ｌ３４２，Ｌ４４２が形成されている。
第２０層（２０）には、導体パターンＬ１４２，Ｌ２４２，Ｌ３４２，Ｌ４４２に導通する導体パターンＬ１４３，Ｌ２４３，Ｌ３４３，Ｌ４４３が形成されている。
第２１層（２１）には、導体パターンＬ１４３，Ｌ２４３，Ｌ３４３，Ｌ４４３に導通する導体パターンＬ１４４，Ｌ２４４，Ｌ３４４，Ｌ４４４が形成されている。
第２２層（２２）には、導体パターンＬ１４４，Ｌ２４４，Ｌ３４４，Ｌ４４４に導通する導体パターンＬ１５１，Ｌ２５１，Ｌ３５１，Ｌ４５１が形成されている。
第２３層（２３）には、導体パターンＬ１５１，Ｌ２５１，Ｌ３５１，Ｌ４５１に導通する導体パターンＬ１５２，Ｌ２５２，Ｌ３５２，Ｌ４５２が形成されている。
第２４層（２４）には、導体パターンＬ１５２，Ｌ２５２に導通する導体パターンＬ１３、および、導体パターンＬ３５２，Ｌ４５２に導通する導体パターンＬ２４が形成されている。
最上層（２５）の上面には入出力ポートＰ１，Ｐ２，Ｐ３，Ｐ４およびグランドポートＧＮＤとしての外部電極が形成されている。
第７層（７）〜第２４層（２４）に形成された導体パターンによって複数のコイル素子が構成されている。
図１５において積層部ＬＬ１に、シールド層Ｓｈ１１，Ｓｈ１３、放電補助電極Ｓｅ１，Ｓｅ３、放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２、空洞層Ａｈ１，Ａｈ３、シールド層Ｓｈ２１，Ｓｈ２３が形成されている。積層部ＬＬ２には前記複数のコイル素子を構成する導体パターンが形成されている。各コイル素子の接続関係については後に詳述する。
図１７は放電電極Ｄｅ１１，Ｄｅ１２を含む部分の断面構造を拡大して表した模式図である。放電電極Ｄｅ３１，Ｄｅ３２を含む部分の断面構造も同様である。この例では、シールド層Ｓｈ１１は絶縁性セラミック層であり、基材となるLTCC（Low Temperature Co-fired Ceramics）グリーンシートの一体焼成の際に基材からガラス成分が放電補助電極Ｓｅ１部分へ滲出するのを防止するために設けられている。
放電補助電極Ｓｅ１は放電補助材３９Ａ，３９Ｂを含む。放電補助材３９Ａは、粒子状の金属材料３９Ａ１と、この金属材料３９Ａ１の表面に設けられる絶縁性被膜３９Ａ２とを備える。また、放電補助材Ｓｅ１は、粒子状の半導体材料３９Ｂ１と、この半導体材料３９Ｂ１の表面に設けられる絶縁性被膜３９Ｂ２とを備える。ここでは、金属材料３９Ａ１はCu粒子であり、半導体材料３９Ｂ１はSiC粒子である。また、絶縁性被膜３９Ａ２はアルミナ被膜であり、絶縁性被膜３９Ｂ２は半導体材料３９Ｂ１が酸化されてなるSiO2被膜である。
また、放電補助電極Ｓｅ１には、放電補助電極３９Ａ，３９Ｂを囲むようにガラス様物質４０が形成されている。ガラス様物質４０は作為的に形成したものではなく、空洞Ａｈ１を形成するために用いる犠牲層の周辺部材由来の構成材料などの酸化等の反応によって形成されるものである。
図１７に示した構造により、放電電極Ｄｅ１１−Ｄｅ１２間に高電圧が掛かると、(1) 放電補助電極Ｓｅ１の沿面放電、(2) 放電電極Ｄｅ１１−Ｄｅ１２間の気中放電、(3) 放電補助材３９Ａ，３９Ｂを飛び石のように伝搬する放電、が生じる。これらの放電により静電気が放電される。
図１５、図１７に示した高周波部品１０４は以降に述べるような材料および工程で製造する。
前記積層部ＬＬ１部分のシールド層Ｓｈ１１，Ｓｈ１３は、例えば、アルミナ粉を主成分とするアルミナペーストを用いる。また、放電電極を形成するための電極ペーストは、Cu粉とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、撹拌、混合することで得る。
空洞Ａｈ１，Ａｈ３を形成する起点となる樹脂ペーストも同様の方法にて作製する。この樹脂ペーストは樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、PET、ポリプロピレン、アクリル樹脂などである。
放電補助電極Ｓｅ１，Ｓｅ３を形成するための混合ペーストは、導電性材料としてCu粉と、セラミック材料としてBaO-Al2O3-SiO2系セラミック粉（BAS材料粉）を所定の割合で調合し、バインダー樹脂と溶剤を添加し撹拌、混合することで得る。
前記シールド層Ｓｈ１１，Ｓｈ１３用のペーストは下地のグリーンシートに塗布し、その後、放電電極用の電極ペーストを塗布し、空洞Ａｈ１，Ａｈ３形成用の樹脂ペーストを塗布し、さらにシールド層Ｓｈ２１，Ｓｈ２３用のペーストを塗布する。
図１５に示した積層部ＬＬ２は、通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着することにより構成する。
接合圧着された積層体は、LCフィルタのようなチップタイプの電子部品と同様にマイクロカッタでカットして、各素体に分離する。その後、各素体の端面に、焼成後に各種外部端子となる電極ペーストを塗布する。
次いで、通常のセラミック多層基板と同様に、N2雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部にAr,Ne等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr,Neなどの希ガス雰囲気で焼成すればよい。放電電極Ｄｅ１１，Ｄ１２，Ｄｅ３１，Ｄｅ３２および外部電極が酸化しない電極材料である場合には、大気雰囲気で焼成してもよい。
その後、LCフィルタのようなチップタイプの電子部品と同様に、外部電極の表面に電解Ni-SnめっきによりNi-Snめっき膜を形成する。
図１８は第４の実施形態の高周波部品のコモンモードチョークコイル部分の、コモンモードとノーマルモード（ディファレンシャルモード）での電流と磁束の向きを示す図である。
図１８（Ａ）に示すように、コモンモード電流が流れると、コイル素子Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５による一次コイルに生じる磁束の向きと、コイル素子Ｌ３１，Ｌ３２，Ｌ３３，Ｌ３４，Ｌ３５による二次コイルに生じる磁束の向きとは一致する。また、コイル素子Ｌ２５，Ｌ２４，Ｌ２３，Ｌ２２，Ｌ２１による一次コイルに生じる磁束の向きと、コイル素子Ｌ４５，Ｌ４４，Ｌ４３，Ｌ４２，Ｌ４１による二次コイルに生じる磁束の向きとは一致する。そのため、互いに磁界を強め合うことになり、大きなインダクタンス値が得られる。そのため、インピーダンスが高くなり、コモンモード電流（コモンモードノイズ）が抑制される。
図１８（Ｂ）に示すように、ノーマルモード電流が流れると、コイル素子Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５による一次コイルに生じる磁束の向きと、コイル素子Ｌ３１，Ｌ３２，Ｌ３３，Ｌ３４，Ｌ３５による二次コイルに生じる磁束の向きとは逆向きとなる。そのため、横に隣接するコイル素子同士で閉磁路を構成し、磁束が閉じ込められる。すなわち、コイル素子（Ｌ１１，Ｌ３１）で一つの閉磁路が構成され、コイル素子（Ｌ１２，Ｌ３２）で一つの閉磁路が構成され、コイル素子（Ｌ１３，Ｌ３３）で一つの閉磁路が構成される。以降、同様に、コイル素子（Ｌ１４，Ｌ３４）（Ｌ１５，Ｌ３５）（Ｌ２１，Ｌ４１）（Ｌ２２，Ｌ４２）（Ｌ２３，Ｌ４３）（Ｌ２４，Ｌ４４）（Ｌ２５，Ｌ４５）でそれぞれ閉磁路が構成される。
このように、互いに磁界を弱め合うことになり、インダクタンス値は小さくなる。そのため、インピーダンスは低くなり、ノーマルモード電流（ノーマルモード信号）は低損失で伝送される。
図１８（Ａ）に示したコモンモード電流が流れるときの磁束の磁路は開磁路である。したがってインダクタンス値は大きい。一方、図１８（Ｂ）に示したノーマルモード電流が流れるときの磁束の磁路は、前記閉磁路を構成し、全ての磁路は閉じられているのでインダクタンス値は小さい。特に、コイル巻回軸方向に隣接するコイル素子同士の磁束の向きがそれぞれ逆方向（磁束が互いに反発する方向）であるので、そのコイル素子間に磁気障壁が生じる。すなわち、コイル巻回軸方向で隣接する閉磁路と閉磁路との間に磁気障壁が生じる。したがって、磁気障壁で挟まれる閉磁路での磁界の閉じ込め性が高く、漏れ磁束がより抑えられる。そのため、一次コイルと二次コイルとの間で十分な結合値が得られる。
また、コイル巻回軸方向に隣接するコイル素子同士で、変位電流と誘導電流が同じ向きに流れるので、ノーマルモード信号の伝送損失は小さくなる。
図１９は第４の実施形態の高周波部品１０４の等価回路図である。以上に示した構成により、第１端がポートＰ１、第２端がポートＰ２である一次コイルＬ１と、第１端がポートＰ３、第２端がポートＰ４である二次コイルＬ２とが構成される。すなわち、一次コイルＬ１はコイル素子Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５，Ｌ２５，Ｌ２４，Ｌ２３，Ｌ２２，Ｌ２１の直列回路で構成される。また、二次コイルＬ２はコイル素子Ｌ３１，Ｌ３２，Ｌ３３，Ｌ３４，Ｌ３５，Ｌ４５，Ｌ４４，Ｌ４３，Ｌ４２，Ｌ４１の直列回路で構成される。
ポートＰ１とポートＰ３との間には例えば給電回路が接続される。ポートＰ２とポートＰ４との間には例えばデジタル信号処理回路が接続される。図１９中のキャパシタＣ１，Ｃ２は一次コイルＬ１と二次コイルＬ２間の浮遊容量を等価的に表したものである。
ポートＰ１に保護すべき電圧を超える静電気が印加されると、前記放電電極および放電補助電極による放電素子Ｄｇ１が放電（導通）して低インピーダンスとなる。このことにより、ポートＰ１に印加された静電気は放電素子Ｄｇ１を介してグランドへシャントされる。同様に、ポートＰ３に保護すべき電圧を超える静電気が印加されると、放電素子Ｄｇ３が導通して低インピーダンスとなる。このことにより、ポートＰ３に印加された静電気は放電素子Ｄｇ３を介してグランドへシャントされる。
放電素子Ｄｇ１，Ｄｇ３は図１９に示すように、静電気が入ってくる側に設けられていることが好ましい。特に、ポートＰ２，Ｐ４に接続される回路の入力インピーダンスが低い場合でも、第一コイルＬ１および第二コイルＬ２によるコモンモードチョークコイルはＥＳＤのような高周波成分のサージに対して高インピーダンスであるので、サージがコモンモードチョークコイルで反射し、放電素子Ｄｇ１，Ｄｇ３に高電圧が掛かり、放電素子Ｄｇ１，Ｄｇ３は速やかに放電電圧に達し、放電を開始する。そのため、ポートＰ２，Ｐ４に接続される回路へのサージの流入がより確実に防止される。
なお、図１４、図１８に示したコイル素子の配置によれば、高周波部品１０４が配線板に実装された状態で、配線板上のグランド導体と各コイル素子との間に生じる容量が一次コイルと二次コイルとについて対称性が高い。そのため、コモンモードノイズの位相差０°の関係が保たれる。したがって、この位相差のずれによるコモンモードノイズからノーマルモード成分への信号変換がなされず、コモンモードノイズがノーマルモード（ディファレンシャルモード）信号（ノイズ）として流入することがない。
本発明のコモンモードチョークコイルはＵＳＢやＨＤＭＩ等の高速インターフェースに用いることができる。また、スイッチング周波数の高い（たとえば１ＭＨｚ以上）電源回路や、高速（たとえば転送レート６００ＭBit/sec）のＢＵＳライン等のフィルタとして有用である。
Ｌ１…一次コイル
Ｌ２…二次コイル
Ｌ１ａ…第１コイル素子
Ｌ１ｂ…第２コイル素子
Ｌ１ｃ…第５コイル素子
Ｌ２ａ…第３コイル素子
Ｌ２ｂ…第４コイル素子
Ｌ２ｃ…第６コイル素子
Ｐ１，Ｐ２，Ｐ３，Ｐ４…入出力ポート
Ｓ１〜Ｓ１２…基材層
Ｓｈ１１，Ｓｈ１３，Ｓｈ２１，Ｓｈ２３…シールド層
Ｓｅ１，Ｓｅ３…放電補助電極
Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２…放電電極
Ａｈ１，Ａｈ３…空洞層
９…プリント配線板
１０…積層素体
１１〜１４…導体パターン
２１〜２４…導体パターン
３１〜３４…導体パターン
４１〜４４…導体パターン
５１〜５４…導体パターン
６１〜６４…導体パターン
９１，９２…非直線性抵抗素子
１０１，１０２…コモンモードチョークコイル
１０３，１０４…高周波部品

Claims (6)

  1. 複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルであって、
    前記一次コイルは、直列接続された第１コイル素子および第２コイル素子を含み、前記二次コイルは、直列接続された第３コイル素子および第４コイル素子を含み、
    前記第１コイル素子と前記第４コイル素子とは第１の巻回軸の回りに巻回されていて、前記第２コイル素子と前記第３コイル素子とは、第１の巻回軸とは異なる第２の巻回軸の回りに巻回されていて、
    前記第１コイル素子と前記第３コイル素子とは前記基材層の層方向に隣接して配置されていて、前記第２コイル素子と前記第４コイル素子とは前記基材層の層方向に隣接して配置されていて、
    コモンモード電流が流れるとき、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子に同方向の磁界が生じるように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子が接続されていることを特徴とする積層型コモンモードチョークコイル。
  2. 前記第１コイル素子および前記第３コイル素子は同一の基材層に形成されていて、前記第２コイル素子および前記第４コイル素子は同一の基材層に形成されている、請求項１に記載の積層型コモンモードチョークコイル。
  3. 前記第１コイル素子と前記第４コイル素子との間に容量が生じていて、前記第２コイル素子と前記第３コイル素子との間に容量が生じている、請求項１または２に記載の積層型コモンモードチョークコイル。
  4. 前記一次コイルは前記第１コイル素子および前記第２コイル素子に直列接続された第５コイル素子をさらに含み、前記二次コイルは前記第３コイル素子および前記第４コイル素子に直列接続された第６コイル素子をさらに含み、
    前記第１コイル素子、前記第４コイル素子および前記第５コイル素子は第１の巻回軸の回りに巻回され、且つ前記第４コイル素子は前記第１コイル素子と前記第５コイル素子とで挟まれるように配置されていて、
    前記第２コイル素子、前記第３コイル素子および前記第６コイル素子は、第１の巻回軸とは異なる第２の巻回軸の回りに巻回され、且つ前記第２コイル素子は前記第３コイル素子と前記第６コイル素子とで挟まれるように配置されていて、
    コモンモード電流が流れるとき、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子、前記第４コイル素子、前記第５コイル素子および前記第６コイル素子に同方向の磁界が生じるように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子、前記第４コイル素子、前記第５コイル素子および前記第６コイル素子が接続されている、請求項１〜３のいずれかに記載の積層型コモンモードチョークコイル。
  5. 前記積層素体に形成された第１の非直線性抵抗素子および第２の非直線性抵抗素子をさらに備え、前記第１の非直線性抵抗素子は前記一次コイルに接続され、前記第２の非直線性抵抗素子は前記二次コイルに接続されている、請求項１〜４のいずれかに記載の積層型コモンモードチョークコイル。
  6. コモンモードチョークコイルを備えた高周波部品において、
    前記コモンモードチョークコイルは、
    複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルであって、
    前記一次コイルは、直列接続された第１コイル素子および第２コイル素子を含み、前記二次コイルは、直列接続された第３コイル素子および第４コイル素子を含み、
    前記第１コイル素子と前記第４コイル素子とは第１の巻回軸の回りに巻回されていて、前記第２コイル素子と前記第３コイル素子とは、第１の巻回軸とは異なる第２の巻回軸の回りに巻回されていて、
    前記第１コイル素子と前記第３コイル素子とは前記基材層の層方向に隣接して配置されていて、前記第２コイル素子と前記第４コイル素子とは前記基材層の層方向に隣接して配置されていて、
    コモンモード電流が流れるとき、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子に同方向の磁界が生じるように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子が接続されていることを特徴とする高周波部品。
JP2013531385A 2011-08-31 2012-08-30 積層型コモンモードチョークコイルおよび高周波部品 Active JP5505564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013531385A JP5505564B2 (ja) 2011-08-31 2012-08-30 積層型コモンモードチョークコイルおよび高周波部品

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011189125 2011-08-31
JP2011189125 2011-08-31
JP2011257519 2011-11-25
JP2011257519 2011-11-25
PCT/JP2012/071943 WO2013031873A1 (ja) 2011-08-31 2012-08-30 積層型コモンモードチョークコイルおよび高周波部品
JP2013531385A JP5505564B2 (ja) 2011-08-31 2012-08-30 積層型コモンモードチョークコイルおよび高周波部品

Publications (2)

Publication Number Publication Date
JP5505564B2 true JP5505564B2 (ja) 2014-05-28
JPWO2013031873A1 JPWO2013031873A1 (ja) 2015-03-23

Family

ID=47756353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531385A Active JP5505564B2 (ja) 2011-08-31 2012-08-30 積層型コモンモードチョークコイルおよび高周波部品

Country Status (3)

Country Link
US (1) US9230723B2 (ja)
JP (1) JP5505564B2 (ja)
WO (1) WO2013031873A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013065716A1 (ja) * 2011-11-04 2015-04-02 株式会社村田製作所 コモンモードチョークコイル及び高周波電子機器
CN107370249B (zh) * 2012-03-14 2020-06-09 索尼公司 电力发送装置以及非接触电力提供***
WO2013146189A1 (ja) * 2012-03-28 2013-10-03 株式会社村田製作所 Ｅｓｄ保護装置
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자
JP6547124B2 (ja) * 2015-04-14 2019-07-24 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
KR101735599B1 (ko) 2015-11-11 2017-05-16 주식회사 모다이노칩 회로 보호 소자
KR20170104366A (ko) * 2016-03-07 2017-09-15 주식회사 모다이노칩 회로 보호 소자
JP6436277B2 (ja) * 2016-11-29 2018-12-12 株式会社村田製作所 磁界結合素子、アンテナ装置および電子機器
WO2020176467A1 (en) * 2019-02-26 2020-09-03 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced emi

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148354A (ja) * 1994-11-18 1996-06-07 Taiyo Yuden Co Ltd 積層コモンモードチョークコイル
JPH11273975A (ja) * 1998-03-19 1999-10-08 Matsushita Electric Ind Co Ltd コモンモードチョークコイル
JP2002057042A (ja) * 2000-08-09 2002-02-22 Soshin Electric Co Ltd 積層トランス
JP2007096926A (ja) * 2005-09-29 2007-04-12 Tdk Corp 積層型フィルタ
JP2010034464A (ja) * 2008-07-31 2010-02-12 Toko Inc 積層型電子部品
JP2010141827A (ja) * 2008-12-15 2010-06-24 Murata Mfg Co Ltd ノイズフィルタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158757B2 (ja) * 1993-01-13 2001-04-23 株式会社村田製作所 チップ型コモンモードチョークコイル及びその製造方法
JP2003068528A (ja) 2001-08-24 2003-03-07 Murata Mfg Co Ltd コモンモードチョークコイル
JP2008098625A (ja) 2006-09-12 2008-04-24 Murata Mfg Co Ltd コモンモードチョークコイル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148354A (ja) * 1994-11-18 1996-06-07 Taiyo Yuden Co Ltd 積層コモンモードチョークコイル
JPH11273975A (ja) * 1998-03-19 1999-10-08 Matsushita Electric Ind Co Ltd コモンモードチョークコイル
JP2002057042A (ja) * 2000-08-09 2002-02-22 Soshin Electric Co Ltd 積層トランス
JP2007096926A (ja) * 2005-09-29 2007-04-12 Tdk Corp 積層型フィルタ
JP2010034464A (ja) * 2008-07-31 2010-02-12 Toko Inc 積層型電子部品
JP2010141827A (ja) * 2008-12-15 2010-06-24 Murata Mfg Co Ltd ノイズフィルタ

Also Published As

Publication number Publication date
US9230723B2 (en) 2016-01-05
WO2013031873A1 (ja) 2013-03-07
US20140176287A1 (en) 2014-06-26
JPWO2013031873A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP5505564B2 (ja) 積層型コモンモードチョークコイルおよび高周波部品
JP5648768B2 (ja) コモンモードチョークコイル
JP5700140B2 (ja) 積層型コモンモードチョークコイル
JP5617829B2 (ja) コモンモードチョークコイルおよび高周波部品
JP5991453B1 (ja) Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
KR100769031B1 (ko) 서지 흡수 소자 및 서지 흡수 회로
KR101859830B1 (ko) 전자 부품
US10176927B2 (en) Composite electronic component
TWI500213B (zh) Directional coupler
US9373441B2 (en) Composite electronic component
KR101735599B1 (ko) 회로 보호 소자
KR20140116678A (ko) 박막형 공통모드필터 및 그 제조방법
US7606018B2 (en) Surge absorbing circuit
JP2007006242A (ja) サージ吸収回路
TWI608699B (zh) 電子零件
JP2009088329A (ja) コイル部品
JP2017079362A (ja) 積層型フィルタ
JP2007060892A (ja) サージ吸収回路
WO2014141559A1 (ja) インダクタ素子及びｌｃフィルタ
WO2023058675A1 (ja) フィルタ、フィルタモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150