JP5504764B2 - レーザダイオード駆動装置 - Google Patents

Description

本発明は、レーザプリンタ、光ディスクドライブ、光通信装置、携帯電子機器などに使用されるレーザダイオード駆動装置に関し、特に低消費電力で動作可能なレーザダイオード駆動装置に関する。

図１０は、従来の一般的なレーザダイオード駆動装置の概略ブロック図である。レーザダイオードＬＤのためのレーザダイオード駆動装置は、駆動電流制御回路１０と電源回路２０とを備えて構成されている。電源回路２０は、電圧Ｖｄｄの電源に接続され、また、その出力端子ＶｏｕｔにおいてレーザダイオードＬＤのアノードに接続され、出力端子Ｖｏｕｔにおいて出力電圧Ｖｏを発生させることによりレーザダイオードＬＤに電力を供給する。駆動電流制御回路１０は、そのＬＤ出力端子においてレーザダイオードＬＤのカソードに接続されている。駆動電流制御回路１０には画像データ信号（ビデオ信号）ＤＡＴＡが入力され、駆動電流制御回路１０はこの画像データ信号ＤＡＴＡに従ってレーザダイオードＬＤの点灯及び非点灯を制御する。駆動電流制御回路１０は、レーザダイオードＬＤに所定の定電流を流れさせることにより、レーザダイオードＬＤを点灯させる。

ところで、レーザダイオードＬＤの駆動電圧Ｖｏｐには大きな製造ばらつきが存在し、例えば青色レーザダイオードでは３．５Ｖから５Ｖ以上までばらついている。そのため、電源回路２０の出力電圧Ｖｏは、レーザダイオードＬＤの駆動電圧Ｖｏｐの製造ばらつきを考慮して、レーザダイオードＬＤの想定される駆動電圧の最大値（すなわち、最も大きな駆動電圧を有するレーザダイオードＬＤの駆動電圧。以下、最大駆動電圧という。）Ｖｏｐｍａｘ以上であることが必要である。また、レーザダイオードＬＤに駆動電流を供給したとき、レーザダイオードＬＤのカソードが接続されている駆動電流制御回路１０のＬＤ出力端子には、電源回路２０の出力電圧ＶｏからレーザダイオードＬＤの駆動電圧Ｖｏｐの分だけ降下した電圧であるＬＤ端子電圧（又はカソード電圧）Ｖｄｒが生じる。結局、電源回路２０の出力電圧Ｖｏは、レーザダイオードＬＤの最大駆動電圧ＶｏｐｍａｘにＬＤ端子電圧Ｖｄｒを加算した電圧以上に設定している。

以上説明した従来のレーザダイオード駆動装置の例としては、例えば特許文献１に開示されたものがある。

しかしながら、電源回路２０の出力電圧Ｖｏを（レーザダイオードＬＤの最大駆動電圧Ｖｏｐｍａｘ）＋（ＬＤ端子電圧Ｖｄｒ）に設定した場合、レーザダイオードＬＤの実際の駆動電圧Ｖｏｐと最大駆動電圧Ｖｏｐｍａｘとの差が無駄な電力として消費されることになる。例えば、レーザダイオードの駆動電流を０．１Ａに設定し、最大駆動電圧Ｖｏｐｍａｘを６Ｖに設定したとき、使用したレーザダイオードＬＤの実際の駆動電圧Ｖｏｐが４Ｖであるとする。このとき、最大駆動電圧Ｖｏｐｍａｘと実際の駆動電圧Ｖｏｐとの差（すなわち２Ｖ）は、駆動電流制御回路１０のＬＤ端子電圧Ｖｄｒに上乗せされる。従って、上述のように駆動電流が０．１Ａである場合は０．２Ｗだけ、駆動電流制御回路１０により無駄に消費されるという問題がある。

また、近年省電力化が進んだ結果、電源電圧Ｖｄｄが低下し、現在では３．３Ｖ又は５Ｖが主流となっている。しかしながら、これらの電圧では、駆動電圧Ｖｏｐが高い青色レーザダイオードを駆動するには十分ではなく、電源回路２０で昇圧を行う必要がある。そのため、電源回路２０に昇圧型スイッチングレギュレータを用いることが必須になっている。電源回路２０にスイッチングレギュレータを用いると、レーザダイオードＬＤを駆動していない期間も多くの電力を消費するので、レーザダイオードＬＤを駆動する直前に電源回路２０を動作状態にすることにより省電力化を図る必要がある。しかしながら、電源回路２０の立ち上がりが遅いと、レーザダイオードＬＤを駆動するよりもかなり前に電源の立ち上げをしなくてはならず、レーザダイオードＬＤの高速駆動に支障をきたす場合がある。そこで、電源回路２０の出力電圧ＶｏをレーザダイオードＬＤが点灯可能な電圧まで高速に立ち上げる必要がある。

本発明は、以上説明した従来技術の問題点を解決し、レーザダイオード駆動時における消費電力を抑えることができ、しかも電源回路の出力電圧を高速に立ち上げることができるレーザダイオード駆動装置を提供することを目的とする。

本発明の態様に係るレーザダイオード駆動装置によれば、
少なくとも１つのレーザダイオードのためのレーザダイオード駆動装置において、
上記レーザダイオードのアノードに接続され、上記レーザダイオードに印加する可変な出力電圧を発生する電源回路と、
上記レーザダイオードのカソードに接続され、上記レーザダイオードを流れる電流を制御する駆動電流制御回路とを備え、
上記電源回路は、上記レーザダイオードの想定される駆動電圧以上の最大駆動電圧と所定の第１参照電圧との和に等しい立ち上がり電圧を発生し、上記立ち上がり電圧を発生しているときの上記レーザダイオードのカソード電圧を取得し、上記取得されたレーザダイオードのカソード電圧と上記第１参照電圧との差を縮小するように上記立ち上がり電圧から減少させた電圧を発生し、
上記第１参照電圧は、上記駆動電流制御回路により上記レーザダイオードに所定電流を流すために必要な最小の上記レーザダイオードのカソード電圧であることを特徴とする。

上記レーザダイオード駆動装置において、上記電源回路は、上記レーザダイオードのカソード電圧と上記第１参照電圧との差電圧を上記立ち上がり電圧から減算した電圧以上の電圧を発生することを特徴とする。

また、上記レーザダイオード駆動装置において、上記電源回路は、上記レーザダイオードのカソード電圧が所定の電圧範囲に含まれるように上記レーザダイオードに印加する電圧を発生することを特徴とする。

さらに、上記レーザダイオード駆動装置において、上記電圧範囲の下限値は上記第１参照電圧であることを特徴とする。

またさらに、上記レーザダイオード駆動装置において、
上記電源回路は、
上記レーザダイオードのカソード電圧が上記第１参照電圧以下であるか否かを判断する第１コンパレータと、
上記レーザダイオードのカソード電圧が、上記第１参照電圧より高い上記第２参照電圧より高いか否かを判断する第２コンパレータと、
上記第１コンパレータの出力信号がハイレベルであるときカウンタ値を増大させ、上記第２コンパレータの出力信号がハイレベルであるときカウンタ値を減少させるカウンタとを備え、
上記カウンタ値の大小に応じて上記立ち上がり電圧から減少させる電圧量を増減させることを特徴とする。

また、上記レーザダイオード駆動装置において、上記電源回路は、上記レーザダイオードが所定時間以上にわたって連続点灯することを示す信号が外部回路から入力されているときのみ、上記レーザダイオードのカソード電圧を取得し、上記出力電圧を変化させることを特徴とする。

さらに、上記レーザダイオード駆動装置において、上記電源回路は、上記レーザダイオードのためのＡＰＣ信号が外部回路から入力されているときのみ、上記レーザダイオードのカソード電圧を取得し、上記出力電圧を変化させることを特徴とする。

またさらに、上記レーザダイオード駆動装置は複数のレーザダイオードのためのレーザダイオード駆動装置であって、
上記レーザダイオード駆動装置は、
上記複数のレーザダイオードにそれぞれ対応する複数の駆動電流制御回路を備え、上記各駆動電流制御回路は、対応するレーザダイオードのカソードに接続され、上記対応するレーザダイオードを流れる電流を制御し、
上記複数のレーザダイオードの各カソード電圧のうちのいずれか１つのカソード電圧を選択する選択手段を備え、
上記電源回路は、
上記複数のレーザダイオードの各アノードに接続され、
上記選択手段により選択されたカソード電圧を取得し、上記取得されたカソード電圧に基づいて上記出力電圧を変化させることを特徴とする。

また、上記レーザダイオード駆動装置において、上記選択手段は、上記複数のレーザダイオードの各カソード電圧のうちの最小のカソード電圧を選択することを特徴とする。

さらに、上記レーザダイオード駆動装置において、上記電源回路はスイッチングレギュレータを備えたことを特徴とする。

またさらに、上記レーザダイオード駆動装置において、上記スイッチングレギュレータは昇圧型スイッチングレギュレータであることを特徴とする。

本発明に係るレーザダイオード駆動装置は、以上の構成を備えたことにより、レーザダイオード駆動時における消費電力を抑えることができ、しかも電源回路の出力電圧を高速に立ち上げることができる。

本発明の第１の実施形態によれば、最初に、電源回路２０の出力電圧Ｖｏを、（最大駆動電圧Ｖｏｐｍａｘ）＋（第１参照電圧Ｖｒ１）という、やや高めな電圧に設定したので、出力電圧Ｖｏの立ち上がりを短縮し、かつレーザダイオードを確実に点灯させることが可能になった。電源回路２０の出力電圧Ｖｏを立ち上げた後、電源回路２０の出力電圧Ｖｏを、（実際に接続しているレーザダイオードＬＤの駆動電圧Ｖｏｐ）＋（最小のＬＤ端子電圧である第１参照電圧Ｖｒ１）に変化させるように制御したので、駆動電圧の無駄がなくなり消費電力の低減が図れるようになった。また、ＡＰＣ信号や長期点灯信号により繰り返し、基準電圧Ｖｒｅｆを変更し、出力電圧Ｖｏを微調整するようにしたので、温度変化等に起因してレーザダイオードＬＤの駆動電圧Ｖｏｐが変化した場合でも、電源回路２０の出力電圧Ｖｏは常に最適な駆動電圧を維持することが可能になった。

本発明の第２の実施形態によれば、ＬＤ端子電圧Ｖｄｒは、第１参照電圧Ｖｒ１と、第１参照電圧Ｖｒ１より少し高い第２参照電圧Ｖｒ２との間の電圧範囲に維持されるように制御され、駆動電流制御回路での無駄な電力消費を抑えることが可能になった。

本発明の第３及び第４の実施形態によれば、複数のレーザダイオードを駆動することが可能になった。さらに第４の実施形態によれば、常に、サンプルホールド回路２５には低い方のＬＤ端子電圧が自動的に入力されるので、電源回路２０の出力電圧Ｖｏを、より高い駆動電圧Ｖｏｐを有するレーザダイオードＬＤに合わせることが可能になった。

本発明の第１の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。 図１のレーザダイオード駆動装置において、タイミング信号が長期点灯信号である場合の構成を示すブロック図である。 図２のレーザダイオード駆動装置における画像データ信号ＤＡＴＡ及びタイミング信号を例示するタイミングチャートである。 図１のレーザダイオード駆動装置において、タイミング信号がサンプリング開始信号及びＡＤ変換開始信号である場合の構成を示すブロック図である。 図４のレーザダイオード駆動装置における画像データ信号ＤＡＴＡ及びタイミング信号を例示するタイミングチャートである。 図１のレーザダイオード駆動装置において、タイミング信号がＡＰＣ３信号である場合の構成を示すブロック図である。 本発明の第２の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。 本発明の第３の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。 本発明の第４の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。 従来の一般的なレーザダイオード駆動装置の概略ブロック図である。

以下、図面を参照して、本発明の実施形態を詳細に説明する。

第１の実施形態．
図１は、本発明の第１の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。レーザダイオードＬＤのためのレーザダイオード駆動装置は、レーザダイオードＬＤのカソードに接続され、レーザダイオードＬＤを流れる電流を制御する駆動電流制御回路１０と、レーザダイオードＬＤのアノードに接続され、レーザダイオードＬＤに印加する可変な出力電圧を発生する電源回路２０と、電圧設定回路４０とを備えて構成される。

駆動電流制御回路１０は、ＯＲ回路１１、スイッチング電流源Ｉ１、バイアス電流源Ｉ２、スイッチＳＷ１、及びＮＭＯＳトランジスタＭ１，Ｍ２を備えて構成される。駆動電流制御回路１０には、前段処理回路１（図２〜図６を参照）で生成されたＡＰＣ信号（Automatic Power Control信号。ＡＰＣ１信号、ＡＰＣ２信号及びＡＰＣ３信号を含む。）及び画像データ信号ＤＡＴＡが入力される。

駆動電流制御回路１０において、スイッチング電流源Ｉ１及びバイアス電流源Ｉ２は電圧Ｖｄｄの電源にそれぞれ接続されるとともに、スイッチング電流源Ｉ１は、スイッチＳＷ１を介してＮＭＯＳトランジスタＭ１のドレインに接続され、バイアス電流源Ｉ２は、直接にＮＭＯＳトランジスタＭ１のドレインに接続されている。スイッチング電流源Ｉ１の電流は、レーザダイオードＬＤを所定の輝度で点灯させるための電流であり、通常、ＡＰＣ１信号によって適切な電流値に制御される。バイアス電流源Ｉ２の電流は、レーザダイオードＬＤのしきい値電流よりやや小さい電流値に設定される。バイアス電流源Ｉ２の電流値も、ＡＰＣ２信号により適切な電流値に制御することができる。ＯＲ回路１１の２つの入力端子のうち、一方の入力端子にはＡＰＣ３信号が入力され、他方の入力端子には画像データ信号ＤＡＴＡが入力される。ＯＲ回路１１の出力信号は、ＡＰＣ３信号及び画像データ信号ＤＡＴＡのいずれかがハイレベルであるときにスイッチＳＷ１をオンにするように、スイッチＳＷ１の開閉を制御する。ＮＭＯＳトランジスタＭ１のソースは、接地端子（ＧＮＤ）に接続され、そのゲートは自身のドレインに接続されるとともに、ＮＭＯＳトランジスタＭ２のゲートに接続されている。ＮＭＯＳトランジスタＭ２のソースもまた、接地端子（ＧＮＤ）に接続されている。従って、ＮＭＯＳトランジスタＭ１，Ｍ２はカレントミラー回路を構成している。ＮＭＯＳトランジスタＭ２のドレインが駆動電流制御回路１０のＬＤ出力端子になっている。このＬＤ出力端子にはレーザダイオードＬＤのカソードが接続されている。また、ＬＤ出力端子は電源回路２０のサンプルホールド回路２５（詳細後述）にも接続されている。駆動電流制御回路１０は、以上の構成を備えたことにより、レーザダイオードＬＤに所定の定電流が流れるように電流を制御する。

電源回路２０は、定電圧回路２１、誤差増幅回路２２、基準電圧生成回路２３、分周回路２４、サンプルホールド回路２５、分圧抵抗Ｒ１，Ｒ２、及び第１参照電圧Ｖｒ１の電圧源を備えて構成される。電源回路２０には、前段処理回路１（図２〜図６を参照）で生成されたタイミング信号と、ＬＤ出力端子の電圧（ＬＤ端子電圧）Ｖｄｒと、所定のクロック信号ＣＬＫと、電圧設定回路４０からの電圧設定信号とが入力される。ＬＤ端子電圧Ｖｄは、レーザダイオードＬＤのカソード電圧でもある。

定電圧回路２１はスイッチングレギュレータを用いて構成されている。スイッチングレギュレータは、例えば昇圧型スイッチングレギュレータである。定電圧回路２１には、クロック信号ＣＬＫと、後述する誤差増幅回路２２の出力信号とが入力される。定電圧回路２１は、電圧Ｖｄｄの電源に接続され、また、その出力端子ＶｏｕｔにおいてレーザダイオードＬＤのアノードに接続され、出力端子Ｖｏｕｔにおいて出力電圧Ｖｏを発生させることによりレーザダイオードＬＤに電力を供給する。従って、定電圧回路２１の出力電圧Ｖｏが電源回路２０の出力電圧Ｖｏである。分圧抵抗Ｒ１，Ｒ２は、定電圧回路２１の出力端子Ｖｏｕｔと接地端子（ＧＮＤ）との間に、互いに直列に接続されている。分圧抵抗Ｒ１，Ｒ２を互いに接続したノードにおいて、出力電圧Ｖｏを分圧した分圧電圧Ｖｂが生じ、分圧電圧Ｖｂは誤差増幅回路２２の反転入力端子に入力される。誤差増幅回路２２の非反転入力端子には、後述する基準電圧生成回路２３によって発生される基準電圧Ｖｒｅｆが入力される。誤差増幅回路２２は、分圧電圧Ｖｂと基準電圧Ｖｒｅｆとの差電圧を定電圧回路２１に出力し、定電圧回路２１は、この差電圧が０Ｖになるように出力電圧Ｖｏを制御する。サンプルホールド回路２５の入力端子にはＬＤ出力端子が接続されてＬＤ端子電圧Ｖｄｒが入力され、さらに、サンプルホールド回路２５の制御入力端子には、サンプルホールド回路２５の動作を制御するためにタイミング信号（詳細後述）が入力される。サンプルホールド回路２５は、ＬＤ端子電圧Ｖｄｒをサンプリングして格納し、格納されたＬＤ端子電圧Ｖｄｒをデジタル化して、基準電圧生成回路２３に出力する。基準電圧生成回路２３には、上述したサンプルホールド回路２５の出力と、所定の第１参照電圧Ｖｒ１と、電圧設定回路４０からの電圧設定信号とが入力され、後述する処理により基準電圧Ｖｒｅｆを発生して、誤差増幅回路２２の非反転入力端子に入力する。第１参照電圧Ｖｒ１は、駆動電流制御回路１０によって設定された所定の定電流をレーザダイオードＬＤに供給する際に必要な最小のＮＭＯＳトランジスタＭ２のドレイン電圧、すなわち必要なＬＤ端子電圧Ｖｄｒの最小値に等しく、例えば所定の電圧源から基準電圧生成回路２３に供給される。また、基準電圧生成回路２３には、クロック信号ＣＬＫを分周回路２４で分周したクロック信号が入力され、基準電圧生成回路２３内のＤＡコンバータ（図示せず。）を動作させている。

電圧設定回路４０は、レーザダイオードＬＤの駆動を開始する前の初期設定として、定電圧回路２１の出力電圧Ｖｏを設定するための電圧設定信号を基準電圧生成回路２３に送る。電圧設定信号は、使用されうるレーザダイオードＬＤの最大駆動電圧Ｖｏｐｍａｘと、分圧抵抗Ｒ１，Ｒ２の比で決まる定数Ｎ＝（Ｒ１＋Ｒ２）／Ｒ２とについての情報を含む。なお、第１参照電圧Ｖｒ１は、電源回路２０内に実際に電圧源を設けて当該電圧源で発生される必要はなく、デジタルデータとして基準電圧生成回路２３に入力されて保持されていてもよい。従って、電圧設定信号は、第１参照電圧Ｖｒ１についての情報をさらに含んでいてもよい。

以下、図２〜図６を参照して、サンプルホールド回路２５の動作を制御するためのタイミング信号の使用について説明する。

図２は、図１のレーザダイオード駆動装置において、タイミング信号が長期点灯信号である場合の構成を示すブロック図である。図２の構成は、レーザダイオード駆動装置の外部でタイミング信号を生成することを特徴とする。レーザダイオード駆動装置の前段に前段処理回路１が設けられ、図２の前段処理回路１は、ＡＰＣ制御回路２と、画像データメモリ３と、タイミング決定回路４とを備えて構成される。ＡＰＣ動作のために、レーザダイオードＬＤに近接してフォトダイオードＰＤが設けられ、フォトダイオードＰＤは、レーザダイオードＬＤの光量を示す信号を生成してＡＰＣ制御回路２に送る。ＡＰＣ制御回路２は、フォトダイオードＰＤからの信号に基づいて、レーザダイオードＬＤの光量を一定に制御するためのＡＰＣ信号（ＡＰＣ１信号、ＡＰＣ２信号及びＡＰＣ３信号を含む。）を生成して駆動電流制御回路１０に送る。画像データメモリ３は、画像処理プロセッサ（図示せず。）等によって処理された画像データを格納し、格納された画像データを含む画像データ信号ＤＡＴＡを駆動電流制御回路１０に送る。タイミング決定回路４は、画像データメモリ３から駆動電流制御回路１０に送られる画像データ信号ＤＡＴＡが連続してハイレベルである期間（すなわちレーザダイオードＬＤを連続点灯させる期間）の長さを判断し、上記期間が所定時間（アクイジションタイム）以上である場合には、画像データ信号ＤＡＴＡに同期して、タイミング信号として長期点灯信号を電源回路２０のサンプルホールド回路２５に送る。アクイジションタイムは、レーザダイオードＬＤの点灯時にＬＤ出力端子に発生するＬＤ端子電圧Ｖｄｒをサンプルホールド回路２５でサンプリングして記憶するために要する時間であり、詳しくは、サンプリング中にＬＤ端子電圧が可能な最小値から最大値（又はその逆）に変化したとき、変化後の電圧が規定範囲内に落ち着くまでの時間である。図３は、図２のレーザダイオード駆動装置における画像データ信号ＤＡＴＡ及びタイミング信号を例示するタイミングチャートである。サンプルホールド回路２５は、長期点灯信号がローレベルからハイレベルになる信号エッジ（時間ｔ１）において、ＬＤ端子電圧Ｖｄｒのサンプリングを開始し、長期点灯信号がハイレベルからローレベルになる信号エッジ（時間ｔ２）において、サンプリングされたＬＤ端子電圧ＶｄｒのＡＤ変換を開始する。なお、画像データ信号ＤＡＴＡが連続してハイレベルである期間がアクイジションタイムに満たない場合は、レーザダイオードＬＤの点灯時間が極めて短いので、ＬＤ端子電圧Ｖｄｒをサンプリングして格納するのに十分な時間が取れない。従って、この場合は、ＬＤ端子電圧Ｖｄｒのサンプリング及び格納を実行せず、当然ながら電源回路２０の出力電圧Ｖｏの変更も実行しない。電源回路２０は、長期点灯信号がサンプルホールド回路２５に入力されているときのみ、ＬＤ端子電圧Ｖｄｒを取得し、電源回路の出力電圧Ｖｏを変化させる。

図４は、図１のレーザダイオード駆動装置において、タイミング信号がサンプリング開始信号及びＡＤ変換開始信号である場合の構成を示すブロック図である。図４の構成は、前段処理回路１によってタイミング信号を生成するのではなく、レーザダイオード駆動装置の側で画像データ信号ＤＡＴＡに基づいてタイミング信号を生成することを特徴とする。このため、図４の構成では、図２の前段処理回路１内のタイミング決定回路４に代えて、レーザダイオード駆動装置がタイミング決定回路５をさらに備えて構成される。画像データメモリ３に格納された画像データを含む画像データ信号ＤＡＴＡは、駆動電流制御回路１０に送られるとともに、タイミング決定回路５にも送られる。タイミング決定回路５は、到来した画像データ信号ＤＡＴＡがローレベルからハイレベルになったとき、タイミング信号としてサンプリング開始信号を電源回路２０のサンプルホールド回路２５に送る。タイミング決定回路５はさらに、画像データ信号ＤＡＴＡが連続してハイレベルである期間の長さを判断し、上記期間がアクイジションタイム以上である場合には、アクイジションタイムが経過した時点で、タイミング信号としてＡＤ変換開始信号を電源回路２０のサンプルホールド回路２５に送る。図５は、図４のレーザダイオード駆動装置における画像データ信号ＤＡＴＡ及びタイミング信号を例示するタイミングチャートである。図５において、図３との比較のために、タイミング信号がローレベルからハイレベルになる信号エッジ（時間ｔ１）によりサンプリング開始信号を表し、タイミング信号がハイレベルからローレベルになる信号エッジ（時間ｔ２）によりＡＤ変換開始信号を表す。サンプルホールド回路２５は、サンプリング開始信号が入力されたとき、ＬＤ端子電圧Ｖｄｒのサンプリングを開始し、ＡＤ変換開始信号が入力されたとき、サンプリングされたＬＤ端子電圧ＶｄｒのＡＤ変換を開始する。

図６は、図１のレーザダイオード駆動装置において、タイミング信号がＡＰＣ３信号である場合の構成を示すブロック図である。図２〜図５のタイミング信号は、レーザダイオードＬＤが所定時間以上にわたって連続点灯することを示す信号であったが、このような信号に代えて、タイミング信号としてＡＰＣ信号を用いることもできる。図６の構成では、ＯＲ回路１１に入力されるＡＰＣ３信号は、サンプルホールド回路２５にも送られる。ＡＰＣ３信号は、アクイジションタイム以上の期間にわたって連続してハイレベルになる（すなわちレーザダイオードＬＤを連続点灯させる）ように設定される。サンプルホールド回路２５は、ＡＰＣ３信号がローレベルからハイレベルになる信号エッジにおいて、ＬＤ端子電圧Ｖｄｒのサンプリングを開始し、ＡＰＣ３信号がハイレベルからローレベルになる信号エッジにおいて、サンプリングされたＬＤ端子電圧ＶｄｒのＡＤ変換を開始する。電源回路２０は、ＡＰＣ３信号がサンプルホールド回路２５に入力されているときのみ、ＬＤ端子電圧Ｖｄｒを取得し、電源回路の出力電圧Ｖｏを変化させる。

以上説明した図２〜図６の各タイミング信号を組み合わせて用いてもよい。例えば、
図２及び図６の構成を組み合わせ、長期点灯信号（図２）及びＡＰＣ３信号（図６）の少なくとも一方がサンプルホールド回路２５に入力されたときにＬＤ端子電圧Ｖｄｒのサンプリング及び格納を行ってもよい。

次に、図１のレーザダイオード駆動装置の動作を説明する。本実施形態のレーザダイオード駆動装置において、電源回路２０は、レーザダイオードＬＤの想定される駆動電圧以上の最大駆動電圧Ｖｏｐｍａｘと第１参照電圧Ｖｒ１との和に等しい出力電圧の初期値（立ち上がり電圧）Ｖｏ＿ｉｎｉｔを発生し、出力電圧の初期値Ｖｏ＿ｉｎｉｔを発生しているときのＬＤ端子電圧Ｖｄｒを取得し、取得されたＬＤ端子電圧Ｖｄｒと第１参照電圧Ｖｒ１との差を縮小するように出力電圧の初期値Ｖｏ＿ｉｎｉｔから減少させた電圧を発生する。

まず、基準電圧生成回路２３は、電圧設定回路４０から入力された電圧設定信号に基づいて、基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔを設定して誤差増幅回路２２の非反転入力端子に入力する。基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔは、定電圧回路２１の出力電圧の初期値Ｖｏ＿ｉｎｉｔが（レーザダイオードＬＤの最大駆動電圧Ｖｏｐｍａｘ）＋（第１参照電圧Ｖｒ１）になるように設定される。このように、レーザダイオード駆動装置は、最初に、どのような駆動電圧Ｖｏｐを有するレーザダイオードＬＤであっても確実に点灯させることのできるやや高めの出力電圧の初期値Ｖｏ＿ｉｎｉｔを立ち上がり電圧として設定することにより、電源回路２０の立ち上がりを速くすることができる。ＮＭＯＳトランジスタＭ１，Ｍ２はカレントミラー回路を構成し、ＮＭＯＳトランジスタＭ１にはバイアス電流源Ｉ２の電流が常に供給されている。このため、電源回路２０の出力電圧Ｖｏ＿ｉｎｉｔが立ち上がると、レーザダイオードＬＤにはバイアス電流源Ｉ２の電流に等しい電流が流れる。しかしながら、バイアス電流源Ｉ２の電流だけではレーザダイオードＬＤのしきい値電流値以下であるので、レーザダイオードＬＤは点灯しない。次に、駆動電流制御回路１０のＯＲ回路１１にＡＰＣ３信号が入力されたとする。するとスイッチＳＷ１がオンになり、レーザダイオードＬＤを流れる電流にスイッチング電流源Ｉ１の電流が加算され、レーザダイオードＬＤは点灯する。このとき、サンプルホールド回路２５は、ＮＭＯＳトランジスタＭ２のドレイン電圧であるＬＤ端子電圧Ｖｄｒをサンプリングしてデジタル信号に変換し、変換後のＬＤ端子電圧Ｖｄｒを基準電圧生成回路２３に送る。基準電圧生成回路２３は、サンプルホールド回路２５より入力されたＬＤ端子電圧Ｖｄｒから、第１参照電圧Ｖｒ１を減算した差電圧信号を生成し、さらに、この差電圧信号を分圧抵抗Ｒ１，Ｒ２の比で決まる定数Ｎ＝（Ｒ１＋Ｒ２）／Ｒ２＝Ｖｏ／Ｖｂで除算した差電圧信号を生成し、基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔから、この除算された差電圧信号を減算した電圧を基準電圧Ｖｒｅｆとして出力する。

上記の動作を式で表すと以下のようになる。まず、基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔは、
［数１］
Ｖｒｅｆ＿ｉｎｉｔ＝（Ｖｏｐｍａｘ＋Ｖｒ１）／Ｎ
になる。基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔを設定しているとき、電源回路２０の出力電圧は基準電圧のＮ倍であるので、出力電圧の初期値Ｖｏ＿ｉｎｉｔ＝Ｖｏｐｍａｘ＋Ｖｒ１になる。サンプルホールド回路２５より入力されたＬＤ端子電圧の初期値Ｖｄｒ＿ｉｎｉｔから、第１参照電圧Ｖｒ１を減算すると、その差電圧ΔＶは、
［数２］
ΔＶ＝Ｖｄｒ＿ｉｎｉｔ−Ｖｒ１
になる。数２の差電圧ΔＶを定数Ｎで割ると、
［数３］
ΔＶ／Ｎ＝（Ｖｄｒ＿ｉｎｉｔ−Ｖｒ１）／Ｎ
になる。数１から数３を減算した電圧を最終的な基準電圧Ｖｒｅｆとする。
［数４］
Ｖｒｅｆ＝（Ｖｏｐｍａｘ＋Ｖｒ１−Ｖｄｒ＿ｉｎｉｔ＋Ｖｒ１）／Ｎ

基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔを設定しているとき、ＬＤ端子電圧の初期値Ｖｄｒ＿ｉｎｉｔは、出力電圧の初期値Ｖｏ＿ｉｎｉｔからレーザダイオードＬＤの駆動電圧Ｖｏｐを減算した電圧であるから、
［数５］
Ｖｄｒ＿ｉｎｉｔ＝Ｖｏ＿ｉｎｉｔ−Ｖｏｐ＝Ｖｏｐｍａｘ＋Ｖｒ１−Ｖｏｐ
になる。数４に数５を代入すると、
［数６］
Ｖｒｅｆ
＝（Ｖｏｐｍａｘ＋Ｖｒ１−Ｖｏｐｍａｘ−Ｖｒ１＋Ｖｏｐ＋Ｖｒ１）／Ｎ
＝（Ｖｏｐ＋Ｖｒ１）／Ｎ
になる。出力電圧Ｖｏは基準電圧ＶｒｅｆのＮ倍であるので、数４の基準電圧Ｖｒｅｆを設定しているときの出力電圧Ｖｏは、
［数７］
Ｖｏ＝Ｖｏｐ＋Ｖｒ１
になる。すなわち、数４の基準電圧Ｖｒｅｆを設定することにより、出力電圧Ｖｏは（レーザダイオードＬＤの駆動電圧Ｖｏｐ）＋（第１参照電圧Ｖｒ１）に制御される。

なお、数４の基準電圧Ｖｒｅｆを設定することにより得られる出力電圧Ｖｏには、誤差要因が含まれていない。例えば、サンプルホールド回路２５におけるＡＤ変換の誤差や、ＬＤ端子電圧Ｖｄｒの最小値のばらつきなどがある。これらの要素を考慮して、出力電圧Ｖｏに多少の余裕をもたせた方がよい場合がある。このような場合は、数７の右辺に多少のオフセット電圧が加算されるように基準電圧Ｖｒｅｆを設定すればよい。例えば、第１参照電圧Ｖｒ１にオフセット電圧としてＶαを加算することにより、出力電圧Ｖｏに余裕を持たせることができる。

以上説明したように、本実施形態のレーザダイオード駆動装置によれば、最初に、電源回路２０の出力電圧Ｖｏを、（最大駆動電圧Ｖｏｐｍａｘ）＋（第１参照電圧Ｖｒ１）という、やや高めな電圧に設定したので、電源の立ち上がりを速くすることが可能になった。電源回路２０の出力電圧Ｖｏを立ち上げた後、電源回路２０の出力電圧Ｖｏを、（実際に接続しているレーザダイオードＬＤの駆動電圧Ｖｏｐ）＋（最小のＬＤ端子電圧である第１参照電圧Ｖｒ１）に変化させるように制御したので、駆動電圧の無駄がなくなり消費電力の低減が図れるようになった。また、ＡＰＣ信号や長期点灯信号により繰り返し、基準電圧Ｖｒｅｆを変更し、出力電圧Ｖｏを微調整するようにしたので、温度変化等に起因してレーザダイオードＬＤの駆動電圧Ｖｏｐが変化した場合でも、電源回路２０の出力電圧Ｖｏは常に最適な駆動電圧を維持することが可能になった。

第２の実施形態．
図７は、本発明の第２の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。レーザダイオードＬＤのためのレーザダイオード駆動装置は、駆動電流制御回路１０、電源回路２０、及び電圧設定回路４０を備えて構成される。本実施形態のレーザダイオード駆動装置は、第１の実施形態のサンプルホールド回路２５に代えて電圧差検出回路３０を備え、第１の実施形態の第１参照電圧Ｖｒ１の電圧源を電圧差検出回路３０内に組み込み、さらに、第１の実施形態の基準電圧生成回路２３に代えて、電圧差検出回路３０の出力信号を参照する基準電圧生成回路２６を備えたことを特徴とする。その他の部分は第１の実施形態のレーザダイオード駆動装置と同様であるので、以下、相違点についてのみ説明する。

電圧差検出回路３０は、第１のコンパレータ３１、第２のコンパレータ３２、第１記憶手段であるラッチ回路３３、第２記憶手段であるラッチ回路３４、アップダウンカウンタ３５、及び分圧抵抗Ｒ３，Ｒ４，Ｒ５を備えて構成される。

電圧差検出回路３０において、分圧抵抗Ｒ３，Ｒ４，Ｒ５は、電圧Ｖｄｄの電源と接地端子（ＧＮＤ）との間に直列に接続されている。分圧抵抗Ｒ４，Ｒ５を互いに接続したノードに第１参照電圧Ｖｒ１が生じる。分圧抵抗Ｒ３，Ｒ４を互いに接続したノードに第２参照電圧Ｖｒ２が生じる。第１参照電圧Ｖｒ１は、第１の実施形態の第１参照電圧Ｖｒ１と同じ電圧である。第２参照電圧Ｖｒ２は、第１参照電圧より少し高い電圧になるように設定される。コンパレータ３１，３２の非反転入力端子にはＬＤ端子電圧Ｖｄｒが入力される。コンパレータ３１の反転入力端子には第１参照電圧Ｖｒ１が入力され、コンパレータ３２の反転入力端子には第２参照電圧Ｖｒ２が入力される。コンパレータ３１は、ＬＤ端子電圧Ｖｄｒが第１参照電圧Ｖｒ１以下であるか否かを比較して判断する。また、コンパレータ３２は、ＬＤ端子電圧Ｖｄｒが第２参照電圧Ｖｒ２より高いか否かを比較して判断する。コンパレータ３１の出力信号は、第１記憶手段であるラッチ回路３３に入力され、コンパレータ３２の出力信号は、第２記憶手段であるラッチ回路３４に入力される。ラッチ回路３３，３４の出力信号はともに、アップダウンカウンタ３５に入力される。ラッチ回路３３，３４の制御入力端子と、アップダウンカウンタ３５の制御入力端子（又はカウント入力端子）には、それらの動作を制御するためのタイミング信号が入力される。本実施形態のタイミング信号は、（コンパレータ３１，３２の動作時間）＋（ラッチ回路３３，３４の動作時間）以上の継続時間を有していればよい。本実施形態のタイミング信号は、第１の実施形態のタイミング信号と同様に、図２〜図６のタイミング信号のいずれか又は組み合わせを用いてもよい。ラッチ回路３３，３４はそれぞれ、コンパレータ３１，３２から入力された信号を、タイミング信号に同期して記憶する。

アップダウンカウンタ３５は、タイミング信号がハイレベルからローレベルになる信号エッジ（終了エッジ）においてカウント動作を行う。このとき、ラッチ回路３３の出力がハイレベルである場合（すなわち、コンパレータ３１において、ＬＤ端子電圧Ｖｄｒが第１参照電圧Ｖｒ１以下であると判断されたとき）は、アップカウントを行い、ラッチ回路３４の出力がローレベルである場合（すなわち、コンパレータ３２において、ＬＤ端子電圧Ｖｄｒが第２参照電圧Ｖｒ２より高いと判断されたとき）は、ダウンカウントを行い、ラッチ回路３３の出力がローレベルでありかつラッチ回路３４の出力がハイレベルである場合は、カウント値を変更せずに出力状態をホールドする。本実施形態では、タイミング信号の終了エッジ毎に「＋１」又は「−１」のカウント動作を行うが、カウント値はこれらに限らず、終了エッジ毎に複数カウント値のカウント動作を行ってもよい。また、タイミング信号がハイレベルである時間の長さに応じてカウント値を変化させてもよい。

最後に、アップダウンカウンタ３５の出力信号（すなわちカウント値）は基準電圧生成回路２６に入力される。基準電圧生成回路２６において、カウント値は所定の電圧変化量に対応付けられている。基準電圧生成回路２６は、電圧設定回路４０から入力された電圧設定信号に基づいて基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔを設定して誤差増幅回路２２の非反転入力端子に入力した後、設定した基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔから、カウント値に対応する電圧変化量を減算した電圧を、基準電圧Ｖｒｅｆとして誤差増幅回路２２の非反転入力端子に入力する。これにより、カウンタ値が大きい場合には、減少させる電圧量を増大させ、カウンタ値が小さい場合には、減少させる電圧量を減少させる。

次に、図７のレーザダイオード駆動装置の動作を説明する。

まず、基準電圧生成回路２６は、電圧設定回路４０から入力された電圧設定信号に基づいて、基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔを設定して誤差増幅回路２２の非反転入力端子に入力する。基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔは、定電圧回路２１の出力電圧の初期値Ｖｏ＿ｉｎｉｔが（レーザダイオードＬＤの最大駆動電圧Ｖｏｐｍａｘ）＋（第１参照電圧Ｖｒ１）になるように設定される。電源回路２０の出力電圧Ｖｏ＿ｉｎｉｔが立ち上がると、レーザダイオードＬＤにはバイアス電流源Ｉ２の電流に等しい電流が流れる。次に、駆動電流制御回路１０のＯＲ回路１１にＡＰＣ３信号が入力されたとする。するとスイッチＳＷ１がオンになり、レーザダイオードＬＤを流れる電流にスイッチング電流源Ｉ１の電流が加算され、レーザダイオードＬＤは点灯する。このとき、コンパレータ３１，３２はそれぞれ、ＬＤ端子電圧Ｖｄｒ及び第１参照電圧Ｖｒ１の比較結果と、ＬＤ端子電圧Ｖｄｒ及び第２参照電圧Ｖｒ２の比較結果とを出力する。これらの比較結果は、ラッチ回路３３，３４によって記憶される。ＬＤ端子電圧Ｖｄｒが第２参照電圧Ｖｒ２より高い場合は、コンパレータ３２の出力はハイレベルになるので、ラッチ回路３４の出力信号がハイレベルになる。このとき、アップダウンカウンタ３５はアップカウントを行い、カウント値を大きくする。次いで、基準電圧生成回路２６は、基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔからカウント値に対応する電圧変化量を減算した電圧を基準電圧Ｖｒｅｆとして生成するので、基準電圧Ｖｒｅｆは基準電圧の初期値Ｖｒｅｆ＿ｉｎｉｔよりも低下する。基準電圧Ｖｒｅｆが低下すると、出力電圧Ｖｏ及びＬＤ端子電圧Ｖｄｒが低下する。ＬＤ端子電圧Ｖｄｒが第２参照電圧Ｖｒ２以下でありかつ第１参照電圧Ｖｒ１より高くなると、コンパレータ３２の出力はローレベルになり、コンパレータ３１の出力はハイレベルになる。このとき、アップダウンカウンタ３５はカウント動作を停止してカウント値をホールドする。この状態では基準電圧Ｖｒｅｆは安定する。

しかしながら、基準電圧Ｖｒｅｆを下げ過ぎたり、温度変化等に起因してレーザダイオードＬＤの駆動電圧Ｖｏｐが変化したりして、ＬＤ端子電圧Ｖｄｒが第１参照電圧Ｖｒｅｆ以下になった場合は、コンパレータ３１がローレベルになる。このとき、アップダウンカウンタ３５はダウンカウントを行い、カウント値を小さくするので、基準電圧Ｖｒｅｆが高くなり、これにより出力電圧Ｖｏ及びＬＤ端子電圧Ｖｄｒを上昇させる。ＬＤ端子電圧Ｖｄｒが第１参照電圧Ｖｒ１をより高くなりかつ第２参照電圧Ｖｒ２以下になると、コンパレータ３１の出力信号はハイレベルになり、コンパレータ３２の出力信号はローレベルになる。このとき、アップダウンカウンタ３５はカウント動作を停止してカウント値をホールドする。この状態では基準電圧Ｖｒｅｆは安定する。

以上説明したように、本実施形態のレーザダイオード駆動装置によれば、第１の実施形態のレーザダイオード駆動装置と同様に、レーザダイオード駆動時における消費電力を抑えることができ、しかも電源回路の出力電圧を高速に立ち上げることができる。本実施形態のレーザダイオード駆動装置によれば、ＬＤ端子電圧Ｖｄｒは、第１参照電圧Ｖｒ１と、第１参照電圧Ｖｒ１より少し高い第２参照電圧Ｖｒ２との間の電圧範囲（すなわち、第１参照電圧Ｖｒ１を下限とし、第２参照電圧Ｖｒ２を上限とする電圧範囲）に維持されるように制御され、駆動電流制御回路１０での無駄な消費電力を抑えることが可能になった。

第３の実施形態．
図８は、本発明の第３の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。第１及び第２の実施形態のレーザダイオード駆動装置は単一のレーザダイオードＬＤを駆動させたが、駆動されるレーザダイオードの個数は１つに限定されない。本実施形態では２つのレーザダイオードＬＤａ，ＬＤｂが使用され、レーザダイオード駆動装置は、図１の駆動電流制御回路１０に代えて、レーザダイオードＬＤａのための駆動電流制御回路１０ａと、レーザダイオードＬＤｂのための駆動電流制御回路１０ｂとを備えたことを特徴とする。以下、第１の実施形態のレーザダイオード駆動装置との相違点についてのみ説明する。

図８の構成において、以下、レーザダイオードＬＤａを駆動するための部分をＡチャンネルと呼び、レーザダイオードＬＤｂを駆動するための部分をＢチャンネルと呼ぶ。Ａチャンネルの駆動電流制御回路１０ａには、ＡＰＣ信号（ＡＰＣ１ａ信号、ＡＰＣ２ａ信号及びＡＰＣ３ａ信号を含む。）及び画像データ信号ＤＡＴＡａが入力される。電源回路２０には、スイッチＳＷ２を介してＡチャンネルのタイミング信号が入力され、スイッチＳＷ３を介して駆動電流制御回路１０ａのＬＤ出力端子の電圧（ＡチャンネルのＬＤ端子電圧）Ｖｄｒａが入力される。Ｂチャンネルの駆動電流制御回路１０ｂには、ＡＰＣ信号（ＡＰＣ１ｂ信号、ＡＰＣ２ｂ信号及びＡＰＣ３ｂ信号を含む。）及び画像データ信号ＤＡＴＡｂが入力される。電源回路２０には、スイッチＳＷ２を介してＢチャンネルのタイミング信号が入力され、スイッチＳＷ３を介して駆動電流制御回路１０ｂのＬＤ出力端子の電圧（ＢチャンネルのＬＤ端子電圧）Ｖｄｒｂが入力される。レーザダイオードＬＤａ，ＬＤｂの各アノードは電源回路２０に接続され、各カソードは、対応する駆動電流制御回路１０ａ，１０ｂに接続される。駆動電流制御回路１０ａ，１０ｂの内部はそれぞれ、図１の駆動電流制御回路１０と同様に構成される。スイッチＳＷ２は、サンプルホールド回路２５の動作を制御するために、Ａチャンネルのタイミング信号及びＢチャンネルのタイミング信号のうちのいずれか一方をサンプルホールド回路２５の制御入力端子に送る。スイッチＳＷ３は、ＡチャンネルのＬＤ端子電圧Ｖｄｒａ及びＢチャンネルのＬＤ端子電圧Ｖｄｒｂのうちのいずれか一方を、ＬＤ端子電圧Ｖｄｒとしてサンプルホールド回路の入力端子に送る。スイッチＳＷ２，ＳＷ３は、外部からの選択信号に従って、連動してＡチャンネルの側又はＢチャンネルの側に接続される。選択信号は、レーザダイオード駆動装置の外部の制御回路（例えばＣＰＵなど。図示せず。）から供給される。レーザダイオードＬＤａ，ＬＤｂを接続した時点で選択するチャンネルが決まった場合は、選択信号の信号源として電圧Ｖｄｄの電源もしくは接地端子（ＧＮＤ）を用いることにより、Ａチャンネルの側及びＢチャンネルの側のいずれか一方に固定的に接続してもよい。

電源回路２０は、スイッチＳＷ２，ＳＷ３がＡチャンネルの側に接続されている場合は、ＡチャンネルのＬＤ端子電圧Ｖｄｒａが第１参照電圧Ｖｒ１以上になるように電源回路２０の出力電圧Ｖｏを制御し、スイッチＳＷ２，ＳＷ３がＢチャンネルの側に接続されている場合は、ＢチャンネルのＬＤ端子電圧Ｖｄｒｂが第１参照電圧Ｖｒ１以上になるように電源回路２０の出力電圧Ｖｏを制御する。スイッチＳＷ２，ＳＷ３においてＡチャンネルの側及びＢチャンネルの側のいずれを選択するかについては、より高い駆動電圧を有するレーザダイオードの側のチャンネルを選択すればよい。これにより、両方のレーザダイオードＬＤａ，ＬＤｂに十分な駆動電流を供給することができる。もし、スイッチＳＷ２，ＳＷ３において、より低い駆動電圧Ｖｏｐを有するレーザダイオードの側のチャンネルを選択すると、より高い駆動電圧Ｖｏｐを有するレーザダイオードの側のＬＤ端子電圧が第１参照電圧Ｖｒ１以下になり、レーザダイオードに供給する駆動電流が不足してしまう。

説明した実施形態は２つのレーザダイオードＬＤａ，ＬＤｂが使用される場合を示したが、３つ以上のレーザダイオードが使用される場合であっても、同様にレーザダイオード駆動装置を構成することができる。その場合は、図８のスイッチＳＷ２，ＳＷ３に代えて、複数のチャンネルのタイミング信号のうちのいずれか１つをサンプルホールド回路２５の制御入力端子に送るマルチプレクサと、複数のチャンネルのＬＤ端子電圧のうちのいずれか１つをサンプルホールド回路の入力端子に送るマルチプレクサとを備え、選択信号に従ってこれらのマルチプレクサを制御する。また、第２及び第３の実施形態の構成を組み合わせてもよく、この場合、図８の電源回路２０に代えて図７の電源回路を備えたレーザダイオード駆動装置を提供することができる。

以上説明したように、本実施形態のレーザダイオード駆動装置によれば、２つ又はそれよりも多くのレーザダイオードを用いる場合であっても、第１及び第２の実施形態のレーザダイオード駆動装置と同様に、レーザダイオード駆動時における消費電力を抑えることができ、しかも電源回路の出力電圧を高速に立ち上げることができる。

第４の実施形態．
図９は、本発明の第４の実施形態に係るレーザダイオード駆動装置の構成を示すブロック図である。本実施形態は、第３の実施形態における選択信号を生成するために、第３の実施形態の構成に加えて低電圧端子選択回路５０を備えたことを特徴とする。低電圧端子選択回路５０にはＡチャンネルのＬＤ端子電圧Ｖｄｒａ及びＢチャンネルのＬＤ端子電圧Ｖｄｒｂが入力され、低電圧端子選択回路５０は、より低いＬＤ端子電圧に対応するチャンネルを選択するような選択信号を出力して、スイッチＳＷ２，ＳＷ３を制御する。これにより、常に、サンプルホールド回路２５には低いほうのＬＤ端子電圧が自動的に入力されるので、電源回路２０の出力電圧Ｖｏを、より高い駆動電圧Ｖｏｐを有するレーザダイオードに合わせることが可能になった。本実施形態においても、第３の実施形態と同様に、３つ以上のレーザダイオードが使用される場合であってもレーザダイオード駆動装置を構成することができる。

以上説明したように、本実施形態のレーザダイオード駆動装置によれば、第１〜第３の実施形態のレーザダイオード駆動装置と同様に、レーザダイオード駆動時における消費電力を抑えることができ、しかも電源回路の出力電圧を高速に立ち上げることができる。

本発明によれば、レーザプリンタ、光ディスクドライブ、光通信装置、携帯電子機器などに使用されるレーザダイオード駆動装置であって、特に低消費電力で動作可能なレーザダイオード駆動装置を提供することができる。

１…前段処理回路、
２…ＡＰＣ制御回路、
３…画像データメモリ、
４，５…タイミング決定回路、
１０…駆動電流制御回路、
１１，１１ａ，１１ｂ…ＯＲ回路、
２０…電源回路、
２１…定電圧回路、
２２…誤差増幅回路、
２３，２６…基準電圧生成回路、
２４…分周回路、
２５…サンプルホールド回路、
３０…電圧差検出回路、
３１，３２…コンパレータ、
３３，３４…ラッチ回路、
３５…アップダウンカウンタ、
４０…電圧設定回路、
５０…低電圧端子選択回路、
ＬＤ，ＬＤａ，ＬＤｂ…レーザダイオード
Ｉ１，Ｉ１ａ，Ｉ１ｂ…スイッチング電流源、
Ｉ２，Ｉ２ａ，Ｉ２ｂ…バイアス電流源、
Ｍ１，Ｍ２，Ｍ１ａ，１ｂ，Ｍ２ａ，Ｍ２ｂ…ＮＭＯＳトランジスタ、
ＰＤ…フォトダイオード、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…分圧抵抗、
ＳＷ１，ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２，ＳＷ３…スイッチ。

特開２００５−１２９８４３号公報。

Claims (9)

1. 画像データ信号に基づいて少なくとも１つのレーザダイオードを駆動するレーザダイオード駆動装置において、
   上記レーザダイオードのアノードに接続され、上記レーザダイオードに印加する可変な出力電圧を発生する電源回路と、
   上記レーザダイオードのカソードに接続され、上記レーザダイオードを流れる電流を制御する駆動電流制御回路とを備え、
   上記電源回路は、
   上記レーザダイオードの想定される駆動電圧の最大値と所定の第１参照電圧との和に等しい立ち上がり電圧を発生し、
   上記レーザダイオードの整定時間以上にわたって上記レーザダイオードを連続点灯することを上記画像データ信号が要求する場合にのみ、上記立ち上がり電圧を発生しているときの上記レーザダイオードのカソード電圧を取得し、
   上記取得されたレーザダイオードのカソード電圧と上記第１参照電圧との差を縮小するように上記立ち上がり電圧から減少させた電圧を発生し、
   上記第１参照電圧は、上記駆動電流制御回路により上記レーザダイオードに所定電流を流すために必要な最小の上記レーザダイオードのカソード電圧であり、
   上記電源回路は、上記レーザダイオードを点灯する時点において、上記レーザダイオードのカソード電圧のサンプリングを開始し、上記レーザダイオードを点灯してから上記整定時間が経過した時点において、上記サンプリングされたカソード電圧のＡＤ変換を行うことにより、上記レーザダイオードのカソード電圧を取得することを特徴とするレーザダイオード駆動装置。
2. 上記電源回路は、上記レーザダイオードのカソード電圧と上記第１参照電圧との差電圧を上記立ち上がり電圧から減算した電圧以上の電圧を発生することを特徴とする請求項１記載のレーザダイオード駆動装置。
3. 上記電源回路は、上記レーザダイオードのカソード電圧が所定の電圧範囲に含まれるように上記レーザダイオードに印加する電圧を発生することを特徴とする請求項１記載のレーザダイオード駆動装置。
4. 上記電圧範囲の下限値は上記第１参照電圧であることを特徴とする請求項３記載のレーザダイオード駆動装置。
5. 上記電源回路は、
   上記レーザダイオードのカソード電圧が上記第１参照電圧以下であるか否かを判断する第１コンパレータと、
   上記レーザダイオードのカソード電圧が、上記第１参照電圧より高い上記第２参照電圧より高いか否かを判断する第２コンパレータと、
   上記第１コンパレータの出力信号がハイレベルであるときカウンタ値を増大させ、上記第２コンパレータの出力信号がハイレベルであるときカウンタ値を減少させるカウンタとを備え、
   上記カウンタ値の大小に応じて上記立ち上がり電圧から減少させる電圧量を増減させることを特徴とする請求項３記載のレーザダイオード駆動装置。
6. 上記レーザダイオード駆動装置は複数のレーザダイオードのためのレーザダイオード駆動装置であって、
   上記レーザダイオード駆動装置は、
   上記複数のレーザダイオードにそれぞれ対応する複数の駆動電流制御回路を備え、上記各駆動電流制御回路は、対応するレーザダイオードのカソードに接続され、上記対応するレーザダイオードを流れる電流を制御し、
   上記複数のレーザダイオードの各カソード電圧のうちのいずれか１つのカソード電圧を選択する選択手段を備え、
   上記電源回路は、
   上記複数のレーザダイオードの各アノードに接続され、
   上記選択手段により選択されたカソード電圧を取得し、上記取得されたカソード電圧に基づいて上記出力電圧を変化させることを特徴とする請求項１〜５のうちのいずれか１つに記載のレーザダイオード駆動装置。
7. 上記選択手段は、上記複数のレーザダイオードの各カソード電圧のうちの最小のカソード電圧を選択することを特徴とする請求項６記載のレーザダイオード駆動装置。
8. 上記電源回路はスイッチングレギュレータを備えたことを特徴とする請求項１〜７のうちのいずれか１つに記載のレーザダイオード駆動装置。
9. 上記スイッチングレギュレータは昇圧型スイッチングレギュレータであることを特徴とする請求項８記載のレーザダイオード駆動装置。

Images