JP5488051B2 - Plasma CVD apparatus and silicon thin film manufacturing method - Google Patents

Plasma CVD apparatus and silicon thin film manufacturing method Download PDF

Info

Publication number
JP5488051B2
JP5488051B2 JP2010043805A JP2010043805A JP5488051B2 JP 5488051 B2 JP5488051 B2 JP 5488051B2 JP 2010043805 A JP2010043805 A JP 2010043805A JP 2010043805 A JP2010043805 A JP 2010043805A JP 5488051 B2 JP5488051 B2 JP 5488051B2
Authority
JP
Japan
Prior art keywords
source gas
exhaust hole
plasma
cvd apparatus
discharge electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010043805A
Other languages
Japanese (ja)
Other versions
JP2010251715A (en
Inventor
常範 小森
孝夫 網岡
桂太郎 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2010043805A priority Critical patent/JP5488051B2/en
Publication of JP2010251715A publication Critical patent/JP2010251715A/en
Application granted granted Critical
Publication of JP5488051B2 publication Critical patent/JP5488051B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明はプラズマCVD装置及びプラズマCVD法に関するものである。特にシリコン薄膜太陽電池や、薄膜トランジスタなどに利用される高品質なアモルファスシリコン薄膜を形成するためのプラズマCVD装置及びプラズマCVD法を用いたシリコン系薄膜の製造方法に関するものである。   The present invention relates to a plasma CVD apparatus and a plasma CVD method. In particular, the present invention relates to a plasma CVD apparatus for forming a high-quality amorphous silicon thin film used for a silicon thin film solar cell, a thin film transistor, and the like, and a silicon thin film manufacturing method using a plasma CVD method.

現在、太陽電池の主流を成す結晶シリコン系太陽電池または、多結晶シリコン系太陽電池と比較して、シリコン薄膜太陽電池は温度依存性がなく、コスト的にも有利であるため次世代の太陽電池として注目されている。   Compared with crystalline silicon solar cells or polycrystalline silicon solar cells, which are currently the mainstream of solar cells, silicon thin film solar cells have no temperature dependence and are advantageous in terms of cost. It is attracting attention as.

シリコン薄膜太陽電池に用いられるアモルファスシリコン薄膜を作製するための技術として平行平板型プラズマCVD法が採用されている。このような従来の平行平板型プラズマCVD装置を図4に示す。図4に示す従来のプラズマCVD装置1には真空度を保持する排気系を有する真空容器2が備えられ、同容器2内には放電電極3と、基板12を保持する接地電極10が設置されている。接地電極10上には基板12が保持されており、接地電極10の内部には基板を加熱するための加熱機構11が内蔵されている。原料ガスは放電電極3内部へ絶縁物を介しガス供給管5により供給され、放電電極3の内部を通じ放電電極表面4に設けられたシャワープレートより、基板12上へ均一に導入される。また放電電極3にはマッチングボックス13を介し高周波電源14が接続されており、排気系により一定の圧力に保持し、放電電極3に高周波電力を印加してプラズマを発生させ、基板表面にアモルファスシリコン薄膜を形成する。   As a technique for producing an amorphous silicon thin film used for a silicon thin film solar cell, a parallel plate type plasma CVD method is employed. FIG. 4 shows such a conventional parallel plate type plasma CVD apparatus. A conventional plasma CVD apparatus 1 shown in FIG. 4 is provided with a vacuum vessel 2 having an exhaust system for maintaining a degree of vacuum, and a discharge electrode 3 and a ground electrode 10 for holding a substrate 12 are installed in the vessel 2. ing. A substrate 12 is held on the ground electrode 10, and a heating mechanism 11 for heating the substrate is built in the ground electrode 10. The source gas is supplied to the inside of the discharge electrode 3 through an insulator through the gas supply pipe 5 and is uniformly introduced onto the substrate 12 through the inside of the discharge electrode 3 from a shower plate provided on the discharge electrode surface 4. A high frequency power source 14 is connected to the discharge electrode 3 via a matching box 13. The discharge electrode 3 is maintained at a constant pressure by an exhaust system, and high frequency power is applied to the discharge electrode 3 to generate plasma, and amorphous silicon is formed on the substrate surface. A thin film is formed.

しかし、このような平行平板型プラズマCVD法で作製されたアモルファスシリコン薄膜は光照射により、膜中の中性ダングリングボンド(欠陥)が増大し、光劣化を起こすことが知られている。この光劣化はStaeber−Wronski効果として30年以上前に見出されているにも関わらず、現在いまだに解消されていない。   However, it is known that the amorphous silicon thin film produced by such a parallel plate type plasma CVD method increases the neutral dangling bonds (defects) in the film by light irradiation and causes photodegradation. Although this photodegradation was found more than 30 years ago as the Staber-Wronski effect, it has not been resolved yet.

またこの光劣化を起こすメカニズムに関しても、現在明確に解明されたわけではないが、その光劣化と相関のあるものとして膜中のSi−H結合濃度が知られており、膜中のSi−H濃度が低いものは光劣化が少ないとの報告がされている(非特許文献1)。その中で膜中のSi−H濃度が増加する原因として、成膜中に発生する高次シランラジカル((SiH:n=2〜5)が原因であるとされており、高次シランラジカルはプラズマ中に生成したSiHラジカルが、Si−H結合に挿入する逐次反応によって成長し、膜中に混入することによって、Si−H結合の増加や、初期のダングリングボンドを膜中に形成するとされている。 Also, the mechanism causing this photodegradation is not clearly elucidated at present, but the Si—H 2 bond concentration in the film is known as being correlated with the photodegradation, and the Si—H in the film is known. 2 It has been reported that those with low concentrations have little photodegradation (Non-Patent Document 1). Among them, the cause of the increase in the Si—H 2 concentration in the film is considered to be a high-order silane radical ((SiH 2 ) n : n = 2 to 5) generated during film formation. The secondary silane radical grows by a sequential reaction in which SiH 2 radicals generated in the plasma are inserted into the Si—H bond, and is mixed into the film, thereby increasing the Si—H 2 bond and the initial dangling bond. It is supposed to be formed in the film.

このようなSi−H結合の混入やダングリングボンドを抑制する手段として基板表面温度は220℃から250℃が好適であるとされている(非特許文献1)。これはこの範囲より低温であると成膜中のアモルファスシリコン薄膜表面での表面反応が抑制され、欠陥の多い膜となってしまい、またこれより高温となると表面からの水素の脱離が発生し欠陥が多くなったり、太陽電池を作製する際に下地へのダメージが問題になったりするからである。 A substrate surface temperature of 220 ° C. to 250 ° C. is suitable as a means for suppressing such mixing of Si—H 2 bonds and dangling bonds (Non-patent Document 1). If the temperature is lower than this range, the surface reaction on the amorphous silicon thin film surface during film formation is suppressed, resulting in a film having many defects, and if the temperature is higher than this range, desorption of hydrogen from the surface occurs. This is because the number of defects increases or damage to the base becomes a problem when a solar cell is manufactured.

プラズマ中のガス温度も重要な因子である。高次シランを成長させる逐次反応は三体反応であることが知られ、これを抑える手段としてガス加熱が有効であるとされている(非特許文献2)。SiHラジカルのSi−H結合への挿入反応により生成した高次シランは余剰なエネルギーを第三体(親分子であるSiH)に吸収させることにより安定化を図る。そのため第三体がエネルギーを受け取れないような状態、つまり温度が高い状態であると三体反応が進行せず、高次シランの成長が抑制される。 The gas temperature in the plasma is also an important factor. It is known that the sequential reaction for growing higher-order silane is a three-body reaction, and gas heating is considered to be effective as a means for suppressing this (Non-Patent Document 2). Higher order silanes generated by the insertion reaction of SiH 2 radicals into Si—H bonds are stabilized by absorbing excess energy in the third body (parent molecule SiH 4 ). Therefore, when the third body cannot receive energy, that is, when the temperature is high, the three-body reaction does not proceed and the growth of higher silane is suppressed.

これらの基板温度や、ガス温度をコントロールする方法として、いくつかの手段が提案されている。例えば特許文献1ではプラズマ雰囲気中に導入する反応ガスを加熱し、基板を加熱することにより、基板温度の低下を抑制する方法が開示されている(特許文献1)。さらに電極中に導入するガス温度を変化させることにより、基板の表面温度を制御する手段等が開示されている(特許文献2)。   Several methods have been proposed for controlling the substrate temperature and gas temperature. For example, Patent Document 1 discloses a method of suppressing a decrease in substrate temperature by heating a reaction gas introduced into a plasma atmosphere and heating the substrate (Patent Document 1). Furthermore, a means for controlling the surface temperature of the substrate by changing the gas temperature introduced into the electrode is disclosed (Patent Document 2).

さらに近年、トライオード法が考案されSi−H結合濃度を低くする成膜方法が提案された。このトライオード法の成膜装置を図5に示す。トライオード法によるプラズマCVD装置は図5に示すように図4に示した平行平板型プラズマCVD装置の放電電極3と接地電極10の間にメッシュ電極16を挿入し、このメッシュ電極には直流可変電源15が接続されている。このようにトライオード法も平行平板型のCVD法であるが、放電電極3と接地電極間10にメッシュ電極16を挿入し、これに電位(通常負電位)を印加することによって、放電電極3とメッシュ電極16間にプラズマを閉じ込めることが可能になる。メッシュ電極16と接地電極10間にはプラズマが生成しないため、成膜に寄与するラジカルは放電電極3とメッシュ電極16間で生成し、メッシュ電極16の空隙より拡散によって基板12へと到達する。ラジカルの拡散距離は分子量の逆数の平方根に比例する。高次シランラジカルは分子量が大きいため、SiHラジカルに比べ拡散距離が短いことを利用して、選択的にSiHラジカルを基板上へ輸送しようとするものである。これにより、非常に低いSi−H結合濃度を達成し、劣化率の低いアモルファスシリコン薄膜を得ている(非特許文献3)。 Furthermore, in recent years, a triode method has been devised, and a film forming method for lowering the Si—H 2 bond concentration has been proposed. FIG. 5 shows a film formation apparatus of this triode method. As shown in FIG. 5, the plasma CVD apparatus using the triode method has a mesh electrode 16 inserted between the discharge electrode 3 and the ground electrode 10 of the parallel plate type plasma CVD apparatus shown in FIG. 15 is connected. As described above, the triode method is also a parallel plate type CVD method, but by inserting the mesh electrode 16 between the discharge electrode 3 and the ground electrode 10 and applying a potential (usually a negative potential) to the discharge electrode 3, It becomes possible to confine plasma between the mesh electrodes 16. Since plasma is not generated between the mesh electrode 16 and the ground electrode 10, radicals that contribute to film formation are generated between the discharge electrode 3 and the mesh electrode 16, and reach the substrate 12 by diffusion from the gap of the mesh electrode 16. The radical diffusion distance is proportional to the square root of the inverse of the molecular weight. Since the higher-order silane radical has a large molecular weight, the SiH 3 radical is selectively transported onto the substrate by utilizing the fact that the diffusion distance is shorter than that of the SiH 3 radical. Thereby, an extremely low Si—H 2 bond concentration is achieved, and an amorphous silicon thin film having a low deterioration rate is obtained (Non-patent Document 3).

特開平8−91987号公報JP-A-8-91987 特開2000−273637号公報Japanese Patent Laid-Open No. 2000-273737


A. Matsuda et al. Solar Energy Materials & Sollar Cells 78 (2003) 3-26A. Matsuda et al. Solar Energy Materials & Sollar Cells 78 (2003) 3-26 Madoka Takai et al. Thin Solid Films 390 (2001) 83Madoka Takai et al. Thin Solid Films 390 (2001) 83 Satoshi Shimizu et al. JOURNAL OF APPLIED PHYSICS 101、 064911、 (2007)Satoshi Shimizu et al. JOURNAL OF APPLIED PHYSICS 101, 064911, (2007)

しかしながら、特許文献1、2に開示されている技術のようにガス加熱を行ったとしても、シャワーヘッド内から真空チャンバ内にガスを導入しようとすると流速は数m/s以上となり、ガス加熱を行おうとしても加熱機構の能力が現実的ではないという問題がある。また基板として一般的に用いられるガラスは熱伝導度の低い材料である。そのためガラスを設置する電極を加熱し、ガラス裏面より加熱しても、表面がガスにより冷やされた場合、ガラス表層の温度が下がってしまうことは十分考えられる。またいくら加熱が可能であったとしてもシャワーヘッド内から真空容器内に導入された際に圧力差によって断熱膨張をおこし、周囲の温度を下げてしまうことが予想される。   However, even if the gas heating is performed as in the techniques disclosed in Patent Documents 1 and 2, if the gas is introduced from the shower head into the vacuum chamber, the flow rate becomes several m / s or more. There is a problem that the capability of the heating mechanism is not realistic even when trying to do so. Glass generally used as a substrate is a material having low thermal conductivity. Therefore, even if the electrode on which the glass is installed is heated and heated from the back surface of the glass, it is considered that the temperature of the glass surface layer is lowered when the surface is cooled by gas. Moreover, no matter how much heating is possible, it is expected that when introduced from the shower head into the vacuum vessel, adiabatic expansion occurs due to the pressure difference, and the ambient temperature is lowered.

また、非特許文献3に開示されている技術では、高次シランラジカルを取り除くためには、メッシュ電極と接地電極間の距離が必要となる。そのため、この距離が不十分であると高次シランラジカルを十分取り除けなくなり、高次シランラジカルを取り除くためにこの距離を長くすると成膜速度が遅くなるという問題がある。   In the technique disclosed in Non-Patent Document 3, a distance between the mesh electrode and the ground electrode is required to remove higher-order silane radicals. For this reason, if this distance is insufficient, the higher-order silane radicals cannot be removed sufficiently, and if this distance is increased in order to remove the higher-order silane radicals, there is a problem that the film forming speed is reduced.

本発明は上記のような事情を鑑みてなされたものであり、欠陥が低く、高次シランの混入のない高品質なアモルファスシリコン薄膜を高い成膜速度で得ることを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to obtain a high-quality amorphous silicon thin film having a low defect and free from high-order silane at a high deposition rate.

上記課題を解決するため、本発明のプラズマCVD装置は以下の構成をとる。すなわち、
真空容器と、該真空容器内を減圧下に保持するための排気系と、被成膜基板を置くための接地電極と、排気孔と原料ガス導入路とを有する放電電極と、該放電電極に高周波電力を印加する高周波電源と、を備え、
前記排気孔には、その壁面に前記原料ガス導入路につながる原料ガス供給口が形成され、
前記原料ガス導入路及び前記原料ガス供給口が、該原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に前記排気孔の壁面が位置するように構成されているプラズマCVD装置である。
In order to solve the above problems, the plasma CVD apparatus of the present invention has the following configuration. That is,
A vacuum vessel, an exhaust system for maintaining the inside of the vacuum vessel under reduced pressure, a ground electrode for placing a film formation substrate, a discharge electrode having an exhaust hole and a source gas introduction path, and A high frequency power source for applying high frequency power,
In the exhaust hole, a source gas supply port connected to the source gas introduction path is formed on the wall surface,
In the plasma CVD apparatus, the source gas introduction path and the source gas supply port are configured such that a wall surface of the exhaust hole is positioned on an extension line in a flow direction of the source gas discharged from the source gas supply port. .

また、上記課題を解決するため、本発明のシリコン系薄膜の製造方法は以下のプロセスを経るものである。すなわち、
真空容器を減圧下に保持し、
放電電極に排気孔および、原料ガスを排気孔内に排気孔の壁面に向けて放出するように原料ガス導入路を形成し、該原料ガス導入路から少なくとも珪素を含む原料ガスを供給し、
該放電電極に高周波電力を印加して、該排気孔中において該原料ガスをプラズマ化させ、
該電位シールドの電位を接地電位又は負電位に保つことにより、該接地電極に保持された被成膜基板上へのプラズマの流出を防ぎ、
該排気孔より該プラズマ化した原料ガス中に含まれる高次シランを真空容器外へ排気し、
該プラズマ化した原料ガス中に含まれるSiHラジカルを該被成膜基板上に到達させるシリコン系薄膜の製造方法である。
Moreover, in order to solve the said subject, the manufacturing method of the silicon-type thin film of this invention goes through the following processes. That is,
Hold the vacuum vessel under reduced pressure,
Forming a source gas introduction path so as to discharge the exhaust hole and the source gas into the discharge electrode toward the wall surface of the exhaust hole, and supplying a source gas containing at least silicon from the source gas introduction path;
Applying high frequency power to the discharge electrode to turn the source gas into plasma in the exhaust hole,
By maintaining the potential of the potential shield at a ground potential or a negative potential, the outflow of plasma onto the deposition target substrate held by the ground electrode is prevented,
Higher order silane contained in the plasma source gas is exhausted out of the vacuum vessel through the exhaust hole,
This is a method for producing a silicon-based thin film in which SiH 3 radicals contained in the plasma source gas reach the deposition target substrate.

本発明によれば、以下に説明するとおり、真空容器内に導入されるガスの流れおよび、プラズマを制御することによりガス温度および基板温度の低下を防ぎ、高次シランを取り除くことにより、欠陥および高次シランの混入量が少ない高品質なアモルファスシリコン等の薄膜を形成可能なプラズマCVD装置、および高品質なアモルファスシリコン薄膜の製造方法を提供できる。   According to the present invention, as described below, the flow of the gas introduced into the vacuum vessel and the plasma are controlled to prevent a decrease in the gas temperature and the substrate temperature, and by removing higher order silane, defects and It is possible to provide a plasma CVD apparatus capable of forming a high-quality amorphous silicon thin film with a small amount of high-order silane and a method for producing a high-quality amorphous silicon thin film.

本発明にかかる第一実施形態によるプラズマCVD装置の構成を示す概略図である。It is the schematic which shows the structure of the plasma CVD apparatus by 1st embodiment concerning this invention. 本発明にかかる第一実施形態によるプラズマCVD装置の放電電極表面と電位シールドの部分の拡大図である。It is an enlarged view of the part of the discharge electrode surface and potential shield of the plasma CVD apparatus by 1st embodiment concerning this invention. 本発明にかかる第二実施形態によるプラズマCVD装置の構成を示す概略図である。It is the schematic which shows the structure of the plasma CVD apparatus by 2nd embodiment concerning this invention. 従来のプラズマCVD装置の構成を示す概略図である。It is the schematic which shows the structure of the conventional plasma CVD apparatus. 従来のトライオード法を用いたプラズマCVD装置の構成を示す概略図である。It is the schematic which shows the structure of the plasma CVD apparatus using the conventional triode method.

以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings showing embodiments thereof.

[第一実施の形態]
図1は本発明の第一実施の形態によるプラズマCVD装置の構成を示す概略図である。また図2には放電電極表面4と電位シールド8の部分の拡大図を示す。
[First embodiment]
FIG. 1 is a schematic diagram showing the configuration of a plasma CVD apparatus according to the first embodiment of the present invention. FIG. 2 shows an enlarged view of the discharge electrode surface 4 and the potential shield 8.

図1によると本発明のプラズマCVD装置1には、真空度を保持する排気系を備えた真空容器2と、真空容器2内には放電電極3と、被成膜基板12が置かれる接地電極10が設置されている。   Referring to FIG. 1, a plasma CVD apparatus 1 of the present invention includes a vacuum vessel 2 having an exhaust system for maintaining a degree of vacuum, a discharge electrode 3 in the vacuum vessel 2, and a ground electrode on which a film formation substrate 12 is placed. 10 is installed.

放電電極3にはマッチングボックス13を介して、高周波電源14が接続されている。この高周波電源の周波数は任意に選択が可能で、生産性および均一性の観点から、好ましくは100kHz以上100MHz以下、さらに好ましくは10MHz以上60MHz以下がよい。   A high frequency power supply 14 is connected to the discharge electrode 3 via a matching box 13. The frequency of the high-frequency power source can be arbitrarily selected, and is preferably 100 kHz to 100 MHz, more preferably 10 MHz to 60 MHz, from the viewpoint of productivity and uniformity.

被成膜基板12は接地電極10上に動かないように置かれていればよく、例えば接地電極10に座繰りを設けて被成膜基板12をその中に置いたり、別の治具で被成膜基板12を接地電極10に押し付けてもよい。また接地電極10の内部には被成膜基板12を加熱するための加熱機構11が内蔵されている。   The film formation substrate 12 only needs to be placed so as not to move on the ground electrode 10. For example, the ground electrode 10 is provided with a countersink, and the film formation substrate 12 is placed in the ground electrode 10. The film formation substrate 12 may be pressed against the ground electrode 10. A heating mechanism 11 for heating the film formation substrate 12 is built in the ground electrode 10.

放電電極3には排気孔7が形成されている。排気孔7は電極内部を通じて、図示しない真空ポンプ接続され真空排気が可能となっている。この排気孔7の直径はあまり小さすぎると十分な排気能力が得られなかったり、電極の加工が難しくなったりするため好ましくなく、また、大きすぎると均一な放電が得られない。そのため、好ましい範囲としては2mm以上100mm以下であり、さらに好ましくは5mm以上50mm以下である。この排気孔7は放電電極表面4上で均一に配置されていることが好ましい。   An exhaust hole 7 is formed in the discharge electrode 3. The exhaust hole 7 is connected to a vacuum pump (not shown) through the inside of the electrode and can be evacuated. If the diameter of the exhaust hole 7 is too small, a sufficient exhaust capacity cannot be obtained or the processing of the electrode becomes difficult. This is not preferable, and if it is too large, uniform discharge cannot be obtained. Therefore, the preferable range is 2 mm or more and 100 mm or less, and more preferably 5 mm or more and 50 mm or less. The exhaust holes 7 are preferably disposed uniformly on the discharge electrode surface 4.

また、放電電極3には、原料ガスを供給するための原料ガス導入路6が形成されている。原料ガス導入路6は排気孔7の壁面へ通じ、排気孔7の壁面に原料ガス供給口を形成している。原料ガスは原料ガス導入路6へ、図示しないマスフローコントローラーにより流量をコントロールして供給され、原料ガス供給口から排気孔7の中へ、排気孔7の壁面に向けて放出される。 このように排気孔の中へ原料ガスを導入することにより、被成膜基板に原料ガスが直接噴射されるのが防ぐことができるため、熱導電率の低いガラス基板等であっても表面温度を下げることなく成膜が可能である。その結果、薄膜の成長表面での表面反応が促進され欠陥が少ない膜が得られるものである。   The discharge electrode 3 has a source gas introduction path 6 for supplying source gas. The source gas introduction path 6 leads to the wall surface of the exhaust hole 7, and a source gas supply port is formed on the wall surface of the exhaust hole 7. The source gas is supplied to the source gas introduction path 6 with its flow rate controlled by a mass flow controller (not shown), and is discharged from the source gas supply port into the exhaust hole 7 toward the wall surface of the exhaust hole 7. By introducing the source gas into the exhaust hole in this manner, it is possible to prevent the source gas from being directly injected onto the deposition target substrate. Film formation is possible without lowering. As a result, a surface reaction on the growth surface of the thin film is promoted, and a film with few defects is obtained.

原料ガスを、原料ガス供給口から排気孔7の中へ、排気孔7の壁面に向けて放出する具体的な手段としては、原料ガス導入路6を、原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に排気孔7の壁面が位置するように構成するとよい。ここで、「原料ガス供給口から吐出される原料ガスの流れ方向」とは、原料ガス導入路6内におけるガス流路の原料ガス供給口を含む最後の直線部分の方向のこととする。また「原料ガス供給口から吐出される原料ガスの流れ方向の延長線」とは、原料ガス導入路6内におけるガス流路の原料ガス供給口を含む最後の直線部分の方向を持ち、原料ガス供給口の開口中心を通る直線のこととする。   As a specific means for discharging the raw material gas from the raw material gas supply port into the exhaust hole 7 toward the wall surface of the exhaust hole 7, the raw material gas discharged from the raw material gas supply port through the raw material gas introduction path 6 is used. It is preferable that the wall surface of the exhaust hole 7 be positioned on the extended line in the flow direction. Here, the “flow direction of the source gas discharged from the source gas supply port” is the direction of the last straight portion including the source gas supply port of the gas flow path in the source gas introduction path 6. The “extension line of the flow direction of the raw material gas discharged from the raw material gas supply port” has the direction of the last straight part including the raw material gas supply port of the gas flow path in the raw material gas introduction path 6 and A straight line passing through the center of the supply port.

また、成膜中の排気は放電電極3に形成された排気孔7からのみからの排気でもかまわないが、これ以外に排気系を設け圧力調整を行ってもなんら問題が無い。   Further, the exhaust during film formation may be exhaust from only the exhaust hole 7 formed in the discharge electrode 3, but there is no problem even if an exhaust system is provided and the pressure is adjusted other than this.

原料ガスには一般的にシランガス(SiH)が用いられるが、ハロゲン化物や、ジボラン等のガスを選択することも可能である。また水素や、アルゴン等の不活性ガスで希釈してもかまわない。 Silane gas (SiH 4 ) is generally used as the source gas, but it is also possible to select a gas such as a halide or diborane. Further, it may be diluted with hydrogen or an inert gas such as argon.

さらに、図1のプラズマCVD装置のように、放電電極3と接地電極10の間に、複数の貫通孔9が形成され、電位を一定に保つ電源15を備えた電位シールド板8が設置されていることが好ましい。   Further, as in the plasma CVD apparatus of FIG. 1, a plurality of through holes 9 are formed between the discharge electrode 3 and the ground electrode 10, and a potential shield plate 8 having a power source 15 for keeping the potential constant is installed. Preferably it is.

この電位シールド板8を設置する目的は、放電電極3に形成された排気孔7の内部にプラズマを局在化させることためであり、トライオード法の要素を取り入れるためである。そのために電位シールド板8を接地、または電位シールド板8に直流可変電源15等を接続し電位を印加することはプラズマをコントロールする上で非常に有効な手段である。電位シールド板8を接地電位または、負電位とすることで、プラズマを排気孔7の中に閉じ込め、電位シールド板8と基板12間に存在するプラズマを弱めることが可能となる。また、電位シールド板8に接続する電源は電位をかけられるものであれば問題ないがなく、周波数がkHzオーダー以上の交流電源であれば自己バイアスが発生し直流電位をかけることができるので、直流電源以外にも、kHz程度の交流電源やRF電源を用いてもよい。   The purpose of installing this potential shield plate 8 is to localize the plasma inside the exhaust hole 7 formed in the discharge electrode 3 and to incorporate elements of the triode method. Therefore, grounding the potential shield plate 8 or connecting the DC variable power source 15 or the like to the potential shield plate 8 and applying a potential is a very effective means for controlling plasma. By setting the potential shield plate 8 to the ground potential or negative potential, the plasma can be confined in the exhaust hole 7 and the plasma existing between the potential shield plate 8 and the substrate 12 can be weakened. There is no problem as long as the power supply connected to the potential shield plate 8 can apply a potential, and a self-bias can be generated and a DC potential can be applied to an AC power supply having a frequency of the kHz order or higher. In addition to the power source, an AC power source or an RF power source of about kHz may be used.

プラズマの閉じ込めを考慮した場合、その電位シールド板8の貫通孔9の中心軸が、放電電極3に形成された排気孔7の中心軸と重なるように配置されることが好ましい。排気孔中に発生するプラズマは、ホロカソード放電による円柱状のプラズマが発生すると考えられ、貫通孔9と排気孔7の中心軸が一致していると、プラズマから接地電位又は負電位である電位シールド板8までの距離が均等となり、プラズマの放電が安定するためである。また、電位シールド板8の貫通孔9の直径は排気孔7の直径より大きすぎるとプラズマが漏れる原因となり、狭すぎるとプラズマからの活性種の拡散が抑えられ成膜速度が維持できないので、好ましくは排気孔径の0.5倍から1.2倍の範囲である.電位シールド板8の貫通孔9の形状はテーパー状等の形状となっていてもかまわない。   In consideration of plasma confinement, it is preferable that the central axis of the through hole 9 of the potential shield plate 8 is arranged so as to overlap the central axis of the exhaust hole 7 formed in the discharge electrode 3. The plasma generated in the exhaust hole is considered to be a cylindrical plasma generated by a holocathode discharge. When the central axes of the through hole 9 and the exhaust hole 7 coincide with each other, the potential shield is ground potential or negative potential from the plasma. This is because the distance to the plate 8 becomes uniform and the plasma discharge is stabilized. Further, if the diameter of the through hole 9 of the potential shield plate 8 is too larger than the diameter of the exhaust hole 7, it causes plasma leakage, and if it is too narrow, diffusion of active species from the plasma is suppressed and the film formation rate cannot be maintained. Is in the range of 0.5 to 1.2 times the exhaust hole diameter. The shape of the through hole 9 of the potential shield plate 8 may be a taper shape or the like.

このようにしてプラズマを排気孔7中に閉じ込めることにより、プラズマは排気の流れの中に存在することになる。このため拡散長の短い高次シランは排気の流れによって排気され、また拡散長の長いSiHラジカルは拡散によって基板方向へと拡散が可能である。 By confining the plasma in the exhaust hole 7 in this way, the plasma is present in the exhaust flow. For this reason, high-order silane with a short diffusion length is exhausted by the flow of exhaust gas, and SiH 3 radicals with a long diffusion length can diffuse toward the substrate by diffusion.

また、電位シールド板8と基板12間のプラズマが弱められることにより、電位シールド板8と基板12の間では新たな活性種の発生はほとんどなくなることになる。これにより成膜に寄与する高次シラン、SiHラジカルや、SiHラジカルは電位シールド板8の貫通孔9より基板12の方向へ拡散したものに限られることになる。 Further, since the plasma between the potential shield plate 8 and the substrate 12 is weakened, almost no new active species are generated between the potential shield plate 8 and the substrate 12. As a result, higher-order silane, SiH 2 radicals, and SiH 3 radicals that contribute to film formation are limited to those diffused from the through holes 9 of the potential shield plate 8 toward the substrate 12.

電位シールド8と基板12との間で起こる反応としては以下のようなものが考えられる。
Si2m+1 + SiH → Si2m+2 + SiH (式1)
SiH + SiH → Si (式2)
SiH + SiH → SiH + SiH (式3)
排気の流れに逆らい基板12の方向へ拡散した高次シランラジカルは、基板12の方向へ拡散中に親分子であるSiHと反応し不活性な高次シランになることにより成膜には関与せず排気される(式1)。SiHラジカルは拡散しながら高次シランへ成長していく過程で親分子であるSiHと反応し不活性になることにより、成膜には関与せず排気される(式2)。一方で親分子との反応により変化しないSiHラジカル(式3)は基板へ到達し、選択的に成膜に寄与することにより、高品質な膜を得ることが可能になる。さらに、電位シールド板8に加熱機構11を設け電位シールド板8を加熱することにより、電位シールド板8と基板12との間を均一に加熱することが可能になり、前述した三体反応の進行を抑えることが可能になる。
The following reaction can be considered as a reaction occurring between the potential shield 8 and the substrate 12.
Si m H 2m + 1 + SiH 4 → Si m H 2m + 2 + SiH 3 (Formula 1)
SiH 2 + SiH 4 → Si 2 H 6 (Formula 2)
SiH 3 + SiH 4 → SiH 4 + SiH 3 (Formula 3)
Higher order silane radicals diffused in the direction of the substrate 12 against the exhaust flow react with the parent molecule SiH 4 during the diffusion in the direction of the substrate 12 and become inactive higher order silanes, thereby contributing to the film formation. Without exhausting (formula 1). The SiH 2 radical reacts with the parent molecule SiH 4 in the process of growing to higher order silane while diffusing and becomes inactive, so that it is exhausted without being involved in the film formation (Formula 2). On the other hand, the SiH 3 radical (formula 3) that does not change by reaction with the parent molecule reaches the substrate and selectively contributes to film formation, whereby a high-quality film can be obtained. Further, by providing the heating mechanism 11 on the potential shield plate 8 and heating the potential shield plate 8, it becomes possible to uniformly heat the potential shield plate 8 and the substrate 12, and the above-described three-body reaction proceeds. Can be suppressed.

[第二実施の形態]
第二実施の形態によるプラズマCVD装置は、第一実施の形態のプラズマCVD装置の放電電極4のガス導入形状を変更させたもので装置の概要に変更は無い。図3にその第二実施の形態によるプラズマCVD装置の放電電極3と、電位シールド板8の拡大図を示す。放電電極3、電位シールド板8の形状は一例を示すものであって、これに限定されるものではない。
[Second Embodiment]
The plasma CVD apparatus according to the second embodiment is obtained by changing the gas introduction shape of the discharge electrode 4 of the plasma CVD apparatus according to the first embodiment, and the outline of the apparatus is not changed. FIG. 3 shows an enlarged view of the discharge electrode 3 and the potential shield plate 8 of the plasma CVD apparatus according to the second embodiment. The shapes of the discharge electrode 3 and the potential shield plate 8 are examples, and are not limited thereto.

図3によると、排気孔7の中に導入されるガス導入の方向は排気の方向と近い方向となっていることがわかる。このように原料ガスを導入することにより、図4に示されるようなガス供給法と比べ、導入するガスの慣性の方向を排気の方向と近くすることにより、排気孔中のガス流速が上昇させることが可能であると思われる。このようにして排気孔7中のガス流速を高めた状態で排気孔7中にプラズマを発生させ、成膜することはより高次シランの排気を促進し、膜中への高次シランの混入を防ぐことができるものである。そのため、導入するガスの慣性と排気の方向を近くする、すなわちガスの導入方向と排気の方向のなす角度が90度以下であることが好ましく、さらに好ましくは60度以下であることが好ましい。具体的な手段としては、原料ガス導入路6を、原料ガス供給口から吐出される原料ガスの流れ方向の延長線と排気孔の中心軸とのなす角度が90度以下となるように構成するとよい。   According to FIG. 3, it can be seen that the direction of gas introduction introduced into the exhaust hole 7 is close to the direction of exhaust. By introducing the raw material gas in this way, the gas flow rate in the exhaust hole is increased by bringing the direction of inertia of the introduced gas closer to the direction of the exhaust as compared with the gas supply method as shown in FIG. It seems possible. In this way, plasma is generated in the exhaust hole 7 in a state where the gas flow rate in the exhaust hole 7 is increased, and the film formation promotes the exhaust of higher order silane, and the higher order silane is mixed into the film. Can be prevented. Therefore, it is preferable that the inertia of the gas to be introduced and the direction of the exhaust gas are close to each other, that is, the angle formed by the gas introduction direction and the exhaust gas direction is 90 degrees or less, and more preferably 60 degrees or less. As a specific means, the source gas introduction path 6 is configured such that the angle formed by the extension line in the flow direction of the source gas discharged from the source gas supply port and the central axis of the exhaust hole is 90 degrees or less. Good.

参考例1]
第一実施の形態にあるプラズマCVD装置の放電電極にマッチングボックスを介し、60MHzの高周波電源を接続し、基板ヒーター温度を220℃、アースカバー温度を200℃とした。まず、プラズマCVD装置内部を1×10−4Paにまでチャンバ底面に設けられた排気孔を通して排気した。その後、排気系を切り替え放電電極に設けられた排気孔より排気を行い、SiH50sccmをマスフローコントローラーにより放電電極に設けられたガス導入孔より導入し、28Paに調整した。この際の接地電極上に設置された基板表面の温度を測定すると194℃であった。その後、放電電極に30Wの電力を投入し、プラズマを発生させることにより、本発明の目的であるアモルファスシリコン薄膜を接地電極上に設置した単結晶シリコン基板上に形成した。
[ Reference Example 1]
A high frequency power source of 60 MHz was connected to the discharge electrode of the plasma CVD apparatus according to the first embodiment via a matching box, the substrate heater temperature was 220 ° C., and the earth cover temperature was 200 ° C. First, the inside of the plasma CVD apparatus was exhausted to 1 × 10 −4 Pa through an exhaust hole provided on the bottom surface of the chamber. Then, the exhaust system was switched and exhausted from the exhaust hole provided in the discharge electrode, and SiH 4 50 sccm was introduced from the gas introduction hole provided in the discharge electrode by a mass flow controller, and adjusted to 28 Pa. The temperature of the surface of the substrate placed on the ground electrode at this time was measured to be 194 ° C. Thereafter, 30 W of electric power was applied to the discharge electrode to generate plasma, thereby forming an amorphous silicon thin film, which was the object of the present invention, on a single crystal silicon substrate placed on the ground electrode.

[比較例1]
図5に示す従来のプラズマCVD装置の放電電極にマッチングボックスを介し、60MHzの高周波電源を接続し、基板ヒーターを270℃設定とした。まず、プラズマCVD装置を1×10−4Paにまで真空排気し、SiHを50sccmの流量にてマスフローコントローラーにより放電電極表面のシャワーヘッドよりCVD装置内へ導入し、チャンバ底に設けられた排気孔より排気を行い、10Paに調整した。この際の接地電極上に設置された基板表面の温度を測定すると230℃であった。その後、放電電極に10Wの電力を投入し、プラズマを発生させることにより、アモルファスシリコン薄膜基板を接地電極上に設置した単結晶シリコン基板上に形成した。
[Comparative Example 1]
A high frequency power source of 60 MHz was connected to the discharge electrode of the conventional plasma CVD apparatus shown in FIG. 5 through a matching box, and the substrate heater was set at 270 ° C. First, the plasma CVD apparatus is evacuated to 1 × 10 −4 Pa, SiH 4 is introduced into the CVD apparatus from the shower head on the surface of the discharge electrode by a mass flow controller at a flow rate of 50 sccm, and exhaust is provided at the bottom of the chamber. The air was exhausted from the hole and adjusted to 10 Pa. The temperature of the surface of the substrate placed on the ground electrode at this time was 230 ° C. Thereafter, an electric power of 10 W was applied to the discharge electrode to generate plasma, thereby forming an amorphous silicon thin film substrate on a single crystal silicon substrate placed on the ground electrode.

実施例1、2および、比較例1で得られたアモルファスシリコン薄膜の膜中のSi−Hおよび、Si−H濃度をFT−IRを用いて定量した結果を下表1に示す。 The results of quantifying the Si—H and Si—H 2 concentrations in the amorphous silicon thin film obtained in Examples 1 and 2 and Comparative Example 1 using FT-IR are shown in Table 1 below.

Figure 0005488051
Figure 0005488051

参考例1によると、基板温度が194℃と比較的低いにも関わらず、膜中のSi−H濃度が1%を下回る低い値となっている。さらに実施例2に示すように、導入するガスの慣性の方向を排気の方向と近くすることにより、排気孔中のガス流速が上昇させ、排気孔中のガス流速を高めた状態で成膜を行うことにより、参考例1と比べてもさらに低いSi−H濃度が得られることが分かる。


According to Reference Example 1, although the substrate temperature is relatively low at 194 ° C., the Si—H 2 concentration in the film is a low value below 1%. Further, as shown in Example 2, the gas flow rate in the exhaust hole is increased by bringing the direction of inertia of the introduced gas close to the direction of the exhaust gas, and the film is formed with the gas flow rate in the exhaust hole being increased. By performing, it can be seen that an even lower Si—H 2 concentration can be obtained than in Reference Example 1.


このように第一、第二実施の形態であるプラズマCVD装置を用い、シリコン薄膜を成させると、従来の平行平板型プラズマCVD装置で形成した膜と比べて高次シランの混入が少なく欠陥が低減された高品質な膜が得られる。また、この高品質なアモルファスシリコン薄膜を太陽電池に適用することで、光劣化が少ない高変換効率の太陽電池を作製することが可能となる。
As described above, when the plasma CVD apparatus according to the first and second embodiments is used and a silicon thin film is formed, there is less contamination of higher-order silanes as compared with the film formed by the conventional parallel plate type plasma CVD apparatus. A reduced high quality film is obtained. In addition, by applying this high-quality amorphous silicon thin film to a solar cell, it is possible to produce a solar cell with high conversion efficiency with little light deterioration.

本発明は、プラズマCVD装置およびアモルファスシリコン薄膜形成に限らず、微結晶シリコン薄膜等の各種薄膜形成、エッチング装置や、プラズマ表面処理装置などにも応用することができるが、その応用範囲が、これらに限られるものではない。   The present invention can be applied not only to plasma CVD apparatus and amorphous silicon thin film formation, but also to various thin film formation such as microcrystalline silicon thin film, etching apparatus, plasma surface treatment apparatus, etc. It is not limited to.

1 プラズマCVD装置
2 真空容器
3 放電電極
4 放電電極表面
5 原料ガス供給管
6 原料ガス導入路
7 排気孔
8 電位シールド板
9 貫通孔
10 接地電極
11 基板加熱機構
12 基板
13 マッチングボックス
14 高周波電源
15 直流電源
16 メッシュ電極
DESCRIPTION OF SYMBOLS 1 Plasma CVD apparatus 2 Vacuum vessel 3 Discharge electrode 4 Discharge electrode surface 5 Raw material gas supply pipe 6 Raw material gas introduction path 7 Exhaust hole 8 Potential shield plate 9 Through hole 10 Ground electrode 11 Substrate heating mechanism 12 Substrate 13 Matching box 14 High frequency power supply 15 DC power supply 16 mesh electrode

Claims (5)

真空容器と、
該真空容器内を減圧下に保持するための排気系と、
被成膜基板を置くための接地電極と、
排気孔と原料ガス導入路とを有する放電電極と、
該放電電極に高周波電力を印加する高周波電源と、を備え、
前記排気孔には、その壁面に前記原料ガス導入路につながる原料ガス供給口が形成され、
前記原料ガス導入路が、前記原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に前記排気孔の壁面が位置するように構成され
前記原料ガス供給口から吐出される原料ガスの流れ方向と前記排気孔の中心軸に沿った排気方向とのなす角度が60度以下であるプラズマCVD装置。
A vacuum vessel;
An exhaust system for maintaining the inside of the vacuum vessel under reduced pressure;
A ground electrode for placing a deposition substrate;
A discharge electrode having an exhaust hole and a source gas introduction path;
A high frequency power source for applying high frequency power to the discharge electrode,
In the exhaust hole, a source gas supply port connected to the source gas introduction path is formed on the wall surface,
The source gas introduction path is configured such that a wall surface of the exhaust hole is positioned on an extension line in a flow direction of the source gas discharged from the source gas supply port ;
A plasma CVD apparatus in which an angle formed by a flow direction of the source gas discharged from the source gas supply port and an exhaust direction along the central axis of the exhaust hole is 60 degrees or less .
前記放電電極と前記接地電極との間に、複数の貫通孔が形成され、電位を一定に保つ電源を備えた電位シールド板が備えられた請求項に記載のプラズマCVD装置。 2. The plasma CVD apparatus according to claim 1 , further comprising a potential shield plate having a plurality of through holes formed between the discharge electrode and the ground electrode and having a power source for keeping the potential constant. 前記電位シールド板に形成された貫通孔の中心軸と、前記排気孔の中心軸とが重なる請求項に記載のプラズマCVD装置。 The plasma CVD apparatus according to claim 2 , wherein a central axis of a through hole formed in the potential shield plate and a central axis of the exhaust hole overlap. 前記電位シールド板が加熱機構を有する請求項2または3のいずれかに記載のプラズマCVD装置。 The plasma CVD apparatus according to claim 2, wherein the potential shield plate has a heating mechanism. 真空容器を減圧下に保持し、
放電電極に形成された排気孔の中へ、該排気孔の壁面に向けて少なくとも珪素を含む原料ガスを導入し、
該放電電極に高周波電力を印加して、該排気孔中において該原料ガスをプラズマ化させ、
該排気孔より該プラズマ化した原料ガス中に含まれる高次シランを真空容器外へ排気し、
該プラズマ化した原料ガス中に含まれるSiHラジカルを被成膜基板上に到達させ
前記排気孔へ導入される原料ガスの該排気孔への導入方向と、前記排気孔より排気される高次シランの該排気孔中での排気方向とのなす角度が60度以下であるシリコン系薄膜の製造方法。
Hold the vacuum vessel under reduced pressure,
Introducing a source gas containing at least silicon toward the wall of the exhaust hole into the exhaust hole formed in the discharge electrode,
Applying high frequency power to the discharge electrode to turn the source gas into plasma in the exhaust hole,
Higher order silane contained in the plasma source gas is exhausted out of the vacuum vessel through the exhaust hole,
SiH 3 radicals contained in the plasma source gas are allowed to reach the deposition substrate ,
A silicon system in which the angle formed between the introduction direction of the source gas introduced into the exhaust hole and the exhaust direction of the higher order silane exhausted from the exhaust hole in the exhaust hole is 60 degrees or less Thin film manufacturing method.
JP2010043805A 2009-03-23 2010-03-01 Plasma CVD apparatus and silicon thin film manufacturing method Expired - Fee Related JP5488051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010043805A JP5488051B2 (en) 2009-03-23 2010-03-01 Plasma CVD apparatus and silicon thin film manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009069576 2009-03-23
JP2009069576 2009-03-23
JP2010043805A JP5488051B2 (en) 2009-03-23 2010-03-01 Plasma CVD apparatus and silicon thin film manufacturing method

Publications (2)

Publication Number Publication Date
JP2010251715A JP2010251715A (en) 2010-11-04
JP5488051B2 true JP5488051B2 (en) 2014-05-14

Family

ID=43313668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010043805A Expired - Fee Related JP5488051B2 (en) 2009-03-23 2010-03-01 Plasma CVD apparatus and silicon thin film manufacturing method

Country Status (1)

Country Link
JP (1) JP5488051B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862027B2 (en) * 2010-03-25 2016-02-16 東レ株式会社 Plasma CVD apparatus and method for manufacturing thin film substrate
KR20130006301A (en) * 2011-07-08 2013-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming silicon film and method for manufacturing power storage device
CN112609170B (en) * 2020-11-24 2022-12-09 鑫天虹(厦门)科技有限公司 Atomic layer deposition apparatus and process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625397B2 (en) * 2005-10-18 2011-02-02 三菱重工業株式会社 Discharge electrode, thin film manufacturing apparatus and solar cell manufacturing method
JP2007266094A (en) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd Plasma cvd device and method for forming semiconductor thin-film by same

Also Published As

Publication number Publication date
JP2010251715A (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5678883B2 (en) Plasma CVD apparatus and silicon thin film manufacturing method
US8431996B2 (en) Plasma processing apparatus and method of producing amorphous silicon thin film using same
KR20140135202A (en) Film forming device
JP2007214296A (en) Plasma treatment apparatus
JP5488051B2 (en) Plasma CVD apparatus and silicon thin film manufacturing method
JP3146112B2 (en) Plasma CVD equipment
JP5614180B2 (en) Plasma CVD equipment
JP4936297B2 (en) Plasma processing apparatus, plasma processing method, and semiconductor device
JP2014075606A (en) Plasma cvd apparatus
JP5105898B2 (en) Silicon thin film deposition method
JP5862027B2 (en) Plasma CVD apparatus and method for manufacturing thin film substrate
JP2008177419A (en) Method for forming silicon thin film
JP5206478B2 (en) Plasma CVD apparatus and silicon thin film manufacturing method
JP5487990B2 (en) Plasma CVD equipment
JP2004131305A (en) Process and apparatus for liquid phase epitaxy of silicon crystal and solar battery manufacturing process
JP4196517B2 (en) Semiconductor device manufacturing method
JP2009272428A (en) Antireflective film coating method and antireflective film coating apparatus
JP2005039153A (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP2009239160A (en) Plasma cvd device and plasma cvd method
JP4510242B2 (en) Thin film formation method
JP2012204730A (en) Plasma cvd device and method of manufacturing silicon-based thin film
JP6194850B2 (en) Thin film forming equipment
JP2005244037A (en) Manufacturing method of silicon film and manufacturing method of solar battery
JP2004186376A (en) Apparatus and method for manufacturing silicon wafer
JP4010044B2 (en) Film forming method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5488051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees