JP2009004665A

JP2009004665A - 半導体装置の製造方法

Info

Publication number: JP2009004665A
Application number: JP2007165726A
Authority: JP
Inventors: Makoto Tsutsue; 誠筒江
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-06-25
Filing date: 2007-06-25
Publication date: 2009-01-08
Anticipated expiration: 2027-06-25
Also published as: US20080318411A1; US20090181536A1; JP5067039B2; US7989334B2; US7524752B2

Abstract

【課題】ハードマスク除去プロセスにおいて、低誘電率絶縁膜の誘電率の上昇を伴うダメージを低減させると共に加工形状を安定させることを目的とする。
【解決手段】ハードマスクを用いて配線溝を形成するプロセスからなる半導体装置の製造方法において、メタルハードマスク１０７を用いて配線溝１１１の形成を行うことで配線溝１１１の形状を安定化させることができると共に、配線溝１１１にＴａＮやＣｕを形成する前にあらかじめメタルハードマスク１０７の一部または全てを除去することで低誘電率膜表面の誘電率の上昇を伴う損傷が低減されて配線間のリーク電流を低減させることができ、信頼性の高い半導体装置を実現できる。
【選択図】図３

Description

本発明は、ダマシン構造を有する半導体装置の製造方法に関する。

近年、半導体集積回路は、配線構造の微細化および多層化によりますます集積化が進められている。高密度な配線パターンや多層配線構造を形成する方法として、配線材料にＣｕを用いＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法により平坦化して配線を形成するダマシンプロセスが一般的に用いられている。一方、配線パターンの高密度化に伴い、配線間に生じる寄生容量の増大が問題となってきている。寄生容量が増大すると配線の信号伝送速度の遅延が増大するため、高速動作が必要な半導体集積回路においては配線間の寄生容量の低減が重要課題となっている。

配線間の寄生容量を低減させる方法としては、配線間及び層間絶縁膜に比誘電率の低い材料を用いることが検討されている。従来、配線間の絶縁膜にはシリコン酸化（ＳｉＯ_２）膜（比誘電率３．９〜４．２）が多用されてきた。また、一部の半導体集積回路においては、従来のＳｉＯ_２膜と比べて比誘電率を低減できる配線間の絶縁膜として、フッ素（Ｆ）を含有するＳｉＯ_２膜（比誘電率３．５〜３．８）が用いられている。さらに現在、配線間の電気的寄生容量をより低減するために、比誘電率が３以下の炭素含有シリコン酸化（ＳｉＯＣ）膜からなる低誘電率膜を配線間の絶縁膜として用いる半導体装置が提案されている。

以下、図６，図７，図８を用いて、従来の半導体装置の製造方法について説明する。
図６は従来の半導体装置の配線構造を示す断面図、図７は従来の半導体装置の製造方法における配線溝形成までを示す工程断面図、図８は従来の半導体装置の製造方法を示す工程断面図である。

図６はＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置の配線構造断面を示している。図６においてシリコンからなる基板（図示せず）の上に形成されたＳｉＯＣ膜からなる第１の絶縁膜１に、窒化タンタル（ＴａＮ）からなるバリアメタル２および銅（Ｃｕ）からなる導電膜３によって第１の金属配線４が形成されている。第１の絶縁膜１の上には、第１の金属配線４を覆うように炭素及び窒素を含む酸化シリコン（ＳｉＣＯＮ）からなり、金属拡散防止膜として機能する第２の絶縁膜５が形成されている。第２の絶縁膜５上には、低誘電率のＳｉＯＣからなる第３の絶縁膜６が形成されている。ここで、第３の絶縁膜６には、ＴａＮからなるバリアメタル１１及びＣｕからなる導電膜１２によって第２の金属配線１３が形成されている。また、第２の絶縁膜５及び第３の絶縁膜６には、第１の金属配線４と第２の金属配線１３とを接続する金属ビア１４が形成されている。最後に第３の絶縁膜６上に第４の絶縁膜１５を形成し、開口部にＡｌからなるパッド電極１６が形成されている。

次に、図７，図８には図６に示す半導体装置の製造方法の各工程における断面状態を示す。
まず、図７（ａ）に示すように、基板（図示せず）の上に形成されたＳｉＯＣからなる第１の絶縁膜１に配線溝パターンをフォトリソグラフィー法により形成し、その後ドライエッチング法により第１の絶縁膜１を選択的にエッチングし、アッシングおよび洗浄でレジストを除去して配線溝を形成する。続いて、配線溝を埋め込むようにＴａＮからなるバリアメタル２及びＣｕからなる導電膜３を堆積した後、化学的機械的研磨（ＣＭＰ）法により余分なＣｕを除去し第１の金属配線４を形成する。

次に、図７（ｂ）に示すように、第１の絶縁膜１の上に第１の金属配線４を覆うようにＳｉＣＯＮからなる第２の絶縁膜５を堆積し、続いてＳｉＯＣからなる低誘電率の第３の絶縁膜６を堆積する。

次に、図７（ｃ）に示すように、第３の絶縁膜６の上にレジスト７を塗布しフォトリソグラフィーによりビアパターンを形成し、その後ドライエッチングにより絶縁膜６をエッチングし、次にアッシング、洗浄により余分なレジストを除去しビアホール８を形成する（図７（ｄ））。
次いで、図７（ｅ）に示すようにレジスト９を塗布しフォトリソグラフィーで配線パターンを形成し、ドライエッチングにより第３の絶縁膜６に第２の配線形成用の配線溝１０を形成後、アッシング、洗浄で余分なレジストを除去する（図７（ｆ））。

その後、ビアホール８の底部に露出している第２の絶縁膜５をエッチングで除去し、第２および第３の絶縁膜５および６中への配線およびビアパターンの形成が完了する（図８（ａ））。

続いて、図８（ｂ）に示すように配線溝およびビアホールを埋め込むようにＴａＮからなるバリアメタル１１及びＣｕからなる導電膜１２を堆積し、化学的機械的研磨（ＣＭＰ）法により余分なＣｕおよびＴａＮを除去し、図８（ｃ）に示すように第２の金属配線１３およびビア１４を形成する。

最後に、ＳｉＮからなる第４の絶縁膜１５をパッシベーション膜として形成し、第４の絶縁膜１５の一部分をフォトリソグラフィーおよびエッチングで開口し、Ａｌパッド電極１６を形成して半導体装置が完成する（図８（ｄ））。

一般的に低誘電率膜はエッチングやアッシングなどの配線加工プロセス中にダメージを受け比誘電率が上昇しやすく、寄生容量を低減することが困難であるという課題がある。このようなダメージは特にレジストマスクを用いて配線のパターニングを行うプロセスにおいて問題となっている。以上説明したレジストマスクを用いたダマシンプロセスにおいては、レジストマスクを用いた配線やビアパターニング工程でエッチング後に行うアッシングや洗浄処理により、配線溝側壁の低誘電率膜にダメージが入り低誘電率絶縁膜の誘電率が上昇し、ひいては配線構造の実効誘電率が高くなる。

そこで、上記のようなプロセス中のダメージの影響をなくす、または低減することを目的にハードマスクを用いた配線パターニングプロセスが提案されている。
解決方法の一例として、従来の配線パターニングを絶縁膜ハードマスクを用いて行うダマシンプロセスについて説明する。この方法は、まずレジストマスクを用いて絶縁膜ハードマスクに配線パターンを形成した後、層間絶縁膜中に配線溝パターンをエッチングで形成する前にあらかじめレジストマスクをアッシング除去し、その後に層間絶縁膜中に配線溝パターンをエッチングで形成する方法である。この方法によれば、配線溝中に層間絶縁膜が露出していない状態でレジストマスクをアッシング除去しているので、レジストマスクを用いたプロセスで課題となっている、配線溝内側壁の低誘電率絶縁膜へのアッシングによるダメージを低減することができ、比誘電率の低い層間絶縁膜を用いて実効誘電率の低い配線構造を有する半導体装置を提供できる特徴がある（例えば、特許文献１参照）。
特開２００６−２９４９６５号公報

しかしながら、上記従来の絶縁膜ハードマスクを用いた配線パターニングプロセスでは、絶縁膜ハードマスクと層間絶縁膜とのエッチング選択比が高くないことに起因して、絶縁膜ハードマスクの膜厚を厚くする必要があること、また層間絶縁膜の加工時にハードマスクの角が丸まりパターニング形状が安定しないなどの問題がある。

本発明の半導体装置の製造方法は、ハードマスクを用いた配線構造形成プロセスにおいて、低誘電率絶縁膜の誘電率の上昇を伴うダメージを低減させると共に加工形状を安定させることを目的とする。

前記の目的を達成するため、本発明の半導体装置の製造方法は、ダマシン法により配線構造を形成する半導体装置の製造方法であって、前記配線構造を形成する際に、半導体基板上または下層配線層上に絶縁膜を形成する工程と、前記絶縁膜上にメタルハードマスクを堆積する工程と、第１のレジストパターンを用いて前記メタルハードマスクを所定の配線パターンに形成する工程と、前記絶縁膜及び前記メタルハードマスク上にビアパターンが形成された第２のレジストパターンを形成する工程と、前記第２のレジストパターンを用いて前記絶縁膜にビアホールを形成する工程と、前記第２のレジストパターンを除去する工程と、前記メタルハードマスクにより前記絶縁膜に配線溝を形成する工程と、前記メタルハードマスクを薄膜化する工程と、前記ビアホール及び前記配線溝にバリアメタル及び導電膜を形成する工程と、前記ビアホール及び配線溝からはみ出した前記バリアメタル及び前記導電膜を除去する工程とを有することを特徴とする。

また、前記配線溝を形成する工程と前記バリアメタル及び導電膜を形成する工程の間に、前記メタルハードマスクをすべて除去する工程をさらに備えることを特徴とする。
また、前記メタルハードマスクを薄膜化またはすべて除去する工程をＣＭＰで行うことを特徴とする。

また、前記メタルハードマスクを薄膜化またはすべて除去する工程をエッチングで行うことを特徴とする。
また、前記メタルハードマスクを薄膜化またはすべて除去する工程において、前記メタルハードマスクの開口部をあらかじめ有機膜等で埋め込んだうえで前記メタルハードマスクの除去を行うことを特徴とする。

また、前記メタルハードマスクを薄膜化する工程をＣＭＰで行うことを特徴とする。
また、前記メタルハードマスクを薄膜化する工程をエッチングで行うことを特徴とする。

また、前記メタルハードマスクはＴｉ、ＴｉＮ、Ｔａ、ＴａＮのうち少なくとも１つを含むことを特徴とする。
また、前記メタルハードマスクを薄膜化する工程において、前記メタルハードマスクの開口部をあらかじめ有機膜等で埋め込んだうえで前記メタルハードマスクの除去を行うことを特徴とする。

以上により、ハードマスク除去プロセスにおいて、低誘電率絶縁膜の誘電率の上昇を伴うダメージを低減させると共に加工形状を安定させることができる。

本発明は、ハードマスクを用いて配線溝を形成するプロセスからなる半導体装置の製造方法において、メタルハードマスクを用いて配線溝形成を行うことで配線溝の形状を安定化させることができると共に、配線溝にＴａＮやＣｕを形成する前にあらかじめメタルハードマスクの一部または全てを除去することで低誘電率膜表面の誘電率の上昇を伴う損傷が低減されて配線間のリーク電流を低減させることができ、信頼性の高い半導体装置を実現できる。

本発明はメタルハードマスクを用いて配線溝を形成するプロセスを用い、さらにＴａＮバリアおよび導電膜であるＣｕを形成する前に、あらかじめメタルハードマスクの一部あるいは全てを除去するというものである。

具体的に本発明に係る半導体装置の製造方法は、基板の上に形成された第１の配線を有する比誘電率が３以下の第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された比誘電率が３以下の第３の絶縁膜と、第３の絶縁膜中にメタルハードマスクを用いて第２の配線用の溝を形成し、第２の配線にＣｕ等の金属を埋め込んだ際の余分な金属を除去する工程からなる半導体製造方法を対象とし、メタルハードマスクの除去をＣｕ等の金属を形成する前に行うことを特徴とする。

本発明の半導体装置によれば、メタルハードマスクを用いて配線用溝の形成を行うため、配線溝エッチングの選択比を高くでき、さらに、配線溝エッチング中のハードマスクの形状変化がほとんどなく配線溝の形状を安定して加工できる。

ところで、一般的に、低誘電率膜は機械的強度が低いため、ＵＶ光などの照射によりこれを高める必要があるにもかかわらず、ＵＶ光の過剰な照射は誘電率の上昇を伴うことも知られている。ところが、従来用いられるレジストマスクや絶縁膜ハードマスクはリソグラフィー工程で用いられる各種光源を透過するために、これらパターニングマスク直下に形成されている低誘電率膜はパターニング工程における光源の影響を受け変質するという問題点もあった。それに対して、メタルハードマスクは光を遮断するため、ハードマスクとしてメタルハードマスクを用いることにより、上記に示すようなパターニング工程における低誘電率膜の膜質変化を防ぐことができるという効果も期待できるものとなる。

また、Ｃｕを用いたダマシンプロセスで用いられるＣＭＰにおいては、下層膜の段差や膜厚バラツキによって生じるバリアメタルやＣｕなどの研磨残りを防ぐために、研磨を過剰に行うことが一般的である。このとき、低誘電率膜は露出して研磨されるため、過剰の研磨は低誘電率膜表面にスクラッチ等の欠陥を生ずる原因となる。ところが従来のハードマスクプロセスにおいては、配線形成後に残ったメタルハードマスク上に、引き続きバリアメタルと導電膜を形成するため、ＣＭＰにおける被研磨膜の膜厚は厚くなる。従って、これらを研磨するためのＣＭＰ時間は長くなり、研磨残りを防止するために要する過剰研磨の時間も長くする必要がある。このことは、低誘電率膜表面の欠陥数の増加、研磨バラツキの増大、さらに配線形状のバラツキ増大の原因となる。これに対して、本発明の半導体装置の製造方法によれば、第２の配線溝にＴａＮバリアおよびＣｕを形成する前に、あらかじめメタルハードマスクの一部あるいは全てを除去するため、通常のＴｉＮおよびＣｕ等の金属をＣＭＰで除去する工程において、一度に研磨する材料を大幅に削減できる。このためＣＭＰのバラツキを低減でき、低誘電率膜が研磨されることによる損傷も低減でき、その結果、電気特性の安定した信頼性の高い半導体装置が実現できる。

また、本発明の半導体製造方法において、第３の絶縁膜形成後に形成するメタルハードマスクはＴｉ、ＴｉＮ、Ｔａ、ＴａＮのうち少なくとも１つから構成されることが好ましい。これらの材料は配線材料であるＣｕ等の拡散防止膜として一般的に広く用いられている材料であるために新規材料や設備を導入することなくハードマスクを形成できるだけでなく、第３の絶縁膜を選択性高くパターニングすることができ、配線溝を安定した形状で精度良く加工することができる。

本発明の半導体装置の製造方法において、メタルハードマスクの一部あるいは全てをＣＭＰで除去することが好ましい。このような製造方法とすることで一般的にＣｕを用いたダマシンプロセスで用いられているＴａＮなどのバリアメタルＣＭＰプロセスを用いることができ、またメタルハードマスクを均一性良く除去できる。

また本発明の半導体装置の製造方法において、メタルハードマスクの薄膜化や除去を行うにあたり、ハードマスク開口部をあらかじめ有機膜等で埋め込んだうえで行うことが好ましい。このような製造方法とすることで、ＣＭＰやエッチングを用いたハードマスクの除去をより均一性よく行うことができる。

以下、本発明の第１の実施の形態について図１〜図５を用いて詳細に説明する。
図１は本発明の半導体装置の配線構造を示す断面図、図２は本発明の第１の実施の形態に係る半導体装置の製造方法におけるビアホール形成までを示す工程断面図、図３は本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図、図４は本発明の配線抵抗の特性を説明する図、図５は電界強度と配線間リーク電流との関係を比較説明する図である。

図１はＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置の配線構造断面を示している。図１においてシリコンからなる基板（図示せず）の上に形成されたＳｉＯＣ膜からなる第１の絶縁膜１０１に、窒化タンタル（ＴａＮ）からなるバリアメタル１０２および銅（Ｃｕ）からなる導電膜１０３によって第１の金属配線１０４が形成されている。第１の絶縁膜１０１の上には、第１の金属配線１０４を覆うように炭素及び窒素を含む酸化シリコン（ＳｉＣＯＮ）からなり、金属拡散防止膜として機能する第２の絶縁膜１０５が形成されている。第２の絶縁膜１０５上には、低誘電率のＳｉＯＣからなる第３の絶縁膜１０６が形成されている。ここで、第３の絶縁膜１０６には、ＴａＮからなるバリアメタル１１２及びＣｕからなる導電膜１１３によって第２の金属配線１１４が形成されている。また、第２の絶縁膜１０５及び第３の絶縁膜１０６には、第１の金属配線１０４と第２の金属配線１１４とを接続する金属ビア１１５が形成されている。最後に第３の絶縁膜１０６上に第４の絶縁膜１１６を形成し、開口部にＡｌからなるパッド電極１１７が形成されている。

次に、本発明の半導体装置の製造方法について図２，図３を用いて説明する。
まず、図２（ａ）に示すように、基板（図示せず）の上に比誘電率が３以下の炭素含有シリコン酸化膜（ＳｉＯＣ）からなる第１の絶縁膜１０１を形成した後、第１の絶縁膜１０１の上にレジストを塗布し、リソグラフィー法を用いて配線溝のパターンを形成する。次に、このパターンをマスクとしてドライエッチングにより配線溝を形成した後、アッシングによりレジストを除去して、第１の絶縁膜１０１に配線溝を形成する。続いて、配線溝にＴａＮからなるバリアメタル１０２をスパッタリングにより形成し、Ｃｕからなる導電膜１０３を電気メッキ法により埋め込む。その後、配線溝からはみ出した余分なバリアメタル１０２及び導電膜１０３を化学的機械的研磨（ＣＭＰ）法により除去し、バリアメタル１０２と導電膜１０３とからなる第１の金属配線１０４を形成する。

次に、図２（ｂ）に示すように、第１の絶縁膜１０１上に第１の金属配線１０４を覆うように、化学気相堆積（ＣＶＤ）法を用いて炭素と窒素を含有するＳｉＣＮからなる金属拡散防止膜として機能する第２の絶縁膜１０５を形成し、さらにこの上に比誘電率が３以下のＳｉＯＣからなる第３の絶縁膜１０６をＣＶＤ法により形成する。

次に、図２（ｃ）に示すように、第３の絶縁膜１０６の上にＴｉＮからなるメタルハードマスク１０７をスパッタ形成し、さらにその表面にレジスト１０８を塗布し、リソグラフィー法を用いて第２の配線のパターンを形成する。次いで、図２（ｄ）に示すように、レジストパターン１０８をマスクとしてメタルハードマスク１０７をドライエッチングして配線パターンをメタルハードマスク１０７に転写を行い、その後アッシングと洗浄を行いレジストパターン１０８を除去する。

次に、図２（ｅ）に示すようにメタルハードマスク１０７および第３の絶縁膜１０６上にレジスト１０９を塗布し、リソグラフィーを用いてビアパターンを形成し、ドライエッチングで第３の絶縁膜１０６にビアホール１１０を形成する。ビアホール１１０を形成、アッシングおよび洗浄を行い、ビア形成用レジストパターンを図２（ｆ）に示すように除去する。

次に、図３（ａ）に示すように、メタルハードマスク１０７に形成したパターンに従い、ドライエッチング法で第３の層間絶縁膜１０６に配線溝１１１を形成する。次に、図３（ｂ）に示すように、メタルハードマスク１０７の一部をＣＭＰで研磨除去し、半分程度の膜厚までメタルハードマスク１０７を薄くする。その後、図３（ｃ）に示すようにドライエッチング法で第２の絶縁膜１０５を開口する。

このときに、メタルハードマスク１０７は少し薄膜化されるが、ドライエッチング法やＣＭＰ法などによってメタルハードマスク１０７をさらに一部除去し、薄膜化しても良い。また、このときにメタルハードマスク１０７をドライエッチング法やＣＭＰ法などによって全部除去しても良い。

次に、図３（ｄ）に示すように、ビアホール１１０および配線溝１１１にＴａＮからなるバリアメタル１１２をスパッタリングにより形成した後、Ｃｕからなる導電膜１１３を電気メッキ法により形成する。

続いて、図３（ｅ）に示すように、配線溝１１１からはみ出した余分なバリアメタル１１２及び導電膜１１３をＣＭＰ法により除去し、バリアメタル１１２及び導電膜１１３からなるビア１１５及び第２の金属配線１１４を形成する。第１の金属配線１０４と第２の金属配線１１４とはこのビア１１５を介して電気的に接続される。このとき、残っていれば、メタルハードマスク１０７を完全に除去する。

最後に、ＳｉＮからなる第４の絶縁膜１１６を形成し、リソグラフィー法とドライエッチ法により開口部を形成し、Ａｌからなるパッド電極１１７を形成する（図３（ｆ））。
以上のように、メタルハードマスクを用いてレジストを除去してから配線溝を形成し、メタルハードマスクをバリアメタルおよび導電膜の形成前にあらかじめ研磨により薄膜化または除去することにより、レジストの除去による低誘電率絶縁膜のダメージを抑制すると共に、ＣＭＰ時間の短縮によっても低誘電率絶縁膜のダメージを抑制することができ、さらに、研磨ばらつきが低減されて電気的特性のバラツキを低減させることができる。

以下にメタルハードマスク１０７をバリアメタル１１２および導電膜１１３の形成前にあらかじめ研磨により除去する処理が、電気特性のバラツキおよび配線間リーク特性に及ぼす影響について説明する。本実施の形態で示した方法により配線溝１１１内にバリアメタル１１２および導電膜１１３を形成する前にあらかじめメタルハードマスク１０７を研磨して配線構造を形成する製造方法に従って作製したサンプルと、配線溝内１１１にバリアメタル１１２および導電膜１１３を形成した後に導電膜１１３のＣＭＰを行いそれに続くバリアメタルＣＭＰでメタルハードマスク１０７も併せてＣＭＰで除去して配線構造を形成する製造方法に従って作製したサンプル、さらに従来の絶縁膜ハードマスクを用いて配線構造を形成する製造方法に従って作製したサンプルのそれぞれについて、配線幅１００ｎｍ、分離幅１００ｎｍのパターンを用いてウェハ面内５０点において配線抵抗を測定した結果を図４に、同パターンの配線間リーク電流の測定結果を図５に示す。

図４において、絶縁膜ハードマスクを用いて形成した配線構造を有するサンプルにおいては配線抵抗が低くバラツキが大きい結果となった。これは配線溝加工中に絶縁膜ハードマスクの形状が変化し、配線溝上部の開口幅が広がり配線の断面積が大きくなったためである。なお、図４の配線抵抗値は目標値に対して規格化したものを示す。

また、メタルハードマスクを用いて配線構造を形成したサンプルのうち、メタルハードマスクの一部を研磨除去しない方法を用いて形成したサンプルにおいては、配線抵抗は目標値通りに仕上がっているもののバラツキが大きいものとなった。一方、本実施の形態に示す方法で配線構造を形成したサンプルにおいては、配線抵抗は目標通りに形成できておりかつバラツキも低く抑えることができている。上記２つのサンプルの違いは、バリアメタルのＣＭＰにおいて同時に研磨したメタルハードマスクの膜厚であり、被研磨膜の総膜厚が薄いほど電気特性が安定することを示す結果である。

また、図５に示す配線間リーク電流特性の比較では、メタルハードマスクの一部をあらかじめ研磨除去しない方法を用いたサンプルと、絶縁膜ハードマスクを用いて形成したサンプルにおいては同等の特性であったが、破壊電界強度は絶縁膜ハードマスクのほうがわずかに高く、低誘電率膜表面に誘起されるダメージの違いによるものであると考えられる。一方、本実施の形態に示す方法で配線構造を形成したサンプルにおいては配線間リーク電流は最も低く、破壊電界強度も最も高く、メタルハードマスクをあらかじめ研磨することで低誘電率膜表面に誘起されるダメージが低減されリーク電流が低減することが確認できた。

次に、本発明の第２の実施の形態について図９，図１０を用いて説明する。なお、本実施の形態により形成される半導体装置の断面図は図１に示すものと同じである。また、本実施の形態における本発明の半導体装置の製造方法におけるビアホール形成までを示す工程断面図は、第１の実施の形態で説明した図２と同じである。

以下、第２の実施の形態における半導体装置の製造方法について図９，図１０を用いて説明する。
図９は本発明の第２の実施形態に係る半導体装置の製造方法における埋め込み材料除去までを示す工程断面図、図１０は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。

ビアホール形成工程までは、図２の第１の実施の形態で説明した製造方法に同じであるので省略する。図２（ｆ）のようにビアホールを形成した後、図９（ａ）に示すように、メタルハードマスク１０７に形成したパターンに従い、ドライエッチング法で第３の層間絶縁膜１０６に配線溝１１１を形成する。次に、図９（ｂ）に示すように、開口部に回転塗布法を用いて有機系材料からなる埋め込み材１１８を塗布する。次に、図９（ｃ）に示すように、メタルハードマスク１０７の一部をＣＭＰで研磨除去し、半分程度の膜厚までメタルハードマスク１０７を薄くする。その後、図９（ｄ）に示すようにドライエッチング法またはアッシング法により埋め込み材１１８を除去する。次いで図１０（ａ）のようにドライエッチング法で第２の絶縁膜１０５を開口する。

次に、図１０（ｂ）に示すように、ビアホール１１０および配線溝１１１にＴａＮからなるバリアメタル１１２をスパッタリングにより形成した後、Ｃｕからなる導電膜１１３を電気メッキ法により形成する。

続いて、図１０（ｃ）に示すように、配線溝１１１からはみ出した余分なバリアメタル１１２及び導電膜１１３をＣＭＰ法により除去し、バリアメタル１１２及び導電膜１１３からなるビア１１５及び第２の金属配線１１４を形成する。第１の金属配線１０４と第２の金属配線１１４とはこのビア１１５を介して電気的に接続される。このとき、残っていれば、メタルハードマスク１０７を完全に除去する。

最後に、ＳｉＮからなる第４の絶縁膜１１６を形成し、リソグラフィー法とドライエッチ法により開口部を形成し、Ａｌからなるパッド電極１１７を形成する（図１０（ｄ））。

以上の方法によれば、第１の実施の形態と同様に図１に示す断面構造の半導体装置が形成できる。第１の実施の形態による半導体装置と同様の電気特性上、信頼性特性上の効果が得られる。特に、第２の実施の形態による製造方法によれば、図９（ｃ）に示すメタルハードマスクの一部を除去する際に、あらかじめ配線溝１１１やビアホール１１０などの開口部に埋め込み材１１８が埋め込まれていることが特徴である。埋め込み材を用いない場合には開口部に研磨くずが入り込み、洗浄などで除去しきれずに残存することが想定されるが、開口部に埋め込み材１１８が埋め込まれていることにより、除去されたハードマスク材料などの研磨くずが開口部に入ることがなく、これを防ぐことができる。

なお、本実施の形態においては、メタルハードマスクを用いた配線構造形成プロセスにおいてバリアメタルおよび導電膜の形成前にメタルハードマスクの一部をあらかじめ除去する方法を示したが、絶縁膜ハードマスクを用いた配線構造形成プロセスを用いて、同様にその一部をあらかじめ除去する方法としてもよい。この場合、ＣＭＰにおける被研磨膜の総膜厚を薄くでき、図５に示すようにリーク電流を低減する効果が得られる。

また、ハードマスク材料としてメタル材料は光の透過を遮断する特性を有する点においても絶縁膜材料に比べ優れる。すなわち、一般的に低誘電率膜は機械的強度が低いため、ＵＶ光などの照射によりこれを高める処理を行っている。メタルハードマスクはリソグラフィー工程で用いられる各種光源の透過と直下に配置された低誘電率膜への照射を防止し、低誘電率膜の変質を防止できる。

なお、本実施の形態においては、第３の絶縁膜１０６への配線溝１１１の形成をビアホール１１０の形成後に行ったが、ビアホール１１０の形成をメタルハードマスク１０７を用いた第３の絶縁膜１０６への配線溝１１１の形成後に行う形態でも同様の効果を得ることができる。このときビアホール１１０の形成用のビアレジストパターン１０９形成前に、メタルハードマスク１０７をＣＭＰで薄膜化しても良い。この方法によれば、ビア形成用レジスト１０９を塗布する前の表面段差が低くなり、リソグラフィー工程におけるパターン解像精度を高めることができる。

また、第１の絶縁膜中に第１の配線を形成する製造方法としてレジストマスクプロセスを用いる代わりに、第２の配線形成と同様にメタルハードマスクを用いて行ってもよい。
また、本発明はパッドと接続されるグローバル配線の形成にメタルハードマスクを用いた実施の形態について説明したが、さらに下層の配線形成において、本実施の形態のメタルハードマスクを用いてもよい。

また、以上の各実施の形態においては、第３の絶縁膜上にメタルハードマスクを形成したが、第３の絶縁膜上に第３の絶縁膜より機械的強度の高い膜をあらかじめ形成したうえでメタルハードマスクを形成する構成としてもよい。この構成により、低誘電率膜で機械的強度の低い第３の絶縁膜がＣＭＰ中に暴露することを防止することができ、ＣＭＰによって誘起されるスクラッチなどの欠陥やダメージが低減し、さらに信頼性を高めることができる。

また、以上説明した各実施の形態の製造方法によれば、配線溝のパターニングをメタルハードマスクを用いているためレジストマスクプロセスで問題となるレジストポイゾニングも防止することができ、信頼性の高い半導体装置の提供を実現することができる。

さらに、ハードマスクとしてメタルハードマスクを用いることにより、メタルハードマスクが光を遮断するため、従来の、レジストマスクや絶縁膜ハードマスクを用いるリソグラフィー工程におけるＵＶ光の過剰な照射に起因する誘電率の上昇を防ぐことができるという効果も奏する。

本発明は、低誘電率絶縁膜の誘電率の上昇を伴うダメージを低減させると共に加工形状を安定させることができ、ダマシン構造を有する半導体装置の製造方法等に有用である。

本発明の半導体装置の配線構造を示す断面図本発明の第１の実施形態に係る半導体装置の製造方法におけるビアホール形成までを示す工程断面図本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図本発明の配線抵抗の特性を説明する図電界強度と配線間リーク電流との関係を比較説明する図従来の半導体装置の配線構造を示す断面図従来の半導体装置の製造方法における配線溝形成までを示す工程断面図従来の半導体装置の製造方法を示す工程断面図本発明の第２の実施形態に係る半導体装置の製造方法における埋め込み材料除去までを示す工程断面図本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図

符号の説明

１、１０１第１の絶縁膜
２、１０２バリアメタル
３、１０３導電膜
４、１０４第１の金属配線
５、１０５第２の絶縁膜
６、１０６第３の絶縁膜
７、１０９レジスト
８、１１０ビアホール
９、１０８レジスト
１０、１１１配線溝
１１、１１２バリアメタル
１２、１１３導電膜
１３、１１４第２の金属配線
１４、１１５ビア
１５、１１６第４の絶縁膜
１６、１１７パッド電極
１０７メタルハードマスク
１１８埋め込み剤

Claims

ダマシン法により配線構造を形成する半導体装置の製造方法であって、
前記配線構造を形成する際に、
半導体基板上または下層配線層上に絶縁膜を形成する工程と、
前記絶縁膜上にメタルハードマスクを堆積する工程と、
第１のレジストパターンを用いて前記メタルハードマスクを所定の配線パターンに形成する工程と、
前記絶縁膜及び前記メタルハードマスク上にビアパターンが形成された第２のレジストパターンを形成する工程と、
前記第２のレジストパターンを用いて前記絶縁膜にビアホールを形成する工程と、
前記第２のレジストパターンを除去する工程と、
前記メタルハードマスクにより前記絶縁膜に配線溝を形成する工程と、
前記メタルハードマスクを薄膜化する工程と、
前記ビアホール及び前記配線溝にバリアメタル及び導電膜を形成する工程と、
前記ビアホール及び配線溝からはみ出した前記バリアメタル及び前記導電膜を除去する工程と
を有することを特徴とする半導体装置の製造方法。
前記配線溝を形成する工程と前記バリアメタル及び導電膜を形成する工程の間に、前記メタルハードマスクをすべて除去する工程をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化またはすべて除去する工程をＣＭＰで行うことを特徴とする請求項２に記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化またはすべて除去する工程をエッチングで行うことを特徴とする請求項２に記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化またはすべて除去する工程において、前記メタルハードマスクの開口部をあらかじめ有機膜等で埋め込んだうえで前記メタルハードマスクの除去を行うことを特徴とする請求項２〜請求項４のいずれかに記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化する工程をＣＭＰで行うことを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化する工程をエッチングで行うことを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置の製造方法。
前記メタルハードマスクはＴｉ、ＴｉＮ、Ｔａ、ＴａＮのうち少なくとも１つを含むことを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置の製造方法。
前記メタルハードマスクを薄膜化する工程において、前記メタルハードマスクの開口部をあらかじめ有機膜等で埋め込んだうえで前記メタルハードマスクの除去を行うことを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置の製造方法。