JP5415623B2 - 増幅器バイアス技術 - Google Patents
増幅器バイアス技術 Download PDFInfo
- Publication number
- JP5415623B2 JP5415623B2 JP2012534425A JP2012534425A JP5415623B2 JP 5415623 B2 JP5415623 B2 JP 5415623B2 JP 2012534425 A JP2012534425 A JP 2012534425A JP 2012534425 A JP2012534425 A JP 2012534425A JP 5415623 B2 JP5415623 B2 JP 5415623B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- active
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005516 engineering process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims description 32
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000003362 replicative effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
- H03F3/3027—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage using a common source driving stage, i.e. inverting stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
以下、本願出願時の発明を付記する。
[付記1]
第1の電流Ib1をサポートするダイオード結合された第1のトランジスタであって、前記第1の電流Ib1が第2の電流Ib2及び第1の補助電流にさらに分割される第1のトランジスタと、
前記第1の補助電流をサポートする第2のトランジスタであって、ゲートがコモンモード電圧によってバイアスされ、ソース電流が第3の電流Ib3及び第2の補助電流にさらに分割される第2のトランジスタと、
前記第2の補助電流をサポートする第3のトランジスタであって、ゲートが前記第1のトランジスタのソースに結合され、ドレイン電圧が前記コモンモード電圧に設定される第3のトランジスタと、
を備えた装置。
[付記2]
第1及び第2のアクティブトランジスタを備えたクラスAB増幅器をさらに備え、前記クラスAB増幅器をバイアスするために前記第1のトランジスタのゲートが前記第1のアクティブトランジスタのゲートに結合されている
付記1の装置。
[付記3]
前記クラスAB増幅器の前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはNMOSトランジスタを備え、前記第2のトランジスタはPMOSトランジスタを備える
付記2の装置。
[付記4]
前記クラスAB増幅器の前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはPMOSトランジスタを備え、前記第2のトランジスタはNMOSトランジスタを備える
付記2の装置。
[付記5]
前記第1のアクティブトランジスタ及び前記第1のトランジスタは同一の長さを有するように構成され、前記第1のアクティブトランジスタは前記第1のトランジスタよりも広くなるように構成され、前記クラスAB増幅器の第2のアクティブトランジスタ及び前記第3のトランジスタは同一の長さを有するように構成され、前記第2のアクティブトランジスタは前記第3のトランジスタよりも広くなるように構成されている
付記2の装置。
[付記6]
前記第3のトランジスタのドレイン電圧を設定するために前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させるダイオード結合された第4のトランジスタをさらに備え、前記第4のトランジスタは前記第2のトランジスタと同じ電流密度を有している
付記1の装置。
[付記7]
前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させるネイティブ閾値トランジスタをさらに備え、前記ネイティブ閾値トランジスタのゲートは前記第3のトランジスタのドレイン電圧を設定するために前記コモンモード電圧にバイアスされている
付記1の装置。
[付記8]
前記第3のトランジスタのゲートに結合された補償キャパシタをさらに備えた
付記7の装置。
[付記9]
第4のトランジスタ及び第5のトランジスタをさらに備え、前記第4のトランジスタは前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させ、前記第5のトランジスタは電流Ib4をサポートし、前記第4のトランジスタのゲートは前記第5のトランジスタのソースに結合され、前記第5のトランジスタのゲートは前記第4のトランジスタのソース電圧を前記コモンモード電圧に設定するために前記コモンモード電圧にバイアスされる
付記1の装置。
[付記10]
前記装置は、オーディオ増幅器を備える
付記1の装置。
[付記11]
前記装置は、演算増幅器を備える
付記1の装置。
[付記12]
第1の電流Ib1をサポートするためにダイオード結合された第1のトランジスタをバイアスすることと、
前記第1の電流Ib1を第2の電流Ib2及び第1の補助電流に分割することと、
前記第1の補助電流をサポートする第2のトランジスタのゲートをコモンモード電圧を用いてバイアスすることと、
前記第2のトランジスタのソース電流を第3の電流Ib3及び第2の補助電流に分割することと、
前記第2の補助電流をサポートする第3のトランジスタのゲート電圧を前記第1のトランジスタのソース電圧に結合させることと、
前記第3のトランジスタのドレイン電圧を前記コモンモード電圧に設定することと、
を備えた方法。
[付記13]
前記第1のトランジスタのゲート電圧をクラスAB増幅器の第1のアクティブトランジスタのゲート電圧に結合させることをさらに備えた
付記12の方法。
[付記14]
前記クラスAB増幅器は第1及び第2のアクティブトランジスタを備え、前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはNMOSトランジスタを備え、前記第2のトランジスタはPMOSトランジスタを備える
付記13の方法。
[付記15]
前記クラスAB増幅器は第1及び第2のアクティブトランジスタを備え、前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはPMOSトランジスタを備え、前記第2のトランジスタはNMOSトランジスタを備える
付記13の方法。
[付記16]
前記第1のアクティブトランジスタ及び前記第1のトランジスタは同一の長さを有するように構成され、前記第1のアクティブトランジスタは前記第1のトランジスタよりも広くなるように構成され、前記クラスAB増幅器の第2のアクティブトランジスタ及び前記第3のトランジスタは同一の長さを有するように構成され、前記第2のアクティブトランジスタは前記第3のトランジスタよりも広くなるように構成されている
付記13の方法。
[付記17]
前記第3のトランジスタのドレイン電圧を設定することは、
ダイオード結合された第4のトランジスタのソース電圧を前記第2のトランジスタのソースに結合させ、前記第4のトランジスタが前記第2のトランジスタにマッチしていることと、
前記第3のトランジスタのドレイン電圧を前記第4のトランジスタのドレイン電圧に結合させることと、
を備える付記12の方法。
[付記18]
前記第3のトランジスタのドレイン電圧を設定することは、
ネイティブ閾値の第4のトランジスタのドレイン電圧を前記第2のトランジスタのソースに結合させることと、
前記第4のトランジスタのゲートを前記コモンモード電圧にバイアスすることと、
前記第4のトランジスタのソース電圧を前記第3のトランジスタのドレイン電圧に結合させることと、
を備える付記12の方法。
[付記19]
補償キャパシタンスを前記第3のトランジスタのゲート電圧に結合させることをさらに備えた
付記18の方法。
[付記20]
前記第2のトランジスタのソース電圧を第4のトランジスタのドレインに結合させることと、
前記第4のトランジスタのソース電圧を第3のトランジスタのドレインに結合させることと、
前記第4のトランジスタのゲート電圧を第5のトランジスタのソース電圧に結合させ、前記第5のトランジスタは電流Ib4をサポートすることと、
前記第5のトランジスタのゲート電圧を、前記第4のトランジスタのソース電圧を前記コモンモード電圧に設定するために、前記コモンモード電圧にバイアスすることと、
をさらに備えた付記12の方法。
[付記21]
クラスAB増幅器の第1のアクティブトランジスタに対する所望のバイアス電流のフラクション(fraction)をサポートする第1のトランジスタに対する第1のバイアス電圧を発生する手段であって、前記第1のバイアス電圧が前記第1のアクティブトランジスタをバイアスするために与えられている手段と、
前記クラスAB増幅器の第2のアクティブトランジスタに対する所望のバイアス電流のフラクションをサポートする第3のトランジスタに対する第2のバイアス電圧を発生する手段と、
前記第2のアクティブトランジスタに対する静止動作(quiescent operation)ドレイン電圧をレプリケートする(replicate)前記第3のトランジスタに対するドレイン電圧を設定する手段と、
を備えた装置。
[付記22]
前記第3のトランジスタに対するドレイン電圧を設定する手段は、等しい電流密度を有する第4及び第2のトランジスタを備えたソース結合されたペアを備え、前記第4のトランジスタはダイオード結合され、前記第4のトランジスタのドレインは前記第3のトランジスタのドレインに結合され、前記第2のトランジスタはコモンモード電圧によってバイアスされている
付記21の装置。
Claims (22)
- 第1の電流Ib1をサポートするダイオード結合された第1のトランジスタであって、前記第1の電流Ib1が第2の電流Ib2及び第1の補助電流にさらに分割される第1のトランジスタと、
前記第1の補助電流をサポートする第2のトランジスタであって、ゲートがコモンモード電圧によってバイアスされ、ソース電流が第3の電流Ib3及び第2の補助電流にさらに分割される第2のトランジスタと、
前記第2の補助電流をサポートする第3のトランジスタであって、ゲートが前記第1のトランジスタのソースに結合され、ドレイン電圧が前記コモンモード電圧に設定される第3のトランジスタと、
を備えた装置。 - 第1及び第2のアクティブトランジスタを備えたクラスAB増幅器をさらに備え、前記クラスAB増幅器をバイアスするために前記第1のトランジスタのゲートが前記第1のアクティブトランジスタのゲートに結合されている
請求項1の装置。 - 前記クラスAB増幅器の前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはNMOSトランジスタを備え、前記第2のトランジスタはPMOSトランジスタを備える
請求項2の装置。 - 前記クラスAB増幅器の前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはPMOSトランジスタを備え、前記第2のトランジスタはNMOSトランジスタを備える
請求項2の装置。 - 前記第1のアクティブトランジスタ及び前記第1のトランジスタは同一の長さを有するように構成され、前記第1のアクティブトランジスタは前記第1のトランジスタよりも広くなるように構成され、前記クラスAB増幅器の第2のアクティブトランジスタ及び前記第3のトランジスタは同一の長さを有するように構成され、前記第2のアクティブトランジスタは前記第3のトランジスタよりも広くなるように構成されている
請求項2の装置。 - 前記第3のトランジスタのドレイン電圧を設定するために前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させるダイオード結合された第4のトランジスタをさらに備え、前記第4のトランジスタは前記第2のトランジスタと同じ電流密度を有している
請求項1の装置。 - 前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させるネイティブ閾値トランジスタをさらに備え、前記ネイティブ閾値トランジスタのゲートは前記第3のトランジスタのドレイン電圧を設定するために前記コモンモード電圧にバイアスされている
請求項1の装置。 - 前記第3のトランジスタのゲートに結合された補償キャパシタをさらに備えた
請求項7の装置。 - 第4のトランジスタ及び第5のトランジスタをさらに備え、前記第4のトランジスタは前記第2のトランジスタのソースを前記第3のトランジスタのドレインに結合させ、前記第5のトランジスタは電流Ib4をサポートし、前記第4のトランジスタのゲートは前記第5のトランジスタのソースに結合され、前記第5のトランジスタのゲートは前記第4のトランジスタのソース電圧を前記コモンモード電圧に設定するために前記コモンモード電圧にバイアスされる
請求項1の装置。 - 前記装置は、オーディオ増幅器を備える
請求項1の装置。 - 前記装置は、演算増幅器を備える
請求項1の装置。 - 第1の電流Ib1をサポートするためにダイオード結合された第1のトランジスタをバイアスすることと、
前記第1の電流Ib1を第2の電流Ib2及び第1の補助電流に分割することと、
前記第1の補助電流をサポートする第2のトランジスタのゲートをコモンモード電圧を用いてバイアスすることと、
前記第2のトランジスタのソース電流を第3の電流Ib3及び第2の補助電流に分割することと、
前記第2の補助電流をサポートする第3のトランジスタのゲート電圧を前記第1のトランジスタのソース電圧に結合させることと、
前記第3のトランジスタのドレイン電圧を前記コモンモード電圧に設定することと、
を備えた方法。 - 前記第1のトランジスタのゲート電圧をクラスAB増幅器の第1のアクティブトランジスタのゲート電圧に結合させることをさらに備えた
請求項12の方法。 - 前記クラスAB増幅器は第1及び第2のアクティブトランジスタを備え、前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはNMOSトランジスタを備え、前記第2のトランジスタはPMOSトランジスタを備える
請求項13の方法。 - 前記クラスAB増幅器は第1及び第2のアクティブトランジスタを備え、前記第1及び第2のアクティブトランジスタ並びに前記第1及び第3のトランジスタはPMOSトランジスタを備え、前記第2のトランジスタはNMOSトランジスタを備える
請求項13の方法。 - 前記第1のアクティブトランジスタ及び前記第1のトランジスタは同一の長さを有するように構成され、前記第1のアクティブトランジスタは前記第1のトランジスタよりも広くなるように構成され、前記クラスAB増幅器の第2のアクティブトランジスタ及び前記第3のトランジスタは同一の長さを有するように構成され、前記第2のアクティブトランジスタは前記第3のトランジスタよりも広くなるように構成されている
請求項13の方法。 - 前記第3のトランジスタのドレイン電圧を設定することは、
ダイオード結合された第4のトランジスタのソース電圧を前記第2のトランジスタのソースに結合させ、前記第4のトランジスタが前記第2のトランジスタにマッチしていることと、
前記第3のトランジスタのドレイン電圧を前記第4のトランジスタのドレイン電圧に結合させることと、
を備える請求項12の方法。 - 前記第3のトランジスタのドレイン電圧を設定することは、
ネイティブ閾値の第4のトランジスタのドレイン電圧を前記第2のトランジスタのソースに結合させることと、
前記第4のトランジスタのゲートを前記コモンモード電圧にバイアスすることと、
前記第4のトランジスタのソース電圧を前記第3のトランジスタのドレイン電圧に結合させることと、
を備える請求項12の方法。 - 補償キャパシタンスを前記第3のトランジスタのゲート電圧に結合させることをさらに備えた
請求項18の方法。 - 前記第2のトランジスタのソース電圧を第4のトランジスタのドレインに結合させることと、
前記第4のトランジスタのソース電圧を第3のトランジスタのドレインに結合させることと、
前記第4のトランジスタのゲート電圧を第5のトランジスタのソース電圧に結合させ、前記第5のトランジスタは電流Ib4をサポートすることと、
前記第5のトランジスタのゲート電圧を、前記第4のトランジスタのソース電圧を前記コモンモード電圧に設定するために、前記コモンモード電圧にバイアスすることと、
をさらに備えた請求項12の方法。 - クラスAB増幅器の第1のアクティブトランジスタに対する所望のバイアス電流の1/J(J>1)の電流をサポートする第1のトランジスタに対する第1のバイアス電圧を発生する手段であって、前記第1のバイアス電圧が前記第1のアクティブトランジスタをバイアスするために与えられている手段と、
前記クラスAB増幅器の第2のアクティブトランジスタに対する所望のバイアス電流の1/K(K>1)の電流をサポートする第3のトランジスタに対する第2のバイアス電圧を発生する手段と、
前記第2のアクティブトランジスタに対する静止動作(quiescent operation)ドレイン電圧をレプリケートする(replicate)前記第3のトランジスタに対するドレイン電圧を設定する手段と、
を備えた装置。 - 前記第3のトランジスタに対するドレイン電圧を設定する手段は、等しい電流密度を有する第4及び第2のトランジスタを備えたソース結合されたペアを備え、前記第4のトランジスタはダイオード結合され、前記第4のトランジスタのドレインは前記第3のトランジスタのドレインに結合され、前記第2のトランジスタはコモンモード電圧によってバイアスされている
請求項21の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/580,979 | 2009-10-16 | ||
US12/580,979 US7872531B1 (en) | 2009-10-16 | 2009-10-16 | Amplifier bias techniques |
PCT/US2010/052964 WO2011047352A2 (en) | 2009-10-16 | 2010-10-15 | Amplifier bias techniques |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013509043A JP2013509043A (ja) | 2013-03-07 |
JP5415623B2 true JP5415623B2 (ja) | 2014-02-12 |
Family
ID=43478542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012534425A Active JP5415623B2 (ja) | 2009-10-16 | 2010-10-15 | 増幅器バイアス技術 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7872531B1 (ja) |
EP (2) | EP2784935A3 (ja) |
JP (1) | JP5415623B2 (ja) |
CN (1) | CN102549917B (ja) |
TW (1) | TW201141053A (ja) |
WO (1) | WO2011047352A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9035699B2 (en) | 2012-12-19 | 2015-05-19 | Qualcomm Incorporated | Multi-stage amplifier |
US9225303B1 (en) * | 2014-07-11 | 2015-12-29 | Nuvoton Technology Corporation | Method and apparatus for Class AB audio amplifier output stage voltage protection |
US9660585B2 (en) | 2015-06-17 | 2017-05-23 | Qualcomm Incorporated | Class AB amplifier |
ITUB20156907A1 (it) * | 2015-12-07 | 2017-06-07 | St Microelectronics Srl | Amplificatore audio in classe d comprendente un circuito per leggere una corrente erogata dall'amplificatore al carico e relativo procedimento di lettura |
US9866234B1 (en) | 2017-05-08 | 2018-01-09 | Qualcomm Incorporated | Digital-to-analog converter |
US11545936B2 (en) | 2019-09-06 | 2023-01-03 | Analog Devices, Inc. | Amplifier biasing techniques |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606287A (en) * | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
US5475343A (en) * | 1994-08-15 | 1995-12-12 | Elantec, Inc. | Class AB complementary output stage |
JP2885151B2 (ja) * | 1995-09-25 | 1999-04-19 | 日本電気株式会社 | 演算増幅器 |
IT1316795B1 (it) * | 2000-03-09 | 2003-05-12 | St Microelectronics Srl | Amplificatore operazionale avanzato a singolo stadio di classe ab |
KR100416168B1 (ko) * | 2001-10-23 | 2004-01-24 | 페어차일드코리아반도체 주식회사 | 전력 증폭기 |
US6825721B2 (en) * | 2002-07-12 | 2004-11-30 | Texas Instruments Incorporated | Amplifier gain boost circuitry and method |
US7042290B2 (en) * | 2003-09-16 | 2006-05-09 | Texas Instruments Incorporated | Output stage circuit for an operational amplifier |
US20050285676A1 (en) * | 2004-06-28 | 2005-12-29 | Jones Mark A | Slew rate enhancement circuitry for folded cascode amplifier |
KR100770731B1 (ko) * | 2006-08-09 | 2007-10-30 | 삼성전자주식회사 | 레일-투-레일 에이비급 증폭기 |
US8164386B2 (en) * | 2007-06-29 | 2012-04-24 | Texas Instruments Incorporated | Methods and apparatus to control rail-to-rail class AB amplifiers |
CN101459412B (zh) * | 2007-12-13 | 2011-06-01 | 上海华虹Nec电子有限公司 | 满幅输入输出的运算放大器 |
US7733181B2 (en) * | 2008-05-23 | 2010-06-08 | Freescale Semiconductor, Inc. | Amplifier circuit having dynamically biased configuration |
-
2009
- 2009-10-16 US US12/580,979 patent/US7872531B1/en not_active Expired - Fee Related
-
2010
- 2010-10-15 TW TW099135327A patent/TW201141053A/zh unknown
- 2010-10-15 EP EP14172616.6A patent/EP2784935A3/en not_active Withdrawn
- 2010-10-15 EP EP10771289.5A patent/EP2489122B1/en active Active
- 2010-10-15 CN CN201080046184.5A patent/CN102549917B/zh not_active Expired - Fee Related
- 2010-10-15 WO PCT/US2010/052964 patent/WO2011047352A2/en active Application Filing
- 2010-10-15 JP JP2012534425A patent/JP5415623B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2011047352A2 (en) | 2011-04-21 |
JP2013509043A (ja) | 2013-03-07 |
EP2784935A3 (en) | 2014-10-29 |
EP2784935A2 (en) | 2014-10-01 |
WO2011047352A3 (en) | 2011-06-30 |
TW201141053A (en) | 2011-11-16 |
EP2489122A2 (en) | 2012-08-22 |
CN102549917A (zh) | 2012-07-04 |
US7872531B1 (en) | 2011-01-18 |
EP2489122B1 (en) | 2014-06-18 |
CN102549917B (zh) | 2015-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290400B2 (ja) | バイアシングおよび電力制御側面を有するアンプ・デザイン | |
KR101232407B1 (ko) | 이득 확장 스테이지를 가진 증폭기 | |
US8514023B2 (en) | Accurate bias tracking for process variation and supply modulation | |
JP5415623B2 (ja) | 増幅器バイアス技術 | |
US8841970B2 (en) | Low GM transconductor | |
US8310279B2 (en) | Comparator with hysteresis | |
KR20110128353A (ko) | 공통 게이트 공통 소스 증폭기 | |
Nagulapalli et al. | A start-up assisted fully differential folded cascode opamp | |
JP6324992B2 (ja) | マルチステージ増幅器 | |
JP2011142402A (ja) | 出力回路 | |
US20050212599A1 (en) | Adaptive amplifier output common mode voltage adjustment | |
US20090115517A1 (en) | Apparatus and method for low power rail-to-rail operational amplifier | |
TWI681623B (zh) | 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法 | |
US11848649B2 (en) | Low power VB class AB amplifier with local common mode feedback | |
US20050218981A1 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
Kumaravel et al. | An improved recycling folded cascode OTA with positive feedback | |
JP6124290B2 (ja) | 演算増幅器 | |
Obaid et al. | Design of a Linear High-Drive Class-AB Differential Amplifier in 90 nm CMOS Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130611 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130819 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5415623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |