JP2002111400A

JP2002111400A - 電力増幅器

Info

Publication number: JP2002111400A
Application number: JP2000303536A
Authority: JP
Inventors: Yasuyuki Suzuki; 康之鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-10-03
Filing date: 2000-10-03
Publication date: 2002-04-12
Also published as: US6603351B2; US20020039047A1

Abstract

(57)【要約】【課題】多段電力増幅器において、高出力電力時の利
得圧縮による歪みを補償することにより、高い電力付加
効率かつ低歪み特性を実現する。【解決手段】本実施形態の電力増幅器１０は、二段接続
された二個のトランジスタ１１，１２によって、入力電
力Ｐｉを増幅して出力電力Ｐｏとするものである。そし
て、入力電力Ｐｉのある範囲において、前段のトランジ
スタ１１の利得の変化が後段のトランジスタ１２の利得
の変化を相殺する。すなわち、入力電力Ｐｉのある範囲
において、入力電力Ｐｉの増加に伴い、トランジスタ１
１の利得が増加するとともに、トランジスタ１２の利得
が減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多段接続された複
数のトランジスタによって入力電力を増幅して出力する
電力増幅器に関し、特にＵＨＦからマイクロ波帯又はミ
リ波帯までの信号に対して低歪み化かつ高効率化を図っ
た電力増幅器に関する。

【０００２】

【従来の技術】近年、移動体通信における携帯電話の普
及に伴い、そのキーデバイスとして電力増幅器の需要が
急激に伸びている。ディジタル変調方式の移動体通信に
おける携帯電話に用いられる送信用電力増幅器として
は、高出力電力化や高効率化とともに低歪み化が要求さ
れている。一般に高出力トランジスタの入出力特性は、
入力電力信号が小さい場合には入力信号の増加に対して
直線的に出力信号が増加する（線形領域と言われてい
る）が、入力信号が大きくなり、飽和領域に入るにした
がって入力信号の増加量に対して出力信号の増加量が小
さくなる、いわゆる利得圧縮が起こる。この飽和領域で
は、高出力トランジスタの出力電力信号の歪みが増大す
る。したがって、トランジスタを用いて多段の増幅器を
構成し、その増幅器の低歪み化を実現しようとする際、
従来はトランジスタの動作出力点をそのトランジスタの
飽和出力から数ｄＢバックオフした点に設定し、なるべ
くトランジスタを線形領域に近い領域で動作させて、増
幅器としての低歪み化を実現させていた。

【０００３】また、ゲート接地ＦＥＴを用いた後段の増
幅器の前段に、後段の増幅器と逆位相特性を持つソース
接地ＦＥＴを用いた増幅器を接続することにより、位相
歪みを打ち消す構成が、特開平７−２４５５２９号公報
に開示されている。

【０００４】

【発明が解決しようとする課題】従来の電力増幅器で
は、トランジスタのバックオフ量を大きくすることによ
り低歪み化を確保しているために、最大送信電力で線形
性が維持できるような高い飽和出力をもつ、サイズの大
きなトランジスタを用いる必要がある。しかしながら、
バックオフ量を大きく取った点では、電力付加効率が飽
和電力を出力する点より小さく、余分な電力（消費電
流）を消費することになる。

【０００５】また、上記特開平７−２４５５２９に開示
された、位相歪みを補償する回路構成では、歪みの特性
の主要因が位相歪みの場合に限られるため、利得変動に
よる歪みについては全く効果がない。

【０００６】

【発明の目的】そこで、本発明の目的は、低歪み化及び
高効率化を同時に実現する電力増幅器を提供することに
ある。

【０００７】

【課題を解決するための手段】本発明に係る電力増幅器
は、多段接続された複数のトランジスタによって、入力
電力を増幅して出力電力とするものである。そして、入
力電力又は出力電力のある範囲において、ある段のトラ
ンジスタの利得の変化が他の段のトランジスタの利得の
変化を相殺することを特徴とする。例えば、入力電力又
は出力電力のある範囲において、入力電力又は出力電力
の増加に伴い、ある段のトランジスタの利得が増加し、
その後段となる他の段のトランジスタの利得が減少す
る。したがって、入力電力又は出力電力の変化に伴う利
得の変化が抑えられるので、増幅時における信号の歪み
が小さくなる。このとき、後段となるトランジスタは従
来の高効率のもの（入力電力又は出力電力の増加に伴い
最終的に利得が減少するもの）でよいので、低歪み化及
び高効率化が同時に達成される。

【０００８】また、入力電力又は出力電力の変化に応じ
てトランジスタの利得を変化させる利得制御手段を設け
てもよい。更に、トランジスタはバイポーラトランジス
タとしてもよい。この場合、利得制御手段は、バイポー
ラトランジスタのベースバイアス電流を制御するものと
してもよい。

【０００９】換言すると、本発明に係る電力増幅器は、
複数のトランジスタが多段に接続されて構成された電力
増幅器において、後段のトランジスタが利得圧縮を起こ
す入力電力の範囲で、前段のトランジスタの出力電力が
利得増大を起こすことを特徴としている。特にバイポー
ラトランジスタを用いた電力増幅器では、セットバイア
ス電流を低く設定しＢ級に近い動作にすると、入力電力
とともに利得が上昇する利得増大が生じる。本発明で
は、この利得増大を利用し、利得変動による歪みを補償
する回路を提供するものである。

【００１０】

【発明の実施の形態】図１は、本発明に係る電力増幅器
の第一実施形態を示す回路図である。以下、この図面に
基づき説明する。

【００１１】本実施形態の電力増幅器１０は、二段接続
された二個のトランジスタ１１，１２によって、入力電
力Ｐｉを増幅して出力電力Ｐｏとするものである。そし
て、入力電力Ｐｉのある範囲において、前段のトランジ
スタ１１の利得の変化が後段のトランジスタ１２の利得
の変化を相殺する。すなわち、入力電力Ｐｉのある範囲
において、入力電力Ｐｉの増加に伴い、トランジスタ１
１の利得が増加するとともに、トランジスタ１２の利得
が減少する。なお、トランジスタ１１，１２は、エミッ
タ接地されたバイポーラトランジスタからなり、増幅器
として動作する。

【００１２】また、本実施形態の電力増幅器１０は、前
段のトランジスタ１１及び後段のトランジスタ１２の他
に、入力端子１３、トランジスタ１１の入力整合回路１
４、トランジスタ１１のベースバイアス端子１５、トラ
ンジスタ１１のベースバイアス回路１６、トランジスタ
１１のコレクタバイアス端子１７、トランジスタ１１の
コレクタバイアス回路１８、トランジスタ１１とトラン
ジスタ１２との段間整合回路１９、トランジスタ１２の
ベースバイアス端子２０、トランジスタ１２のベースバ
イアス回路２１、トランジスタ１２のコレクタバイアス
端子２２、トランジスタ１２のコレクタバイアス回路２
３、トランジスタ１２の出力整合回路２４、出力端子２
５等を備えている。各整合回路及び各バイアス回路は、
主に抵抗器、コンデンサ、インダクタ等の受動部品から
なる。

【００１３】図２は、後段のトランジスタ１２における
入力出力電力特性、電力付加効率及び利得偏差を示すグ
ラフである。図３は、前段のトランジスタ１１における
入力出力電力特性及び利得偏差を示すグラフである。図
４は、電力増幅器１０における入力出力電力特性及び利
得偏差を示すグラフである。以下、図１乃至図４に基づ
き、電力増幅器１０の動作を説明する。

【００１４】図２は、エミッタ接地されたトランジスタ
１２からなる終段の増幅器についての、周波数９５０Ｍ
Ｈｚにおける特性を示している。トランジスタ１２は、
２.０×１０^３Ａ／ｃｍ^２の電流密度にベースバイアス
端子２０によりバイアスされている。そして、高い電力
付加効率と低い歪み特性とを両立させるために、従来の
ようにＡＢ級で動作している。そのため、入力電力が１
３ｄＢｍ以上で利得圧縮が生じ、出力電力が２８ｄＢｍ
では１ｄＢ以上の利得圧縮がある。

【００１５】図３は、エミッタ接地されたトランジスタ
１１からなる前段の増幅器についての、周波数９５０Ｍ
Ｈｚにおける特性を示している。なお、終段のトランジ
スタ１２は、大きな出力を得るために前段のトランジス
タ１１に比べて８倍程度のエミッタ面積を有している。
トランジスタ１１においては、セットバイアス電流をベ
ースバイアス端子１５により５×１０^２Ａ／ｃｍ^２の低
い電流密度に設定しているため、図３に示すように、入
力電力が５ｄＢｍまでは入力電力の増加とともに利得が
向上している。

【００１６】図２に示す従来の特性を有するトランジス
タ１２からなる終段の増幅器と、図３に示す利得増大の
特性を有するトランジスタ１１からなる前段の増幅器と
を、図１に示すように接続すれば、図４に示す入力出力
電力特性及び利得偏差が得られる。その理由を以下に説
明する。

【００１７】図２に点ａ，ｂで示すように、トランジス
タ１２からなる後段の増幅器において、出力電力２８ｄ
Ｂｍ以上すなわち入力電力１６ｄＢｍで、利得圧縮が１
ｄＢ以上起こっている。一方、図３に点ｃ，ｄで示すよ
うに、トランジスタ１１からなる前段の増幅器の入力電
力が５ｄＢｍ（出力電力が１６ｄＢｍ）のときに、１.
５ｄＢ程度の利得増大がある。これにより、トランジス
タ１２からなる後段の増幅器の利得圧縮が相殺される。
また、図４に点ｅ，ｆで示すように、電力増幅器１０で
は、出力電力２８.２ｄＢｍにおいても０.５ｄＢ以下の
利得圧縮であり、利得変動による歪みを補償できる。

【００１８】また、電力増幅器１０の電力付加効率は、
終段のトランジスタ１２のエミッタ面積が前段のトラン
ジスタ１１に比べて８倍程度大きいために、トランジス
タ１２からなる後段の増幅器でほとんど決定される。前
述したように利得圧縮が相殺されるため、入出力電力の
高い値まで一定の歪み以下に抑えられ、ひいては電力付
加効率や出力電力が向上する。

【００１９】すなわち、多段に接続されたエミッタ接地
電力増幅器において、前段の増幅器では利得増大が生じ
させるようにセットバイアス電流を低く設定する。後段
の増幅器が利得圧縮を起こす電力で、前段の増幅器の利
得増大が生じるように設定することにより、多段電力増
幅器の利得圧縮を相殺させる。多段電力増幅器の電力付
加効率は後段の増幅器が支配的であるとともに、本発明
により利得圧縮が相殺されるので、より高い入力電力時
においても歪みが改善し、これにより電力付加効率や出
力電力が向上する。

【００２０】図５は、本発明に係る電力増幅器の第二実
施形態を示す回路図である。以下、この図面に基づき説
明する。

【００２１】本実施形態の電力増幅器３０は、二段接続
された二個のトランジスタ３１，３２によって、入力電
力Ｐｉを増幅して出力電力Ｐｏとするものである。そし
て、入力電力Ｐｉのある範囲において、前段のトランジ
スタ３１の利得の変化が後段のトランジスタ３２の利得
の変化を相殺する。すなわち、入力電力Ｐｉのある範囲
において、入力電力Ｐｉの増加に伴い、トランジスタ３
１の利得が増加するとともに、トランジスタ３２の利得
が減少する。なお、トランジスタ３１，３２は、エミッ
タ接地されたバイポーラトランジスタからなり、増幅器
として動作する。

【００２２】また、本実施形態の電力増幅器３０は、前
段のトランジスタ３１及び後段のトランジスタ３２の他
に、入力端子３３、トランジスタ３１の入力整合回路３
４、トランジスタ３１のベースバイアス端子３５、トラ
ンジスタ３１のベースバイアス回路３６、トランジスタ
３１のコレクタバイアス端子３７、トランジスタ３１の
コレクタバイアス回路３８、トランジスタ３１とトラン
ジスタ３２との段間整合回路３９、トランジスタ３２の
ベースバイアス端子４０、トランジスタ３２のベースバ
イアス回路４１、トランジスタ３２のコレクタバイアス
端子４２、トランジスタ３２のコレクタバイアス回路４
３、トランジスタ３２の出力整合回路４４、出力端子４
５等を備えている。

【００２３】本実施形態では、出力電力Ｐｏの変化に応
じてトランジスタ３１の利得を変化させる利得制御回路
４６が設けられている。利得制御回路４６以外の構成要
素は、第一実施形態とほぼ同じものである。

【００２４】図６は、トランジスタ３１の入力出力電力
特性及び利得偏差を示すグラフである。図７は、トラン
ジスタ３１のバイアス電流密度に対する出力電力１６ｄ
Ｂｍ及び１５ｄＢｍにおける利得増大量を示すグラフで
ある。以下、図５乃至図７に基づき、電力増幅器３０の
動作について説明する。

【００２５】トランジスタ３２からなる後段の増幅器
は、第一実施形態のトランジスタ１２からなる後段の増
幅器と同様の特性であり、２.０×１０^３Ａ／ｃｍ^２の
電流密度にバイアスされている。そして、高い電力付加
効率と低い歪み特性とを両立させるために、従来のよう
にＡＢ級で動作することにより、入力電力が１３ｄＢｍ
以上から利得圧縮が生じ、出力電力が２８ｄＢｍのとき
に１ｄＢ以上の利得圧縮がある（図２参照）。

【００２６】前段のトランジスタ３１のベースバイアス
端子３５の印加電圧等を変化させることにより、図６に
示すように、前段の増幅器のセットバイアス電流を変え
ることができる。図７から明らかなように、セットバイ
アス電流を１.５×１０^３Ａ／ｃｍ^２から１.０×１０^２
Ａ／ｃｍ^２まで変えることにより、利得増大量を広範囲
に変化させることができる。

【００２７】次に、図２に示す特性を有するトランジス
タ３２と、利得増大量をベースバイアス端子３５で制御
でき図６に示す特性を有するトランジスタ３１とを、図
５に示すように接続した場合の、利得圧縮の相殺につい
て説明する。

【００２８】図２の点ａ，ｂで示すように、電力増幅器
３０の出力電力が２８ｄＢｍである場合について考える
と、トランジスタ３２からなる後段の増幅器では、出力
電力２８ｄＢｍ（入力電力１６ｄＢｍ）において利得圧
縮が１ｄＢ以上起こっている。一方、図７の点ｇに示す
ように、トランジスタ３１からなる前段の増幅器におい
て、セットバイアス電流密度を６.０×１０^２Ａ／ｃｍ
^２にすれば、前段の増幅器は出力電力１６ｄＢｍで利得
増大１ｄＢｍになる。これにより、後段の増幅器の利得
圧縮が相殺される。

【００２９】続いて、図２に点ａ’，ｂ’で示すよう
に、電力増幅器３０の出力電力が２７.５ｄＢｍである
場合について考えると、トランジスタ３２からなる後段
の増幅器では、出力電力２７.５ｄＢｍ（入力電力１５
ｄＢｍ）において利得圧縮が０.４ｄＢ以上起こってい
る。一方、図７の点ｇ’に示すように、トランジスタ３
１からなる前段の増幅器において、セットバイアス電流
密度を１.５×１０^３Ａ／ｃｍ^２にすれば、前段の増幅
器は出力電力１５ｄＢｍで利得増大０.４ｄＢｍにな
る。これにより、後段の増幅器の利得圧縮が相殺され
る。

【００３０】以上のとおり、電力増幅器３０の出力電力
Ｐｏに基づき、終段の増幅器の利得圧縮を相殺するよう
に、前段の増幅器のセットバイアス電流を調整すること
により、前段の増幅器の利得増大量を制御することがで
きる。これにより、一定の歪み以下に抑えることがで
き、ひいては電力付加効率が向上する。例えば、出力電
力Ｐｏに対応して最適なバイアス電流密度が予め設定さ
れており、利得制御回路４６は、出力電力Ｐｏを検出
し、その出力電力Ｐｏに対応するバイアス電流密度にな
るように、ベースバイアス端子１５にベースバイアス電
圧を印加する構成になっている。

【００３１】ここで、電力増幅器３０の出力電力が１３
ｄＢｍ以下の小さいとき、つまり終段の増幅器に利得圧
縮が起こって無く線形領域で動作している場合には、前
段の増幅器は利得増大を生じさせる必要が無い。そのた
め、セットバイアス電流が２.０×１０^３Ａ／ｃｍ^２以
上になるようにバイアスを制御し、利得偏差が無い線形
領域で動作させることにより、低い歪み特性を維持させ
る。一方、電力増幅器３０の出力電力が１３ｄＢｍ以上
になる場合には、終段の増幅器で利得圧縮が生じるの
で、前段のトランジスタ３１のセットバイアス電流を、
ベースバイアス端子３５により制御し、１.５×１０^３
Ａ／ｃｍ^２よりも低くする。これにより、終段の増幅器
の利得圧縮を相殺するように前段の増幅器に利得増大を
起こさせ、電力増幅器３０の出力電力時の利得圧縮量を
低減し、ひいては歪み特性を向上させる。すなわち、本
実施形態においては、電力増幅器３０の出力電力Ｐｏに
応じて、前段のトランジスタ３１の利得増大量を、セッ
トバイアス電流を制御することにより変化させることに
より、電力増幅器３０の歪み特性を制御できる。

【００３２】なお、上記第一及び第二実施形態では、二
段に接続された電力増幅器について説明したが、本発明
は三段以上に接続された電力増幅器についても同様に適
用することができる。また、電力増幅器としてエミッタ
接地バイポーラトランジスタを用いたが、ベース接地バ
イポーラトランジスタや電解効果トランジスタを用いた
場合でも同様に構成することができる。しかしながら、
利得増大を生じさせる前段の増幅器としてバイポーラト
ランジスタを用いた方が、利得増大量を大きく制御する
ことが可能である。

【００３３】

【発明の効果】本発明に係る電力増幅器によれば、ある
段のトランジスタの利得の変化が他の段のトランジスタ
の利得の変化を相殺することにより、入力電力又は出力
電力の変化に伴う利得の変化が抑えられるので、増幅時
における信号の歪みを小さくできる。また、後段となる
トランジスタには従来の高効率のものを使用できるの
で、低歪み化及び高効率化を同時に達成できる。

【００３４】換言すると、本発明によれば、高い出力電
力においても多段増幅器の線形性が保てるので、最大出
力電力時に高い電力付加効率でかつ低歪みの動作が実現
できる。

【図面の簡単な説明】

【図１】本発明に係る電力増幅器の第一実施形態を示す
回路図である。

【図２】第一実施形態の後段のトランジスタにおける入
力出力電力特性、電力付加効率及び利得偏差を示すグラ
フである。

【図３】第一実施形態の前段のトランジスタにおける入
力出力電力特性及び利得偏差を示すグラフである。

【図４】第一実施形態の電力増幅器における入力出力電
力特性及び利得偏差を示すグラフである。

【図５】本発明に係る電力増幅器の第二実施形態を示す
回路図である。

【図６】第二実施形態の前段のトランジスタにおける入
力出力電力特性及び利得偏差を示すグラフである。

【図７】第二実施形態の前段のトランジスタにおける、
バイアス電流密度に対する出力電力１６ｄＢｍ及び１５
ｄＢｍのときの利得増大量を示すグラフである。

【符号の説明】

１０，３０電力増幅器１１，１２，３１，３２トランジスタ４６利得制御回路（利得制御手段）Ｐｉ入力電力Ｐｏ出力電力

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｇ 1/04 Ｈ０３Ｇ 1/04 3/10 3/10 ＡＦターム(参考） 5J069 AA01 AA41 CA21 CA36 FA10 HA02 KA12 KA29 MA08 SA14 TA02 5J090 AA01 AA41 CA21 CA36 FA10 GN02 HA02 KA12 KA29 MA08 SA14 TA02 5J091 AA01 AA41 CA21 CA36 FA10 HA02 KA12 KA29 MA08 SA14 TA02 UW08 5J092 AA01 AA41 CA21 CA36 FA10 GR09 HA02 KA12 KA29 MA08 SA14 TA02 5J100 AA14 AA26 BA01 BB01 BC02 CA00 DA06 EA02 FA01

Claims

【特許請求の範囲】

【請求項１】多段接続された複数のトランジスタによ
って、入力電力を増幅して出力電力とする電力増幅器に
おいて、前記入力電力又は前記出力電力のある範囲において、あ
る段の前記トランジスタの利得の変化が他の段の前記ト
ランジスタの利得の変化を相殺する、ことを特徴とする電力増幅器。
【請求項２】前記入力電力又は前記出力電力の増加に
伴い、前記ある段のトランジスタの利得が増加し、その
後段となる前記他の段のトランジスタの利得が減少す
る、請求項１記載の電力増幅器。
【請求項３】前記入力電力又は前記出力電力の変化に
応じて前記トランジスタの利得を変化させる利得制御手
段が設けられた、請求項１又は２記載の電力増幅器。
【請求項４】前記トランジスタがバイポーラトランジ
スタである、請求項１、２又は３記載の電力増幅器。
【請求項５】前記トランジスタがバイポーラトランジ
スタであり、前記利得制御手段が当該バイポーラトランジスタのベー
スバイアス電流を制御するものである、請求項３記載の電力増幅器。
【請求項６】前記入力電力又は前記出力電力の増加に
伴い、前記ある段のトランジスタの利得が増加し、その
後段となる前記他の段のトランジスタの利得が減少し、前記入力電力又は前記出力電力の変化に応じて前記トラ
ンジスタの利得を変化させる利得制御手段が設けられ、前記トランジスタがバイポーラトランジスタであり、前記利得制御手段が当該バイポーラトランジスタのベー
スバイアス電流を制御するものである、請求項１記載の電力増幅器。