JP5473765B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5473765B2 JP5473765B2 JP2010108129A JP2010108129A JP5473765B2 JP 5473765 B2 JP5473765 B2 JP 5473765B2 JP 2010108129 A JP2010108129 A JP 2010108129A JP 2010108129 A JP2010108129 A JP 2010108129A JP 5473765 B2 JP5473765 B2 JP 5473765B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- forming
- gate electrode
- contact pad
- word lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体記憶装置に係り、セルコンタクトパッドを備えた半導体記憶装置の製造方法に関する。
半導体記憶装置は大容量化が進み、ダイナミックランダムアクセス(Dynamic Random Access Memory以下、DRAMと略記する。)においては1GビットDRAMが実用化されている。大容量半導体記憶装置に使用される素子寸法は微細化され、とくにメモリセルの微細化に伴い、DRAMのワード線の間隔も小さくなり、ワード線間を埋め込む層間膜の形成も困難になってきている。またトランジスタの高性能化のために、熱処理の低減が必要となり、層間膜の形成にも更なる低温化は必須になり、低温で被覆性の良い層間絶縁膜の形成が困難となり、ワード線間を埋め込むのが、さらに困難になっている。
従来例1として、これらの埋め込み不良が発生したときの問題点を、図7を参照して説明する。図7(A)に示すように、シリコン基板51中に素子分離領域52を形成し、ゲート絶縁膜53、ゲート下部電極54、ゲート上部電極55、マスク窒化膜56からなるゲート電極膜が成膜され、ゲート電極としてパターニングされる。さらにゲート電極の回りは、セルコンタクトホール形成のためのサイドウォール絶縁膜57が形成されている。このときメモリセルのゲート電極7と周辺回路のゲート電極13は同時に形成される。次に層間絶縁膜58が形成されるが、ゲート間隔が狭い場合は、埋め込み不良が発生し、ボイド59が発生する。次に図7(B)に示すように、通常のフォトリソグラフィ工程を用いてセル部にコンタクトホールのレジストパターンを形成し、このレジストパターンをマスクとして、窒化膜とはエッチング選択比のある自己整合的なエッチング条件を用いて、セル内のコンタクトホール60を形成する。
次に、図7(C)に示すように、コンタクトホール内にポリシリコンを埋め込み、コンタクトプラグ61を形成する。このとき、ボイド59があった場合、このボイド中もポリシリコンが成長してしまい、図7(C)に示すような、ワード線に垂直方向は問題ないが、図7(D)に示すように、ワード線に平行方向においてはコンタクトプラグ間にボイドがあるため、そのボイド部分にポリシリコン62が入り込みポリシリコンプラグ間をショートさせてしまう。
これらの対策として本願発明者は先願として特許文献1(特開平11−340436)及び特許文献2(特願2000−091530)を出願している。これらの特許文献には、セルコンタクトの構造として、セルコンタクトをコンタクトホールで形成するのではなく、導電体の残しパターンで形成するセルコンタクトパッドプロセスが記載されている。以下、従来例2としてセルコンタクトパッド(以下セルコンパッドと略する)方式を説明する。
図8および図9に示すセルコンパッド方式は、シリコン基板51中に素子分離領域52を形成し、ゲート絶縁膜53、ゲート下部電極54、ゲート上部電極55、マスク窒化膜56からなるゲート電極膜が成膜されている。メモリセルのセルゲート電極7がパターニングされ、ゲート電極の回りは、セルコンタクトホール形成のためのサイドウォール絶縁膜57が形成されている。その後、ポリシリコンを成膜し、ポリシリコンをパターニングし、セルコンパッド10を形成する。この後、層間絶縁膜11を形成し、層間絶縁膜11とマスク窒化膜56をパターニングしてさらに、周辺部のゲート電極13をパターニングする。セルコンパッド10を形成した後の層間絶縁膜11を形成するため、ゲート電極7間の層間絶縁膜11にボイド22があっても、セルコンパッド10同士が電気的にショートすることはない。
しかしながら、これらのセルコンパッド方式においても下記の問題点が本願発明者の知見として見出された。図9(B)は図8のY−Y´線の断面図を示すものであるが、セルゲート電極7間の層間絶縁膜11に埋め込み不良があると、外周にボイド31がセルゲート電極7に沿って発生する。周辺ゲート電極13を形成している間および周辺ゲート上の層間絶縁膜を形成している間、最外周のセルコンパッド30がウエット液・ガスなどにさらされる。また、図8に示すような、セルゲート電極間およびセルコンパッド間を介した進入パス32より、更なる奥のセルコンパッド10まで、ガス等が侵入する可能性がある。進入したガス・水分等は、電極を腐食し、拡散層とコンタクトの接触部を高抵抗化するという問題点が見出された。
また、メモリセルの微細化については、その他の特許文献があり、例えば特許文献3にはメモリセルの外周にダミーのパッドコンタクトを設け、ビット線とワード線との短絡を防止する技術が示されている。しかし、いずれの特許文献にも、本願発明者が見出した上記問題点についての認識がなく、解決手段も示されていない。
上記したように、メモリセルを形成するセルフコンタクトパッド方式においては、周辺回路のゲート電極のパターニング等の工程で、メモリセルの最外周のセルコンパッド30がウエット液・ガスなどにさらされる。セルゲート電極間およびセルコンパッド間を介した進入パス32により、更なる奥のセルコンパッド10まで、ガス等が侵入する。進入したガス・水分等は、電極を腐食し、拡散層とコンタクトの接触部を高抵抗化するという問題点がある。しかしこれらの問題点に対しては、特許文献にはその問題認識がなく、解決法についても記載されていない。
本発明の課題は、上記問題点に鑑み、セルコンタクトパッドプロセスにおいて、ワード線に交差するダミーのセルコンパッドを設け、ワード線間が層間絶縁膜により完全に埋め込まれなくても、信頼性を高めることができるダミーのセルコンタクトパッドを形成することで、微細化された、信頼性の高い半導体記憶装置の製造方法を提供することにある。
本願の半導体装置の製造方法は、シリコン基板内に、素子分離領域を形成することにより、前記素子分離領域で囲まれ規則的に配設される複数のアクティブ領域を有するメモリセルアレイ領域を形成する工程と、前記複数のアクティブ領域に跨り、前記メモリセルアレイ領域の外側の素子分離領域まで各々平行に延在しワード線となる複数のセルゲート電極を形成する工程と、前記複数のワード線の間が埋め込まれるように前記シリコン基板全面にポリシリコンを形成する工程と、前記ポリシリコンをエッチングすることにより、前記アクティブ領域上において隣接する前記ワード線の間に各々形成され、ビット線もしくは容量下部電極に接続される複数のセルコンタクトパッドを形成すると共に、前記メモリセルアレイ領域の外側の素子分離領域において前記複数のワード線に跨り前記複数のワード線間のギャップを埋め込むように連続した線状パターンとして前記ワード線の延在方向に垂直な方向に延在するダミーのセルコンタクトパッドを形成する工程と、前記ポリシリコンをエッチングし、セルコンタクトパッドを形成する工程の後に、前記半導体基板全面に層間絶縁膜を形成する工程と、を有することを特徴とする。
本発明の半導体記憶装置の製造方法はセルコンタクトパッドを備え、メモリセルアレイの外周部には、セルゲート電極と交差した連続パターンを有するエッチッグ液、ガスの侵入を防止するダミーのセルコンタクトパッドを形成する。これらの構成によりメモリセルのセルコンタクトパッドの腐食、高抵抗化を防止する効果が得られる。
本発明について、図面を参照して以下詳細に説明する。
実施例1として、図1〜図4を用いて説明する。図1に平面図を示し、図2(A)〜図4(H)にX−X´線の断面図を、図4(I)にY−Y´線の断面図を示す。
図1にはメモリセルアレイ端部の平面図であり、本願に関係あるパターンのみを示す。ワード線となるセルゲート電極7が図の上下方向に配線され、セルゲート電極7の間には斜め水平方向にセルコンパッド10が配置されている。セルコンパッド10は、連続したアクティブ領域15内に形成される3個がセットとなる。3個のうち、中央のセルコンパッドがビット線となり、セルゲートを介して容量の下部電極となるセルコンパッドがその左右に配置されている。3個のセルコンパッド10の連続したアクティブ領域15に1つのビット線に接続された2つのメモリセルが形成されることになる。
セルゲート電極7の端部にはダミーのセルコンパッド14が配置されている。ダミーのセルコンパッド14は、メモリセルに用いられるセルコンパッド10の形状とは異なり、メモリセルアレイ端に、セルゲート電極7のほぼ垂直方向に、セルゲート電極7と交差し、連続した直線パターンとして形成される。ダミーのセルコンパッド14は、素子分離領域2の上に形成されている。さらに、その外側には、ダミーのセルゲート電極、周辺回路に使用される周辺のゲート電極13が示されている。
図2(A)に示すようにはじめにシリコン基板1内に素子分離領域2を形成し、ゲート酸化膜3形成後、ゲート下部電極4としてポリシリコンを70nm、ゲート上部電極5としてW/WNを100nmそれぞれシリコン基板上に堆積する。次にゲートエッチング時にエッチングマスクとなり、後で形成するセルコンパッド10とセルゲート電極7とを絶縁するためのマスク窒化膜6をゲート上部電極5上に200nm程度全面に堆積する。次に図2(B)に示すように、通常のフォトリソグラフィ工程を用いてセルゲート部のレジストパターンを形成する。このときのレジストパターンは、ほぼセル部のみであり。このレジストパターンをマスクにマスク窒化膜6をエッチングする。次にマスク窒化膜6をマスクに、ゲート上部電極5およびゲート下部電極4をエッチングする。これにより、セル部のセルゲート電極7が形成できる。
次に図2(C)に示すように、セルゲート電極7の側壁に、後で形成するセルコンパッドを電気的絶縁するためのサイドウォール絶縁膜8を形成する。次に図3(D)に示すように、セルコンパッドになるポリシリコン9を全面成長する。次に図3(E)に示すように、通常のフォトリソグラフィ工程を用いてセルコンパッドのレジストパターンを形成し、このレジストパターンをマスクに、ポリシリコンをエッチングし、セルコンパッド10を形成する。次に図3(F)に示すように、セルコンパッド10上の層間絶縁膜になり、かつ、周辺のゲート電極加工時のエッチングマスクになる、層間絶縁膜11を形成する。
次に図4(G)に示すように、通常のフォトリソグラフィ工程を用いて周辺のゲート電極となるレジストパターンを形成する。このときのパターンは、ほぼセル部以外のところであり、セル部はレジストで全面を覆っている。このレジストパターンをマスクに層間絶縁膜11およびマスク窒化膜6をエッチングし、ゲート電極を形成するマスク絶縁膜12を形成する。次に図4(H)に示すように、マスク絶縁膜12をマスクに、ゲート上部電極5およびゲート下部電極4をエッチングして、周辺のゲート電極13を形成する。このときのゲート並行方向のY―Y´断面図が図4(I)である。図1に示す、ワード線端部に配置されたダミーのセルコンパッド14は、図4(I)に示す位置に配置される。
ダミーのセルコンパッド14はセルゲート電極7と交差した連続パターンで形成されている。図4(I)に示すように、セルワード線に平行方向は、セル内のセルコンパッド10の間の層間絶縁膜11に埋め込み不良の可能性があるが、最外周に連続したダミーのセルコンパッド14があるため、外部からの水分・ガス等の浸入が防げる。また外部からの水分・ガス等の浸入がある場合でもダミーのセルコンパッド14が防波堤となり、それ以上の侵入を防げる。このため、層間絶縁膜に埋め込み不良が発生した場合にも、セルコンタクトの信頼性が確保できる。したがってダミーのセルコンパッド14は、マスク絶縁膜及び周辺ゲート電極をパターニングする場合のエッチング液、ガスの侵入を防止する手段となる。
本実施例においては、セルゲート電極の最外周に、セルゲート電極の垂直方向に連続したダミーのセルコンパッド14を設け、層間絶縁膜に埋め込み不良が発生した場合にも、外部からの水分・ガス等の浸入が防げることから、外部からの水分・ガス等の浸入による電極の腐食、拡散層とコンタクトの接触部の高抵抗化が防止でき、微細化された、高信頼性の半導体記憶装置が得られる。
実施例2として、図5、図6を用いて説明する。図5に平面図、図6にY−Y´線における断面図を示す。本実施例においては、実施例1のダミーのセルコンパッド14の形状が異なるのみであり、他の構成要素は実施例1と同様である。本実施例のダミーのセルコンパッド14の形状は、最外周のメモリセルパターンに沿って、ほぼ一定の間隔を保つように、セルゲート電極と交差する、のこぎり状の連続したパターンとして構成される。
図5の平面図において、ダミーのセルコンパッド14は、必ず最外周のセルパターンよりも外側に配置することにより、層間絶縁膜11の埋め込み不良が発生しても、デバイスの信頼性を確保できる。図6の断面図において、最外周のセルコンパッド30とダミーのセルコンパッド14の間および、ダミーのセルコンパッド14の外側にはボイドが発生する。しかしダミーのセルコンパッド14が周辺に発生したボイド31を分断することで、外部からの水分・ガス等の浸入が防げる。最外周のセルコンパッド30及び内部のセルコンパッド10への外部からの水分・ガス等の浸入はなくなる。外部からの水分・ガス等の浸入が防げることから、セルコンパッドの信頼性は確保できる。
本実施例においては、最外周のメモリセルパターンに沿って、ほぼ一定の間隔を保つように、セルゲート電極と交差する、のこぎり状の連続したパターンのダミーのセルコンパッド14を設け、層間絶縁膜に埋め込み不良が発生した場合にも、外部からの水分・ガス等の浸入が防げることから、外部からの水分・ガス等の浸入による電極の腐食、拡散層とコンタクトの接触部の高抵抗化が防止でき、微細化された、高信頼性の半導体記憶装置が得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1、51 シリコン基板
2、52 素子分離領域
3、53 ゲート酸化膜
4、54 ゲート下部電極
5、55 ゲート上部電極
6、56 マスク窒化膜
7 セルゲート電極
8、57 サイドウォール絶縁膜
9 ポリシリコン
10 セルコンパッド
11、58 層間絶縁膜
12 マスク絶縁膜
13 周辺ゲート電極
14 ダミーのセルコンパッド
15 アクティブ領域
22、31、59 ボイド
30 最外周のセルコンパッド
32 侵入パス
60 コンタクトホール
61 コンタクトプラグ
62 ボイド部のポリシリコン
2、52 素子分離領域
3、53 ゲート酸化膜
4、54 ゲート下部電極
5、55 ゲート上部電極
6、56 マスク窒化膜
7 セルゲート電極
8、57 サイドウォール絶縁膜
9 ポリシリコン
10 セルコンパッド
11、58 層間絶縁膜
12 マスク絶縁膜
13 周辺ゲート電極
14 ダミーのセルコンパッド
15 アクティブ領域
22、31、59 ボイド
30 最外周のセルコンパッド
32 侵入パス
60 コンタクトホール
61 コンタクトプラグ
62 ボイド部のポリシリコン
Claims (6)
- シリコン基板内に、素子分離領域を形成することにより、前記素子分離領域で囲まれ規則的に配設される複数のアクティブ領域を有するメモリセルアレイ領域を形成する工程と、
前記複数のアクティブ領域に跨り、前記メモリセルアレイ領域の外側の素子分離領域まで各々平行に延在しワード線となる複数のセルゲート電極を形成する工程と、
前記複数のワード線の間が埋め込まれるように前記シリコン基板全面にポリシリコンを形成する工程と、
前記ポリシリコンをエッチングすることにより、前記アクティブ領域上において隣接する前記ワード線の間に各々形成され、ビット線もしくは容量下部電極に接続される複数のセルコンタクトパッドを形成すると共に、前記メモリセルアレイ領域の外側の素子分離領域において前記複数のワード線に跨り前記複数のワード線間のギャップを埋め込むように連続した線状パターンとして前記ワード線の延在方向に垂直な方向に延在するダミーのセルコンタクトパッドを形成する工程と、
前記ポリシリコンをエッチングし、セルコンタクトパッドを形成する工程の後に、前記半導体基板全面に層間絶縁膜を形成する工程と、を有することを特徴とする半導体記憶装置の製造方法。 - 前記セルゲート電極を形成する工程では、前記メモリセルアレイ領域の前記セルゲート電極の延在する方向に垂直な方向における外側の素子分離領域には、端部に位置する前記セルゲート電極に隣接して前記セルゲート電極が延在する方向にダミーのセルゲート電極が同時に形成されていることを特徴とする請求項1に記載の半導体記憶装置の製造方法。
- 前記ダミーのセルコンタクトパッドは、その端部が前記ダミーのセルゲート電極に重なるように形成されることを特徴とする請求項2に記載の半導体記憶装置の製造方法。
- 前記ダミーのセルコンタクトパッドは、直線状の連続したパターンであることを特徴とする請求項1乃至3のいずれかに記載の半導体記憶装置の製造方法。
- 前記ダミーのセルコンタクトパッドは、のこぎり状の連続したパターンであることを特徴とする請求項1乃至3のいずれかに記載の半導体記憶装置の製造方法。
- 前記ダミーのセルコンタクトパッドは、前記セルコンタクトパッドと実質的に同じ高さを有することを特徴とする請求項1乃至5のいずれかに記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108129A JP5473765B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108129A JP5473765B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体記憶装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005039217A Division JP4543383B2 (ja) | 2005-02-16 | 2005-02-16 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199613A JP2010199613A (ja) | 2010-09-09 |
JP5473765B2 true JP5473765B2 (ja) | 2014-04-16 |
Family
ID=42823937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010108129A Expired - Fee Related JP5473765B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5473765B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3172998B2 (ja) * | 1998-09-10 | 2001-06-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP4667551B2 (ja) * | 1999-10-19 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2002134506A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置 |
-
2010
- 2010-05-10 JP JP2010108129A patent/JP5473765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010199613A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8129769B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4543383B2 (ja) | 半導体記憶装置 | |
KR102076060B1 (ko) | 커패시터를 포함하는 반도체 소자 및 이의 제조 방법 | |
KR101102715B1 (ko) | 반도체 소자 및 그 형성 방법 | |
US10784265B2 (en) | Semiconductor device | |
JP2009253249A (ja) | 半導体装置、その製造方法、及び、データ処理システム | |
JP2009164535A (ja) | 半導体装置、及びその製造方法 | |
JP2010238719A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008311652A (ja) | 半導体素子及びその製造方法 | |
JP2010153509A (ja) | 半導体装置およびその製造方法 | |
US6424041B1 (en) | Semiconductor device | |
JP2009135223A (ja) | 半導体装置およびその製造方法 | |
KR100827509B1 (ko) | 반도체 소자의 형성 방법 | |
US20090258488A1 (en) | Methods of fabricating semiconductor devices including storage node landing pads separated from bit line contact plugs | |
KR100699915B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2008210940A (ja) | 半導体装置及びその製造方法 | |
KR20130004680A (ko) | 디램 소자의 제조 방법 | |
JP5473765B2 (ja) | 半導体記憶装置の製造方法 | |
JP2007294629A (ja) | 半導体装置及びその製造方法 | |
JP5100981B2 (ja) | ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法 | |
JP2008186976A (ja) | 半導体装置及びその製造方法 | |
JP2013235908A (ja) | 半導体記憶装置の製造方法 | |
JP2014175316A (ja) | 半導体装置および半導体装置の製造方法 | |
CN110890368A (zh) | 半导体器件的制备方法和半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |