JP5466859B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5466859B2
JP5466859B2 JP2009037062A JP2009037062A JP5466859B2 JP 5466859 B2 JP5466859 B2 JP 5466859B2 JP 2009037062 A JP2009037062 A JP 2009037062A JP 2009037062 A JP2009037062 A JP 2009037062A JP 5466859 B2 JP5466859 B2 JP 5466859B2
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
film
manufacturing
manganese oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009037062A
Other languages
English (en)
Other versions
JP2010192766A (ja
Inventor
浩 佐藤
賢治 松本
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009037062A priority Critical patent/JP5466859B2/ja
Priority to US12/706,237 priority patent/US8119510B2/en
Publication of JP2010192766A publication Critical patent/JP2010192766A/ja
Application granted granted Critical
Publication of JP5466859B2 publication Critical patent/JP5466859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

この発明は、半導体装置の製造方法に係わり、特に、トランジスタのゲート絶縁膜の形成方法に関する。
トランジスタは、シリコン基板を希フッ酸洗浄し、ゲート絶縁膜としてシリコン酸化膜を形成し、その上に、ポリシリコン電極を形成する。その後、ソース、ドレイン電極形成のため、パターニング、エッチング、イオン注入、サイドウォール形成、イオン注入を行うことでトランジスタが形成される。デバイスの微細化に伴い、トランジスタの性能を確保するため、トランジスタ構造をはじめ、ゲート絶縁膜の薄膜化、及びゲート絶縁膜材料の選定、メタルゲートの技術開発が余儀なくされている。
特に、ゲート絶縁膜材料としては、近時、ＳｉＯＮを始め、ハフニウム（Ｈｆ）ベースのＨｆＳｉＯＮが有力視されている（例えば、特許文献１、２参照）。
特開２００２−１７０８２５号公報 特開２００５−７９２２３号公報
しかしながら、例えば、特許文献１、２に記載されるように、ゲート絶縁膜を、複数の元素を用いて形成する場合には、膜組成の制御や薄膜化に課題が残る。
この発明は、上記事情に鑑みてなされたもので、膜組成の制御が容易、かつ、薄膜化が可能なゲート絶縁膜を有した半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため、この発明の第１の態様に係る半導体装置の製造方法は、トランジスタが形成される半導体基体上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、を具備する。
この発明の第２の態様に係る半導体装置の製造方法は、トランジスタが形成される半導体基体上に、酸化量が制御された熱酸化膜を形成する工程と、前記酸化量が制御された熱酸化膜上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、を具備する。
この発明の第３の態様に係る半導体装置の製造方法は、トランジスタが形成される半導体基体上に、酸素付着量を制御して酸素を付着させる工程と、前記酸素付着量が制御された半導体基体上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、を具備する。
この発明によれば、膜組成の制御が容易、かつ、薄膜化が可能なゲート絶縁膜を有した半導体装置の製造方法を提供できる。
第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 第１の実施形態に係る半導体装置の製造方法の一例を示す断面図 酸化マンガンのセルフリミットを示す図 第１の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置の一例を概略的に示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図 第２の実施形態に係る半導体装置の製造方法を実施するための酸化マンガン成膜装置の一例を概略的に示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第３の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図 第４の実施形態に係る半導体装置の製造方法の一例を示す断面図
以下、添付図面を参照して、この発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
（第１の実施形態）
図１Ａ乃至図１Ｎは、この発明の第１の実施形態に係る半導体装置の製造方法の一例を示す断面図である。
（ＳＴＩ形成工程）
まず、洗浄・乾燥装置を用いて、半導体基板（例えば、シリコンウエハ）１を洗浄した後、乾燥させる。次いで、熱酸化装置を用いて、洗浄・乾燥させた基板１を熱酸化し、基板１上に熱酸化膜２を形成する。次いで、ＣＶＤ装置を用いて、熱酸化膜２上に窒化珪素膜３を形成する（図１Ａ参照）。
次に、スピンコータを用いて、窒化珪素膜３上にフォトレジストを塗布する。次いで、ベーク装置を用いて、塗布されたフォトレジストをプリベークする。次いで、露光装置を用いて、プリベークされたフォトレジストを、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）形成パターンが描かれているフォトマスクを介して露光する。次いで、スピン現像装置を用いて、露光されたフォトレジストを現像する。次いで、ベーク装置を用いて、現像されたフォトレジストをポストベークし、例えば、ＳＴＩ形成パターンに対応した窓４ａを持つフォトレジストパターン４を形成する（図１Ｂ参照）。
次に、ドライエッチング装置を用いて、フォトレジストパターン４をマスクとして、例えば、ＣＦ系のエッチングガスにより窒化珪素膜３、及び熱酸化膜２をエッチングする。次いで、エッチングガスを、例えば、塩素系のエッチングガスに切り替え、フォトレジストパターン４をマスクとして基板１をエッチングする。これらのドライエッチングによって、浅いトレンチ５が基板１に形成される（図１Ｃ参照）。
次に、フォトレジスト剥離装置を用いて、窒化珪素膜３上からフォトレジストパターン４を剥離する。次いで、洗浄装置を用いて、基板１を洗浄する。次いで、熱酸化装置を用いて、基板１を熱酸化する。この熱酸化によって、浅いトレンチ５の内部に露呈した基板１の表面に、熱酸化膜６が形成される。次いで、ＣＶＤ装置を用いて、窒化珪素膜３及び浅いトレンチ５が形成されている基板１の表面上に、酸化珪素膜７を形成する。浅いトレンチ５は、酸化珪素膜７によって埋め込まれる（図１Ｄ参照）。
次に、ＣＭＰ装置を用いて、酸化珪素膜７を、窒化珪素膜３を研磨のストッパーに用いて研磨し、酸化珪素膜７を浅いトレンチ５の内部に残す。これによりＳＴＩが形成される（図１Ｅ参照）。
次に、ウェットエッチング装置を用いて、例えば、熱リン酸により窒化珪素膜３をエッチングする。このウェットエッチングの際、窒化珪素膜３下の熱酸化膜２は残る（図１Ｆ参照）。
（ウェル形成工程）
次に、スピンコータを用いて、熱酸化膜２及び酸化珪素膜７が形成された基板１の表面上にフォトレジストを塗布する。次いで、ベーク装置を用いて、塗布されたフォトレジストをプリベークする。次いで、露光装置を用いて、プリベークされたフォトレジストを、ｎウェル形成パターンが描かれているフォトマスクを介して露光する。次いで、スピン現像装置を用いて、露光されたフォトレジストを現像する。次いで、ベーク装置を用いて、現像されたフォトレジストをポストベークし、例えば、ｎウェル形成パターンに対応した窓８ａを持つフォトレジストパターン８を形成する。次いで、イオン注入装置を用いて、フォトレジストパターン８をマスクとして、ｎ型の不純物イオン、例えば、リンイオンを基板１内に導入する。これにより、基板１内にｎウェル９が形成される（図１Ｇ参照）。
次に、フォトレジスト剥離装置を用いて、熱酸化膜２及び酸化珪素膜７が形成された基板１の表面上からフォトレジストパターン８を剥離する。次いで、洗浄装置を用いて、基板１を洗浄する。次いで、スピンコータを用いて、熱酸化膜２及び酸化珪素膜７が形成された基板１の表面上に新たなフォトレジストを塗布する。次いで、ベーク装置を用いて、塗布されたフォトレジストをプリベークする。次いで、露光装置を用いて、プリベークされたフォトレジストを、今度はｐウェル形成パターンが描かれているフォトマスクを介して露光する。次いで、スピン現像装置を用いて、露光されたフォトレジストを現像する。次いで、ベーク装置を用いて、現像されたフォトレジストをポストベークし、例えば、ｐウェル形成パターンに対応した窓１０ａを持つフォトレジストパターン１０を形成する。次いで、イオン注入装置を用いて、フォトレジストパターン１０をマスクとして、ｐ型の不純物イオン、例えば、ボロンイオンを基板１内に導入する。これにより、基板１内にｐウェル１１が形成される（図１Ｈ参照）。
次に、フォトレジスト剥離装置を用いて、熱酸化膜２及び酸化珪素膜７が形成された基板１の表面上からフォトレジストパターン１０を剥離する。次いで、洗浄装置を用いて、基板１を洗浄する（図１Ｉ参照）。
（ゲート絶縁膜形成工程）
次に、ウェットエッチング装置を用いて、例えば、フッ酸により熱酸化膜２をエッチングする。このウェットエッチングにより、基板１の表面（本例ではｎウェル９及びｐウェル１１）が、酸化珪素膜７（ＳＴＩ）が形成されている部分を除いて露呈する。次いで、洗浄装置を用いて、基板１を洗浄する（図１Ｊ参照）。
次に、酸化マンガンＣＶＤ装置を用いて、露呈した基板１の表面上に、酸化マンガン膜１２を形成する。酸化マンガン膜１２はゲート絶縁膜である。酸化マンガン膜１２をゲート絶縁膜とした場合の利点、及び酸化マンガンＣＶＤ装置については後述する（図１Ｋ参照）。
（ゲート電極形成工程）
次に、洗浄装置を用いて、基板１を洗浄する。次いで、ＣＶＤ装置を用いて、酸化マンガン膜１２及び酸化珪素膜７が形成されている基板１の表面上に、ポリシリコン１３を形成する（図１Ｌ参照）。
次いで、スピンコータを用いて、ポリシリコン膜１３上にフォトレジストを塗布する。次いで、ベーク装置を用いて、塗布されたフォトレジストをプリベークする。次いで、露光装置を用いて、プリベークされたフォトレジストを、ゲート電極形成パターンが描かれているフォトマスクを介して露光する。次いで、スピン現像装置を用いて、露光されたフォトレジストを現像する。次いで、ベーク装置を用いて、現像されたフォトレジストをポストベークし、ゲート電極形成パターンに対応したフォトレジストパターン１４を形成する。次に、ドライエッチング装置を用いて、フォトレジストパターン１４をマスクとして、例えば、塩素系のエッチングガスによりポリシリコン膜１３をエッチングする。このドライエッチングによってポリシリコン膜１３は、ゲート電極のパターンに加工される（図１Ｍ参照）。
（ソース、ドレイン電極形成工程）
次に、フォトレジスト剥離装置を用いて、ポリシリコン膜１３上からフォトレジストパターン１４を剥離する。次いで、洗浄装置を用いて、基板１を洗浄する。
ソース、ドレイン電極の形成は、周知の形成方法に従って良い。よって、以後、説明を簡略化するが、おおよそ、まず、ポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型エクステンション領域１５、及びｐ型エクステンション領域１６を形成する。次いで、ポリシリコン膜（ゲート電極）１３の側壁上に側壁絶縁膜１７を形成する。次いで、側壁絶縁膜１７が形成されたポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型ドレイン領域１８、及びｐ型ドレイン領域１９を形成する（図１Ｎ参照）。
このように第１の実施形態に係る半導体装置の製造方法の一例に従って、トランジスタが形成される。
第１の実施形態に係る半導体装置の製造方法によれば、ゲート絶縁膜を、ＣＶＤ法を用いて形成した酸化マンガン膜１２とする。ＣＶＤ法により形成された酸化マンガン膜１２は、図２に示すように、“セルフリミット”と呼ばれる性質を有しており、成膜時間に関わらず、ある膜厚以上には成長しない、という特徴を持つ。ＣＶＤ法により形成された酸化マンガン膜１２は、４乃至６ｎｍが膜厚の限界値であり、おおよそ１ｍｉｎの成膜時間で限界値に達する。
このように、ＣＶＤ法により形成された酸化マンガン膜１２は４乃至６ｎｍが膜厚の限界値であることから、このような酸化マンガン膜１２をゲート絶縁膜に用いれば、ゲート絶縁膜の薄膜化が可能である。しかも、酸化マンガン膜１２の膜厚は、成膜時間がおおよそ１ｍｉｎを超えると、その後は成膜時間に関わらず４乃至６ｎｍの膜厚で停止する。このため、薄膜化されたゲート絶縁膜を形成するために、成膜時間を精密に制御する必要もなく、薄膜化されたゲート絶縁膜の形成が容易である。
また、酸化マンガン膜１２はアモルファスである。このため、ゲート電極から基板へのリーク電流の削減も期待できる。
また、酸化マンガン膜１２と基板１との界面、及び酸化マンガン膜１２とゲート電極（本例ではポリシリコン膜１３）との界面は、ＳｉＯＮや、ハフニウム（Ｈｆ）ベースのＨｆＳｉＯＮに比較して平滑である。このため、ＳｉＯＮやＨｆＳｉＯＮに比較して電荷のトラップもしくは散乱を抑制できる、という利点も得ることができる。
また、酸化マンガン膜は、酸素とマンガンとの二元素で組成される。このため、ゲート絶縁膜を、複数の元素、例えば、ＳｉＯＮやＨｆＳｉＯＮのように三元素以上の元素を用いてゲート絶縁膜を形成する場合に比較して膜組成の制御も容易である。
よって、第１の実施形態によれば、膜組成の制御が容易、かつ、薄膜化が可能なゲート絶縁膜を有した半導体装置の製造方法を提供できる。
（装置構成）
次に、酸化マンガン成膜装置（酸化マンガンＣＶＤ装置）の一例を説明する。
図３は、第１の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置の一例を概略的に示す断面図である。
図３に示すように、酸化マンガンＣＶＤ装置１００は、真空チャンバをなす処理容器１０１を有する。この処理容器１０１内にはウエハＷを水平に載置するための載置部１０２が設けられている。載置台１０２内にはウエハの温調手段となるヒータ１０２ａが設けられている。また、載置部１０２には昇降機構１０２ｂにより昇降自在な３本の昇降ピン１０２ｃ（便宜上２本のみ図示）が設けられており、この昇降ピン１０２ｃを介して図示せぬウエハ搬送手段と載置部１０２との間でウエハＷの受け渡しが行われる。
処理容器１０１の底部には排気管１０３の一端側が接続され、この排気管１０３の他端側には真空ポンプ１０４が接続されている。処理容器１０１の側壁には、ゲートバルブＧにより開閉される搬送口１０５が形成されている。
処理容器１０１の天井部には載置台１０２に対向するガスシャワーヘッド１０６が設けられている。ガスシャワーヘッド１０６は、互いに区画されたガス室１０６ａ、１０６ｂを備え、ガス室１０６ａ、１０６ｂに供給されたガスは、それぞれガス供給孔１０７ａ、１０７ｂから処理容器１０１内に供給される。
ガスシャワーヘッド１０６にはマンガンの酸化物を形成するための酸素を含むガス、例えば酸素（Ｏ２）ガスをガス室１０６ａに導入するための酸素ガス供給配管系１０８ａが接続されている。酸素ガス供給配管系１０８ａは酸素ガス供給路１０９ａを備え、この酸素ガス供給路１０９ａの上流側には酸素ガス供給源１１０が接続されている。
なお、図３中の１１１は後述する制御部１１２からの制御信号を受けて、酸素ガスの流量を調整し、ガス室１０６ａへの酸素ガスの給断を制御する流量調整部である。
また、ガスシャワーヘッド１０６にはマンガンを含む有機化合物の蒸気をガス室１０６ｂに導入するためのＭｎ原料ガス供給配管系１０８ｂが接続されている。Ｍｎ原料ガス供給配管系１０８ｂは原料ガス供給路１０９ｂを備え、この原料ガス供給路１０９ｂの上流側には原料貯留部１１３が接続されている。
原料貯留部１１３にはマンガンを含む有機化合物、例えば（ＥｔＣｐ）２Ｍｎ（ビスエチルシクロペンタジエニルマンガン）が液体の状態で貯留されている。また原料貯留部１１３には加圧部１１４が接続されており、この加圧部１１４から供給されたＨｅやＡｒガス等によって原料貯留部１１３内を加圧することにより（ＥｔＣｐ）２Ｍｎをガスシャワーヘッド１０６に向けて押し出すことができるようになっている。
また、原料ガス供給路１０９ｂには液体マスフローコントローラやバルブを含む流量調整部１１５及び（ＥｔＣｐ）２Ｍｎを気化するためのベーパライザ１１６が上流側からこの順に介設されている。ベーパライザ１１６はキャリアガス供給源１１７から供給されたキャリアガスであるＨ２ガスと接触混合させて（ＥｔＣｐ）２Ｍｎを気化させ、ガス室１０６ｂに供給する役割を果たす。
なお、図３中の１１８は後述する制御部１１２からの制御信号を受けて、キャリアガスの流量を調整し、ガス室１０６ｂへのマンガンを含む有機化合物の蒸気の給断を制御する流量調整部である。
制御部１１２は、プログラム、メモリ、ＣＰＵからなるデータ処理部等を備えており、プログラムには制御部１１２から酸化マンガンＣＶＤ装置１００の各部に制御信号を送り、ステップを進行させるように命令（各ステップ）が組み込まれている。また、例えば、メモリには処理圧力、処理温度、処理時間、ガス流量または電力値等の処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際、これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号が、酸化マンガンＣＶＤ装置１００の各部位に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体、例えば、フレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）等の記憶部７５Ａに格納されて制御部１１２にインストールされる。
このような酸化マンガンＣＶＤ装置１００によれば、マンガンを含む有機化合物の蒸気、例えば、（ＥｔＣｐ）２Ｍｎの蒸気と、マンガンの酸化物を形成するための酸素を含むガス、例えば、酸素（Ｏ２）ガスとを反応させることで、基板１の表面上に、ゲート絶縁膜となる酸化マンガン膜１２を形成することができる。
また、酸化マンガンＣＶＤ装置１００は、マンガンを含む有機化合物として（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］を用いたが、マンガンを含む有機化合物としては、（ＥｔＣｐ）２Ｍｎの他、
Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］
（ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］
（ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］
ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］
（ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］
ＣＨ３Ｍｎ（ＣＯ）５、Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］
Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］
Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］
Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］
Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］
Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］
（（ＣＨ３）５Ｃｐ）２Ｍｎ［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］よりなる群から選択される１以上の有機化合物を用いることもできる。
また、酸化マンガンＣＶＤ装置１００は、マンガンの酸化物を形成するための酸素を含むガスとして、酸素（Ｏ２）ガスを用いたが、マンガンの酸化物を形成するための酸素を含むガスとしては、酸素（Ｏ２）ガスの他、
Ｈ２Ｏ（水蒸気）
Ｎ２Ｏ
ＮＯ２
ＮＯ
Ｏ３
Ｈ２Ｏ２
ＣＯ
ＣＯ２
アルコール類よりなる群より選択される１以上のガスを用いることができる。
ここで、アルコール類としては、エチルアルコール、メチルアルコールを挙げることができる。
（第２の実施形態）
第１の実施形態では、マンガンを含む有機化合物の蒸気と、酸素を含むガスとを反応させて基板１の表面に、酸化マンガン膜１２からなるゲート絶縁膜を形成した。しかし、これに限られず、マンガンを含む有機化合物の蒸気と、基板１上にある自然酸化膜、もしくは基板１からのデガス（ｄｅｇａｓ：水分）を利用して酸化マンガン膜１２からなるゲート絶縁膜を形成することも可能である。以下、このような例を、この発明の第２の実施形態に係る半導体装置の製造方法として説明する。
（第１例：自然酸化膜の利用）
図４Ａ乃至図４Ｆは、この発明の第２の実施形態に係る半導体装置の製造方法の第１例を示す断面図である。
まず、図１Ａ乃至図１Ｊを参照して説明した製造方法に従って、図４Ａに示す構造を得る。図４Ａに示す構造は、例えば、フッ酸により熱酸化膜２がエッチングされた状態である。熱酸化膜２をエッチングした後、第１の実施形態では、基板１を洗浄したが、本例では洗浄しない。これにより、基板１の表面上には自然酸化膜２０が形成される（図４Ｂ参照）。
次に、酸化マンガンＣＶＤ装置を用いて、自然酸化膜２０上に、酸化マンガン膜１２を形成する。この酸化マンガン膜１２の形成の際には、マンガンを含む有機化合物の蒸気を用い、酸素を含むガスは用いない。このような酸化マンガンＣＶＤ装置の一例を図５に示す。図５に示す酸化マンガンＣＶＤ装置２００が、図３に示した酸化マンガンＣＶＤ装置１００と異なるところは、酸素ガス供給配管系１０８ａが無いことである。これ以外は、酸化マンガンＣＶＤ装置１００と同じである。よって、同一の部分には同一の参照符号を付して、その説明は省略する。
本例では、酸素の供給源は自然酸化膜２０である。自然酸化膜２０に含まれる酸素とマンガンを含む有機化合物の蒸気とが反応することで、自然酸化膜２０上に、酸化マンガン膜１２が形成される（図４Ｃ参照）。
以後は、第１の実施形態と同様に、基板１を洗浄した後、酸化マンガン膜１２及び酸化珪素膜７が形成されている基板１の表面上に、ポリシリコン１３を形成する（図４Ｄ）。
次に、ゲート電極形成パターンに対応したフォトレジストパターン１４を形成した後、フォトレジストパターン１４をマスクとして、例えば、塩素系のエッチングガスによりポリシリコン膜１３をエッチングして、ポリシリコン膜１３からなるゲート電極のパターンを形成する（図４Ｅ参照）。
次に、ポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型エクステンション領域１５、及びｐ型エクステンション領域１６を形成し、次いで、ポリシリコン膜（ゲート電極）１３の側壁上に側壁絶縁膜１７を形成する。次いで、側壁絶縁膜１７が形成されたポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型ドレイン領域１８、及びｐ型ドレイン領域１９を形成する（図４Ｆ参照）。
このように第２の実施形態に係る半導体装置の製造方法の第１例に従って、トランジスタが形成される。
（第２例：基板からのデガスの利用）
また、特に、図示はしないが、酸素の供給源として、基板１の表面上に形成された自然酸化膜２０に含まれる酸素を利用しなくても、例えば、フッ酸により熱酸化膜２をエッチングした後、基板１を洗浄しない。基板１には、大気暴露などによって水分又は酸素が含まれ、あるいは付着する。基板１に含まれ、あるいは付着した水分又は酸素は、工程中に蒸発（デガス）する。このデガスを、マンガンの酸化物を形成するための酸素を含むガスとして利用することもできる。
以上、第２の実施形態に係る半導体装置の製造方法においても、第１の実施形態に係る半導体装置の製造方法と同様に、膜組成の制御が容易、かつ、薄膜化が可能なゲート絶縁膜を有した半導体装置の製造方法が得られる、という利点を得ることができる。
さらに、酸化マンガン膜１２は、基板１上に形成された自然酸化膜２０、あるいは基板１からのデガス（水分）を利用して形成するので、酸化マンガンＣＶＤ装置から、酸素ガス供給配管系１０８ａを省略することも可能となり、酸化マンガンＣＶＤ装置の構成をシンプルにできる、という利点を得ることができる。
（第３の実施形態）
第２の実施形態では、マンガンを含む有機化合物の蒸気と、基板１上にある自然酸化膜２０、もしくは基板１からのデガス（水分）を利用して酸化マンガン膜１２からなるゲート絶縁膜を形成した。このような第２の実施形態では、酸化マンガンＣＶＤ装置から、酸素ガス供給配管系１０８ａを省略することが可能となり、酸化マンガンＣＶＤ装置の構成をシンプルにできる、という利点を得ることができた。
しかし、自然酸化膜２０に含まれる酸素、又は大気暴露などによって基板１に付着した酸素・水分を酸素源として成膜するＣＶＤにおいては、酸素の量が不確定であることから、再現性、あるいは信頼性の面で量産に使用できるレベルに達しないことも考えられる。
そこで、第３の実施形態においては、酸化マンガンＣＶＤ装置の構成をシンプルにできながらも、酸化マンガン膜の再現性、あるいは信頼性を量産に使用できるレベルに引き上げられるように工夫した。
図６Ａ乃至図６Ｆは、この発明の第３の実施形態に係る半導体装置の製造方法の一例を示す断面図である。
まず、図１Ａ乃至図１Ｊを参照して説明した製造方法に従って、図６Ａに示す構造を得る。図６Ａに示す構造は、例えば、フッ酸により熱酸化膜２がエッチングされた状態である。熱酸化膜２をエッチングした後、第１の実施形態と同様に、基板１を洗浄する。
次に、熱酸化装置を用いて、洗浄した基板１を熱酸化し、基板１上に酸化量が制御された熱酸化膜２１を形成する（図６Ｂ参照）。
次に、酸化マンガンＣＶＤ装置を用いて、酸化量が制御された熱酸化膜２１上に、酸化マンガン膜１２を形成する。この酸化マンガン膜１２の形成の際には、第２の実施形態と同様に、マンガンを含む有機化合物の蒸気を用い、酸素を含むガスは用いない。このような酸化マンガンＣＶＤ装置としては、図５に示した酸化マンガンＣＶＤ装置２００を使用することができる。
本例では、酸素の供給源は酸化量が制御された熱酸化膜２１である。熱酸化膜２１に含まれる酸素とマンガンを含む有機化合物の蒸気とが反応することで、熱酸化膜２１上に、酸化マンガン膜１２が形成される（図６Ｃ参照）。
以後は、第１の実施形態と同様に、基板１を洗浄した後、酸化マンガン膜１２及び酸化珪素膜７が形成されている基板１の表面上に、ポリシリコン１３を形成する（図６Ｄ）。
次に、ゲート電極形成パターンに対応したフォトレジストパターン１４を形成した後、フォトレジストパターン１４をマスクとして、例えば、塩素系のエッチングガスによりポリシリコン膜１３をエッチングして、ポリシリコン膜１３からなるゲート電極のパターンを形成する（図６Ｅ参照）。
次に、ポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型エクステンション領域１５、及びｐ型エクステンション領域１６を形成し、次いで、ポリシリコン膜（ゲート電極）１３の側壁上に側壁絶縁膜１７を形成する。次いで、側壁絶縁膜１７が形成されたポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型ドレイン領域１８、及びｐ型ドレイン領域１９を形成する（図６Ｆ参照）。
このように第３の実施形態に係る半導体装置の製造方法の一例に従って、トランジスタが形成される。
第３の実施形態によれば、第２の実施形態に比較して、酸化量が制御された熱酸化膜２１を酸素源とする。熱酸化膜２１は酸素量が確定するので、酸化マンガンＣＶＤ装置の構成をシンプルにできながらも、酸化マンガン膜１２の再現性、あるいは信頼性を量産に使用できるレベルに引き上げることが可能となる。
（第４の実施形態）
第４の実施形態は、第３の実施形態と同様に、酸化マンガンＣＶＤ装置の構成をシンプルにできながらも、酸化マンガン膜の再現性、あるいは信頼性を量産に使用できるレベルに引き上げられるように工夫した例である。
図７Ａ乃至図７Ｆは、この発明の第４の実施形態に係る半導体装置の製造方法の一例を示す断面図である。
まず、図１Ａ乃至図１Ｊを参照して説明した製造方法に従って、図７Ａに示す構造を得る。図７Ａに示す構造は、例えば、フッ酸により熱酸化膜２がエッチングされた状態である。熱酸化膜２をエッチングした後、第１の実施形態と同様に、基板１を洗浄する。
次に、洗浄した基板１を酸素雰囲気中に、酸素供給量及び暴露時間を制御しながら暴露し、基板１の表面に酸素を付着させる（図７Ｂ参照）。
次に、酸化マンガンＣＶＤ装置を用いて、酸素付着量が制御された基板１上に、酸化マンガン膜１２を形成する。酸化マンガン膜１２の形成の際には、第３の実施形態と同様に、マンガンを含む有機化合物の蒸気を用い、酸素を含むガスは用いない。このような酸化マンガンＣＶＤ装置としては、第３の実施形態と同様に、図５に示した酸化マンガンＣＶＤ装置２００を使用することができる。
本例では、酸素の供給源は酸素付着量が制御された基板１である。基板１上に付着した酸素とマンガンを含む有機化合物の蒸気とが反応することで、基板１上に、酸化マンガン膜１２が形成される（図７Ｃ参照）。
以後は、第１の実施形態と同様に、基板１を洗浄した後、酸化マンガン膜１２及び酸化珪素膜７が形成されている基板１の表面上に、ポリシリコン１３を形成する（図７Ｄ）。
次に、ゲート電極形成パターンに対応したフォトレジストパターン１４を形成した後、フォトレジストパターン１４をマスクとして、例えば、塩素系のエッチングガスによりポリシリコン膜１３をエッチングして、ポリシリコン膜１３からなるゲート電極のパターンを形成する（図７Ｅ参照）。
次に、ポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型エクステンション領域１５、及びｐ型エクステンション領域１６を形成し、次いで、ポリシリコン膜（ゲート電極）１３の側壁上に側壁絶縁膜１７を形成する。次いで、側壁絶縁膜１７が形成されたポリシリコン膜（ゲート電極）１３、酸化珪素膜（ＳＴＩ）７及びフォトレジスト（図示せず）をマスクとしたイオン注入により、ｎ型ドレイン領域１８、及びｐ型ドレイン領域１９を形成する（図７Ｆ参照）。
このように第４の実施形態に係る半導体装置の製造方法の一例に従って、トランジスタが形成される。
第４の実施形態によれば、第２の実施形態に比較して、酸素付着量が制御された基板１を酸素源とする。基板１上には付着した酸素量が確定するので、酸化マンガンＣＶＤ装置の構成をシンプルにできながらも、酸化マンガン膜１２の再現性、あるいは信頼性を量産に使用できるレベルに引き上げることが可能となる。
以上、この発明をいくつかの実施形態に従って説明したが、この発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。
例えば、上記実施形態では、酸化マンガン膜１２を、基板１にマンガンを含む有機化合物の蒸気及び酸素ガスを供給しつつウエハを加熱するいわゆる熱ＣＶＤ法により形成しているが、プラズマＣＶＤ法や光ＣＶＤ法による形成を行ってもよい。
また、こられのＣＶＤ法の変形で、基板１にマンガンを含む有機化合物の蒸気及び酸素ガスを断続的に供給するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、極薄の層を積層させて酸化マンガン膜１２を形成してもよい。
また、上記実施形態では、ゲート電極としてポリシリコン膜１３を例示したが、ゲート電極もまた、ポリシリコン膜１３に限られるものではなく、金属等、導電体であれば使用することができる。
１…半導体基板（トランジスタが形成される半導体基体）、１２…酸化マンガン膜（ゲート絶縁膜）、１３…ポリシリコン膜（ゲート電極）、２０…自然酸化膜、２１…酸化量が制御された熱酸化膜。

Claims (11)

  1. トランジスタが形成される半導体基体上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、
    前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、
    前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記ＣＶＤ法は、マンガンを含む有機化合物の蒸気と、酸素を含むガスとを使用することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記マンガンを含む有機化合物は、
    （ＥｔＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ２ Ｈ ５ Ｃ ５ Ｈ ４ ） ２ ］
    Ｃｐ ２ Ｍｎ［＝Ｍｎ（Ｃ ５ Ｈ ５ ） ２ ］
    （ＭｅＣｐ） ２ Ｍｎ［＝Ｍｎ（ＣＨ ３ Ｃ ５ Ｈ ４ ） ２ ］
    （ｉ−ＰｒＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ３ Ｈ ７ Ｃ ５ Ｈ ４ ） ２ ］
    ＭｅＣｐＭｎ（ＣＯ） ３ ［＝（ＣＨ ３ Ｃ ５ Ｈ ４ ）Ｍｎ（ＣＯ） ３ ］
    （ｔ−ＢｕＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ４ Ｈ ９ Ｃ ５ Ｈ ４ ） ２ ］
    ＣＨ ３ Ｍｎ（ＣＯ） ５ 、Ｍｎ（ＤＰＭ） ３ ［＝Ｍｎ（Ｃ １１ Ｈ １９ Ｏ ２ ） ３ ］
    Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ ７ Ｈ １１ Ｃ ２ Ｈ ５ Ｃ ５ Ｈ ４ ）］
    Ｍｎ（ａｃａｃ） ２ ［＝Ｍｎ（Ｃ ５ Ｈ ７ Ｏ ２ ） ２ ］
    Ｍｎ（ＤＰＭ） ２ ［＝Ｍｎ（Ｃ １１ Ｈ １９ Ｏ ２ ） ２ ］
    Ｍｎ（ａｃａｃ） ３ ［＝Ｍｎ（Ｃ ５ Ｈ ７ Ｏ ２ ） ３ ］
    Ｍｎ（ｈｆａｃ） ２ ［＝Ｍｎ（Ｃ ５ ＨＦ ６ Ｏ ２ ） ３ ］
    （（ＣＨ ３ ） ５ Ｃｐ） ２ Ｍｎ［＝Ｍｎ（（ＣＨ ３ ） ５ Ｃ ５ Ｈ ４ ） ２ ］
    よりなる群の少なくとも１つから選択されることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 酸素を含むガスは、
    Ｏ ２
    Ｈ ２ Ｏ
    Ｎ ２ Ｏ
    ＮＯ ２
    ＮＯ
    Ｏ ３
    Ｈ ２ Ｏ ２
    ＣＯ
    ＣＯ ２
    アルコール類
    よりなる群の少なくとも１つから選択されることを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
  5. 前記酸化マンガン膜は、前記半導体基体上にある自然酸化膜、もしくは前記半導体基体からのデガスによる水分を酸素の供給源として利用して前記半導体基体上に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. トランジスタが形成される半導体基体上に、酸化量が制御された熱酸化膜を形成する工程と、
    前記酸化量が制御された熱酸化膜上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、
    前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、
    前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  7. トランジスタが形成される半導体基体上に、酸素付着量を制御して酸素を付着させる工程と、
    前記酸素付着量が制御された半導体基体上に、ゲート絶縁膜となる酸化マンガン膜をＣＶＤ法により形成する工程と、
    前記酸化マンガン膜上に、ゲート電極となる導電体膜を形成する工程と、
    前記導電体膜及び前記酸化マンガン膜を加工し、ゲート電極及びゲート絶縁膜を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  8. 前記ＣＶＤ法は、マンガンを含む有機化合物の蒸気を使用し、酸素を含むガスを使用しないことを特徴とする請求項５から請求項７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記マンガンを含む有機化合物は、
    （ＥｔＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ２ Ｈ ５ Ｃ ５ Ｈ ４ ） ２ ］
    Ｃｐ ２ Ｍｎ［＝Ｍｎ（Ｃ ５ Ｈ ５ ） ２ ］
    （ＭｅＣｐ） ２ Ｍｎ［＝Ｍｎ（ＣＨ ３ Ｃ ５ Ｈ ４ ） ２ ］
    （ｉ−ＰｒＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ３ Ｈ ７ Ｃ ５ Ｈ ４ ） ２ ］
    ＭｅＣｐＭｎ（ＣＯ） ３ ［＝（ＣＨ ３ Ｃ ５ Ｈ ４ ）Ｍｎ（ＣＯ） ３ ］
    （ｔ−ＢｕＣｐ） ２ Ｍｎ［＝Ｍｎ（Ｃ ４ Ｈ ９ Ｃ ５ Ｈ ４ ） ２ ］
    ＣＨ ３ Ｍｎ（ＣＯ） ５ 、Ｍｎ（ＤＰＭ） ３ ［＝Ｍｎ（Ｃ １１ Ｈ １９ Ｏ ２ ） ３ ］
    Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ ７ Ｈ １１ Ｃ ２ Ｈ ５ Ｃ ５ Ｈ ４ ）］
    Ｍｎ（ａｃａｃ） ２ ［＝Ｍｎ（Ｃ ５ Ｈ ７ Ｏ ２ ） ２ ］
    Ｍｎ（ＤＰＭ） ２ ［＝Ｍｎ（Ｃ １１ Ｈ １９ Ｏ ２ ） ２ ］
    Ｍｎ（ａｃａｃ） ３ ［＝Ｍｎ（Ｃ ５ Ｈ ７ Ｏ ２ ） ３ ］
    Ｍｎ（ｈｆａｃ） ２ ［＝Ｍｎ（Ｃ ５ ＨＦ ６ Ｏ ２ ） ３ ］
    （（ＣＨ ３ ） ５ Ｃｐ） ２ Ｍｎ［＝Ｍｎ（（ＣＨ ３ ） ５ Ｃ ５ Ｈ ４ ） ２ ］
    よりなる群の少なくとも１つから選択されることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記ＣＶＤ法により形成された前記酸化マンガン膜は、セルフリミットの性質を持つことを特徴とする請求項１から請求項９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記酸化マンガン膜は、アモルファスであることを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置の製造方法。
JP2009037062A 2009-02-19 2009-02-19 半導体装置の製造方法 Expired - Fee Related JP5466859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009037062A JP5466859B2 (ja) 2009-02-19 2009-02-19 半導体装置の製造方法
US12/706,237 US8119510B2 (en) 2009-02-19 2010-02-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037062A JP5466859B2 (ja) 2009-02-19 2009-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010192766A JP2010192766A (ja) 2010-09-02
JP5466859B2 true JP5466859B2 (ja) 2014-04-09

Family

ID=42560311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037062A Expired - Fee Related JP5466859B2 (ja) 2009-02-19 2009-02-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8119510B2 (ja)
JP (1) JP5466859B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466859B2 (ja) * 2009-02-19 2014-04-09 東京エレクトロン株式会社 半導体装置の製造方法
JP5601069B2 (ja) * 2010-07-27 2014-10-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60734A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd 半導体装置とその製造方法
JPS63140577A (ja) * 1986-12-02 1988-06-13 Toshiba Corp 電界効果トランジスタ
JP3041491B2 (ja) * 1991-06-06 2000-05-15 株式会社トーキン 湿度センサ
JPH10321817A (ja) * 1997-05-20 1998-12-04 Toshiba Corp キャパシタ用絶縁膜の形成方法
US5897358A (en) * 1997-11-28 1999-04-27 Advanced Micro Devices Semiconductor device having fluorine-enhanced transistor with elevated active regions and fabrication thereof
US6214690B1 (en) * 1997-12-18 2001-04-10 Advanced Micro Devices, Inc. Method of forming a semiconductor device having integrated electrode and isolation region formation
KR100297719B1 (ko) * 1998-10-16 2001-08-07 윤종용 박막제조방법
JP3415496B2 (ja) * 1999-07-07 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002083956A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 半導体装置の製造方法
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
JP3941099B2 (ja) * 2001-12-19 2007-07-04 ソニー株式会社 薄膜形成方法
WO2004114390A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 半導体装置及びその製造方法
JP2005079223A (ja) 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2005085822A (ja) * 2003-09-04 2005-03-31 Toshiba Corp 半導体装置
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5082688B2 (ja) * 2007-08-30 2012-11-28 Ｔｄｋ株式会社 スピントランジスタ及び半導体メモリ
US7821081B2 (en) * 2008-06-05 2010-10-26 International Business Machines Corporation Method and apparatus for flatband voltage tuning of high-k field effect transistors
US20100044804A1 (en) * 2008-08-25 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate structure and method of making
US20100052072A1 (en) * 2008-08-28 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual gate structure on a same chip for high-k metal gate technology
JP5466859B2 (ja) * 2009-02-19 2014-04-09 東京エレクトロン株式会社 半導体装置の製造方法
US8258588B2 (en) * 2009-08-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing layer of a field effect transistor

Also Published As

Publication number Publication date
US20100210097A1 (en) 2010-08-19
US8119510B2 (en) 2012-02-21
JP2010192766A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
KR100621888B1 (ko) 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
US7598562B2 (en) Semiconductor device and method of manufacturing the same
WO2005122254A2 (en) Gate stack and gate stack etch sequence for metal gate integration
KR20060131519A (ko) 반도체 구조물의 처리 방법 및 이를 이용한 반도체커패시터의 제조 방법
JP5223364B2 (ja) プラズマエッチング方法及び記憶媒体
JP5466859B2 (ja) 半導体装置の製造方法
KR20100059297A (ko) 반도체 소자의 제조 방법
CN105226022B (zh) 半导体结构的形成方法
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
JP2006191105A (ja) 半導体素子及びその製造方法
CN100543951C (zh) 移除栅极上的金属硅化物层的方法及蚀刻方法
JP2006192358A (ja) 基板処理方法および半導体装置の製造方法
CN105097518A (zh) 鳍式场效应管的形成方法
JP4283017B2 (ja) 半導体装置の製造方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
JP2001230247A (ja) 半導体装置の製造方法及び該方法により製造された半導体装置
US6555425B2 (en) Method for manufacturing transistor
JP2004200660A (ja) フラッシュメモリ素子の製造方法
JP2003188114A (ja) 半導体素子の製造方法
KR100319610B1 (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR101231251B1 (ko) 모스 트랜지스터 제조방법
US20030008474A1 (en) Method of forming shallow trench isolation
US20090072328A1 (en) Semiconductor device and method of fabricating the same
TW200534405A (en) Method for forming isolation layer in semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees