JP5466789B2 - シリアル通信装置 - Google Patents
シリアル通信装置 Download PDFInfo
- Publication number
- JP5466789B2 JP5466789B2 JP2013507101A JP2013507101A JP5466789B2 JP 5466789 B2 JP5466789 B2 JP 5466789B2 JP 2013507101 A JP2013507101 A JP 2013507101A JP 2013507101 A JP2013507101 A JP 2013507101A JP 5466789 B2 JP5466789 B2 JP 5466789B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- serial communication
- transistor
- terminal
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Description
本発明の実施の形態1にかかるシリアル通信装置100について説明する。図1は、実施の形態1にかかるシリアル通信装置100の構成を示すブロック図である。シリアル通信装置100は、スルーレート制御回路1、出力回路21、ノイズ検出回路31、モード切替回路4、入力端子Tin、出力端子Tout及び電源端子Tsを有する。入力端子Tinには、入力信号Viが供給される。また、電源端子Tsには、電源電圧VDDが供給される。出力端子Toutは、通信ライン5及び負荷RLを介して、外部電源端子Tosと接続される。通信ライン5の電圧を、通信ライン電圧Vsとする。外部電源端子Tosには、外部電源電圧VBが供給される。
Vg=VDD−(I2/Cgs)×t ・・・(1)
Vg=(I1/Cgs)×t ・・・(2)
ΔVg=Vn×Cdg/(Cgs+Cdg) ・・・(3)
Vd=((Vn/2)−VD1)×(C31/(C31+C32))
・・・(4)
本発明の実施の形態2にかかるシリアル通信装置200について説明する。図4は、実施の形態2にかかるシリアル通信装置200の構成を示す回路図である。シリアル通信装置200は、シリアル通信装置100の出力回路21を出力回路22に置換した構成を有する。出力回路22は、出力回路21と比べ、NchトランジスタN2のゲートとグランドとの間に容量C21を追加した構成を有する。容量C21は、第4の容量に相当する。シリアル通信装置200のその他の構成は、シリアル通信装置100と同様であるので、説明を省略する。
Vg=VDD−(I2/(Cdg+Cgs+C21))×t
・・・(5)
Vg=(I1/(Cdg+Cgs+C21))×t ・・・(6)
ΔVg=Vn×Cdg/(Cgs+Cdg+C21) ・・・(7)
本発明の実施の形態3にかかるシリアル通信装置300について説明する。図6は、実施の形態3にかかるシリアル通信装置300の構成を示す回路図である。シリアル通信装置300は、シリアル通信装置100の出力回路21を出力回路23に置換した構成を有する。出力回路23は、出力回路21のNchトランジスタN2を、PchトランジスタP2に置換した構成を有する。シリアル通信装置300の出力端子Toutは、通信ライン5及び負荷RLを介して、グランドと接続される。
本発明の実施の形態4にかかるシリアル通信装置400について説明する。図8は、実施の形態4にかかるシリアル通信装置400の構成を示す回路図である。シリアル通信装置400は、シリアル通信装置100のノイズ検出回路31を、ノイズ検出回路34に置換した構成を有する。ノイズ検出回路34は、ノイズ検出回路31の容量C32とダイオードD1との間に、フィルタ30を追加した構成を有する。
4 モード切替回路
5 通信ライン
21〜23、52 出力回路
30 フィルタ
31、34 ノイズ検出回路
100、200、300、400 シリアル通信装置
500 スルーレート出力回路
C21、C31、C32 容量
C31 容量
Cdg ドレイン−ゲート間容量
Cgs ゲート−ソース間容量
CS1 第1の定電流源
CS2 第2の定電流源
CS51、CS52 定電流源
D1 ダイオード
INV1、INV2、INV51、INV52 インバータ
N1〜N4 Nchトランジスタ
P1、P2、P4 Pchトランジスタ
Q0 出力トランジスタ
Q1 Pチャネルトランジスタ
Q2 Nチャネルトランジスタ
R1、R2 抵抗
RL 負荷
Tin 入力端子
Tos 外部電源端子
Tout 出力端子
Ts 電源端子
VB 外部電源電圧
Vcc、Vdd 電源線
Vd ノイズ検出信号
VDD 電源電圧
Vg 駆動電圧
Vgate ゲート電圧
Vi 入力信号
Vin 入力パルス信号
Vn 通信ラインノイズ
Vout 出力電圧
Claims (16)
- 所定のインピーダンスを有し、入力信号に応じて出力から一定の電流を供給するスルーレート制御回路と、
前記スルーレート制御回路からの前記一定の電流により充放電される第1の容量を有し、前記第1の容量が出力する駆動電圧に応じたデジタル信号を出力端子から出力する出力回路と、
前記出力端子から伝搬するノイズを検出し、検出結果に応じた切替信号を出力する検出回路と、
前記切替信号に応じて、前記スルーレート制御回路のインピーダンスを前記所定のインピーダンスよりも小さい値に切り替える切替回路と、を備える、
シリアル通信装置。 - 前記スルーレート制御回路は、
前記入力信号に応じてオン/オフする第1の定電流源と、
前記入力信号に応じて前記第1の定電流源に対して相補的にオン/オフする第2の定電流源と、を備え、
前記第1の容量は、前記第1の定電流源を介して第1の電源端子と接続され、又は、前記第2の定電流源を介して前記第1の電源端子と異なる電圧が供給される第2の電源端子と接続されることにより充放電されることを特徴とする、
請求項1に記載のシリアル通信装置。 - 前記切替回路は、
前記第1の定電流源に並列接続される第1のトランジスタと、
前記第2の定電流源に並列接続される第2のトランジスタと、を備え、
前記第1及び第2のトランジスタは、前記検出回路が前記ノイズを検出した場合にオンになることを特徴とする、
請求項2に記載のシリアル通信装置。 - 前記第1のトランジスタは、前記第2のトランジスタと異なるチャネル型を有し、
前記第1のトランジスタの制御端子には、前記切替信号が供給され、
前記第2のトランジスタの制御端子には、前記切替信号の反転信号が供給されることを特徴とする、
請求項3に記載のシリアル通信装置。 - 前記切替回路は、
前記切替信号が入力され、出力が前記第2のトランジスタの前記制御端子と接続される第1のインバータと、
入力が前記第1のインバータの前記出力と接続され、出力が前記第1のトランジスタの前記制御端子と接続される第2のインバータと、を更に備えることを特徴とする、
請求項4に記載のシリアル通信装置。 - 前記検出回路は、
一端が前記出力端子と接続される第2の容量と、
第1の端子が前記第2の容量の他端と接続される整流器と、
一端が前記整流器の第2の端子と接続され、他端が前記第2の電源端子と接続される、第3の容量及び第1の抵抗と、
前記第1の電源端子と前記第2の電源端子との間に縦続接続される第2の抵抗及び第3のトランジスタと、を備え、
前記第3のトランジスタの制御端子は、前記整流器の前記第2の端子と接続され、
前記第2の抵抗と前記第3のトランジスタとの接続点から、前記切替信号を出力する、
請求項3乃至5のいずれか一項に記載のシリアル通信装置。 - 前記整流器は、アノードが前記第2の容量と接続され、カソードから前記第3のトランジスタの前記制御端子へ検出信号を出力するダイオードであることを特徴とする、
請求項6に記載のシリアル通信装置。 - 前記検出回路は、
前記出力端子を介して伝搬する前記ノイズの交流成分のうち、所定の周波数の交流成分のみを通過させるフィルタをさらに備えることを特徴とする、
請求項6又は7に記載のシリアル通信装置。 - 前記フィルタは、前記第2の容量と前記整流器との間に挿入されることを特徴とする、
請求項8に記載のシリアル通信装置。 - 前記出力回路は、
前記出力端子と前記第2の電源端子との間に接続され、制御端子が前記スルーレート制御回路の前記出力と接続される第4のトランジスタを備え、
前記第1の容量は、前記第4のトランジスタの前記制御端子と前記出力端子側の端子との間の容量であり、
前記出力端子は、負荷を介して第3の電源端子と接続されることを特徴とする、
請求項3乃至9のいずれか一項に記載のシリアル通信装置。 - 前記出力回路は、
前記第2の電源端子と前記第4のトランジスタの前記制御端子との間に接続される第4の容量を更に備えることを特徴とする、
請求項10に記載のシリアル通信装置。 - 前記第3の電源端子は、前記第1の電源端子と同じ電圧が供給されることを特徴とする、
請求項10又は11に記載のシリアル通信装置。 - 前記第3の電源端子は、前記第2の電源端子と同じ電圧が供給されることを特徴とする、
請求項10又は11に記載のシリアル通信装置。 - 出力端子に接続された負荷を駆動する出力回路と、
入力信号に応じて前記出力回路を駆動するための駆動信号を生成し、前記駆動信号のスルーレートを制御するスルーレート制御回路と、
前記出力端子から出力される出力信号に伝播するノイズを検出するノイズ検出回路と、
前記ノイズ検出回路が前記ノイズを検出した場合には、前記スルーレート制御回路のインピーダンスを、前記ノイズを検出していない場合に比べて小さくなるように切り替える切替回路と、を備える、
シリアル通信装置。 - 前記スルーレート制御回路は、前記切替回路によってスルーレートが切り替えられることを特徴とする、
請求項14に記載のシリアル通信装置。 - 前記スルーレート制御回路は、前記ノイズを検出していない期間は、電流源を用いて前記出力回路を駆動し、前記ノイズを検出する期間は、前記切替回路によって前記電流源に加えて電圧源を用いて前記出力回路を駆動することを特徴とする、
請求項14に記載のシリアル通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013507101A JP5466789B2 (ja) | 2011-03-31 | 2012-02-24 | シリアル通信装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078263 | 2011-03-31 | ||
JP2011078263 | 2011-03-31 | ||
PCT/JP2012/001277 WO2012132215A1 (ja) | 2011-03-31 | 2012-02-24 | シリアル通信装置 |
JP2013507101A JP5466789B2 (ja) | 2011-03-31 | 2012-02-24 | シリアル通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5466789B2 true JP5466789B2 (ja) | 2014-04-09 |
JPWO2012132215A1 JPWO2012132215A1 (ja) | 2014-07-24 |
Family
ID=46930011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507101A Expired - Fee Related JP5466789B2 (ja) | 2011-03-31 | 2012-02-24 | シリアル通信装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8873648B2 (ja) |
EP (2) | EP2693640B1 (ja) |
JP (1) | JP5466789B2 (ja) |
WO (1) | WO2012132215A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6233270B2 (ja) * | 2014-10-21 | 2017-11-22 | 株式会社デンソー | 保護回路 |
US9621138B1 (en) * | 2015-11-05 | 2017-04-11 | Nxp B.V. | Slew control using a switched capacitor circuit |
JP6638474B2 (ja) * | 2016-03-01 | 2020-01-29 | 株式会社デンソー | 信号出力回路 |
KR20170114643A (ko) * | 2016-04-05 | 2017-10-16 | 엘에스산전 주식회사 | Plc용 통신 시스템 |
US10135432B2 (en) * | 2016-09-07 | 2018-11-20 | Texas Instruments Incorporated | Methods and apparatus for low current control for a power connection |
US10594315B2 (en) * | 2017-02-01 | 2020-03-17 | Texas Instruments Incorporated | Switching rate monitoring and control |
US10181847B2 (en) | 2017-02-01 | 2019-01-15 | Texas Instruments Incorporated | Ring amplitude measurement and mitigation |
JP2019054349A (ja) * | 2017-09-13 | 2019-04-04 | パナソニックIpマネジメント株式会社 | ゲート駆動回路、および、パワースイッチングシステム |
CN108667453B (zh) * | 2018-04-09 | 2021-08-31 | 上海集成电路研发中心有限公司 | 一种压摆率可调的低功耗驱动器电路 |
JP2021129255A (ja) * | 2020-02-17 | 2021-09-02 | ミツミ電機株式会社 | パルス信号送信回路 |
EP4131780A1 (en) * | 2021-08-06 | 2023-02-08 | Nxp B.V. | Multi-purpose output circuitry |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
JP2000209078A (ja) * | 1999-01-14 | 2000-07-28 | Fujitsu Ltd | 半導体装置 |
JP2008271224A (ja) * | 2007-04-20 | 2008-11-06 | Nec Electronics Corp | 出力回路 |
JP2010028357A (ja) * | 2008-07-17 | 2010-02-04 | Nec Electronics Corp | 出力バッファ回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077404A (ja) * | 1992-11-03 | 1995-01-10 | Texas Instr Deutschland Gmbh | トランジスタ駆動回路配置 |
US6061551A (en) * | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US6208177B1 (en) * | 1999-05-27 | 2001-03-27 | Lucent Technologies Inc. | Output buffer having immediate onset of gentle state transition |
US7253655B2 (en) * | 2005-09-01 | 2007-08-07 | Micron Technology, Inc. | Output driver robust to data dependent noise |
US7710169B2 (en) * | 2006-10-20 | 2010-05-04 | Nec Electronics Corporation | Semiconductor integrated circuit controlling output impedance and slew rate |
DE102006058889B3 (de) * | 2006-12-04 | 2008-05-21 | Atmel Germany Gmbh | Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem |
JP5012414B2 (ja) | 2007-10-26 | 2012-08-29 | 株式会社デンソー | ドライブ回路 |
US8901904B2 (en) * | 2009-04-15 | 2014-12-02 | Linear Technology Corporation | Voltage and current regulators with switched output capacitors for multiple regulation states |
US7940076B2 (en) * | 2009-06-06 | 2011-05-10 | Texas Instruments Incorporated | Local interconnect network transceiver driver |
US8072721B2 (en) * | 2009-06-10 | 2011-12-06 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs |
JP2011101266A (ja) * | 2009-11-06 | 2011-05-19 | Elpida Memory Inc | 半導体装置及び情報処理システム |
US9196207B2 (en) * | 2011-05-03 | 2015-11-24 | Apple Inc. | System and method for controlling the slew rate of a signal |
-
2012
- 2012-02-24 EP EP12764221.3A patent/EP2693640B1/en active Active
- 2012-02-24 WO PCT/JP2012/001277 patent/WO2012132215A1/ja active Application Filing
- 2012-02-24 JP JP2013507101A patent/JP5466789B2/ja not_active Expired - Fee Related
- 2012-02-24 US US13/983,882 patent/US8873648B2/en active Active
- 2012-02-24 EP EP17183771.9A patent/EP3267584B1/en active Active
-
2014
- 2014-09-18 US US14/489,650 patent/US9191249B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
JP2000209078A (ja) * | 1999-01-14 | 2000-07-28 | Fujitsu Ltd | 半導体装置 |
JP2008271224A (ja) * | 2007-04-20 | 2008-11-06 | Nec Electronics Corp | 出力回路 |
JP2010028357A (ja) * | 2008-07-17 | 2010-02-04 | Nec Electronics Corp | 出力バッファ回路 |
Also Published As
Publication number | Publication date |
---|---|
US9191249B2 (en) | 2015-11-17 |
JPWO2012132215A1 (ja) | 2014-07-24 |
US8873648B2 (en) | 2014-10-28 |
EP3267584A1 (en) | 2018-01-10 |
US20150043663A1 (en) | 2015-02-12 |
EP2693640B1 (en) | 2017-09-13 |
EP3267584B1 (en) | 2019-12-25 |
WO2012132215A1 (ja) | 2012-10-04 |
US20130315294A1 (en) | 2013-11-28 |
EP2693640A4 (en) | 2014-10-01 |
EP2693640A1 (en) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466789B2 (ja) | シリアル通信装置 | |
US11876510B2 (en) | Load driver | |
CA3033955C (en) | Device and method to stabilize a supply voltage | |
US9473127B1 (en) | Input/output (I/O) driver | |
US8692577B2 (en) | Driver circuit | |
US7940102B2 (en) | Edge rate control for I2C bus applications | |
JP7350702B2 (ja) | 駆動制御回路 | |
US7456649B2 (en) | Open drain output circuit | |
EP3046239B1 (en) | Current generating circuit, current generating method, charge pumping circuit and charge pumping method | |
EP2317651B1 (en) | Bias voltage generation to protect input/output (IO) circuits during a failsafe operation and a tolerant operation | |
CN110611497B (zh) | 比较器以及振荡电路 | |
US9645623B2 (en) | Semiconductor integrated circuit and method of controlling power supply | |
US9705490B2 (en) | Driver circuit for single wire protocol slave unit | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
US7548098B2 (en) | Output buffer circuit and method with self-adaptive driving capability | |
US11405037B2 (en) | Driver circuit of voltage translator | |
US8239429B2 (en) | Output buffer receiving first and second input signals and outputting an output signal, and corresponding electronic circuit | |
JP2008042336A (ja) | ドライバ回路、ドライバ装置ならびにそれらを用いた電子機器 | |
JP5118989B2 (ja) | マルチプレクサ | |
JP2013042222A (ja) | 半導体装置 | |
JP2012178629A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5466789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |