JP5450275B2 - パターン寸法算出方法およびパターン寸法算出プログラム - Google Patents
パターン寸法算出方法およびパターン寸法算出プログラム Download PDFInfo
- Publication number
- JP5450275B2 JP5450275B2 JP2010134655A JP2010134655A JP5450275B2 JP 5450275 B2 JP5450275 B2 JP 5450275B2 JP 2010134655 A JP2010134655 A JP 2010134655A JP 2010134655 A JP2010134655 A JP 2010134655A JP 5450275 B2 JP5450275 B2 JP 5450275B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dimension
- shape
- circuit pattern
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
まず、本実施の形態に係る加工後寸法算出処理(パターン寸法算出処理)の概念について説明する。図1は、第1の実施の形態に係る加工後寸法算出処理の概念を説明するための説明図である。本実施の形態の加工後寸法算出処理は、半導体装置への加工シミュレーションを用いて行なわれる。加工後寸法算出処理は、例えば被加工膜(後述の絶縁膜など)を少なくとも1回以上加工することによって、基板上に半導体集積回路パターンを形成する半導体装置の製造処理などに適用される。
つぎに、図5〜図11を用いてこの発明の第2の実施の形態について説明する。第2の実施の形態では、側壁加工プロセスに加工後寸法の予測処理を適用する。側壁加工プロセスでは、芯材除去後の側壁パターンが左右非対称な形状となるので、側壁パターンをマスクとして加工後パターン32を形成すると、加工後パターン32も左右非対称な形状となる。本実施の形態では、側壁加工プロセスの際の左右非対称なマスク材での加工シミュレーションと、シース曲がりの影響でイオンが斜めから入射されることを考慮した加工シミュレーションについて説明する。
Claims (4)
- 基板上に形成する回路パターンの上層部で前記回路パターンを加工する際のマスクになるマスク材のテーパー形状を算出するマスク形状算出ステップと、
前記テーパー形状に基づいて、前記回路パターン上の形状予測位置から前記マスク材に向かっての開口角を算出する開口角算出ステップと、
前記形状予測位置における開口角に応じた回路パターンの寸法を算出する寸法算出ステップと、
を含み、
前記開口角は、前記形状予測位置が設定される回路パターンから当該回路パターンに隣接する他の回路パターンまでの距離と、前記形状予測位置が設定される回路パターンの厚さ方向の寸法と、前記マスク材が前記回路パターンの上面と成すテーパー角と、を用いて算出されることを特徴とするパターン寸法算出方法。 - 前記マスク材は、側壁プロセスによって1つの芯材から形成される1対の側壁パターンであり、
前記テーパー角は、前記1対の側壁パターンの側壁面のうち前記芯材側である内側の側壁面と前記回路パターンの上面とが成す第1の角度、または前記1対の側壁パターンの側壁面のうち前記芯材とは反対側である外側の側壁面と前記回路パターンの上面とが成す第2の角度であり、
前記内側の側壁面の下部に設定された形状予測位置では、前記第1の角度を用いて前記開口角が算出され、前記外側の側壁面の下部に設定された形状予測位置では、前記第2の角度を用いて前記開口角が算出されることを特徴とする請求項1に記載のパターン寸法算出方法。 - 基板上に形成する回路パターンの上層部で前記回路パターンを加工する際のマスクになるマスク材のテーパー形状を算出するマスク形状算出ステップと、
前記テーパー形状に基づいて、前記回路パターン上の形状予測位置から前記マスク材に向かっての開口角を算出する開口角算出ステップと、
前記形状予測位置における開口角に応じた回路パターンの寸法を算出する寸法算出ステップと、
を含み、
前記開口角は、前記回路パターンを加工する際に前記マスク材に入射する入射物の入射角度を用いて算出されることを特徴とするパターン寸法算出方法。 - 基板上に回路パターンを形成する際に前記回路パターンの上層部で前記回路パターンを加工する際のマスクになるマスク材のテーパー形状を算出するマスク形状算出ステップと、
前記回路パターン上の形状予測位置から前記マスク材に向かっての開口角を、前記形状予測位置が設定される回路パターンから当該回路パターンに隣接する他の回路パターンまでの距離と、前記形状予測位置が設定される回路パターンの厚さ方向の寸法と、前記マスク材が前記回路パターンの上面と成すテーパー角と、を用いるとともに、前記テーパー形状に基づいて、算出する開口角算出ステップと、
前記形状予測位置における開口角に応じた回路パターンの寸法を算出する寸法算出ステップと、
をコンピュータに実行させることを特徴とするパターン寸法算出プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010134655A JP5450275B2 (ja) | 2010-06-14 | 2010-06-14 | パターン寸法算出方法およびパターン寸法算出プログラム |
US13/050,864 US8336005B2 (en) | 2010-06-14 | 2011-03-17 | Pattern dimension calculation method and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010134655A JP5450275B2 (ja) | 2010-06-14 | 2010-06-14 | パターン寸法算出方法およびパターン寸法算出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012002830A JP2012002830A (ja) | 2012-01-05 |
JP5450275B2 true JP5450275B2 (ja) | 2014-03-26 |
Family
ID=45097297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010134655A Active JP5450275B2 (ja) | 2010-06-14 | 2010-06-14 | パターン寸法算出方法およびパターン寸法算出プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8336005B2 (ja) |
JP (1) | JP5450275B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809615B2 (en) | 2018-09-14 | 2020-10-20 | Toshiba Memory Corporation | Pattern forming method, master template, and method of manufacturing template |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011101698A1 (en) * | 2010-02-16 | 2011-08-25 | Freescale Semiconductor, Inc. | Integrated circuit design tool apparatus and method of designing an integrated circuit |
JP2014174288A (ja) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | 集積回路装置及びマスクレイアウトの作成方法 |
JP2015146398A (ja) * | 2014-02-04 | 2015-08-13 | 株式会社東芝 | 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム |
US9201998B1 (en) | 2014-06-13 | 2015-12-01 | Kabushiki Kaisha Toshiba | Topography simulation apparatus, topography simulation method and recording medium |
US20160070847A1 (en) * | 2014-09-09 | 2016-03-10 | Kabushiki Kaisha Toshiba | Pattern dimension calculation method, simulation apparatus, computer-readable recording medium and method of manufacturing a semiconductor device |
US10138550B2 (en) | 2014-09-10 | 2018-11-27 | Toshiba Memory Corporation | Film deposition method and an apparatus |
CN113255280A (zh) * | 2020-02-13 | 2021-08-13 | 新思科技有限公司 | 用于表示集成电路的布局的***和方法 |
US11361139B2 (en) * | 2020-02-13 | 2022-06-14 | Synopsys, Inc. | Continuous global representation of local data using effective areas in integrated circuit layouts |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0444312A (ja) * | 1990-06-11 | 1992-02-14 | Sharp Corp | レジスト形状のシュミレーション方法 |
JP3426647B2 (ja) * | 1992-06-24 | 2003-07-14 | 日本電信電話株式会社 | 3次元トポグラフィシミュレーションのための一般化されたソリッドモデリング |
JPH07193056A (ja) | 1994-07-11 | 1995-07-28 | Hitachi Ltd | エッチング制御方法 |
IL130874A (en) * | 1999-07-09 | 2002-12-01 | Nova Measuring Instr Ltd | System and method for measuring pattern structures |
US6586755B1 (en) * | 2000-01-19 | 2003-07-01 | Advanced Micro Devices, Inc. | Feed-forward control of TCI doping for improving mass-production-wise statistical distribution of critical performance parameters in semiconductor devices |
US7923260B2 (en) * | 2002-08-20 | 2011-04-12 | Illumina, Inc. | Method of reading encoded particles |
JP2005009941A (ja) * | 2003-06-17 | 2005-01-13 | Canon Inc | ライブラリ作成方法 |
US7695876B2 (en) * | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
JP2007219208A (ja) | 2006-02-17 | 2007-08-30 | Sony Corp | パターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法 |
US7580129B2 (en) * | 2007-02-23 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company | Method and system for improving accuracy of critical dimension metrology |
JP5495481B2 (ja) | 2007-09-26 | 2014-05-21 | 株式会社東芝 | 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム |
JP2009086293A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 形状予測方法、フォトマスクの製造方法、電子部品の製造方法、および形状予測プログラム |
JP5536985B2 (ja) | 2008-04-14 | 2014-07-02 | 株式会社東芝 | 半導体装置製造方法およびパターン寸法設定プログラム |
JP5160302B2 (ja) * | 2008-05-19 | 2013-03-13 | 株式会社東芝 | 半導体装置の製造方法 |
JP5264374B2 (ja) * | 2008-09-02 | 2013-08-14 | 東京エレクトロン株式会社 | パターン形状検査方法及び半導体装置の製造方法 |
JP2010114308A (ja) * | 2008-11-07 | 2010-05-20 | Toshiba Corp | 半導体装置の製造方法 |
JP5428450B2 (ja) * | 2009-03-30 | 2014-02-26 | ソニー株式会社 | イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法 |
US8705694B2 (en) * | 2009-11-11 | 2014-04-22 | Physical Optics Corporation | X-ray imaging system and method |
JP5398502B2 (ja) * | 2009-12-10 | 2014-01-29 | 株式会社東芝 | パターン作成方法、プロセス決定方法およびデバイス製造方法 |
-
2010
- 2010-06-14 JP JP2010134655A patent/JP5450275B2/ja active Active
-
2011
- 2011-03-17 US US13/050,864 patent/US8336005B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809615B2 (en) | 2018-09-14 | 2020-10-20 | Toshiba Memory Corporation | Pattern forming method, master template, and method of manufacturing template |
Also Published As
Publication number | Publication date |
---|---|
JP2012002830A (ja) | 2012-01-05 |
US20110307845A1 (en) | 2011-12-15 |
US8336005B2 (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450275B2 (ja) | パターン寸法算出方法およびパターン寸法算出プログラム | |
JP5289343B2 (ja) | 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置 | |
JP6173889B2 (ja) | シミュレーション方法、シミュレーションプログラム、加工制御システム、シミュレータ、プロセス設計方法およびマスク設計方法 | |
JP6065612B2 (ja) | シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ | |
JP5732843B2 (ja) | シミュレータ、加工装置、ダメージ評価方法、及び、ダメージ評価プログラム | |
JP2005099765A (ja) | プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム | |
JP6810734B2 (ja) | 構造との放射のインタラクションをシミュレートするための方法及び装置、メトロロジ方法及び装置、並びに、デバイス製造方法 | |
JP4068531B2 (ja) | Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム | |
WO2018042581A1 (ja) | パターン計測装置、及びコンピュータープログラム | |
US20140129203A1 (en) | Simulation method, simulation program, simulator processing equipment, and method of manufacturing semiconductor device | |
JP2010127970A (ja) | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム | |
JP5495481B2 (ja) | 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム | |
KR102009552B1 (ko) | Ic 제조 공정의 메트릭을 계산하기 위한 방법 | |
KR20090071736A (ko) | 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정방법 | |
JP2009086293A (ja) | 形状予測方法、フォトマスクの製造方法、電子部品の製造方法、および形状予測プログラム | |
US20160070847A1 (en) | Pattern dimension calculation method, simulation apparatus, computer-readable recording medium and method of manufacturing a semiconductor device | |
US20090305148A1 (en) | Pattern data creating method, photomask fabricating method, and method of manufacturing semiconductor device | |
JP5248540B2 (ja) | マスク検証方法、半導体装置の製造方法およびマスク検証プログラム | |
US10012896B2 (en) | Lithography mask production method and lithography mask production system | |
WO2017158820A1 (ja) | デバイス加工方法およびデバイス加工装置 | |
US8885949B2 (en) | Pattern shape determining method, pattern shape verifying method, and pattern correcting method | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
JP2004330310A (ja) | 微細形状作製方法 | |
JP2011065112A (ja) | フォトマスクの設計方法 | |
JP4818281B2 (ja) | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5450275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |