JP5447506B2 - スイッチング電源装置 - Google Patents

Description

この発明は、例えば共振型電源やハーフブリッジ型電源のような、複数のスイッチング素子を交互にオン、オフさせることで所定の電圧を出力するスイッチング電源装置に関するものである。

従来、複数のスイッチング素子を交互にオン、オフすることで所定の電圧を出力するスイッチング電源装置が各種考案されている。例えば、ハーフブリッジ型コンバータのＰＷＭ方式のスイッチング電源装置では、一定のスイッチング周波数において時比率を調整することで、所望の出力電圧を得ている。しかしながら、このような複数のスイッチング素子を交互オン、オフさせるスイッチング電源装置では、一瞬でも複数のスイッチング素子が同時にオンする期間が存在すると、大きな短絡電流が流れ、電源を破壊する可能性があるので、複数のスイッチング素子の双方がオフとなる所謂デッドタイムが設けられている。

このようなデッドタイムを設けるため、特許文献１では、第１のスイッチング素子と第２のスイッチング素子とを交互にオン、オフさせるスイッチング電源装置であって、第１のスイッチング素子のターンオフによるトランスの磁束変化をトリガにして、第２のスイッチング素子をターンオンする。また、第２のスイッチング素子のターンオフによるトランスの磁束変化をトリガにして、第１のスイッチング素子をターンオンする。このような、スイッチング制御を行うことで、第１のスイッチング素子と第２のスイッチング素子とが同時にオン状態になる状態が生じることを防止している。

ＷＯ２００５−０７６４４７号公報

しかしながら、上述の特許文献１のスイッチング電源装置では、第２のスイッチング素子のオン時間を、抵抗とコンデンサからなる時定数回路で決定しているので、スイッチング周波数が可変してしまい、スイッチングノイズがスイッチング周波数の変動に応じて広範囲に発生してしまう。

また、時定数回路はデッドタイムを加味して設計されているが、全負荷領域、すなわち過渡状態であっても定常状態であっても同じ時間のデッドタイムが設定されているため、過渡状態ほど長いデッドタイムを必要としない定常状態において最適なデッドタイムが設定されているとは言い難い。したがって、高信頼性ではあるものの、効率の面では最善なものではなかった。

本発明の目的は、スイッチング周波数を一定に保ちながら、複数のスイッチング素子が同時にオンになることを防止し、且つ最適なデッドタイムでスイッチングを行えるスイッチング電源装置を実現することにある。

（１）この発明は、直流入力電圧Ｖｉが入力される直流電源入力部と、一つの磁性部品で構成され、磁気的に結合された第１の１次巻線ｎｐと、第１の２次巻線ｎｓ１と、を少なくとも備えたトランスＴと、第１の１次巻線ｎｐに直列に接続されたインダクタＬｒと、第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、第３のキャパシタＣｒと、直流電源入力部の両端に接続され、第１の１次巻線ｎｐと第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、第１のスイッチ回路Ｓ１の両端、または第１の１次巻線ｎｐの両端に接続され、第２のスイッチ回路Ｓ２と第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、第１の２次巻線ｎｓ１から出力される交流電圧を整流平滑する第１の整流平滑回路を介して２次側に出力電圧Ｖｏｕｔが出力されるように構成された電力変換回路を備えたスイッチング電源装置に関するものである。そして、このスイッチング電源装置は、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出して、モニタ信号を生成する第１のモニタ信号生成手段と、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、デジタル制御回路は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、オン時間の開始タイミングは、モニタ信号をトリガとして入力し、クロック信号に基づくタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、オン時間の停止タイミングは、演算処理により設定されたオン時間にしたがって前記クロック信号に基づいたタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つ。

この構成では、第１、第２のスイッチング素子のオン時間がデジタル制御回路により演算で決定される。この際、所定のクロック信号のタイミングを基準に各オン時間が決定される。このため、オンすべきスイッチング素子のターンオンが、直前にオン状態であったスイッチング素子のターンオフに起因する磁束変化のタイミングを基点にして設定された所定の遅延量からなる開始タイミングより行われるので、各スイッチング素子が同時にオン状態にはならない。

（２）また、この発明のスイッチング電源装置は、出力電圧Ｖｏｕｔを検出するための出力電圧検出手段を備え、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のどちらか一方のオン時間は、出力電圧検出手段によって検出された値に基づいて決定される。

この構成では、具体的に特定のスイッチング素子のオン時間を決定する方法を示すものであり、当該オン時間は、スイッチング電源装置としての出力電圧に応じて設定される。これにより、スイッチング電源装置として安定した出力電圧が得られる。

（３）また、この発明のスイッチング電源装置の第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のうち、他方のオン時間は、設定可能なスイッチング周期Ｔｓから、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のどちらか一方のオン時間を減算することによって決定される。

この構成では、上述のように特定のスイッチング素子のオン時間が決定された場合に、他のスイッチング素子のオン時間が、単純且つ高速で処理可能な減算処理により決定される。

（４）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１は、その磁気極性を逆極性としている。

この構成では、スイッチング電源装置が絶縁型のフライバックコンバータであることを示している。そして、このような構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。

（５）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１は、その磁気極性を同極性としている。

この構成では、スイッチング電源装置が絶縁型のフォワードコンバータであることを示している。そして、このような構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。

（６）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の２次巻線ｎｓ２を備え、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２は直列に接続されており、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１、及び第１の１次巻線ｎｐと第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、第１の整流平滑回路は、センタータップ型の全波整流回路と、少なくとも１つのフィルタインダクタＬｏと、少なくとも１つの平滑コンデンサＣｏからなる。

この構成では、センタータップ方式の絶縁型スイッチング電源装置が実現される。そして、このような構成のスイッチング電源装置においても、上述のスイッチング制御を適用することができる。

（７）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の２次巻線ｎｓ２を備え、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２は直列に接続されており、第１のスイッチ回路Ｓ１が導通状態、または第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、第１の１次巻線ｎｐと第１の２次巻線ｎｓ１は、その磁気極性を逆極性とし、第１の１次巻線ｎｐと第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、第１の整流平滑回路は、第２の２次巻線ｎｓ２の両端にそれぞれ整流素子のカソード側が接続され、整流素子のアノード側は共通接続されており、第１の２次巻線ｎｓ１の他端に少なくとも１つのフィルタインダクタＬｏの一端が接続され、フィルタインダクタＬｏの他端と整流素子のアノードとの間に少なくとも１つの平滑コンデンサＣｏが接続される構成である。

この構成では、第１、第２の２次巻線を有し、ほぼ全期間で電力伝送が可能な絶縁型スイッチング電源装置が実現される。そして、このような構成のスイッチング電源装置においても、上述のスイッチング制御を適用することができ、より一層効率の良いスイッチング電源装置が実現される。

（８）また、この発明のスイッチング電源装置では、フィルタインダクタＬｏとして、トランスＴの２次側漏れインダクタンスを利用している。

この構成では、スイッチング電源装置の構成要素となる素子を省略することができるので、上述のような特徴を有するスイッチング電源装置の回路構成を簡略化することができる。

（９）また、この発明のスイッチング電源装置では、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２の巻数比が１：２である。

この構成では、上述のほぼ全期間で電力伝送が可能な絶縁型スイッチング電源装置において、ほぼ全期間での出力電圧が安定しリップルが改善される。

（１０）また、この発明のスイッチング電源装置では、トランスＴはさらに第２の１次巻線ｎｂを備え、第２の１次巻線ｎｂの一端は前記直流電源入力部の低電位側に接続され、他端は第２の整流平滑回路を介してデジタル制御回路用の直流電源電圧として供給されるようにしている。

この構成では、バイアス巻線を用いることで、制御用デジタルＩＣ用の駆動電源を、自装置内で容易に供給することができる。

（１１）また、この発明は、直流入力電圧Ｖｉが入力される直流電源入力部と、一つの磁性部品で構成されたインダクタＬｐと、第１のスイッチング素子Ｑ１と第１のキャパシタＣ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２と第２のキャパシタＣ２と第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、第３のキャパシタＣｒと、直流電源入力部の両端に接続され、インダクタＬｐと第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、第１のスイッチ回路Ｓ１の両端またはインダクタＬｐの両端に接続され、第２のスイッチ回路Ｓ２と第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン／オフを繰り返すように動作するように構成され、インダクタＬｐと第１のスイッチ回路Ｓ１との接続点にアノードが接続される整流素子と、整流素子のカソードに一端が接続され、インダクタＬｐに対して並列に接続される第４のキャパシタＣｏからなる第１の整流平滑回路を介して出力電圧Ｖｏｕｔが出力されるように構成されたスイッチング電源装置に関するものである。このスイッチング電源装置では、前記電力変換回路において、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、前記スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出してモニタ信号を生成する、モニタ信号生成手段と、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、デジタル制御回路は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、オン時間の開始タイミングは、モニタ信号をトリガとして入力し、クロック信号に基づくタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、オン時間の停止タイミングは、演算処理により設定されたオン時間にしたがってクロック信号に基づいたタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つ。

この構成では、スイッチング電源装置が極性反転型チョッパ回路からなる非絶縁型昇降圧コンバータであることを示している。そして、このような非絶縁型のスイッチング電源装置においても、上述のスイッチング制御を適用することができる。

（１２）また、この発明のスイッチング電源装置では、第１の整流平滑回路の整流素子は電界効果トランジスタである。

この構成では、整流平滑回路の整流素子として、ＦＥＴを用いた例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。

（１３）また、この発明のスイッチング電源装置では、第１の整流平滑回路の整流素子が、デジタル制御回路によってオン／オフ制御される。

この構成では、整流平滑回路の整流素子として、ＦＥＴを用いた例を示しており、当該ＦＥＴが上述の第１、第２のスイッチング素子とともに制御される例を示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。

（１４）また、この発明は、直流入力電圧Ｖｉが入力される直流電源入力部と、一つの磁性部品で構成されたインダクタＬｐと、第１のスイッチング素子Ｑ１と１のキャパシタＣ１と第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２と第２のキャパシタＣ２と第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、直流電源入力部の両端に第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２からなる直列回路が接続され、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２との接続点にインダクタＬｐの一端が接続され、他端からは第１のスイッチ回路Ｓ１に対して並列に接続される第３のキャパシタＣｏを介して出力電圧Ｖｏｕｔが出力されるように構成された非絶縁型スイッチング電源装置に関するものである。このスイッチング電源装置では、前記電力変換回路において、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、前記スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段を備える。第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、デジタル制御回路は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、オン時間の開始タイミングは、モニタ信号をトリガとして入力し、クロック信号に基づくタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、オン時間の停止タイミングは、前記演算処理により設定されたオン時間にしたがってクロック信号に基づいたタイミングで決定され、これに基づいて第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つ。

この構成では、スイッチング電源装置がハーフブリッジ型の非絶縁型降圧コンバータであることを示している。そして、このような非絶縁型のスイッチング電源装置においても、上述のスイッチング制御を適用することができる。

（１５）また、この発明のスイッチング電源装置は、出力電圧Ｖｏｕｔを検出するための出力電圧検出手段を備え、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のどちらか一方のオン時間は、出力電圧検出手段によって検出された値に基づいて決定される。

この構成では、被絶縁型のスイッチング電源装置において、具体的に特定のスイッチング素子のオン時間を決定する方法を示すものであり、当該オン時間は、スイッチング電源装置としての出力電圧に応じて設定される。これにより、スイッチング電源装置として安定した出力電圧が得られる。

（１６）また、この発明のスイッチング電源装置では、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のうち、他方のオン時間は、設定可能なスイッチング周期Ｔｓから、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２のどちらか一方のオン時間を減算することによって決定される。

この構成では、上述のように特定のスイッチング素子のオン時間が決定された場合に、他のスイッチング素子のオン時間が、単純且つ高速で処理可能な減算処理により決定される。

（１７）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２は電界効果トランジスタである。

この構成では、第１、第２のスイッチ回路が具体的にＦＥＴであることを示している。そして、このようなスイッチング電源装置においても、上述のスイッチング制御を適用することができる。さらに、ＦＥＴを用いることで高速なスイッチング動作が可能となる。

（１８）また、この発明のスイッチング電源装置では、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２はスイッチ回路両端の電圧が０Ｖまたは０Ｖ付近まで低下してからスイッチング素子Ｑ１またはＱ２がターンオンする動作となるゼロ電圧スイッチング動作にて駆動される。

この構成では、具体的に、所謂ゼロ電圧スイッチング（ＺＶＳ）が実現される構成を示している。これにより、スイッチング素子のターンオン時に発生する損失が効果的に抑圧できる。

（１９）また、この発明のスイッチング電源装置では、モニタ信号生成手段は、インダクタＬｒに流れる電流を検出するためのカレントトランスである。

（２０）また、この発明のスイッチング電源装置では、モニタ信号生成手段は、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電圧の変化を利用している。

（２１）また、この発明のスイッチング電源装置では、モニタ信号生成手段は、第１のスイッチング素子Ｑ１または第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電流の変化を利用している。

（２２）また、この発明のスイッチング電源装置では、モニタ信号生成手段は、第２の１次巻線ｎｂの両端に生じる電圧変化を利用している。

これらの構成では、モニタ信号生成手段の具体的な構成を示すものであり、上述のいずれの構成を用いても、本発明の特徴とするスイッチング制御を実現することができる。

（２３）また、この発明のスイッチング電源装置では、デジタル制御回路はＤＳＰ（Digital Signal Processor）である。

（２４）また、この発明のスイッチング電源装置では、デジタル制御回路はＦＰＧＡ（Field Programmable Gate Array）である。

これらの構成では、デジタル制御回路の現実的な形態を示すものである。

この発明によれば、複数のスイッチング素子を同時にオンにさせることなく、最適なデッドタイムでスイッチングを行うことができるので、高信頼性で且つ高効率なスイッチング電源装置を実現することができる。さらに、この際、スイッチング周波数が一定であるので、スイッチング周波数に起因するノイズ対策が容易となり、ＥＭＩ特性に優れるスイッチング電源装置を実現することができる。

第１の実施形態に係るスイッチング電源装置の回路図である。 制御用デジタルＩＣ１０の内部ブロックの構成を示すブロック図、および、電圧補償部１３２の制御系ブロック図である。 制御用デジタルＩＣ１０のスイッチング制御フローを示すフローチャートである。 各信号の状態の時間的関係を示す波形図である。 第１の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第２の実施形態のスイッチング電源装置の回路図である。 第３の実施形態のスイッチング電源装置の回路図である。 第３の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第３の実施形態に係るまた他の回路構成からなるスイッチング電源装置の回路図である。 第４の実施形態のスイッチング電源装置の回路図である。 第４の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第４の実施形態に係るまた他の回路構成からなるスイッチング電源装置の回路図である。 第５の実施形態のスイッチング電源装置の回路図である。 第６の実施形態のスイッチング電源装置の回路図である。 第７の実施形態のスイッチング電源装置の回路図である。 第８の実施形態のスイッチング電源装置の回路図である。 第９の実施形態のスイッチング電源装置の回路図である。 第９の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第１０の実施形態のスイッチング電源装置の回路図である。 第１１の実施形態のスイッチング電源装置の回路図である。 第１１の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第１２の実施形態のスイッチング電源装置の回路図である。 第１２の実施形態に係る他の回路構成からなるスイッチング電源装置の回路図である。 第１３の実施形態のスイッチング電源装置の回路図である。

［第１実施形態］
第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１は、本実施形態のスイッチング電源装置の回路図である。

（トランスＴの１次側回路構成）
直流入力電圧が印加される入力電源Ｖｉの両端には、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１スイッチ回路Ｓ１が直列接続されている。第１スイッチ回路Ｓ１は、第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。第１スイッチング素子Ｑ１は、ＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が入力電源Ｖｉに接続されている。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。

また、第２スイッチ回路Ｓ２とキャパシタＣｒとは、トランスＴの１次巻線ｎｐ、インダクタＬｒと閉回路を形成するように接続されている。第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。第２スイッチング素子Ｑ２は、ドレイン端子がキャパシタＣｒに接続され、ソース端子がトランスＴの１次巻線ｎｐに接続されている。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、第１スイッチング素子Ｑ１と同様に、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。

トランスＴの１次側には、上述の１次巻線ｎｐとは別に、バイアス巻線ｎｂが配置されており、当該バイアス巻線ｎｂの一方端は、入力電源Ｖｉに接続している。バイアス巻線ｎｂの他方端には、ダイオードＤ３のアノードが接続されている。ダイオードＤ３のカソードにはキャパシタＣ３が接続される。この構成により、ダイオードＤ３とキャパシタＣ３とにより整流平滑回路が形成され、制御用デジタルＩＣ１０の駆動電圧Ｖｃｃが制御用デジタルＩＣ１０へ与えられる。

また、トランスＴの１次巻線ｎｐの第１スイッチ回路Ｓ１との接続側は、図示しない抵抗分圧回路を介して制御用デジタルＩＣ１０に接続されており、この抵抗分圧回路の分圧点の電圧レベルが、モニタ信号Ｖｍとして制御用デジタルＩＣ１０へ与えられる。

制御用デジタルＩＣ１０は、例えばＤＳＰやＦＰＧＡによって構成される。制御用デジタルＩＣ１０は、上述の駆動電圧Ｖｃｃにより駆動し、モニタ信号Ｖｍ、トランスＴの２次側回路から得られる検出電圧信号Ｖｏに基づいて、第１スイッチング素子Ｑ１を駆動するための第１スイッチング制御信号Ｖｇｓ１および第２スイッチング素子Ｑ２を駆動するための第２スイッチング制御信号Ｖｇｓ２を生成する。なお、制御用デジタルＩＣ１０の具体的な構成および制御については後述する。

駆動回路１０３は、例えばハイサイドドライバＩＣ等により構成され、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。

（トランスＴの２次側回路構成）
トランスＴの２次巻線ｎｓ１は、１次巻線ｎｐに対して逆極性となるように巻回されており、２次巻線ｎｓ１の両端は、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）となっている。２次巻線ｎｓ１の電圧出力端子Ｖｏｕｔ（＋）側の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードが電圧出力端子Ｖｏｕｔ（＋）に接続されている。また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓとキャパシタＣｏとによる整流平滑回路が形成される。

また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。

絶縁伝達手段１０２は、フォトカプラ等からなり、２次側の電圧検出部１０１で生成された検出電圧信号Ｖｏを、１次側の制御用デジタルＩＣ１０へ伝達する。

以上のような構成により、フライバック方式の絶縁型スイッチング電源装置が構成される。

（スイッチング制御回路の具体的構成）
制御用デジタルＩＣ１０は、例えばＤＳＰやＦＰＧＡ等からなり、入力されるモニタ信号Ｖｍ、検出電圧信号Ｖｏに基づいて、第１スイッチング素子Ｑ１をオン・オフ制御する第１スイッチング制御信号Ｖｇｓ１および第２スイッチング素子Ｑ２をオン・オフ制御する第２スイッチング制御信号Ｖｇｓ２を生成する。この際、制御用デジタルＩＣ１０は、一定のスイッチング周期Ｔｓを保ちながら、所望の出力電圧レベルを得られるように、且つ第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが同時にオンしないように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。生成された第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２は、駆動回路１０３へ出力される。

図２（Ａ）は制御用デジタルＩＣ１０の内部の構成を示すブロック図であり、図２（Ｂ）は電圧補償部１３２の制御系ブロック図である。

制御用デジタルＩＣ１０は、コンパレータ１２１，１２２、ＡＤＣ（アナログデジタルコンバータ）１２、ＣＰＵ１３、駆動パルス生成部１４１，１４２を備える。ＣＰＵ１３は、加算器１３１、電圧補償部１３２、差分回路１３３を備える。

コンパレータ１２１は、モニタ信号Ｖｍと、予め設定した閾値Ｖ１とを比較して、モニタ信号Ｖｍが閾値Ｖ１以下となる期間でＨｉレベルとなり、閾値Ｖ１より高い期間でＬｏｗレベルとなるトリガ信号を出力する。コンパレータ１２２は、モニタ信号Ｖｍと、予め設定した閾値Ｖ２（＞閾値Ｖ１）とを比較して、モニタ信号Ｖｍが閾値Ｖ２以上の期間でＨｉレベルとなり閾値Ｖ２未満の期間でＬｏｗレベルとなるトリガ信号を出力する。なお、本実施形態では、コンパレータ１２１，１２２を制御用デジタルＩＣ１０内に備える例を示したが、これらコンパレータ１２１，１２２は、制御用デジタルＩＣ１０と別に形成してもよい。

ＡＤＣ１２は、アナログデジタルコンバータであり、検出電圧信号Ｖｏをアナログ信号からデジタル信号へ変換して、加算器１３１へ出力する。この際、ＡＤＣ１２は、コンパレータ１２１，１２２からのトリガ信号がＬｏｗレベルからＨｉレベルに遷移したタイミングをトリガにして、アナログデジタル変換を開始する。なお、本実施形態の構成では、少なくともコンパレータ１２１からのトリガ信号が入力されればよく、アナログデジタル変換の開始タイミングに応じて、いずれのトリガ信号を利用するか等は適宜設定すればよい。

加算器１３１は、デジタル変換された検出電圧信号Ｖｏと、所望とする電圧レベルであるリファレンス電圧レベルＶｒｅｆとの差分電圧ｅｖを算出し、電圧補償部１３２へ与える。

電圧補償部１３２は、例えば図２（Ｂ）に示すようなＰＩコントローラからなり、差分電圧ｅｖに基づいて、第１スイッチング素子Ｑ１のオン時間Ｔｏｎ１を示す制御値ｕ１を出力する。電圧補償部１３２は、制御値ｕ１を、差分回路１３３と駆動パルス生成部１４１とに与える。

差分回路１３３は、制御値ｕ１に基づく第１スイッチング素子Ｑ１のオン時間Ｔｏｎ１を、予め設定した駆動パルス生成部１４１，１４２に対する一定のスイッチング周期Ｔｓから減算することで、第２スイッチング素子Ｑ２のオン時間Ｔｏｎ２を算出する。

この際、差分回路１３３は、各駆動パルス生成部１４１，１４２がコンパレータ１２１，１２２からのトリガ信号がＬｏｗレベルからＨｉレベルに遷移するタイミングを検出してから、第１スイッチング制御信号Ｖｇｓ１を出力するタイミングまでの遅延時間（図４におけるＴＦ１，ＴＦ２）を加味した上で、減算処理を実行する。なお、これらの遅延時間ＴＦ１，ＴＦ２は、それぞれのスイッチング素子Ｑ１，Ｑ２が確実に同時オンしないとともに、確実にＺＶＳ動作させることができる程度に、オン時間Ｔｏｎ１，Ｔｏｎ２と比較して極短い時間長であり、予めオフラインで固定値として設定する。

すなわち、差分回路１３３は、スイッチング周期Ｔｓ、第１スイッチング素子Ｑ１のオン時間Ｔｏｎ１に対して、第２スイッチング素子Ｑ２のオン時間をＴｏｎ２として、Ｔｏｎ２＝Ｔｓ−Ｔｏｎ１−（ＴＦ１＋ＴＦ２）の式を用いて、第２スイッチング素子Ｑ２のオン時間Ｔｏｎ２を算出する。差分回路１３３は、算出されたオン時間Ｔｏｎ２に応じた制御値ｕ２を駆動パルス生成部１４２へ与える。

駆動パルス生成部１４１は、所謂デジタルＰＷＭ回路からなり、コンパレータ１２１からのトリガ信号がＨｉレベルに遷移するタイミングすなわちモニタ信号Ｖｍのレベルが低下していき閾値Ｖ１に達したタイミングをトリガとして、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させる。

駆動パルス生成部１４１は、スイッチング周期Ｔｓの時間長で所定値までカウントアップするカウンタを備えており、スイッチング周期Ｔｓ毎にカウンタ値をリフレッシュしながらカウントを継続する。そして、このリフレッシュのタイミングは、第１スイッチング制御信号Ｖｇｓ１のＨｉレベルへの遷移タイミングに一致させている。

駆動パルス生成部１４１は、与えられた制御値ｕ１に応じたカウント値までカウントアップすると、第１スイッチング制御信号Ｖｇｓ１をＬｏｗレベルに遷移させる。これにより、駆動パルス生成部１４１は、所望とするオン時間Ｔｏｎ１の間、Ｈｉレベルとなる第１スイッチング制御信号Ｖｇｓ１を出力することができる。

また、駆動パルス生成部１４１は、上述のようにスイッチング周期Ｔｓにより設定されたカウンタのリフレッシュタイミングに、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させるタイミングを常に一致させるように、第１スイッチング制御信号Ｖｇｓ１を出力している。これにより、駆動パルス生成部１４１は、第１スイッチング制御信号Ｖｇｓ１を、予め設定された一定のスイッチング周期Ｔｓで継続的に出力する。

駆動パルス生成部１４２も、所謂デジタルＰＷＭ回路からなり、コンパレータ１２２からのトリガ信号がＨｉレベルに遷移するタイミングすなわちモニタ信号Ｖｍのレベルが上昇していき閾値Ｖ２に達したタイミングをトリガとして、第２スイッチング制御信号Ｖｇｓ２をＨｉレベルに遷移させる。

駆動パルス生成部１４２も、カウントアップするカウンタを備えており、スイッチング周期Ｔｓ毎にカウンタ値をリフレッシュしながらカウントを継続する。そして、このリフレッシュのタイミングは、第２スイッチング制御信号Ｖｇｓ２のＨｉレベルへの遷移タイミングに一致させている。

駆動パルス生成部１４２は、与えられた制御値ｕ２に応じたカウント値までカウントアップすると、第２スイッチング制御信号Ｖｇｓ２をＬｏｗレベルに遷移させる。これにより、駆動パルス生成部１４２は、上述のスイッチング周期Ｔｓから第１スイッチング素子Ｑ１のオン時間Ｔｏｎ１を差分して得られた値に程等しいオン時間Ｔｏｎ２の間、Ｈｉレベルとなる第２スイッチング制御信号Ｖｇｓ２を出力することができる。

次に、上述の処理制御について、フローチャートおよび波形図を用いて説明する。

図３は制御用デジタルＩＣ１０のスイッチング制御フローを示すフローチャートである。図４は各信号の状態の時間的関係を示す波形図である。

なお、以下に説明する制御はスイッチング周期Ｔｓで繰り返し行われるものであるが、説明上、特定の期間（以下の説明では、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移するタイミングをｔ０として、当該タイミングｔ０からスイッチング周期Ｔｓの一周期分）の制御処理について説明する。

（１）状態１［期間Ｔｐ１：タイミングｔ０〜ｔ１］
図４におけるタイミングｔ０に示すように、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移されると、トランス電圧Ｖｔは立ち上がる。これに応じて、モニタ信号Ｖｍは立ち下がる。

制御用デジタルＩＣ１０は、トランスＴのトランス電圧Ｖｔの極性を、モニタ信号Ｖｍを用いて、継続的に検出しており（Ｓ１０１）、トランス電圧Ｖｔの立ち上がりによる磁束変化を、モニタ信号Ｖｍの電圧レベルが低下していき閾値Ｖ１に達したことにより検出する（Ｓ１０２：Ｙｅｓ）。この際、モニタ信号Ｖｍの電圧レベルが低下し始めてから閾値Ｖ１に達するまでの時間長だけ遅延時間ＴＮ１が生じる。この遅延時間ＴＮ１は、負荷状態により決まるものである。なお、制御用デジタルＩＣ１０は、このようなタイミングｔ０までは極性反転を検出していないので、継続的にトランス電圧Ｖｔの極性を、モニタ信号Ｖｍを用いて検出し続けている（Ｓ１０２：Ｎｏ→Ｓ１０１）。

（２）状態２［期間Ｔｐ２：タイミングｔ１〜ｔ２］
図４におけるタイミングｔ１に示すように、制御用デジタルＩＣ１０は、モニタ信号Ｖｍが閾値Ｖ１に達したことによって、トランス電圧Ｖｔの磁束変化を検出すると、予め設定した微小遅延時間ＴＦ１の後、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させる（Ｓ１０３）。これにより、第１スイッチング制御信号Ｖｇｓ１は、モニタ信号Ｖｍが閾値Ｖ１に達したことに検出したタイミングから、さらに、極短い遅延時間ＴＦ１後のタイミングｔ２でＨｉレベルに遷移する。

以上の状態１、状態２に示すように、モニタ信号ＶｍがＬｏｗレベルと同程度に設定された所定レベルの閾値Ｖ１に達した時点（遅延時間ＴＮ１に相当）で、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移したことに起因するトランス電圧Ｖｔの磁束変化を検出して、微小遅延時間ＴＦ１後に第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させることで、第２スイッチング制御信号Ｖｇｓ２がＬｏｗレベルに遷移するタイミングと第１スイッチング制御信号Ｖｇｓ１がＨｉレベルに遷移するタイミングとの間に、遅延時間Ｔｄｅａｄ１（＝ＴＮ１＋ＴＦ１）が強制的に生じる。これにより、このタイミングで、第２スイッチング制御信号Ｖｇｓ２と第１スイッチング制御信号Ｖｇｓ１とが同時にＨｉレベルになること、すなわち、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との同時オンを防止することができる。また、閾値Ｖ１をモニタ信号Ｖｍの略Ｌｏｗレベルの電圧に設定することで、第１スイッチング制御信号Ｖｇｓ１がスイッチング素子Ｑ１に与えられるタイミングでは、スイッチング素子Ｑ１のドレインソース電圧は「０」電位もしくは略「０」電位となり、ゼロ電圧スイッチング（ＺＶＳ）を実現することができる。また、閾値Ｖ１により第１スイッチング制御信号Ｖｇｓ１のＨｉレベルへの遷移タイミングを制御するので、負荷状況に応じた最適なタイミングで第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させることができる。さらに、微小遅延時間ＴＦ１を設けることで、適するタイミングを保ちながら、より確実な同時オンの防止およびＺＶＳ動作を保証することができる。

（３）状態３［期間Ｔｐ３：タイミングｔ２〜ｔ３］
制御用デジタルＩＣ１０は、第１スイッチング制御信号Ｖｇｓ１がＨｉレベルに遷移するタイミングで、第１スイッチング制御信号Ｖｇｓ１用タイマのカウント値をクリアして、カウントアップを開始する。

同時に、制御用デジタルＩＣ１０は、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させると、検出電圧信号ＶｏをＡＤ変換して、所望電圧レベルを与えるリファレンス電圧レベルＶｒｅｆとの差分値ｅｖを算出する（Ｓ１０３’）。

制御用デジタルＩＣ１０は、当該差分値ｅｖに基づいて、第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１を算出し、当該オン時間Ｔｏｎ１をカウンタ値で与える制御値ｕ１を算出して決定する。これと同時に、制御用デジタルＩＣ１０は、予め設定された一定値のスイッチング周期Ｔｓから第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１を減算することで、第２スイッチング制御信号Ｖｇｓ２のオン時間Ｔｏｎ２を算出し、当該オン時間Ｔｏｎ２をカウンタ値で与える制御値ｕ２を算出し、決定する（Ｓ１０４’）。なお、この際、上述の微小遅延時間ＴＦ１，および後述の微小遅延時間ＴＦ２を加味した上で、当該減算処理を行う。さらに、当該微小遅延時間ＴＦ１を含む遅延時間Ｔｄｅａｄ１および当該微小遅延時間ＴＦ２を含む遅延時間Ｔｄｅａｄ２を加味した上で減算処理を行ってよい。なお、これらの遅延時間は、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎ１，Ｔｏｎ２に対して極短いものであるので、実質的には、略一定のスイッチング周期Ｔｓが維持される。

このような制御値ｕ１，ｕ２の算出および決定にかかる時間長Ｔｃａｌは、通常、非常に短い。このため、第１スイッチング制御信号Ｖｇｓ１をＨｉレベルに遷移させたタイミングを基点とした制御値ｕ１，ｕ２の決定タイミングＴｃａｌは、制御値ｕ１で与えられる第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１が終了するタイミング（図４のタイミングｔ４）よりも、極早いタイミング（図４のタイミングｔ３）となる。これにより、第１スイッチング制御信号Ｖｇｓ１をＬｏｗレベルに遷移させるタイミングを、確実に設定できる。

（４）状態４［期間Ｔｐ４：タイミングｔ３〜ｔ４］
制御用デジタルＩＣ１０は、制御値ｕ１により設定されたカウント値に、第１スイッチング制御信号Ｖｇｓ１用タイマのカウント値が達したことを検出すると、図４のタイミングｔ４に示すように、第１スイッチング制御信号Ｖｇｓ１をＬｏｗレベルに遷移させる（Ｓ１０５）。これにより、制御用デジタルＩＣ１０は、第１スイッチング制御信号Ｖｇｓ１を、所望とするオン時間Ｔｏｎ１に亘り、Ｈｉレベルで第１スイッチング素子Ｑ１へ供給することができる。

（５）状態５［期間Ｔｐ５：タイミングｔ４〜ｔ５］
図４におけるタイミングｔ４に示すように、第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルに遷移されると、トランス電圧Ｖｔは立ち下がる。これに応じて、トランスＴの第１スイッチ回路Ｓ１側の端部から取得されたモニタ信号Ｖｍは立ち上がる。

制御用デジタルＩＣ１０は、トランス電圧Ｖｔの立ち下がりによる極性反転を、モニタ信号Ｖｍの電圧レベルが上昇していき閾値Ｖ２に達したことにより検出する（Ｓ１０６：Ｙｅｓ）。この際、モニタ信号Ｖｍの電圧レベルが上昇し始めてから閾値Ｖ２に達するまでの時間長だけ遅延時間ＴＮ２が生じる。この遅延時間ＴＮ２は、負荷状態により決まるものである。なお、制御用デジタルＩＣ１０は、このようなタイミングｔ４までは極性反転を検出していないので、継続的にトランス電圧Ｖｔの極性を、モニタ信号Ｖｍを用いて検出し続けている（Ｓ１０６：Ｎｏ）。

（６）状態６［期間Ｔｐ６：タイミングｔ５〜ｔ６］
図４におけるタイミングｔ５に示すように、制御用デジタルＩＣ１０は、モニタ信号Ｖｍが閾値Ｖ２に達したことによって、トランス電圧Ｖｔの磁束変化を検出すると、予め設定した微小遅延時間ＴＦ２の後、第２スイッチング制御信号Ｖｇｓ２をＨｉレベルに遷移させる（Ｓ１０８）。この際、第２スイッチング制御信号Ｖｇｓ２は、モニタ信号Ｖｍが閾値Ｖ２に達したことに検出したタイミングから、さらに、極短い遅延時間ＴＦ２後のタイミングｔ６でＨｉレベルに遷移する。

以上の状態５、状態６に示すように、モニタ信号ＶｍがＨｉレベルと同程度に設定された所定レベルの閾値Ｖ２に達した時点（遅延時間ＴＮ２に相当）で、第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルに遷移したことに起因するトランス電圧Ｖｔの磁束変化を検出して、微小遅延時間ＴＦ２後に第２スイッチング制御信号Ｖｇｓ２をＨｉレベルに遷移させることで、第１スイッチング制御信号Ｖｇｓ１がＬｏｗレベルに遷移するタイミングと第２スイッチング制御信号Ｖｇｓ２がＨｉレベルに遷移するタイミングとの間に、遅延時間Ｔｄｅａｄ２（＝ＴＮ２＋ＴＦ２）が強制的に生じる。これにより、このタイミングでの、第１スイッチング制御信号Ｖｇｓ１と第２スイッチング制御信号Ｖｇｓ２とが同時にＨｉレベルになること、すなわち、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との同時オンを防止することができる。また、閾値Ｖ２をモニタ信号Ｖｍの略Ｈｉレベルの電圧に設定することで、第２スイッチング制御信号Ｖｇｓ２がスイッチング素子Ｑ２に与えられるタイミングでは、スイッチング素子Ｑ２のドレインソース電圧は「０」電位もしくは略「０」電位となり、ゼロ電圧スイッチング（ＺＶＳ）を実現することができる。また、閾値Ｖ２により第２スイッチング制御信号Ｖｇｓ２のＨｉレベルへの遷移タイミングを制御するので、負荷状況に応じた最適なタイミングで第２スイッチング制御信号Ｖｇｓ２をＨｉレベルに遷移させることができる。さらに、微小遅延時間ＴＦ２を設けることで、適するタイミングを保ちながら、より確実な同時オンの防止およびＺＶＳ動作を保証することができる。

（７）状態７［期間Ｔｐ７：タイミングｔ７〜ｔ０］
制御用デジタルＩＣ１０は、第２スイッチング制御信号Ｖｇｓ２がＨｉレベルに遷移するタイミングで、第２スイッチング制御信号Ｖｇｓ２用タイマのカウント値をクリアして、カウントアップを開始する。

そして、制御用デジタルＩＣ１０は、上述の期間Ｔｐ３で算出した制御値ｕ２により設定されたカウント値に、第２スイッチング制御信号Ｖｇｓ２用タイマのカウント値が達したことを検出すると、第２スイッチング制御信号Ｖｇｓ２をＬｏｗレベルに遷移させる（Ｓ１０８）。これにより、制御用デジタルＩＣ１０は、第２スイッチング制御信号Ｖｇｓ２を、一定のスイッチング周期Ｔｓおよび第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１により適宜設定されたオン時間Ｔｏｎ２に亘り、Ｈｉレベルで第２スイッチング素子Ｑ２へ供給することができる。

以上のように、本実施形態の構成および処理を用いることで、所望の出力電圧を得るように第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１を設定することができるとともに、当該第１スイッチング制御信号Ｖｇｓ１のオン時間Ｔｏｎ１と、第２スイッチング制御信号Ｖｇｓ２のオン時間Ｔｏｎ２とが、時間軸上で重なり合うことを防止することができる。これにより、短絡によるスイッチング素子の破損を防止でき、高信頼性のスイッチング電源装置を実現することができる。

また、オン時間Ｔｏｎ１，Ｔｏｎ２が時間軸上で離間されるように、微小遅延時間ＴＦ１，ＴＦ２を含み、遅延時間Ｔｄｅａｄ１，Ｔｄｅａｄ２がトランス電圧Ｖｔの磁束変化に基づいて、負荷状態に応じた適切な値に設定されるので、高効率なスイッチング電源装置を実現することができる。

さらに、スイッチング周期Ｔｓが一定に制御されているので、スイッチング周期Ｔｓに起因するノイズ対策が容易になり、低ＥＭＩのスイッチング電源装置を実現することができる。

なお、本実施形態では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図５に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図５は、第１の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。

また、上述の説明では、オン時間Ｔｏｎ１，Ｔｏｎ２の制御のためにそれぞれ個別にタイマを設けた例を示したが、遅延時間Ｔｄｅａｄ１及び遅延時間Ｔｄｅａｄ２が同じであるとみなして、予め固定値に設定しておくことで、一つのタイマで、オン時間Ｔｏｎ１，Ｔｏｎ２を制御することができる。

［第２実施形態］
次に、第２の実施形態に係るスイッチング電源装置について図を参照して説明する。図６は、本実施形態のスイッチング電源装置の回路図である。

図６に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次巻線ｎｐと２次巻線ｎｓ１が同極性となるように巻回されている。トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであり、２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。

本実施形態のスイッチング電源装置の２次巻線ｎｓ１の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードがインダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。２次巻線ｎｓ１の他方端は、電圧出力端子Ｖｏｕｔ（−）に接続されている。

また、２次巻線ｎｓ１の両端子間にはダイオードＤｆが並列接続されている。この際、ダイオードＤｆのカソードはフィルタインダクタとして機能するインダクタＬｏに接続させる。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。

以上のような構成により、フォワード方式の絶縁型スイッチング電源装置が構成される。そして、このような構成であっても、上述の第１の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第３実施形態］
次に、第３の実施形態に係るスイッチング電源装置について図を参照して説明する。図７は、本実施形態のスイッチング電源装置の回路図である。

図７に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであるが、トランスＴおよび２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。

トランスＴは、一つの１次巻線ｎｐに対して二つの２次巻線ｎｓ１，ｎｓ２が配置された複合型トランスである。トランスＴの第１の２次巻線ｎｓ１は１次巻線ｎｐに対して逆極性に巻回さており、第２の２次巻線ｎｓ２は１次巻線ｎｐに対して同極性に巻回されている。この際、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２との巻線比が、ｎｓ１：ｎｓ２＝１：２となるように、第１の２次巻線ｎｓ１および第２の２次巻線ｎｓ２が形成されている。

第１の２次巻線ｎｓ１の一方端には、インダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）が接続されている。第１の２次巻線ｎｓ１の他方端にはダイオードＤｓのカソードが接続されており、当該ダイオードＤｓのアノードは電圧出力端子Ｖｏｕｔ（−）に接続されている。

第２の２次巻線ｎｓ２の一方端は第１の２次巻線ｎｓ１の他方端に接続されている。第２の２次巻線ｎｓ２の一方端にはダイオードＤｆのカソードが接続されており、当該ダイオードＤｆのアノードも電圧出力端子Ｖｏｕｔ（−）に接続されている。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。

このような構成のスイッチング電源装置では、第１のスイッチ回路Ｓ１がオン且つ第２のスイッチ回路Ｓ２がオフの期間においては、電圧出力端子Ｖｏｕｔ（−）→ダイオードＤｆ→第２の２次巻線ｎｓ２→第１の２次巻線ｎｓ１→インダクタＬｏ→電圧出力端子Ｖｏｕｔ（＋）というループで電流が流れ、第１のスイッチ回路Ｓ１がオフ且つ第２のスイッチ回路Ｓ２がオンの期間においては、電圧出力端子Ｖｏｕｔ（−）→ダイオードＤｓ→第１の２次巻線ｎｓ１→インダクタＬｏ→電圧出力端子Ｖｏｕｔ（＋）というループで電流が流れる。このため、第１のスイッチ回路Ｓ１のオン期間（第２のスイッチ回路Ｓ２のオフ期間）および第１のスイッチ回路Ｓ１のオフ期間（第２のスイッチ回路Ｓ２のオン期間）のいずれにおいても、トランスＴの１次側から２次側へエネルギー伝送を行うことができる。すなわち、実質的にスイッチング周期Ｔｓのほぼ全期間に亘ってトランスＴの１次側から２次側へエネルギー伝送を行うことができる。

ここで、スイッチング素子が切り替わる期間はエネルギー伝送が行われないが、上述のスイッチング制御を適用することで、遅延時間Ｔｄｅａｄ１，Ｔｄｅａｄ２が最適化されるので、スイッチング周期Ｔｓのほぼ全期間に亘って非常に効率良くエネルギー伝送を行うことができる。

さらに、本実施形態に示すように、第１の２次巻線ｎｓ１と第２の２次巻線ｎｓ２との巻線比をｎｓ１：ｎｓ２＝１：２とすることで、第１のスイッチ回路Ｓ１のオン期間（第２のスイッチ回路Ｓ２のオフ期間）および第１のスイッチ回路Ｓ１のオフ期間（第２のスイッチ回路Ｓ２のオン期間）のいずれにおいても、同じ出力電圧レベルを得ることができる。これにより、出力電圧のリップル成分を抑圧することができる。

なお、本実施形態の図７のスイッチング電源装置では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図８に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図８は、第３の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。また、図９に示すように、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が、第１スイッチ回路Ｓ１と並列接続されるような回路構成であってもよい。図９は、第３の実施形態に示すまた他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第４実施形態］
次に、第４の実施形態に係るスイッチング電源装置について図を参照して説明する。図１０は、本実施形態のスイッチング電源装置の回路図である。

図１０に示すように、本実施形態のスイッチング電源装置は、トランスＴの１次側の回路パターンおよび絶縁伝達手段１０２は、上述の図１に示したスイッチング電源装置と同じであるが、トランスＴおよび２次側の回路パターンが上述の図１に示したスイッチング電源装置と異なる。

トランスＴは、一つの１次巻線ｎｐに対して二つの２次巻線ｎｓ１，ｎｓ２が配置された複合型トランスである。トランスＴの第１の２次巻線ｎｓ１は１次巻線ｎｐに対して同極性に巻回さており、第２の２次巻線ｎｓ２も１次巻線ｎｐに対して同極性に巻回されている。

第１の２次巻線ｎｓ１の一方端には、ダイオードＤｓのアノードが接続され、当該ダイオードＤｓのカソードは、インダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）が接続されている。第１の２次巻線ｎｓ１の他方端は電圧出力端子Ｖｏｕｔ（−）に接続されている。

第２の２次巻線ｎｓ２の一方端は第１の２次巻線ｎｓ１の他方端に接続されている。第２の２次巻線ｎｓ２の他方端にはダイオードＤｆのカソードが接続されており、当該ダイオードＤｆのアノードもインダクタＬｏを介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、キャパシタＣｏが接続されている。このような構成により、ダイオードＤｓ，Ｄｆ、インダクタＬｏおよびキャパシタＣｏによる整流平滑回路が形成される。また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されており、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、絶縁伝達手段１０２へ出力する。

このような構成を用いることで、所謂センタータップ型の全波整流回路を用いたスイッチング電源装置を構成することができる。そして、このような構成であっても、上述の第１の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

なお、本実施形態の図１０のスイッチング電源装置では、トランスＴの一次側で、１次巻線ｎｐ、インダクタＬ１およびスイッチ回路Ｓ２とともに閉回路を構成するキャパシタＣｒが、入力電源Ｖｉに並列に接続されている例を示したが、図１１に示すように、入力電源Ｖｉに対して直列接続されるような回路構成であってもよい。図１１は、第４の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。また、図１２に示すように、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が、第１スイッチ回路Ｓ１と並列接続されるような回路構成であってもよい。図１２は、第４の実施形態に示すまた他の回路構成からなるスイッチング電源装置の回路図である。このような構成であっても、上述のスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第５実施形態］
次に、第５の実施形態に係るスイッチング電源装置について図を参照して説明する。図１３は、本実施形態のスイッチング電源装置の回路図である。

図１３に示すように、本実施形態のスイッチング電源装置は、トランスＴ、トランスＴの２次側の回路パターンおよび絶縁伝達手段１０２は、上述の第４実施形態の図１０に示したスイッチング電源装置と同じであるが、１次側のバイアス巻線ｎｂを配置しない構成からなる。

本実施形態のスイッチング電源装置は、１次巻線ｎｐに直列接続されるインダクタＬｒを１次巻線とするカレントトランス回路１０４を形成する。このカレントトランス回路１０４の２次巻線には、抵抗素子Ｒが接続されており、当該抵抗素子Ｒの一方端がダイオードＤ３のアノードに接続されている。そして、当該ダイオードＤ３のカソードがスイッチ制御用デジタルＩＣ１０へ接続されることで、モニタ信号Ｖｍが制御用デジタルＩＣ１０へ与えられる。

このような構成とすることで、トランスＴの１次巻線ｎｐに流れる電流の変化に基づくモニタ信号を生成することができる。また、このような構成とすることで、制御用デジタルＩＣ１０の駆動電圧Ｖｃｃを外部等から供給すれば、バイアス巻線ｎｂを用いない構成であっても、上述の実施形態に示したようなスイッチング制御を行うことができる。なお、図１３では、センタータップ方式の全波整流回路を用いたスイッチング電源装置の場合を示したが、上述の各実施形態に示した他の方式のスイッチング電源装置であっても、本実施形態のカレントトランス回路を用いる構成を適用することができる。

［第６実施形態］
次に、第６の実施形態に係るスイッチング電源装置について図を参照して説明する。図１４は、本実施形態のスイッチング電源装置の回路図である。

図１４に示すように、本実施形態のスイッチング電源装置は、トランスＴ、トランスＴの２次側の回路パターンおよび絶縁伝達手段１０２は、上述の第５実施形態の図１３に示した１次側のバイアス巻線ｎｂを配置しない構成からなるスイッチング電源装置と同じである。

本実施形態のスイッチング電源装置は、さらに、上述の第５実施形態の図１３に示すようなカレントトランス回路も用いない。このため、本実施形態のスイッチング電源装置は、モニタ信号Ｖｍを、上述の第１実施形態と同じように、１次巻線ｎｐの一端から抵抗分圧回路を介して得る。

このような構成であっても、制御用デジタルＩＣ１０の駆動電圧Ｖｃｃを外部等から供給できるような場合には、バイアス巻線ｎｂを用いずに、上述の実施形態に示したようなスイッチング制御を行うことができる。なお、図１４では、センタータップ方式の全波整流回路を用いたスイッチング電源装置の場合を示したが、上述の各実施形態に示した他の方式のスイッチング電源装置であっても、本実施形態の構成を適用することができる。

［第７実施形態］
次に、第７の実施形態に係るスイッチング電源装置について図を参照して説明する。図１５は、本実施形態のスイッチング電源装置の回路図である。

上述の各実施形態では、トランスＴを用いた絶縁型のスイッチング電源装置を例に示したが、本実施形態では、非絶縁型のコンバータに対して、上述のスイッチング制御を適用する場合を例に説明する。

直流入力電圧が印加される入力電源Ｖｉの一方端（Ｖｉ（＋））には、電圧出力端子Ｖｏｕｔ（−）が接続されている。入力電源Ｖｉの他方端（Ｖｉ（−））は、第１スイッチ回路Ｑ１とダイオードＤｓとの直列回路を介して電圧出力端子Ｖｏｕｔ（＋）に接続されている。

電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間におけるダイオードＤｓよりも入力電源Ｖｉ側には、インダクタＬｐが接続されており、さらに、ダイオードＤｓよりも電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）側には、キャパシタＣｏが接続されている。また、インダクタＬｐの入力電源Ｖｉ側には、キャパシタＣｒと第２スイッチ回路Ｓ２との直列回路が、インダクタＬｐに対して並列接続されている。

第１スイッチ回路Ｓ１は、ＦＥＴからなる第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。

第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。

また、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されている。電圧検出部１０１は、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、制御用デジタルＩＣ１０へ供給する。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）間の出力電圧は、制御用デジタルＩＣ１０の駆動電圧Ｖｃｃとして、制御用デジタルＩＣ１０へ供給される。

制御用デジタルＩＣ１０は、上述の実施形態に示すように、駆動電圧Ｖｃｃにより駆動し、モニタ信号Ｖｍ、電圧検出部１０１からの検出電圧信号Ｖｏに基づいて、出力電圧が所定電圧レベルに制御されるように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。

駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。

このような構成とすることで、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１を制御用スイッチング素子とし、第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とキャパシタＣｒとをクランプ回路とした、所謂極性反転型チョッパ回路と称される非絶縁型の昇降圧コンバータを構成することができる。そして、このような構成であっても、上述のスイッチング制御を用いることで、高信頼且つ高効率の非絶縁型の昇降圧コンバータを実現することができる。

なお、本実施形態のような非絶縁型であっても、上述の絶縁型と同様に、第２スイッチ回路Ｓ２に直列接続されるキャパシタＣｒが、入力電源ＶｉとインダクタＬｐとに直列接続される構造や、第２スイッチ回路Ｓ２とキャパシタＣｒとの直列回路が第１スイッチ回路Ｓ１に並列接続される構造に適用することができる。

［第８実施形態］
次に、第８の実施形態に係るスイッチング電源装置について図を参照して説明する。図１６は、本実施形態のスイッチング電源装置の回路図である。

本実施形態では、第７実施形態に示したスイッチング電源装置と同様に、非絶縁型のコンバータに対して、上述のスイッチング制御を適用する場合を例に説明する。

直流入力電圧が印加される入力電源Ｖｉの一方端（Ｖｉ（＋））には、第２スイッチ回路Ｑ２とインダクタＬｐとの直列回路を介して、電圧出力端子Ｖｏｕｔ（＋）が接続されている。一方、入力電源Ｖｉの他方端（Ｖｉ（−））は、電圧出力端子Ｖｏｕｔ（−）に接続されている。

第２スイッチ回路Ｓ２は、ＦＥＴからなる第２スイッチング素子Ｑ２、ダイオードＤ２、キャパシタＣ２を備える。ダイオードＤ２、およびキャパシタＣ２は、第２スイッチング素子Ｑ２のドレイン−ソース間に並列に接続されており、ＦＥＴである第２スイッチング素子Ｑ２の寄生ダイオードおよび寄生容量により代用することが可能である。第２スイッチング素子Ｑ２は、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第２スイッチング制御信号Ｖｇｓ２によってオン・オフ動作する。

第２スイッチ回路Ｓ２とインダクタＬｐとの接続点と、電圧出力端子Ｖｏｕｔ（−）の間には、第１スイッチ回路Ｓ１が接続されている。

第１スイッチ回路Ｓ１は、ＦＥＴからなる第１スイッチング素子Ｑ１、ダイオードＤ１、キャパシタＣ１を備える。ダイオードＤ１、およびキャパシタＣ１は、第１スイッチング素子Ｑ１のドレイン−ソース間に並列に接続されており、ＦＥＴである第１スイッチング素子Ｑ１の寄生ダイオードおよび寄生容量により代用することが可能である。第１スイッチング素子Ｑ１は、駆動回路１０３を介して制御用デジタルＩＣ１０から与えられる第１スイッチング制御信号Ｖｇｓ１によってオン・オフ動作する。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間におけるインダクタＬｐよりも電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）側には、キャパシタＣｏが接続されている。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の両端子間には、直列抵抗回路等からなる電圧検出部１０１が接続されている。電圧検出部１０１は、電圧出力端子Ｖｏｕｔ（＋）、Ｖｏｕｔ（−）の両端子間の出力電圧レベルに応じた検出電圧信号Ｖｏを生成し、制御用デジタルＩＣ１０へ供給する。

また、電圧出力端子Ｖｏｕｔ（＋），Ｖｏｕｔ（−）間の出力電圧は、制御用デジタルＩＣ１０の駆動電圧Ｖｃｃとして、制御用デジタルＩＣ１０へ供給される。

制御用デジタルＩＣ１０は、上述の実施形態に示すように、駆動電圧Ｖｃｃにより駆動し、モニタ信号Ｖｍ、電圧検出部１０１からの検出電圧信号Ｖｏに基づいて、出力電圧が所定電圧レベルに制御されるように、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を生成する。

駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２を入力し、少なくとも第２スイッチング素子Ｑ２を駆動可能なレベルの信号に昇圧する。駆動回路１０３は、第１スイッチング制御信号Ｖｇｓ１を第１スイッチング素子Ｑ１へ出力し、第２スイッチング制御信号Ｖｇｓ２を第２スイッチング素子Ｑ２へ出力する。

このような構成とすることで、第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２を制御用スイッチング素子とし、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１をダイオードの代わりに利用した、所謂ハーフブリッジ型の非絶縁型降圧コンバータを構成することができる。そして、このような構成であっても、上述のスイッチング制御を用いることで、高信頼且つ高効率の非絶縁型の降圧コンバータを実現することができる。

［第９実施形態］
次に、第９の実施形態に係るスイッチング電源装置について図を参照して説明する。図１７は、本実施形態のスイッチング電源装置の回路図である。

本実施形態のスイッチング電源装置は、第１の実施形態の図１に示したフライバック方式のスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換えたものである。このような構成では、制御用デジタルＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓも生成する。この際、制御用デジタルＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。このように、制御用デジタルＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓへ与えられる。なお、スイッチ制御信号Ｖｇｓｓは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓへ与えられる。

なお、本実施形態においても、上述の第１の実施形態と同様に、図１８に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図１８は、第９の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。

これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第１０実施形態］
次に、第１０の実施形態に係るスイッチング電源装置について図を参照して説明する。図１９は、本実施形態のスイッチング電源装置の回路図である。

本実施形態のスイッチング電源装置は、第２の実施形態の図６に示したフォワード方式のスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、整流側同期整流素子に相当するスイッチング素子Ｑｓおよび転流側同期整流素子に相当するスイッチング素子Ｑｆは、トランスＴの２次巻線ｎｓの磁束変化にしたがって相補的にオン・オフ駆動を行うような自己駆動型同期整流回路を構成している。

このような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第１１実施形態］
次に、第１１の実施形態に係るスイッチング電源装置について図を参照して説明する。図２０は、本実施形態のスイッチング電源装置の回路図である。

本実施形態のスイッチング電源装置は、第３の実施形態の図７に示したスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、制御用デジタルＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓおよびスイッチング素子Ｑｆに対するスイッチ制御信号Ｖｇｓｆも生成する。この際、制御用デジタルＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。また、制御用デジタルＩＣ１０は、スイッチング素子Ｑｆを、第１の実施形態に示したダイオードＤｆと同様の動作となるようにスイッチ制御信号Ｖｇｓｆを生成する。このように、制御用デジタルＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓ，Ｑｆへ与えられる。なお、スイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓ，Ｑｆへ与えられる。

なお、本実施形態においても、上述の第３の実施形態と同様に、図２１に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図２１は、第１１の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。

これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第１２実施形態］
次に、第１２の実施形態に係るスイッチング電源装置について図を参照して説明する。図２２は、本実施形態のスイッチング電源装置の回路図である。

本実施形態のスイッチング電源装置は、第４の実施形態の図１０に示したセンタータップ型の全波整流回路を備えるスイッチング電源装置において、２次側のダイオードＤｓをスイッチング素子Ｑｓに置き換え、ダイオードＤｆをスイッチング素子Ｑｆに置き換えたものである。このような構成では、制御用デジタルＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓおよびスイッチング素子Ｑｆに対するスイッチ制御信号Ｖｇｓｆも生成する。この際、制御用デジタルＩＣ１０は、スイッチング素子Ｑｓを、第１の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。また、制御用デジタルＩＣ１０は、スイッチング素子Ｑｆを、第１の実施形態に示したダイオードＤｆと同様の動作となるようにスイッチ制御信号Ｖｇｓｆを生成する。このように、制御用デジタルＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第２の絶縁伝達手段１０２’を介して、スイッチング素子Ｑｓ，Ｑｆへ与えられる。なお、スイッチ制御信号Ｖｇｓｓ，Ｖｇｓｆは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓ，Ｑｆへ与えられる。

なお、本実施形態においても、上述の第４の実施形態と同様に、図２３に示すように、入力電源Ｖｉに対してキャパシタＣｒが直列接続されるような回路構成であってもよい。図２３は、第１２の実施形態に示す他の回路構成からなるスイッチング電源装置の回路図である。

これらのような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

［第１３実施形態］
次に、第１３の実施形態に係るスイッチング電源装置について図を参照して説明する。図２４は、本実施形態のスイッチング電源装置の回路図である。

本実施形態のスイッチング電源装置は、第７の実施形態の図１５に示した非絶縁型の昇降圧コンバータにおいて、１次側のダイオードＤｓをスイッチング素子Ｑｓに置き換えたものである。

このような構成では、制御用デジタルＩＣ１０は、第１スイッチ回路Ｓ１の第１スイッチング素子Ｑ１および第２スイッチ回路Ｓ２の第２スイッチング素子Ｑ２とともに、スイッチング素子Ｑｓに対するスイッチ制御信号Ｖｇｓｓも生成する。この際、制御用デジタルＩＣ１０は、スイッチング素子Ｑｓを、第７の実施形態に示したダイオードＤｓと同様の動作となるようにスイッチ制御信号Ｖｇｓｓを生成する。このように、制御用デジタルＩＣ１０で生成されたスイッチ制御信号Ｖｇｓｓは、スイッチング素子Ｑｓへ与えられる。なお、スイッチ制御信号Ｖｇｓｓは、第１スイッチング制御信号Ｖｇｓ１および第２スイッチング制御信号Ｖｇｓ２と同様に、必要に応じて駆動回路等により昇圧した後に、スイッチング素子Ｑｓへ与えられる。

このような構成であっても、上述の実施形態に示したスイッチング制御を適用することができ、同様の作用効果を得ることができる。

なお、上述の各実施形態は、本発明のスイッチング制御を適用可能な代表的な回路例を示したものであり、これら実施形態の組み合わせ等から容易に類推される回路からなるスイッチング電源装置についても、上述のような作用効果を当然に得られるものである。

また、上述の実施形態では、スイッチング素子のドレインソース間電圧の変化に基づくモニタ信号を用いて例を示したが、例えば、第１の実施形態の１次側回路の構成において、スイッチング素子Ｑ１と１次巻線ｎｐのスイッチング素子側とを接続する伝送ラインにホールセンサを設け、当該ホールセンサからの出力をモニタ信号として利用することもできる。これにより、スイッチング素子に流れる電流の変化に基づくモニタ信号を生成することもできる。

また、上述の各実施形態では、一つのモニタ信号に対して、第１スイッチング制御信号Ｖｇｓ１用と第２スイッチング制御信号Ｖｇｓ２用の二つの閾値を設定する例を示したが、スイッチング制御信号毎にモニタ信号を設定し、各モニタ信号に対してそれぞれ閾値を設定するようにしてもよい。この際、バイアス巻線が配置されている形態であれば、バイアス巻線からの出力をモニタ信号に利用しても良い。

１０−制御用デジタルＩＣ、１２１，１２２−コンパレータ、１２−ＡＤＣ、１３−ＣＰＵ、１３１−加算器、１３２−電圧補償部、１３３−差分回路、１４１，１４２−駆動パルス生成部、１０１−電圧検出部、１０２，１０２’−絶縁伝達手段、１０３−駆動回路、１０４−カレントトランス回路

Claims (22)

1. 直流入力電圧Ｖｉが入力される直流電源入力部と、
   一つの磁性部品で構成され、磁気的に結合された第１の１次巻線ｎｐと、第１の２次巻
   線ｎｓ１と、を少なくとも備えたトランスＴと、
   前記第１の１次巻線ｎｐに直列に接続されたインダクタＬｒと、
   第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、
   第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、
   第３のキャパシタＣｒと、
   前記直流電源入力部の両端に接続され、前記第１の１次巻線ｎｐと前記第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、
   前記第１のスイッチ回路Ｓ１の両端、または前記第１の１次巻線ｎｐの両端に接続され、前記第２のスイッチ回路Ｓ２と前記第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、
   前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、
   前記第1の２次巻線ｎｓ１から出力される交流電圧を整流平滑する第１の整流平滑回路を介して２次側に出力電圧Ｖｏｕｔが出力されるように構成された電力変換回路を備えたスイッチング電源装置であって、
   前記電力変換回路において、前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、前記スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出して、モニタ信号を生成する第１のモニタ信号生成手段と、
   前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、
   前記デジタル制御回路は、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、
   前記オン時間の開始タイミングは、前記モニタ信号をトリガとして入力し、前記クロック信号に基づくタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、
   前記オン時間の停止タイミングは、前記演算処理により設定されたオン時間にしたがって前記クロック信号に基づいたタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、
   前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つことを特徴とするスイッチング電源装置。
2. 前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を逆極性としたことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を同極性としたことを特徴とする請求項１に記載のスイッチング電源装置。
4. 前記トランスＴはさらに第２の２次巻線ｎｓ２を備え、前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２は直列に接続されており、前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１、及び前記第１の１次巻線ｎｐと前記第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、
   前記第１の整流平滑回路は、センタータップ型の全波整流回路と、少なくとも１つのフィルタインダクタＬｏと、少なくとも１つの平滑コンデンサＣｏからなることを特徴とする請求項１に記載のスイッチング電源装置。
5. 前記トランスＴはさらに第２の２次巻線ｎｓ２を備え、前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２は直列に接続されており、前記第１のスイッチ回路Ｓ１が導通状態、または前記第２のスイッチ回路Ｓ２が導通状態のときに流れる電流の向きに対して、前記第１の１次巻線ｎｐと前記第１の２次巻線ｎｓ１は、その磁気極性を逆極性とし、前記第１の１次巻線ｎｐと前記第２の２次巻線ｎｓ２は、その磁気極性を同極性とし、
   前記第１の整流平滑回路は、前記第２の２次巻線ｎｓ２の両端にそれぞれ整流素子の第１端が接続され、前記整流素子の第２端は共通接続されており、前記第１の２次巻線ｎｓ１の他端に少なくとも１つのフィルタインダクタＬｏの一端が接続され、前記フィルタインダクタＬｏの他端と前記整流素子の第２端との間に少なくとも１つの平滑コンデンサＣｏが接続される構成であることを特徴とする請求項１に記載のスイッチング電源装置。
6. 前記フィルタインダクタＬｏとして、前記トランスＴの２次側漏れインダクタンスを利用することを特徴とする請求項４または５に記載のスイッチング電源装置。
7. 前記第１の２次巻線ｎｓ１と前記第２の２次巻線ｎｓ２の巻数比が１：２であることを特徴とする請求項５に記載のスイッチング電源装置。
8. 前記トランスＴはさらに第２の１次巻線ｎｂを備え、前記第２の１次巻線ｎｂの一端は前記直流電源入力部の低電位側に接続され、他端は第２の整流平滑回路を介して前記デジタル制御回路の直流電源電圧として供給されるようにしたことを特徴とする請求項１乃至７のいずれかに記載のスイッチング電源装置。
9. 前記第１の整流平滑回路の整流素子は電界効果トランジスタであることを特徴とする請求項１乃至８のいずれかに記載の絶縁型スイッチング電源装置。
10. 前記第１の整流平滑回路の整流素子が、前記デジタル制御回路によってオン・オフ制御されることを特徴とする請求項９に記載の絶縁型スイッチング電源装置。
11. 前記モニタ信号生成手段は、前記インダクタＬｒに流れる電流を検出するためのカレントトランスであることを特徴とする請求項１乃至１０のいずれかに記載のスイッチング電源装置。
12. 前記モニタ信号生成手段は、前記第２の１次巻線ｎｂの両端に生じる電圧変化を利用したものであることを特徴とする請求項８に記載のスイッチング電源装置。
13. 直流入力電圧Ｖｉが入力される直流電源入力部と、
    一つの磁性部品で構成されたインダクタＬｐと、
    第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、
    第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、
    第３のキャパシタＣｒと、
    前記直流電源入力部の両端に接続され、前記インダクタＬｐと前記第１のスイッチ回路Ｓ１とが直列に接続された第１の直列回路と、
    前記第１のスイッチ回路Ｓ１の両端、または前記インダクタＬｐの両端に接続され、前記第２のスイッチ回路Ｓ２と前記第３のコンデンサＣｒとが直列に接続された第２の直列回路と、を備え、
    前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン・オフを繰り返すように動作するように構成され、
    前記インダクタＬｐと前記第１のスイッチ回路Ｓ１との接続点にアノードが接続される整流素子と、前記整流素子のカソードに一端が接続され、前記インダクタＬｐに対して並列に接続される第４のキャパシタＣｏからなる第１の整流平滑回路を介して出力電圧Ｖｏｕｔが出力されるように構成されたスイッチング電源装置であって、
    前記電力変換回路において、前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、前記スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出して、モニタ信号を生成する第１のモニタ信号生成手段と、
    前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、
    前記デジタル制御回路は、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、
    前記オン時間の開始タイミングは、前記モニタ信号をトリガとして入力し、前記クロック信号に基づくタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、
    前記オン時間の停止タイミングは、前記演算処理により設定されたオン時間にしたがって前記クロック信号に基づいたタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、
    前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つことを特徴とするスイッチング電源装置。
14. 直流入力電圧Ｖｉが入力される直流電源入力部と、
    一つの磁性部品で構成されたインダクタＬｐと、
    第１のスイッチング素子Ｑ１と、第１のキャパシタＣ１と、第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、
    第２のスイッチング素子Ｑ２と、第２のキャパシタＣ２と、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２と、
    前記直流電源入力部の両端に前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２からなる直列回路が接続され、
    前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２との接続点に前記インダクタＬｐの一端が接続され、他端からは前記第１のスイッチ回路Ｓ１に対して並列に接続される第３のキャパシタＣｏを介して出力電圧Ｖｏｕｔが出力されるように構成されたスイッチング電源装置であって、
    前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は、共にオフである期間を挟んで互いに相補的にオン／オフを繰り返すように動作するように構成され、
    前記電力変換回路において、前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２のうち、オン状態にある方のスイッチ回路がターンオフされることによって、前記スイッチ回路の導通と非導通とが切り替わることによる電圧もしくは電流変化を検出してモニタ信号を生成する第１のモニタ信号生成手段と、
    前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２を制御するデジタル制御回路と、を有し、
    前記デジタル制御回路は、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を、クロック信号に基づくタイミングで演算処理により設定するとともに、
    前記オン時間の開始タイミングは、前記モニタ信号をトリガとして入力し、前記クロック信号に基づくタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオンさせるための制御信号を生成し、
    前記オン時間の停止タイミングは、前記演算処理により設定されたオン時間にしたがって前記クロック信号に基づいたタイミングで決定され、これに基づいて前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２をターンオフさせるための制御信号を生成し、
    前記出力電圧Ｖｏｕｔが印加される負荷の状態に合わせてデッドタイムが設定され、前記第１のスイッチング素子Ｑ１及び前記第２のスイッチング素子Ｑ２のオン時間を演算処理によって決定することでスイッチング周波数を一定に保つことを特徴とするスイッチング電源装置。
15. 前記スイッチング電源装置は、出力電圧Ｖｏｕｔを検出する出力電圧検出手段を備え、
    前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のオン時間は、前記出力電圧検出手段によって検出された値に基づいて決定されることを特徴とする請求項１乃至１４のいずれかに記載のスイッチング電源装置。
16. 前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のうち、他方のオン時間は、設定可能なスイッチング周期Ｔｓから、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２のいずれか一方のオン時間を減算することによって決定されることを特徴とする請求項１５に記載のスイッチング電源装置。
17. 前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２は電界効果トランジスタであることを特徴とする請求項１乃至１６のいずれかに記載のスイッチング電源装置。
18. 前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２はスイッチ回路両端の電圧が０Ｖまたは０Ｖ付近まで低下してからスイッチング素子Ｑ１またはＱ２がターンオンする動作となるゼロ電圧スイッチング動作にて駆動されることを特徴とする請求項１７に記載のスイッチング電源装置。
19. 前記モニタ信号生成手段は、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電圧の変化を利用したものであることを特徴とする請求項１７または１８に記載のスイッチング電源装置。
20. 前記モニタ信号生成手段は、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２の少なくとも１つのドレイン−ソース間電流の変化を利用したものであることを特徴とする請求項１７または１８に記載のスイッチング電源装置。
21. 前記デジタル制御回路はＤＳＰであることを特徴とする請求項１乃至２０のいずれかに記載のスイッチング電源装置。
22. 前記デジタル制御回路はＦＰＧＡであることを特徴とする請求項１乃至２０のいずれかに記載のスイッチング電源装置。

Images