JP5446388B2 - 集積化半導体装置の製造方法 - Google Patents
集積化半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5446388B2 JP5446388B2 JP2009087476A JP2009087476A JP5446388B2 JP 5446388 B2 JP5446388 B2 JP 5446388B2 JP 2009087476 A JP2009087476 A JP 2009087476A JP 2009087476 A JP2009087476 A JP 2009087476A JP 5446388 B2 JP5446388 B2 JP 5446388B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- trench
- insulating film
- concentration
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
本発明は複数の半導体素子を電気的に分離するためのトレンチを有する集積化半導体装置及びその製造方法に関する。
誘電体分離型集積回路をＳＯＩ（Silicon on Insulator）で構成することは、例えば特開２００７−２５８５０１号公報（特許文献１）等で公知である。この種の集積回路を形成する時には、図１に示すようにシリコン基板１と、シリコン酸化膜から成る第１の絶縁膜２と、シリコン半導体層３とから成るＳＯＩウェーハを用意し、しかる後、レジストマスク４を使用してシリコン半導体層３を異方性エッチング（ドライエッチング）してトレンチ（溝）５を形成する。これにより、シリコン半導体層３はトレンチ５によって複数の素子領域６に分離される。トレンチ５はシリコン半導体層３の表面から第１の絶縁膜２に至るように形成されているため、複数の素子領域６は、第１の絶縁膜２とトレンチ５とによって互いに電気的に分離される。
ところで、トレンチ５が第１の絶縁膜２に完全に至るようにシリコン半導体層３がエッチングされると、トレンチ５の底に第１の絶縁膜２が露出する。従来はトレンチ５による複数の素子領域６間の誘電体分離（絶縁分離）を確実にするために、トレンチ５の底にシリコン半導体層３が残存しないように十分にエッチング処理を行った。このエッチング時において、第１の絶縁膜２とシリコン半導体層３との選択比が大きく、シリコン半導体層３が第１の絶縁膜２よりもエッチングされ易いので、エッチングが第１の絶縁膜２に達すると、トレンチ５の底の横方向にエッチングが進み、シリコン半導体層３の下面に横方向への食い込み即ちノッチ７が生じた。図２に示すトレンチ５の中に第２の絶縁膜（シリコン酸化膜）８を形成する前の状態では、素子領域６の特性劣化は実質的に生じない。しかし、図２に示すように例えばシリコン酸化物から成る第２の絶縁膜８を形成すると、この第２の絶縁膜８の形成工程においてノッチ７の中に酸素が供給され、ノッチ７の中にもシリコン酸化膜が形成され、このシリコン酸化膜で素子領域６が持ち上げられ、この時の応力で素子領域６に結晶欠陥が生じ、素子の電気的特性の劣化を招くことが判明した。なお、図２においては、ｎ型不純物としてのリンイオンをトレンチ５の側壁に注入し、しかる後、シリコン半導体層３に高温の熱酸化処理を施すことによってシリコン酸化物から成る第２の絶縁膜８を形成した。従って、素子領域６内にｎ型半導体領域９が生じている。
図１及び図２に示すようにV字状断面のノッチ７が形成されると、素子領域６に結晶欠陥が生じる他に、ノッチ７の部分における第２の絶縁膜８の厚みが薄くなることによって素子の耐圧が低下する。また、トレンチ５内に第２の絶縁膜８を介して導電性ポリシリコンから成る電極を埋め込み、この電極と素子領域６との間に電圧を印加する場合がある。この場合にノッチ７の入口の鋭角部に電界が集中することによって第２の絶縁膜８を通ってリーク電流が流れる。このような素子の耐圧低下及びリーク電流の増大は半導体装置の性能を悪化させる。
従って、本発明が解決しようとする課題は、基板と絶縁膜と半導体層とが積層されたウェーハに誘電体分離用のトレンチを形成し、このトレンチの中に絶縁膜を形成することによって半導体層の結晶劣化が生じることである。また、本発明の別の課題は、上記トレンチを有する集積化半導体装置において、トレンチの底部において耐圧低下及びリーク電流の増大が生じることである。
上記課題を解決するための本発明は、
基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に向って延びているトレンチを前記半導体層に形成する工程であって、前記半導体層の主面と前記第１の絶縁膜との間における前記半導体層の厚みよりも小さい厚みを有する部分が該トレンチと前記第１の絶縁膜との間に残存するように前記半導体層にトレンチを形成する工程と、
前記半導体層の前記トレンチに露出している部分を酸化させることによって前記トレンチの壁面を覆い且つ前記第１の絶縁膜に接触している第２の絶縁膜を得る工程と
を有し、前記第２の絶縁膜を得る工程は、
前記半導体層の前記トレンチの入口から前記厚みの小さい残存部分までの前記トレンチの主側面に沿って第１の濃度に不純物を導入し、前記厚みの小さい残存部分に沿って前記第１の濃度よりも高い第２の濃度に不純物を導入する工程と、
前記不純物が導入された前記半導体層を酸化性雰囲気で熱処理することによって前記第２の絶縁膜を得る工程と
を含んでいることを特徴とする集積化半導体装置の製造方法に係わるものである。
基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に向って延びているトレンチを前記半導体層に形成する工程であって、前記半導体層の主面と前記第１の絶縁膜との間における前記半導体層の厚みよりも小さい厚みを有する部分が該トレンチと前記第１の絶縁膜との間に残存するように前記半導体層にトレンチを形成する工程と、
前記半導体層の前記トレンチに露出している部分を酸化させることによって前記トレンチの壁面を覆い且つ前記第１の絶縁膜に接触している第２の絶縁膜を得る工程と
を有し、前記第２の絶縁膜を得る工程は、
前記半導体層の前記トレンチの入口から前記厚みの小さい残存部分までの前記トレンチの主側面に沿って第１の濃度に不純物を導入し、前記厚みの小さい残存部分に沿って前記第１の濃度よりも高い第２の濃度に不純物を導入する工程と、
前記不純物が導入された前記半導体層を酸化性雰囲気で熱処理することによって前記第２の絶縁膜を得る工程と
を含んでいることを特徴とする集積化半導体装置の製造方法に係わるものである。
なお、請求項２に示すように、前記半導体層に不純物を導入する工程は、所定角度で前記トレンチ壁面に不純物イオンを注入する工程であることが望ましい。
また、請求項３に示すように、前記半導体層を酸化性雰囲気で加熱することによって前記第２の絶縁膜を得る工程は、前記第２の濃度に不純物が導入された領域の酸化速度を前記第１の濃度に不純物が導入された領域の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された領域上に得る工程と、前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを含んでいることが望ましい。
また、請求項４に示すように、前記トレンチを前記半導体層に形成する工程は、前記半導体層の主面から前記第１の絶縁膜に達しない深さの第１のトレンチを前記半導体層に形成する第１の工程と、前記第１のトレンチの下の前記半導体層を更に除去して前記第１の絶縁膜に達する先細の先端を有する第２のトレンチを形成する第２の工程とを含んでいることが望ましい。
また、請求項５に示すように、前記トレンチを前記半導体層に形成する工程は、該トレンチの底と前記第１の絶縁膜との間に、前記第２の絶縁膜を形成する工程で酸化物に変換できる厚みを有する前記半導体層の残存部分が生じるようにトレンチを形成する工程であることが望ましい。
また、請求項６に示すように、前記トレンチの前記半導体層の主面から前記半導体層の前記小さい厚みを有する部分までの主側面は、前記半導体層の主面に対してほぼ垂直に延びていることが望ましい。
また、請求項７に示すように、前記半導体層の前記小さい厚みを有する部分は、傾斜又は湾曲した表面を有していることが望ましい。
また、請求項８に示すように、集積化半導体装置を製造するために、
基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に達するトレンチを前記半導体層に形成する工程と、
前記半導体層の前記トレンチの入口から途中までの第１の部分の壁面に沿って第１の濃度に不純物が導入し、前記第１の部分と前記トレンチの先端との間の第２の部分の壁面に沿って前記第１の濃度よりも高い第２の濃度に不純物が導入された部分とを形成する工程と、
前記第２の濃度に不純物が導入された前記第２の部分の酸化速度を前記第１の濃度に不純物が導入された前記第１の部分の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された前記第２の部分上に得る工程と、
前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを含んでいることが望ましい。
また、請求項３に示すように、前記半導体層を酸化性雰囲気で加熱することによって前記第２の絶縁膜を得る工程は、前記第２の濃度に不純物が導入された領域の酸化速度を前記第１の濃度に不純物が導入された領域の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された領域上に得る工程と、前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを含んでいることが望ましい。
また、請求項４に示すように、前記トレンチを前記半導体層に形成する工程は、前記半導体層の主面から前記第１の絶縁膜に達しない深さの第１のトレンチを前記半導体層に形成する第１の工程と、前記第１のトレンチの下の前記半導体層を更に除去して前記第１の絶縁膜に達する先細の先端を有する第２のトレンチを形成する第２の工程とを含んでいることが望ましい。
また、請求項５に示すように、前記トレンチを前記半導体層に形成する工程は、該トレンチの底と前記第１の絶縁膜との間に、前記第２の絶縁膜を形成する工程で酸化物に変換できる厚みを有する前記半導体層の残存部分が生じるようにトレンチを形成する工程であることが望ましい。
また、請求項６に示すように、前記トレンチの前記半導体層の主面から前記半導体層の前記小さい厚みを有する部分までの主側面は、前記半導体層の主面に対してほぼ垂直に延びていることが望ましい。
また、請求項７に示すように、前記半導体層の前記小さい厚みを有する部分は、傾斜又は湾曲した表面を有していることが望ましい。
また、請求項８に示すように、集積化半導体装置を製造するために、
基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に達するトレンチを前記半導体層に形成する工程と、
前記半導体層の前記トレンチの入口から途中までの第１の部分の壁面に沿って第１の濃度に不純物が導入し、前記第１の部分と前記トレンチの先端との間の第２の部分の壁面に沿って前記第１の濃度よりも高い第２の濃度に不純物が導入された部分とを形成する工程と、
前記第２の濃度に不純物が導入された前記第２の部分の酸化速度を前記第１の濃度に不純物が導入された前記第１の部分の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された前記第２の部分上に得る工程と、
前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを含んでいることが望ましい。
請求項１〜７の発明によれば、半導体素子領域の底部にノッチが生じていない。従って、図１及び図２で説明した従来のノッチによる半導体素子の特性低下が生じない。
また、請求項８〜９の発明によれば、半導体層の前記トレンチの入口から途中までの第１の部分の壁面に沿って第１の濃度に不純物が導入し、前記第１の部分と前記トレンチの先端との間の第２の部分の壁面に沿って前記第１の濃度よりも高い第２の濃度に不純物が導入された部分とを形成する工程と、前記第２の濃度に不純物が導入された前記第２の部分の酸化速度を前記第１の濃度に不純物が導入された前記第１の部分の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された前記第２の部分上に得る工程と、前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを組合せることによって、前記第２の部分上に比較的厚い酸化膜を容易に得ることができ、耐圧が高く且つリーク電流の小さい集積化半導体装置を得ることができる。
また、請求項８〜９の発明によれば、半導体層の前記トレンチの入口から途中までの第１の部分の壁面に沿って第１の濃度に不純物が導入し、前記第１の部分と前記トレンチの先端との間の第２の部分の壁面に沿って前記第１の濃度よりも高い第２の濃度に不純物が導入された部分とを形成する工程と、前記第２の濃度に不純物が導入された前記第２の部分の酸化速度を前記第１の濃度に不純物が導入された前記第１の部分の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された前記第２の部分上に得る工程と、前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程とを組合せることによって、前記第２の部分上に比較的厚い酸化膜を容易に得ることができ、耐圧が高く且つリーク電流の小さい集積化半導体装置を得ることができる。
次に、図３〜図１３を参照して本発明の実施形態を説明する。
本発明の実施例１に従う集積化半導体装置を製造する時には、まず図３に示すＳＯＩウェーハ１０を用意する。この実施例のＳＯＩウェーハ１０は、平板状のシリコン基板１１と平板状のｎ型シリコン半導体層１３とが、第１の絶縁膜又は埋め込み絶縁膜と呼ぶこともできる第１のシリコン酸化膜１２を介して貼り合されたものである。更に詳細には、シリコン基板１１とシリコン半導体層１３との少なくとも一方の表面に熱酸化法で第１のシリコン酸化膜１２を形成し、この第１のシリコン酸化膜１２を介してシリコン基板１１とシリコン半導体層１３とを密着させ且つ熱処理を施して結合させたものである。なお、デバイス層又は主半導体層と呼ぶこともできるシリコン半導体層１３はシリコン基板１１に貼り付けた後に研磨して薄膜化することが望ましい。図３では図示の都合上シリコン半導体層１３が基板１１よりも厚く示されているが、基板１１よりも薄くすることができる。また、第１のシリコン酸化膜１２の上にシリコンをエピタキシャル成長させることによってシリコン半導体層１３を形成することもできる。また、基板１１及びシリコン半導体層１３をシリコン以外の半導体材料（例えば化合物半導体）で形成することもできる。また、第１のシリコン酸化膜１２をシリコン酸化物以外の絶縁材料で形成することもできる。
次に、図３のシリコン半導体層１３の表面全体に５００ｎｍ程度の厚みのシリコン酸化膜を形成し、ここに図４に示すように開口１５を設けることによってドライエッチングのためのマスク１４を得る。このマスク１４の開口１５の位置はシリコン半導体層１３に形成する複数の素子の分離領域に対応している。なお、マスク１４をシリコン酸化物以外の材料で形成することもできる。
次に、マスク１４の開口１５を介してシリコン半導体層１３を、例えばＳＦ6を主成分とするエッチングガスによって異方性ドライエッチング（例えばリアクテイブ イオン エッチング）して第１の深さＡの浅い第１のトレンチ１６ａを形成する。この第１のトレンチ１６ａはシリコン半導体層１３の主面に対して垂直に延びている。浅い第１のトレンチ１６ａの第１の深さＡは、シリコン半導体層１３の厚さＢよりも小さい。従って、図４の浅い第１のトレンチ１６ａの底部と第１のシリコン酸化膜１2 との間にシリコン半導体層１３の一部が残存している。第１のトレンチ１６ａの第１の深さＡは、第１のトレンチ１６ａを形成するためのエッチングのバラツキがあっても、この第１のトレンチ１６ａの底部にシリコン半導体層１３が残存するように決定され、好ましくはシリコン半導体層１３の厚さＢの１／２〜１／５０である。
次に、図４のトレンチ１６ａを形成した時よりもリアクテイブ イオン エッチングにおけるパワーを下げこと、真空度を調整すること、第１のトレンチ１６ａを形成する時のエッチングガスにＨＢｒを添加して周知の側壁保護膜（横方向エッチングを阻止する機能を有する付着物）の生成を強めることから選択された１つ又は複数によってエッチングレート下げて、図４の第１のトレンチ１６ａの底と第１のシリコン酸化膜１２との間のシリコン半導体層１３を非異方性エッチングして図５に示すように第１のシリコン酸化膜１２に達している深さを有する第２のトレンチ（以下、単にトレンチと呼ぶ）１６を得る。このトレンチ１６により、シリコン半導体層１３は複数の素子領域１９に分離される。図５において、トレンチ１６に露出している第１のシリコン酸化膜１２の幅Ｗｂは、トレンチ１６のシリコン半導体層１３の主面における入口の幅Ｗａよりも狭い。要するに、トレンチ１６は先細に形成されている。従って、トレンチ１６の底部と第１のシリコン酸化膜１２との間に素子領域１９のシリコンから成る袖部分１８が介在している。シリコン半導体層１３の主面におけるトレンチ１６の入口から袖部分１８までのトレンチ１６の主側面１７ａは、シリコン半導体層１３の主面に対して好ましくは垂直又は８９度〜９１度の第１の角度ａで延びている。トレンチ１６の先端における素子領域１９の袖部分１８の傾斜面１７ｂは、主側面１７ａに対して角度ｂ（好ましくは１０〜４５度）を有している。従って、袖部分１８の傾斜面１７ｂのシリコン半導体層１３の主面を基準にした第２の角度はａ＋ｂであり、第１の角度ａよりも大きい。
トレンチ１６の下に延びている袖部分１８は、トレンチ１６を形成するためのエッチングガス、エッチングレート及びエッチング時間、パワー等のエッチング条件を最適に設定することによって容易に得られる。
図５の実施例ではトレンチ１６の底に第１のシリコン酸化膜１２が幅Ｗｂだけ露出している。図５において第１のシリコン酸化膜１２の露出幅Ｗｂはトレンチ１６の主側面１７ａにおける幅Ｗａの約半分Ｗａ／２である。しかし、第１のシリコン酸化膜１２の露出を例えば０〜Ｗａ（好ましくは０〜Ｗａ／１．０１）の範囲で任意に変えることができる。シリコン半導体層１３の袖部分１８は傾斜面１７ｂを有している。従って、袖部分１８の厚みは、トレンチ１６の外周における最大厚みＣからトレンチ１６の中心に向って徐々に小さくなっている。このため、図５のシリコン半導体層１３は図１の従来のシリコン半導体層３のノッチ７に相当するものを有さない。袖部分１８の最大厚みＣは、シリコン半導体層１３の主面と第１のシリコン酸化膜１２との間隔Ｂよりも小さい。
トレンチ１６の下に延びている袖部分１８は、トレンチ１６を形成するためのエッチングガス、エッチングレート及びエッチング時間、パワー等のエッチング条件を最適に設定することによって容易に得られる。
図５の実施例ではトレンチ１６の底に第１のシリコン酸化膜１２が幅Ｗｂだけ露出している。図５において第１のシリコン酸化膜１２の露出幅Ｗｂはトレンチ１６の主側面１７ａにおける幅Ｗａの約半分Ｗａ／２である。しかし、第１のシリコン酸化膜１２の露出を例えば０〜Ｗａ（好ましくは０〜Ｗａ／１．０１）の範囲で任意に変えることができる。シリコン半導体層１３の袖部分１８は傾斜面１７ｂを有している。従って、袖部分１８の厚みは、トレンチ１６の外周における最大厚みＣからトレンチ１６の中心に向って徐々に小さくなっている。このため、図５のシリコン半導体層１３は図１の従来のシリコン半導体層３のノッチ７に相当するものを有さない。袖部分１８の最大厚みＣは、シリコン半導体層１３の主面と第１のシリコン酸化膜１２との間隔Ｂよりも小さい。
図５に示すようにトレンチ１６を形成すると、シリコン半導体層１３は複数の素子領域（デバイス領域）１９に電気的に分割される。複数の素子領域１９には追って説明するようにＦＥＴ等の半導体素子が形成される。なお、トレンチ１６を形成する前に各素子領域（デバイス領域）１９の中に半導体素子を形成し、しかる後、トレンチ１６を形成することもできる。
次に、図８及び図９に示されているｎ型拡散層２４及び第２の絶縁膜としてのシリコン酸化膜から成るトレンチ１６の壁面のシリコン酸化膜２５´を形成する。なお、以下の説明でシリコン酸化膜２５´をトレンチ酸化膜と呼ぶこともある。ｎ型拡散層２４はｎ型シリコン半導体層１３の本来のｎ型不純物濃度よりも高いｎ型不純物濃度を有し、素子領域１９の表面において空乏層が素子領域１９の周縁即ちトレンチ１６の側壁から素子領域１９に広がることを阻止するための機能等を有する。本実施例では、ｎ型拡散層２４の形成と同時に本発明に従うトレンチ酸化膜２５´を形成する。
図８及び図９に示すｎ型拡散層２４及びトレンチ酸化膜２５´を得るために、まず、図６に示すようにトレンチ１６の壁面上に数ｎｍ程度の比較的薄い汚染防止酸化膜２０を形成する。この汚染防止酸化膜２０は、シリコン酸化膜から成り、イオン注入時における素子領域１９の金属汚染を防止する機能を有する。なお、汚染防止酸化膜２０を省くことができる。また、汚染防止シリコン酸化膜２０をシリコン酸化物以外の材料で形成することができる。
次に、図６の矢印２１で示すようにトレンチ１６の主側面１７ａに対して０度よりも大きく且つ９０度よりも小さい角度（好ましくは１〜１５度の範囲）の方向性を有してリンイオン（不純物イオン）を例えばドーズ量１×１０15ｃｍ-2、加速エネルギー４０ｋｅＶで素子領域１９にイオン注入する。この素子領域１９に対する汚染防止酸化膜２０を介したイオン注入は、トレンチ１６の全周に対して同一条件で行う。従って、リンイオンのトレンチ１６の傾斜面１７ｂに対する入射角は、主側面１７ａに対する入射角よりも大きい。この結果、素子領域１９におけるイオン注入の入射角度の小さいトレンチ１６の主側面１７ａに沿って単位面積あたりのリン（不純物）の量が少ない第１の領域２２が形成され、傾斜面１７に沿って単位面積当たりのリン（不純物）の量が多い第２の領域２３が形成される。なお、トレンチ１６の幅Ｗａは例えば２０００ｎｍ、及び深さは例えば１００００ｎｍであり、イオン注入をトレンチ１６の全周に対して行うことができるように決定されている。
次に、シリコン半導体層１３を酸化性雰囲気中で８５０℃程度の比較的低い第１の温度で加熱し、図７に示すようにトレンチ１６の壁面にシリコン酸化膜２５を形成する。このシリコン酸化膜２５は周知の低温時の増速酸化の原理に従って形成される。更に詳しく説明すると、シリコン酸化膜２５は、トレンチ１６の主側面１７ａに沿って第１の厚みＴ１（好ましくは５０ｎｍ）に形成された比較的薄い第１の部分２６と、傾斜面１７ｂに沿って第１の厚みＴ1よりも厚い第２の厚みＴ2（好ましくは６０ｎ以上）に形成された比較的厚い第２の部分２７とからなる。
上記第１の温度は、不純物濃度の高い領域２３において周知の増速酸化が顕著に生じる温度範囲（好ましくは７００〜９００℃）内に決定される。
なお、図７のシリコン酸化膜２５はこの中に図６の汚染防止酸化膜２０を含めた状態で示されている。また、第１の厚みＴ1はシリコン酸化膜２５の第１の部分２６の表面に対する垂線方向の厚みで示され、第２の厚みＴ2はシリコン酸化膜２５の第２の部分２７の表面における垂線方向又は法線方向の厚みで示されている。
上記第１の温度は、不純物濃度の高い領域２３において周知の増速酸化が顕著に生じる温度範囲（好ましくは７００〜９００℃）内に決定される。
なお、図７のシリコン酸化膜２５はこの中に図６の汚染防止酸化膜２０を含めた状態で示されている。また、第１の厚みＴ1はシリコン酸化膜２５の第１の部分２６の表面に対する垂線方向の厚みで示され、第２の厚みＴ2はシリコン酸化膜２５の第２の部分２７の表面における垂線方向又は法線方向の厚みで示されている。
次に、高耐圧特性を有する誘電体分離を可能にするために、シリコン半導体層１３を酸化性雰囲気中で比較的高い第２の温度（好ましくは１０００〜１２０００℃、より好ましくは１２００℃）で熱処理し、図８に示すようにトレンチ１６の壁面に沿って例えば８００ｎｍ程度の比較的厚いトレンチ酸化膜２５´を形成する。このようにシリコン半導体層１３に対して高温の熱酸化処理を施すと、シリコン酸化膜は低粘性係数状態を保って成長し、シリコン酸化膜とシリコン半導体層１３との熱膨張係数の差による応力が抑制され、シリコン半導体層１３に結晶欠陥が生じ難くなる。この高温熱処理時に図７に示したシリコン酸化膜２５の第２の部分２７においてもシリコン酸化膜が成長するが、この成長速度は第１の部分２６よりも低い。図７から明らかなように比較的厚い第２の厚みＴ2を有する第２の部分２７は素子領域１９と第１の絶縁膜１２との境界を覆っている。従って、例えば１２００℃のような高温酸化処理を施す工程において酸素が素子領域１９と第１のシリコン酸化膜（絶縁膜）１２との界面に入り込むことが第２の部分２７によって抑制され、上記界面にシリコン酸化膜が形成されない。この結果、実施例１の場合には、図２に示す従来方法で生じたノッチ７にシリコン酸化膜が形成され、これにより素子領域６が持ち上げられ、素子領域６が結晶劣化を起こすような問題が生じない。
なお、図７及び図８において、トレンチ１６の垂直な主側面１７ａを覆うシリコン酸化膜２５、２５´の部分を第１の部分２６，２６´、裾部分１８を覆うシリコン酸化膜２５、２５´の部分を第２の部分２７，２７´と呼んでいる。
なお、図７及び図８において、トレンチ１６の垂直な主側面１７ａを覆うシリコン酸化膜２５、２５´の部分を第１の部分２６，２６´、裾部分１８を覆うシリコン酸化膜２５、２５´の部分を第２の部分２７，２７´と呼んでいる。
高温熱処理で図８に示すようにトレンチ酸化膜２５´を形成すると、図６及び図７に示す領域２２、２３の不純物（リン）は素子領域１９の中に拡散して目的とするｎ型拡散領域２４が得られる。
なお、図６に示す汚染防止酸化膜２０、図７及び図８に示すシリコン酸化膜２５、２５´を形成することによって、図５に示す素子領域１９及び裾部分１８の形状が変化するが、説明を容易にするために図６、図７及び図８においても素子領域及び裾部分が参照符号１９、１８で示されている。
図７及び図８に示す裾部分１８はシリコン酸化膜２５、２５´を形成するための熱酸化によって図５のそれよりも小さくなるが、素子領域１９の垂直な側面よりもトレンチ１６側に僅かに突出している。従って、第１の絶縁膜１２が裾部分１８を伴った素子領域１９で覆われていない部分の幅Ｗｂ´は、トレンチ１６の主側面１７ａ間の幅、即ち素子領域１９の相互間の幅Ｗａ´よりも狭い。
なお、図６に示す汚染防止酸化膜２０、図７及び図８に示すシリコン酸化膜２５、２５´を形成することによって、図５に示す素子領域１９及び裾部分１８の形状が変化するが、説明を容易にするために図６、図７及び図８においても素子領域及び裾部分が参照符号１９、１８で示されている。
図７及び図８に示す裾部分１８はシリコン酸化膜２５、２５´を形成するための熱酸化によって図５のそれよりも小さくなるが、素子領域１９の垂直な側面よりもトレンチ１６側に僅かに突出している。従って、第１の絶縁膜１２が裾部分１８を伴った素子領域１９で覆われていない部分の幅Ｗｂ´は、トレンチ１６の主側面１７ａ間の幅、即ち素子領域１９の相互間の幅Ｗａ´よりも狭い。
次に、素子領域１９の中に目的とする半導体素子を形成する。図９では電界効果トランジスタ（ＦＥＴ）を得るためにｎ型の素子領域１９の中にｐウェル２８が形成され、更に、ｐウェル２８の中にｎ型ソース領域２９及びｎ型ドレイン領域３０が形成されている。また、ｎ型ソース領域２９の上にソース電極３１が形成され、ｎ型ドレイン領域３０の上にドレイン電極３２が形成され、ソース領域２９とドレイン領域３０との間のｐウェル２８の表面上にゲート絶縁膜３３を介してゲート電極３４が形成されている。
なお、図９のＦＥＴの代わりにバイポーラトランジスタ、ダイオード等の別の半導体素子を形成することができる。
また、第１の絶縁膜１２と素子領域１９との界面に沿って図９で点線３５で示すｎ型半導体領域を形成することができる。このｎ型半導体領域３５はｎ型素子領域１９よりも高い不純物濃度に形成される。
また、トレンチ酸化膜２５´を伴っているトレンチ１６の中に更に図９で鎖線４０で示すように導電性多結晶シリコンから成る電極又は絶縁物を充?することができる。
また、第１の絶縁膜１２と素子領域１９との界面に沿って図９で点線３５で示すｎ型半導体領域を形成することができる。このｎ型半導体領域３５はｎ型素子領域１９よりも高い不純物濃度に形成される。
また、トレンチ酸化膜２５´を伴っているトレンチ１６の中に更に図９で鎖線４０で示すように導電性多結晶シリコンから成る電極又は絶縁物を充?することができる。
本実施例は次の効果を有する。
（１） 図５に示すようにトレンチ１６の底に傾斜面１７ｂを有する裾部分１８が存在し、素子領域１９と第１のシリコン酸化膜１２との間に図１のノッチ７に相当するものが形成されていない。また、図８のトレンチ酸化膜（第２の絶縁膜）２５´を得るための高温酸化処理時に、素子領域１９と第１のシリコン酸化膜１２との界面が図７に示すようにトレンチ酸化膜（第２の絶縁膜）２５の比較的厚い第２の部分２７で覆われている。従って、高温酸化処理時に酸素が素子領域１９と第１のシリコン酸化膜１２との界面に入り込むことが抑制され、ここにシリコン酸化膜が形成されることが抑制される。このため、本実施例では、図２に示す従来例において生じたシリコン酸化膜８がノッチ７に形成され、これにより素子領域６が持ち上げられて素子領域６に結晶欠陥が生じるような問題が生じない。この結果、素子領域１９に形成された半導体素子の特性を良好に保つことができる。
（２） 図５に示すように裾部分１８の傾斜面１７ｂはトレンチ１６の主側面１７ａに対して傾斜している。この結果、トレンチ１６の主側面１７ａに対するイオン注入角度と同一の角度を保って傾斜面１７ｂにイオンを注入すると、主側面１７ａの近傍よりも高い不純物濃度の領域２３が傾斜面１７ｂの近傍に生じる。これにより、不純物濃度の高い領域での酸化速度が大きいという周知の増速酸化の働きで傾斜面１７ｂに沿ってシリコン酸化膜２５の厚い第２の部分２７を容易に形成することができる。要するに特別な工程を設けずに、裾部分１８の傾斜面１７ｂにシリコン酸化膜２５の厚い第２の部分２７を得ることができる。
（３） 比較的低い第１の温度の酸化処理によって傾斜面１７ｂにシリコン酸化膜２５の厚い第２の部分２７を予め形成し、その後に比較的高い第２の温度の高温酸化処理によって図８の最終的なトレンチ酸化膜（第２の絶縁膜）２５´を形成するので、高温酸化処理時における素子領域１９と第１のシリコン酸化膜１２との間の界面に酸化膜が生成されることを良好に抑制できる。更に、比較的高い第２の温度の高温酸化処理によって最終的なトレンチ酸化膜（第２の絶縁膜）２５´を形成すると、シリコン酸化膜は低粘性係数状態を保って成長し、シリコン酸化膜とシリコン半導体層１３との熱膨張係数の差による応力が抑制され、シリコン半導体層１３に結晶欠陥が生じることを抑制できる。
なお、上記の低い不純物濃度の領域２２と高い不純物濃度の領域２３の形成と、比較的低い第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理によるシリコン酸化膜２５の形成との組合せは、素子領域１９に袖部分１８が生じない場合においても有用である。即ち、上記組合せによれば、トレンチ１６の先端部に厚いシリコン酸化膜を容易且つ良好に形成することができる。
（４） ｎ型拡散層２４の形成と同時にトレンチ酸化膜（第２の絶縁膜）２５´を形成するので、トレンチ１６内のトレンチ酸化膜（第２の絶縁膜）２５´を容易に得ることができる。
（５） トレンチ１６内に図９の鎖線４０に示すように導電性ポリシリコンから成る電極を埋め込み、この電極と素子領域１９との間に電圧を印加する形態の集積化半導体装置を構成する場合において、電界強度が高くなるトレンチ１６の底部にトレンチ酸化膜２５´の厚い第２の部分２７´が形成されているので、トレンチ酸化膜２５´の厚い第２の部分２７´に流れるリーク電流を低減することができる。
（６）本実施例の集積化半導体装置は、図２に示す従来例において生じたノッチ７に基づく鋭角部に相当するものを有さないので、従来例よりも電界集中が低減し、耐圧が向上する。
（１） 図５に示すようにトレンチ１６の底に傾斜面１７ｂを有する裾部分１８が存在し、素子領域１９と第１のシリコン酸化膜１２との間に図１のノッチ７に相当するものが形成されていない。また、図８のトレンチ酸化膜（第２の絶縁膜）２５´を得るための高温酸化処理時に、素子領域１９と第１のシリコン酸化膜１２との界面が図７に示すようにトレンチ酸化膜（第２の絶縁膜）２５の比較的厚い第２の部分２７で覆われている。従って、高温酸化処理時に酸素が素子領域１９と第１のシリコン酸化膜１２との界面に入り込むことが抑制され、ここにシリコン酸化膜が形成されることが抑制される。このため、本実施例では、図２に示す従来例において生じたシリコン酸化膜８がノッチ７に形成され、これにより素子領域６が持ち上げられて素子領域６に結晶欠陥が生じるような問題が生じない。この結果、素子領域１９に形成された半導体素子の特性を良好に保つことができる。
（２） 図５に示すように裾部分１８の傾斜面１７ｂはトレンチ１６の主側面１７ａに対して傾斜している。この結果、トレンチ１６の主側面１７ａに対するイオン注入角度と同一の角度を保って傾斜面１７ｂにイオンを注入すると、主側面１７ａの近傍よりも高い不純物濃度の領域２３が傾斜面１７ｂの近傍に生じる。これにより、不純物濃度の高い領域での酸化速度が大きいという周知の増速酸化の働きで傾斜面１７ｂに沿ってシリコン酸化膜２５の厚い第２の部分２７を容易に形成することができる。要するに特別な工程を設けずに、裾部分１８の傾斜面１７ｂにシリコン酸化膜２５の厚い第２の部分２７を得ることができる。
（３） 比較的低い第１の温度の酸化処理によって傾斜面１７ｂにシリコン酸化膜２５の厚い第２の部分２７を予め形成し、その後に比較的高い第２の温度の高温酸化処理によって図８の最終的なトレンチ酸化膜（第２の絶縁膜）２５´を形成するので、高温酸化処理時における素子領域１９と第１のシリコン酸化膜１２との間の界面に酸化膜が生成されることを良好に抑制できる。更に、比較的高い第２の温度の高温酸化処理によって最終的なトレンチ酸化膜（第２の絶縁膜）２５´を形成すると、シリコン酸化膜は低粘性係数状態を保って成長し、シリコン酸化膜とシリコン半導体層１３との熱膨張係数の差による応力が抑制され、シリコン半導体層１３に結晶欠陥が生じることを抑制できる。
なお、上記の低い不純物濃度の領域２２と高い不純物濃度の領域２３の形成と、比較的低い第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理によるシリコン酸化膜２５の形成との組合せは、素子領域１９に袖部分１８が生じない場合においても有用である。即ち、上記組合せによれば、トレンチ１６の先端部に厚いシリコン酸化膜を容易且つ良好に形成することができる。
（４） ｎ型拡散層２４の形成と同時にトレンチ酸化膜（第２の絶縁膜）２５´を形成するので、トレンチ１６内のトレンチ酸化膜（第２の絶縁膜）２５´を容易に得ることができる。
（５） トレンチ１６内に図９の鎖線４０に示すように導電性ポリシリコンから成る電極を埋め込み、この電極と素子領域１９との間に電圧を印加する形態の集積化半導体装置を構成する場合において、電界強度が高くなるトレンチ１６の底部にトレンチ酸化膜２５´の厚い第２の部分２７´が形成されているので、トレンチ酸化膜２５´の厚い第２の部分２７´に流れるリーク電流を低減することができる。
（６）本実施例の集積化半導体装置は、図２に示す従来例において生じたノッチ７に基づく鋭角部に相当するものを有さないので、従来例よりも電界集中が低減し、耐圧が向上する。
次に、図１０〜図１２を参照して実施例２の集積化半導体装置の製造方法を説明する。但し、図１０〜図１２において図３〜図９と実質的に同一の部分には同一の符号を付してその説明を省略する。
この実施例２においても、図３のＳＯＩウェーハ１０と同様なものを用意し、しかる後、異方性ガスエッチングによって半導体層１３に図１０に示す第１のトレンチ１６ａ´を形成する。この第１のトレンチ１６ａ´の深さＡ´は図４のトレンチ１６ａの深さＡよりも浅い。
次に、図１０の第１のトレンチ１６ａ´の底に残存している半導体層１３を更にエッチングして図１１に示すように底にＵ字状の傾斜面１７ｂ´を有する第２のトレンチ１６´を形成する。この第２のトレンチ１６´は、Ｕ字状の傾斜面１７ｂ´の上にシリコン半導体層１３の主面に対してほぼ垂直な主側面１７ａ´を有する。第２のトレンチ１６´のＵ字状の傾斜面１７ｂ´は、異方性のない又は異方性の弱いエッチングによって形成することができる。図１１の実施例では、トレンチ１６´の底部に厚さＴａの半導体層１３の残存部１８ａがある。この残存部１８ａの最小の厚さＣ´はこの部分が後の工程で酸化されるように決定される。
次に、実施例１と同様に図６の汚染防止酸化膜２０に相当するものを形成し、更にリンイオン（不純物イオン）を半導体層１３に注入し、更に酸化雰囲気中で第１の温度（例えば８５０℃）の熱処理を施して図１２に示すトレンチ１６´の主側面１７ａ´にシリコン酸化膜（第２の絶縁膜）２５ａの第１の厚みＴ1´を有する第１の部分２６ａを形成し、Ｕ字状の傾斜面１７ｂ´に第１の厚みＴ1´よりも厚い第２の厚みＴ2´を有する第２の部分２７ａを形成する。この熱酸化によって図１１に示すトレンチ１６´の下のシリコン半導体層１３の残存部１８ａの最小の厚さＣ´の部分は完全に酸化され、シリコン酸化膜（第２の絶縁膜）２５ａは第１のシリコン酸化膜（絶縁膜）１２に連続する。これにより、素子領域１９は第１のシリコン酸化膜１２と第２のシリコン酸化膜（第２の絶縁膜）２５ａとで包囲される。第２のシリコン酸化膜（第２の絶縁膜）２５ａが第１のシリコン酸化膜１２に接触する幅Ｗｂ´´は、トレンチ１６´の入口の幅Ｗａ´´より狭い。従って、第２のシリコン酸化膜（第２の絶縁膜）２５ａの第２の部分２７ａの下に素子領域１９の裾部分１８´が残存している。この裾部分１８´は傾斜面１７ｂ´´を有する。
次に、シリコン半導体層１３に対して酸化雰囲気中で比較的高い第２の温度（好ましくは１２００℃）の熱処理を施して図８のシリコン酸化膜２５´と同様な酸化膜を形成する。しかる後、素子領域１９に目的とする半導体素子（例えばＦＥＴ）を図９と同様に形成する。
次に、シリコン半導体層１３に対して酸化雰囲気中で比較的高い第２の温度（好ましくは１２００℃）の熱処理を施して図８のシリコン酸化膜２５´と同様な酸化膜を形成する。しかる後、素子領域１９に目的とする半導体素子（例えばＦＥＴ）を図９と同様に形成する。
この実施例２ではトレンチ１６´の底全体にシリコン酸化膜（第２の絶縁膜）２５ａの第２の部分２７ａが形成されているが、半導体装置の基本構造は実施例１と同一であるので、実施例１と同一の効果を得ることができる。
次に、図１３を参照して実施例３の集積化半導体装置の製造方法を説明する。但し、図１３において図３〜図９と実質的に同一の部分には同一の符号を付してその説明を省略する。図１３は実施例１の図５に対応する部分を示す。図１３の実施例３の半導体装置は、図５の傾斜面１７ｂを有する裾部分１８を平坦面１７ｂ´´を有する裾部分１８´´に変形し、この他は実施例１と同一に構成したものである。図１３の裾部分１８´´は実施例１と同一に増速酸化される。これにより実施例３によっても実施例１と同一な効果を得ることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） ｎ型拡散領域２４の形成と別の工程でシリコン酸化膜２５´、２５ａ等を形成することができる。
（２） 半導体素子の各領域の導電型を実施例１〜３と逆にすることができる。
（３） 不純物濃度の低い領域２２と高い領域２３との形成を、矢印２１で示すイオンの入射角度のみに依存して形成する代わりに、イオン注入のエネルギー、注入時間等の制御に基づいて形成することもできる。
（４） 増速酸化を使用しないで、図７及び図１２に示すシリコン酸化膜２５，２５ａを形成することができる。
（５） 基板１１をシリコン以外の半導体材料又は絶縁材料又は金属材料で形成することができる。
（６） シリコン酸化膜（絶縁膜）１２、２５´、２５ａをシリコン酸化物以外の絶縁材料で形成することもできる。
（７） トレンチ１６，１６´の先端（底部）を階段状に先細に形成することができる。
（８）各実施例では、素子領域１９に裾部分１８，１８´、１８´´が生じるようにトレンチ１６，１６´、１６´´を形成したが、裾部分１８，１８´、１８´´が生じないように、又は図１のノッチ７と同様なものが生じるようにトレンチを形成することができる。この場合には、イオン注入の条件を変えることによって実施例１と同様に素子領域１９にイオン注入量（不純物量）の少ない第１の領域２２とイオン注入量の多い第２の領域２３とを設け、実施例１と同様に比較的低い第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理との組合せで第２のシリコン酸化膜（絶縁膜）を形成する。これにより、第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理との組合せの効果を実施例１と同様に得ることができる。
（１） ｎ型拡散領域２４の形成と別の工程でシリコン酸化膜２５´、２５ａ等を形成することができる。
（２） 半導体素子の各領域の導電型を実施例１〜３と逆にすることができる。
（３） 不純物濃度の低い領域２２と高い領域２３との形成を、矢印２１で示すイオンの入射角度のみに依存して形成する代わりに、イオン注入のエネルギー、注入時間等の制御に基づいて形成することもできる。
（４） 増速酸化を使用しないで、図７及び図１２に示すシリコン酸化膜２５，２５ａを形成することができる。
（５） 基板１１をシリコン以外の半導体材料又は絶縁材料又は金属材料で形成することができる。
（６） シリコン酸化膜（絶縁膜）１２、２５´、２５ａをシリコン酸化物以外の絶縁材料で形成することもできる。
（７） トレンチ１６，１６´の先端（底部）を階段状に先細に形成することができる。
（８）各実施例では、素子領域１９に裾部分１８，１８´、１８´´が生じるようにトレンチ１６，１６´、１６´´を形成したが、裾部分１８，１８´、１８´´が生じないように、又は図１のノッチ７と同様なものが生じるようにトレンチを形成することができる。この場合には、イオン注入の条件を変えることによって実施例１と同様に素子領域１９にイオン注入量（不純物量）の少ない第１の領域２２とイオン注入量の多い第２の領域２３とを設け、実施例１と同様に比較的低い第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理との組合せで第２のシリコン酸化膜（絶縁膜）を形成する。これにより、第１の温度による熱酸化処理と比較的高い第２の温度による熱酸化処理との組合せの効果を実施例１と同様に得ることができる。
本発明は、結晶欠陥の抑制、耐圧向上及びリーク電流の低減の内の少なくとも１つが要求される集積構造の半導体装置に適用することができる。
１１ 基板
１２ 第１の絶縁膜
１３ 半導体層
１６ トレンチ
１７ｂ 傾斜面
１２ 第１の絶縁膜
１３ 半導体層
１６ トレンチ
１７ｂ 傾斜面
Claims (9)
- 基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に向って延びているトレンチを前記半導体層に形成する工程であって、前記半導体層の主面と前記第１の絶縁膜との間における前記半導体層の厚みよりも小さい厚みを有する部分が該トレンチと前記第１の絶縁膜との間に残存するように前記半導体層にトレンチを形成する工程と、
前記半導体層の前記トレンチに露出している部分を酸化させることによって前記トレンチの壁面を覆い且つ前記第１の絶縁膜に接触している第２の絶縁膜を得る工程と
を有し、前記第２の絶縁膜を得る工程は、
前記半導体層の前記トレンチの入口から前記厚みの小さい残存部分までの前記トレンチの主側面に沿って第１の濃度に不純物を導入し、前記厚みの小さい残存部分に沿って前記第１の濃度よりも高い第２の濃度に不純物を導入する工程と、
前記不純物が導入された前記半導体層を酸化性雰囲気で熱処理することによって前記第２の絶縁膜を得る工程と
を含んでいることを特徴とする集積化半導体装置の製造方法。 - 前記半導体層に不純物を導入する工程は、所定角度で前記トレンチ壁面に不純物イオンを注入する工程であることを特徴とする請求項１記載の集積化半導体装置の製造方法。
- 前記半導体層を酸化性雰囲気で加熱することによって前記第２の絶縁膜を得る工程は、
前記第２の濃度に不純物が導入された領域の酸化速度を前記第１の濃度に不純物が導入された領域の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された領域上に得る工程と、
前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程と
を含んでいることを特徴とする請求項１又は２記載の集積化半導体装置の製造方法。 - 前記トレンチを前記半導体層に形成する工程は、
前記半導体層の主面から前記第１の絶縁膜に達しない深さの第１のトレンチを前記半導体層に形成する第１の工程と、
前記第１のトレンチの下の前記半導体層を更に除去して前記第１の絶縁膜に達する先細の先端を有する第２のトレンチを形成する第２の工程と
を含んでいることを特徴とする請求項１又は２又は３記載の集積化半導体装置の製造方法。 - 前記トレンチを前記半導体層に形成する工程は、該トレンチの底と前記第１の絶縁膜との間に、前記第２の絶縁膜を形成する工程で酸化物に変換できる厚みを有する前記半導体層の残存部分が生じるようにトレンチを形成する工程であることを特徴とする請求項１又は２又は３記載の集積化半導体装置の製造方法。
- 前記トレンチの前記半導体層の主面から前記半導体層の前記小さい厚みを有する部分までの主側面は、前記半導体層の主面に対してほぼ垂直に延びていることを特徴とする請求項１乃至５のいずれかに記載の集積化半導体装置の製造方法。
- 前記半導体層の前記小さい厚みを有する部分は、傾斜又は湾曲した表面を有していることを特徴とする請求項１乃至６のいずれかに記載の集積化半導体装置の製造方法。
- 基板と前記基板の上に配置された第１の絶縁膜と前記第１の絶縁膜の上に配置され半導体層とから成るウェーハを用意する工程と、
前記半導体層を複数の半導体素子領域に分離するために前記半導体層の表面から前記第１の絶縁膜に達するトレンチを前記半導体層に形成する工程と、
前記半導体層の前記トレンチの入口から途中までの第１の部分の壁面に沿って第１の濃度に不純物が導入し、前記第１の部分と前記トレンチの先端との間の第２の部分の壁面に沿って前記第１の濃度よりも高い第２の濃度に不純物が導入された部分とを形成する工程と、
前記第２の濃度に不純物が導入された前記第２の部分の酸化速度を前記第１の濃度に不純物が導入された前記第１の部分の酸化速度よりも大きくすることができる第１の温度の熱酸化処理を前記半導体層に施し、前記第１の濃度に不純物が導入された領域上の酸化膜よりも厚い酸化膜を前記第２の濃度に不純物が導入された前記第２の部分上に得る工程と、
前記第１の温度よりも高い第２の温度の熱酸化処理を前記半導体層に施す工程と
を含んでいることを特徴とする集積化半導体装置の製造方法。 - 前記第１及び第２の濃度に不純物を導入する工程は、不純物をイオン注入法で導入する工程であることを特徴とする請求項８記載の集積化半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009087476A JP5446388B2 (ja) | 2009-03-31 | 2009-03-31 | 集積化半導体装置の製造方法 |
| US12/695,354 US8349698B2 (en) | 2009-03-31 | 2010-01-28 | Integrated semiconductor device and method of manufacturing the same |
| CN2010101505005A CN101853860B (zh) | 2009-03-31 | 2010-03-25 | 集成半导体设备和制造该集成半导体设备的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009087476A JP5446388B2 (ja) | 2009-03-31 | 2009-03-31 | 集積化半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010239044A JP2010239044A (ja) | 2010-10-21 |
| JP5446388B2 true JP5446388B2 (ja) | 2014-03-19 |
Family
ID=42783055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009087476A Expired - Fee Related JP5446388B2 (ja) | 2009-03-31 | 2009-03-31 | 集積化半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8349698B2 (ja) |
| JP (1) | JP5446388B2 (ja) |
| CN (1) | CN101853860B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088385A (ja) | 2007-10-02 | 2009-04-23 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| CN103854994A (zh) * | 2012-12-05 | 2014-06-11 | 北大方正集团有限公司 | 一种刻蚀的方法 |
| CN116960064A (zh) * | 2023-09-20 | 2023-10-27 | 深圳市新凯来技术有限公司 | 半导体结构的制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3686721D1 (de) * | 1986-10-08 | 1992-10-15 | Ibm | Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist. |
| JP2788269B2 (ja) | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2589209B2 (ja) * | 1990-09-27 | 1997-03-12 | 株式会社東芝 | 半導体装置の素子間分離領域の形成方法 |
| JPH0590394A (ja) * | 1991-09-26 | 1993-04-09 | Fujitsu Ltd | 半導体装置 |
| JP3788971B2 (ja) * | 1994-02-04 | 2006-06-21 | 三菱電機株式会社 | 半導体装置 |
| US6238998B1 (en) * | 1998-11-20 | 2001-05-29 | International Business Machines Corporation | Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall |
| JP2000294623A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
| JP2002076113A (ja) * | 2000-08-31 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2002158359A (ja) | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20030024215A (ko) | 2001-09-17 | 2003-03-26 | 삼성전자주식회사 | Ｓｏｉ 기판의 트렌치 소자분리막 형성 방법 |
| JP4165079B2 (ja) * | 2002-01-30 | 2008-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP2005183686A (ja) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4265420B2 (ja) * | 2004-01-27 | 2009-05-20 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2006196514A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP5040135B2 (ja) | 2006-03-24 | 2012-10-03 | 株式会社日立製作所 | 誘電体分離型半導体装置及びその製造方法 |
| JP2009088385A (ja) | 2007-10-02 | 2009-04-23 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
-
2009
- 2009-03-31 JP JP2009087476A patent/JP5446388B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-28 US US12/695,354 patent/US8349698B2/en not_active Expired - Fee Related
- 2010-03-25 CN CN2010101505005A patent/CN101853860B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8349698B2 (en) | 2013-01-08 |
| US20100244183A1 (en) | 2010-09-30 |
| CN101853860A (zh) | 2010-10-06 |
| CN101853860B (zh) | 2012-07-11 |
| JP2010239044A (ja) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
| JP4285899B2 (ja) | 溝を有する半導体装置 | |
| US7670911B2 (en) | Method for manufacturing vertical MOS transistor | |
| US6437404B1 (en) | Semiconductor-on-insulator transistor with recessed source and drain | |
| JP3415459B2 (ja) | 半導体装置及びその製造方法 | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| JP2011134837A (ja) | 半導体装置の製造方法 | |
| JP5446388B2 (ja) | 集積化半導体装置の製造方法 | |
| JP3854136B2 (ja) | 半導体素子のトランジスタ及びその製造方法 | |
| TW201926546A (zh) | 半導體裝置之製造方法 | |
| US6566680B1 (en) | Semiconductor-on-insulator (SOI) tunneling junction transistor | |
| US20060088963A1 (en) | Method of manufacturing semiconductor device | |
| JP5135920B2 (ja) | 半導体装置の製造方法 | |
| JP3063898B2 (ja) | 半導体装置の製造方法 | |
| US6432780B2 (en) | Method for suppressing boron penetrating gate dielectric layer by pulsed nitrogen plasma doping | |
| US7723784B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
| US20110204423A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2008205031A (ja) | 半導体装置の製造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007103492A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2020057635A (ja) | 半導体装置の製造方法 | |
| KR101483721B1 (ko) | 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| JP5266738B2 (ja) | トレンチゲート型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5446388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |