JP5444948B2 - Electro-optic device - Google Patents
Electro-optic device Download PDFInfo
- Publication number
- JP5444948B2 JP5444948B2 JP2009195182A JP2009195182A JP5444948B2 JP 5444948 B2 JP5444948 B2 JP 5444948B2 JP 2009195182 A JP2009195182 A JP 2009195182A JP 2009195182 A JP2009195182 A JP 2009195182A JP 5444948 B2 JP5444948 B2 JP 5444948B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electro
- potential
- switching element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電気光学装置及び電子機器に関するものである。 The present invention relates to an electro-optical device and an electronic apparatus.
近年、液晶パネルを用いたプロジェクターにおいて、高輝度化がますます要求されている。プロジェクター用途の液晶パネルでは、画素スイッチング素子としてＨＴＰＳ（高温ポリシリコン）ＴＦＴが使用されているが、投射表示用の光源からの強烈な入射光によりＴＦＴに光リークが生じやすく、リークにより画素ごとに輝度ムラが生じたり、縦クロストークが生じることによる表示品質の低下が課題となっている。このような光リークを低減するために、ＴＦＴの形成領域に遮光構造を設けたり、付加容量を設けることが成されている（例えば、特許文献１，２参照）。 In recent years, higher brightness has been increasingly demanded in projectors using liquid crystal panels. In a liquid crystal panel for a projector, an HTPS (high temperature polysilicon) TFT is used as a pixel switching element. However, light leakage from the TFT is likely to occur due to intense incident light from a light source for projection display. There is a problem of deterioration in display quality due to luminance unevenness or vertical crosstalk. In order to reduce such light leakage, a light shielding structure or an additional capacitor is provided in a TFT formation region (see, for example, Patent Documents 1 and 2).
しかしながら、遮光構造を設けたとしても、ＴＦＴの側方を回り込む光を完全に遮断することはできず、光リークを完全に防止することはできない。また、光リークをさらに少なくするために遮光構造や付加容量を大きくすると、画素の開口率が低下して高輝度化の要請に応えられなくなる。 However, even if a light shielding structure is provided, the light that goes around the side of the TFT cannot be completely blocked, and light leakage cannot be completely prevented. Further, if the light shielding structure and the additional capacity are increased in order to further reduce the light leakage, the aperture ratio of the pixel is lowered and the demand for higher luminance cannot be met.
本発明は、上記従来技術の問題点に鑑み成されたものであって、光リークが無く、高品質の表示が可能な電気光学装置及び電子機器を提供することを目的の一つとする。 SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device and an electronic apparatus that are capable of high-quality display without light leakage.
本発明の電気光学装置は、上記課題を解決するために、一対の基板間に電気光学物質を挟持してなり、一方の基板の電気光学物質側に、画素電極と、画素電極と接続されたスイッチング素子とを有する電気光学装置であって、スイッチング素子が、固定電極と可動電極との間に静電気力を作用させて可動電極と画素電極との接続状態をスイッチングする素子であることを特徴とする。 In order to solve the above problems, an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates, and is connected to the pixel electrode and the pixel electrode on the electro-optical material side of one substrate. An electro-optical device having a switching element, wherein the switching element is an element that switches a connection state between the movable electrode and the pixel electrode by applying an electrostatic force between the fixed electrode and the movable electrode. To do.
本発明によれば、スイッチング素子が、固定電極と可動電極との間に静電気力を作用させて可動電極と画素電極との接続状態をスイッチングする、所謂ＭＥＭＳ素子であることから、オフ状態で可動電極と固定電極とが空間的に離れており、スイッチに光が入射してもリークは生じない。したがって、リークによって画素電極電位が変動することがなく、輝度ムラを生じたり、縦クロストークが生じることもない。また、光リークが生じないのでスイッチング素子の形成領域に遮光膜を設ける必要がなくなる。 According to the present invention, the switching element is a so-called MEMS element that switches the connection state between the movable electrode and the pixel electrode by applying an electrostatic force between the fixed electrode and the movable electrode. The electrode and the fixed electrode are spatially separated, and no leak occurs even when light enters the switch. Therefore, the pixel electrode potential does not fluctuate due to leakage, and luminance unevenness and vertical crosstalk do not occur. Further, since light leakage does not occur, it is not necessary to provide a light shielding film in the switching element formation region.
また、スイッチング素子が、基板の面方向に揺動する可動電極を有することが好ましい。
本発明によれば、可動電極が基板の面方向に揺動するラテラル構造のスイッチング素子であることから、スイッチング素子の高さ方向を縮小することができるので、基板の厚さを薄くすることが可能になる。
Moreover, it is preferable that the switching element has a movable electrode that swings in the surface direction of the substrate.
According to the present invention, since the movable electrode is a lateral switching element that swings in the plane direction of the substrate, the height direction of the switching element can be reduced, so that the thickness of the substrate can be reduced. It becomes possible.
また、スイッチング素子が、基板上に形成された素子収容室の内部に配置されていることが好ましい。
本発明によれば、可動電極の揺動に支障を来たすことがなくなり、良好なスイッチング動作が可能で、信頼性に優れた液晶装置を提供することができる。
Moreover, it is preferable that the switching element is arrange | positioned inside the element storage chamber formed on the board | substrate.
According to the present invention, it is possible to provide a liquid crystal device that does not hinder the swinging of the movable electrode, can perform a good switching operation, and has excellent reliability.
また、素子収容室が、基板上に形成された定電位配線に接続されていることが好ましい。
本発明によれば、素子収容室を定電位にすることで画素電極とスイッチング素子との間が電気的にシールドされる。これにより、素子収容室内のスイッチング動作における外場の影響を遮断することができるので、良好な接続を行える。
In addition, the element housing chamber is preferably connected to a constant potential wiring formed on the substrate.
According to the present invention, between the pixel electrode and the switching element is electrically shielded by setting the element accommodating chamber to a constant potential. Thereby, since the influence of the external field in the switching operation in the element housing chamber can be blocked, a good connection can be performed.
また、前記基板上に、層間絶縁膜を介して積層された複数の配線層が形成されており、前記素子収容室が、複数の前記配線層の配線材料を積層してなる構造を有することが好ましい。
本発明によれば、スイッチング素子の可動に十分な空間を確保することができる。
In addition, a plurality of wiring layers laminated via an interlayer insulating film are formed on the substrate, and the element housing chamber has a structure in which a plurality of wiring materials of the wiring layers are laminated. preferable.
According to the present invention, a sufficient space for moving the switching element can be ensured.
また、前記素子収容室の側壁部が、前記スイッチング素子の前記固定電極及び前記可動電極と同一の前記配線層に形成されていることが好ましい。
本発明によれば、素子収容室の側壁部を配線形成工程と同時に形成することが可能なため、製造効率がよい。
Moreover, it is preferable that the side wall part of the said element storage chamber is formed in the said wiring layer same as the said fixed electrode and said movable electrode of the said switching element.
According to the present invention, since the side wall portion of the element housing chamber can be formed at the same time as the wiring forming step, the manufacturing efficiency is good.
また、前記素子収容室の天井部が、前記側壁部を構成する前記配線層よりも上層の前記配線層の配線材料からなり、前記天井部と前記側壁部とが接続されていることが好ましい。
本発明によれば、配線材料からなる天井部と側壁部とにより素子収容室が構成されることとなり、スイッチング素子の動作により発生する電界を遮断し、液晶や画素電極の画素電極の電位に漏れ電界が影響するのを防止することができる。
Moreover, it is preferable that the ceiling part of the element accommodating chamber is made of a wiring material of the wiring layer above the wiring layer constituting the side wall part, and the ceiling part and the side wall part are connected.
According to the present invention, the element housing chamber is configured by the ceiling portion and the side wall portion made of the wiring material, and the electric field generated by the operation of the switching element is cut off and leaks to the potential of the pixel electrode of the liquid crystal or the pixel electrode. The influence of the electric field can be prevented.
また、前記天井部を厚さ方向に貫通する貫通孔を有することが好ましい。
本発明によれば、素子収容室をエッチングにて形成する際、天井部に設けられた貫通孔を通じてエッチング液等を下層側へ供給することができる。
Moreover, it is preferable to have a through-hole penetrating the ceiling portion in the thickness direction.
According to the present invention, when the element housing chamber is formed by etching, the etching solution or the like can be supplied to the lower layer side through the through hole provided in the ceiling portion.
また、前記天井部上に、さらに上層の前記配線層の配線材料からなる被覆層が形成されていることが好ましい。
本発明によれば、天井部上に被覆層を形成することによって、天井部に形成された貫通孔を閉塞することができ、これによって、素子収容室を密閉空間とすることが可能となる。
これにより、素子収容室内を真空状態としたり、不活性ガスや液体等を封入させることが可能となる。これによって、スイッチング素子のスイッチング動作に支障を来たす要因を排除することが可能となり、良好なスイッチング動作が行える。また、スイッチング素子の酸化を防止して劣化等を抑えることも可能である。
Further, it is preferable that a coating layer made of a wiring material of the upper wiring layer is formed on the ceiling portion.
According to the present invention, by forming the coating layer on the ceiling portion, the through hole formed in the ceiling portion can be closed, thereby making it possible to make the element accommodating chamber a sealed space.
Thereby, it becomes possible to make the element storage chamber into a vacuum state or to enclose an inert gas, a liquid, or the like. As a result, it is possible to eliminate a factor that hinders the switching operation of the switching element, and a satisfactory switching operation can be performed. It is also possible to prevent deterioration of the switching element by preventing the deterioration.
本発明のスイッチは、上記課題を解決するために、層間絶縁膜を介して積層された複数の配線層を有する基板と、複数の前記配線層のうち少なくとも一つの前記配線層に形成された固定電極及び可動電極並びに端子電極と、複数の前記配線層の配線材料を積層してなる構造を有し、前記固定電極及び前記可動電極並びに前記端子電極を内部に収容する素子収容室と、を有している。
本発明によれば、同一の配線層に形成された固定電極、可動電極及び端子電極が、素子収容室内に収容されることから、スイッチング動作に支障を来たす要因がなくなって、良好な接続を行える。
In order to solve the above problems, a switch according to the present invention includes a substrate having a plurality of wiring layers stacked via an interlayer insulating film, and a fixing formed on at least one of the plurality of wiring layers. An electrode housing, a movable electrode, a terminal electrode, and an element housing chamber in which the fixed electrode, the movable electrode, and the terminal electrode are housed. doing.
According to the present invention, since the fixed electrode, the movable electrode, and the terminal electrode formed in the same wiring layer are accommodated in the element accommodating chamber, there is no factor that hinders the switching operation, and a good connection can be made. .
本発明のスイッチの製造方法は、上記課題を解決するために、層間絶縁膜を介して積層された複数の配線層を有する基板と、複数の前記配線層のうち少なくとも一つの前記配線層に形成された固定電極及び可動電極並びに端子電極と、複数の前記配線層の配線材料を積層してなる構造を有し、前記固定電極及び前記可動電極並びに前記端子電極を内部に収容する素子収容室と、を有するスイッチの製造方法であって、前記基板上に第１の薄膜を形成する工程と、前記第１の薄膜をパターニングすることで、前記固定電極及び前記可動電極並びに前記端子電極と、前記素子収容室の側壁部と、を形成する工程と、前記側壁部の内部に犠牲膜を形成する工程と、前記第１の薄膜及び前記犠牲膜上に第２の薄膜を形成する工程と、前記第２の薄膜をパターニングすることで、前記素子収容室の天井部と、前記天井部を貫通して前記犠牲膜に達する貫通孔とを形成する工程と、前記貫通孔を介してエッチャントを供給することで前記犠牲膜を除去する工程と、を有している。 In order to solve the above problems, a method of manufacturing a switch according to the present invention is formed on a substrate having a plurality of wiring layers stacked via an interlayer insulating film, and at least one of the plurality of wiring layers. A fixed electrode, a movable electrode, and a terminal electrode, and an element accommodating chamber for accommodating the fixed electrode, the movable electrode, and the terminal electrode therein, wherein the fixed electrode, the movable electrode, and the terminal electrode are accommodated therein. A step of forming a first thin film on the substrate, and patterning the first thin film, whereby the fixed electrode, the movable electrode, the terminal electrode, A step of forming a side wall portion of the element housing chamber, a step of forming a sacrificial film inside the side wall portion, a step of forming a second thin film on the first thin film and the sacrificial film, The second thin film The sacrificial film is formed by turning to form a ceiling part of the element accommodating chamber and a through hole that penetrates the ceiling part and reaches the sacrificial film, and supplying an etchant through the through hole. And a step of removing.
本発明によれば、固定電極、可動電極及び端子電極の形成と同時に素子収容室の側壁部が形成される。また、天井部を貫通する貫通孔を通じてエッチャントを供給して、側壁部の内側に形成された犠牲膜を除去することによって、固定電極、可動電極及び端子電極が空隙内に開放されるとともに素子収容室が形成される。これにより、従来よりもエッチング工程を少なくすることができるので、製造効率が向上する。 According to the present invention, the side wall portion of the element housing chamber is formed simultaneously with the formation of the fixed electrode, the movable electrode, and the terminal electrode. Further, by supplying an etchant through a through-hole penetrating the ceiling portion and removing the sacrificial film formed inside the side wall portion, the fixed electrode, the movable electrode, and the terminal electrode are opened in the gap and the element is accommodated. A chamber is formed. As a result, the number of etching steps can be reduced as compared with the prior art, and the manufacturing efficiency is improved.
本発明の電気光学装置の駆動方法は、前記固定電極に入力する電位のローレベルを、前記可動電極に入力するハイレベル電位とローレベル電位の中間値にほぼ等しくすることを特徴とする。
本発明によれば、各電極の電位を比較的低く抑えつつ、確実にスイッチング素子を動作させることができる。
The driving method of the electro-optical device according to the present invention is characterized in that the low level of the potential input to the fixed electrode is substantially equal to an intermediate value between the high level potential and the low level potential input to the movable electrode.
According to the present invention, it is possible to reliably operate the switching element while keeping the potential of each electrode relatively low.
本発明の電子機器は、先に記載の電気光学装置を備えている。
本発明によれば、ＭＥＭＳスイッチを用いた光リークのない高表示品質の表示手段を具備した電子機器が得られる。
The electronic apparatus of the present invention includes the electro-optical device described above.
According to the present invention, it is possible to obtain an electronic apparatus including a display unit having a high display quality without light leakage using a MEMS switch.
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
図１を参照して本発明に係る液晶装置の具体的な構成例について説明する。
図１（ａ），（ｂ）に示すように、液晶装置１００（電気光学装置）は、スイッチング素子基板１０と、対向基板２０とが、平面視略矩形枠状のシール材５２を介して貼り合わされ、このシール材５２によって区画された領域内に液晶層５０（電気光学物質）が封入された構成を備える。シール材５２の内側の領域には、遮光性材料からなる周辺見切部５３が矩形枠状に形成されている。シール材５２の外側の周辺回路領域には、データ線駆動回路１０１及び外部回路実装端子２０２がスイッチング素子基板１０の一辺に沿って配設されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４，１０４が設けられている。スイッチング素子基板１０の残る一辺には、表示部５の両側に設けられた走査線駆動回路１０４，１０４間を接続する複数の配線１０５が形成されている。また、対向基板２０の角部には、スイッチング素子基板１０と対向基板２０との間で電気的導通をとるための基板間導通材１０６が配設されている。
A specific configuration example of the liquid crystal device according to the present invention will be described with reference to FIG.
As shown in FIGS. 1A and 1B, the liquid crystal device 100 (electro-optical device) includes a
図２は、本実施形態に係る液晶装置１００の等価回路図である。
液晶装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路１０４、データ線駆動回路１０１が配置されている。また表示部５には、走査線駆動回路１０４から延びる複数の走査線３６と、データ線駆動回路１０１から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。そして、各画素に各画素電極３５へ所定の画像信号を供給するためのスイッチング素子４１が形成されている。スイッチング素子４１は、ＭＥＭＳ技術を利用したマイクロ接点開閉器、いわゆるＭＥＭＳスイッチであってドレイン電極１８（図３参照）と画素電極３５との接続状態をスイッチングする。
FIG. 2 is an equivalent circuit diagram of the
The
走査線駆動回路１０４は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられたスイッチング素子４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
データ線駆動回路１０１は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
The scanning
The data line driving
図３は、本実施形態に係るスイッチング素子４１を示す平面図であり、図４は、図３のＡ−Ａ線に沿う位置におけるスイッチング素子基板１０の部分断面図である。
本実施形態のスイッチング素子基板１０は、基板本体１０Ａ、スイッチング素子４１、画素電極３５等を主体として構成されている。基板本体１０Ａ上には層間絶縁膜を介して複数の配線層が形成されており、これら複数の配線層の配線材料を積層して構成される素子収容室７内にスイッチング素子４１が収容されている。
FIG. 3 is a plan view showing the switching
The switching
本実施形態のスイッチング素子４１は、ラテラル構造のカンチレバー４２を備えている。図３及び図４に示すように、カンチレバー４２は、データ線３８から図示上方に立設された支持部２１と、支持部２１の上部に形成されたソース電極１９と、ソース電極１９から基板本体１０Ａの面方向に延出された可動電極２２とを有している。また、可動電極２２の側方には、固定電極としてのゲート電極１７が設けられるとともに、可動接点２２ａの近傍に端子電極としてのドレイン電極１８が設けられている。
The switching
スイッチング素子４１において、ゲート電極１７とカンチレバー４２との間に電圧を印加すると、ゲート電極１７とカンチレバー４２との間に発生する静電気力により可動電極２２が基板の面方向に揺動する。これにより、可動電極２２の可動接点２２ａを、ドレイン電極１８に対して接触／非接触状態に制御することができる。
In the switching
以下に、スイッチング素子基板１０の構成について詳述する。
スイッチング素子基板１０を構成する基板本体１０Ａはガラスや石英等の透光性材料からなり、その表面上に不図示の下地膜を介して、データ線３８及び接続配線１７ａ、１８ａを含む導電パターン３７が形成されている。導電パターン３７を含む基板本体１０Ａ上の領域に、例えばシリコン窒化膜からなる第１層間絶縁膜１２が形成されている。
Hereinafter, the configuration of the
A
第１層間絶縁膜１２上方の第１層間絶縁膜１２から離間した位置に、可動電極２２、ソース電極１９、ゲート電極１７、ドレイン電極１８及び走査線３６が形成されている。これら可動電極２２、ソース電極１９、ゲート電極１７及びドレイン電極１８は、第１層間絶縁膜１２上に形成された第２層間絶縁膜２４上の配線層に形成されており、素子収容室７内において第２層間絶縁膜２４が部分的に除去されているため、素子収容室７の底壁を成す第１層間絶縁膜１２から離間した位置に配置されている。
A
ソース電極１９は、データ線３８と平面的に重なるように形成されており、第１層間絶縁膜１２を貫通する支持部２１によってデータ線３８と接続されている。ソース電極１９から延出された可動電極２２は、基端側が固定端としてソース電極１９に固定され、先端側が自由端として宙に浮いた片持ち梁構成とされている。
The
ゲート電極１７は、ソース電極１９とドレイン電極１８との間に配置され、その表面には高誘電率の絶縁膜からなるキャップ層１６が設けられている。ゲート電極１７は、第１層間絶縁膜１２の下層側の配線層に形成された接続配線１７ａと接続されている。接続配線１７ａは、ゲート電極１７との接続位置から素子収容室７の外側に引き出され、走査線３６と平面的に重なる位置で走査線３６と接続されている。
The
ドレイン電極１８は、可動電極２２の先端部近傍に、可動接点２２ａと接触可能に形成されている。ドレイン電極１８は、第１層間絶縁膜１２の下層側の配線層に形成された接続配線１８ａと接続されている。接続配線１８ａは、ドレイン電極１８との接続位置から素子収容室７の外側に引き出され、その先端部において導電部３４ａと接続されている。
The
ゲート電極１７及びドレイン電極１８は、基板の面方向において走査線３６と可動電極２２との間に配置されており、このうちゲート電極１７が可動電極２２の長さ方向中央部と対向する位置に形成され、ドレイン電極１８が可動電極２２の可動接点と対向する位置に形成されている。可動電極２２とゲート電極１７間の間隔は、可動電極２２とドレイン電極１８間の間隔よりも大きく設定されており、例えば３倍以上あることが望ましい。
The
図４に示す通り、本実施形態では、スイッチング素子４１が素子収容室７内に収容されている。より詳しくは、素子収容室７内部の空間に、スイッチング素子４１を構成する可動電極２２、ソース電極１９、ゲート電極１７及びドレイン電極１８が露出している。
As shown in FIG. 4, in this embodiment, the switching
素子収容室７は、第１層間絶縁膜１２からなる底壁部１２ａと、スイッチング素子４１を取り囲む側壁部７１と、側壁部７１及びスイッチング素子４１を覆うように形成された第１被覆層２８と、第１被覆層２８上に形成された第２被覆層２９とを有する。
The
素子収容室７の側壁部７１は、平面視矩形枠状であり、上記したドレイン電極１８及び可動電極２２等と同層の配線層に、同一の配線材料を用いて形成されている。側壁部７１に囲まれた内側の第２層間絶縁膜２４を選択的に除去することで、スイッチング素子４１と底壁部１２ａとの間に空間が形成されている。
第１被覆層２８は、側壁部７１上の第３層間絶縁膜２５上の配線層に形成されている。第１被覆層２８は側壁部７１とほぼ同等の外形状を有する矩形状であり、側壁部７１の上面と接続されている。第１被覆層２８の内側には、第３層間絶縁膜２５を選択的に除去することで空間が形成されており、かかる空間によりスイッチング素子４１と第１被覆層２８とが離間して配置されている。
The
The
素子収容室７の天上部を構成する第１被覆層２８には、第１被覆層２８を膜厚方向に貫通する複数の貫通孔２８ａが形成されている。複数の貫通孔２８ａは、第１被覆層２８及び側壁部７１に囲まれた空間に連通しており、製造時に第２層間絶縁膜２４及び第３層間絶縁膜２５を選択的除去するにあたり、エッチャントを素子収容室７内へ注入するためのエッチャント注入孔として機能する。貫通孔２８ａの配置位置や大きさ等はエッチング領域やエッチャントの注入し易さ、エッチング後の封止の容易性等を考慮して適宜設定されることが好ましい。なお、貫通孔２８ａの平面視における形状は特に限定されるものではなく、スリット状やドット状など、任意の形状とすることができる。
A plurality of through
第１被覆層２８上には、さらに上層の配線層の形成材料からなる第２被覆層２９が形成されている。第２被覆層２９は、第１被覆層２８に形成された複数の貫通孔２８ａの開口を閉塞するように第１被覆層２８の表面に形成されている。第２被覆層２９により貫通孔２８ａが封止されることで素子収容室７内を密閉空間としている。本実施形態の場合、密閉された素子収容室７内は真空状態とされている。あるいは、素子収容室７内を不活性ガスや絶縁性液体等によって満たしてもよい。
On the
素子収容室７の外側に位置する第３層間絶縁膜２５上には、その表面を覆うようにして保護膜２７が形成されている。保護膜２７の材料としては透光性を有する絶縁材料が用いられ、例えばシリコン窒化膜が挙げられる。保護膜２７は、素子収容室７の外側に位置する第３層間絶縁膜２５及び第２層間絶縁膜２４がエッチングされるのを防止する目的で形成されている。
A
第２被覆層２９、保護膜２７を覆って第４層間絶縁膜２６が形成されている。第４層間絶縁膜２６上に画素電極３５が形成されている。画素電極３５は、第１被覆層２８と同一の配線層に形成された導電部３４ｂと、側壁部７１と同一の配線層に形成された導電部３４ａとを介して、接続配線１８ａと接続されている。なお、画素電極３５上には、図示略の配向膜が形成されている。
A fourth
本実施形態において素子収容室７は、基板本体１０Ａ上に形成された不図示の定電位配線に接続されている。すなわち、動作中に素子収容室７は一定電位に保持され、内部で動作するスイッチング素子４１から発生する電界を遮蔽し、漏れ電界が画素電極３５や液晶に作用するのを防止する。
In the present embodiment, the
なお、素子収容室７は、各々の画素４０に設けられているので、例えば、同一の走査線３６に属する画素４０の素子収容室７同士を配線で接続し、表示部５の最外周に配置された画素４０の素子収容室７を定電位配線に接続してもよい。あるいは、同一のデータ線３８に属する画素４０の素子収容室７同士を配線で接続し、表示部５の最外周において定電位配線に接続してもよい。
Since the
上記構成のスイッチング素子４１を備えた液晶装置１００の動作について簡単に説明する。
液晶装置１００の表示部５に画像を表示させるには、走査線駆動回路１０４から走査線３６を介して画素４０に選択信号を供給するとともに、データ線駆動回路１０１からデータ線３８を介して画像信号を供給する。
An operation of the
In order to display an image on the
データ線３８を通じて供給された画像信号は、ソース電極１９及び可動電極２２に入力され、可動電極２２は画像信号に応じた電位となる。一方、走査線３６を通じて供給された選択信号は、ゲート電極１７に入力される。このとき、可動電極２２とゲート電極１７との間に電位差があると、かかる電位差に応じた静電気力がゲート電極１７と可動電極２２との間に作用する。これにより、可動電極２２が弾性変形し、ゲート電極１７側へ引き寄せられる。
The image signal supplied through the
そして、可動電極２２とゲート電極１７との間の電位差が十分に大きく（例えば１０Ｖ程度）、可動電極２２の変形量が大きい場合には、可動電極２２とドレイン電極１８とが接触して導通し、画像信号がドレイン電極１８を介して画素電極３５に入力される。一方、可動電極２２とゲート電極１７との電位差が小さく、変形した可動電極２２とドレイン電極１８とが接触しない場合には、画素電極３５には画像信号は入力されない。
When the potential difference between the
すなわち、本実施形態の液晶装置１００では、画素４０に入力する選択信号と画像信号との電位差によりスイッチング素子４１の動作、非動作を制御することができ、表示部５に配列された任意の画素４０に対して所望の画像信号を入力することができる。
そして、所定の画像に対応した画像信号を各々の画素４０に入力することで、各々の画素４０に属する画素電極３５と共通電極２３との電位差により液晶層５０の配向状態を制御し、表示部５に所定の画像を表示させることができる。
That is, in the
Then, by inputting an image signal corresponding to a predetermined image to each
以上の構成を備えた本実施形態の液晶装置１００によれば、スイッチング素子４１にＭＥＭＳ素子が採用されていることで、オフ状態のスイッチング素子４１において、可動電極２２と固定電極（ドレイン電極１８）とが空間的に離れた状態となる。したがって、スイッチング素子４１に光が入射したとしてもリークが生じることはない。したがってリークによって画素電極３５の電位が変動することがなく、輝度ムラを生じたり、縦クロストークが生じることもない。
According to the
また、光リークが生じないことから、スイッチング素子４１の形成領域に遮光膜を設ける必要がなく、付加容量を設ける必要もないので、画素４０の開口率を高め、明るい表示を得ることができる。
In addition, since no light leakage occurs, it is not necessary to provide a light-shielding film in the formation region of the switching
また、本実施形態のスイッチング素子４１は、可動電極２２が基板の面方向に揺動するラテラル構造のスイッチング素子であることから、スイッチング素子４１の高さ方向を縮小することができるので、スイッチング素子基板１０を薄型化することが可能である。
Moreover, since the switching
（液晶装置の製造方法）
以下、上記構成の液晶装置の製造方法について説明する。
なお、液晶装置の基本的な製造工程は周知の方法と同様であるため、ここでは、本発明の特徴であるスイッチング素子４１の製造工程について詳細に説明し、周知の製造方法を適用できる工程については適宜説明を省略する。
図５は、スイッチング素子基板１０の製造方法のフローチャート図である。図６〜図８は、図５に示す各工程における概略断面図である。
(Manufacturing method of liquid crystal device)
Hereinafter, a method for manufacturing the liquid crystal device having the above configuration will be described.
Since the basic manufacturing process of the liquid crystal device is the same as a known method, here, the manufacturing process of the switching
FIG. 5 is a flowchart of the method for manufacturing the
図５に示すように、スイッチング素子基板１０の製造方法は、第１配線層形成工程Ｓ１と、第１層間絶縁膜形成工程Ｓ２と、第２層間絶縁膜形成工程Ｓ３と、第２配線層形成工程Ｓ４と、第３層間絶縁膜形成工程Ｓ５と、第３配線層形成工程Ｓ６と、保護膜形成工程Ｓ７と、犠牲膜除去工程Ｓ８と、第４配線層形成工程Ｓ９と、第４層間絶縁膜形成工程Ｓ１０と、画素電極形成工程Ｓ１０と、を有する。
As shown in FIG. 5, the method for manufacturing the
まず、第１配線層形成工程Ｓ１では、図６（ａ）に示すようにガラス基板や石英基板等からなる基板本体１０Ａ上に、データ線３８及び接続配線１７ａ、１８ａを含む導電パターン３７を形成する。導電パターン３７を形成する方法としては、アルミニウムやクロム、タンタル等の金属、あるいは不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法を用いて基板本体１０Ａ上に所定の膜厚で成膜した後、かかる導電膜を公知のフォトリソグラフィー技術及びエッチング技術を用いてパターニングすることによって導電パターン３７を得る。
First, in the first wiring layer forming step S1, as shown in FIG. 6A, a
なお、導電パターン３７を形成する前に、シリコン酸化膜等からなる下地膜を基板本体１０Ａ上に形成してもよい。また、導電パターン３７を形成する前に、基板本体１０Ａ上に走査線駆動回路１０４やデータ線駆動回路１０１を形成してもよい。さらに、第１配線層形成工程Ｓ１は、上記駆動回路を作製する工程の一部一部であってもよい。すなわち、駆動回路を構成する半導体素子（インバーターやトランスミッションゲート）の電極や配線を形成する際に、同時に導電パターン３７を形成してもよい。
Note that a base film made of a silicon oxide film or the like may be formed on the
次に、第１層間絶縁膜形成工程Ｓ２では、データ線３８を覆うように基板本体１０Ａの全面に所定の膜厚のシリコン窒化膜あるいはアルミナ膜からなる第１層間絶縁膜１２を成膜する。第１層間絶縁膜１２は、例えばスパッタ法やＣＶＤ法など、公知の成膜法を用いて形成することができる。
なお、第１層間絶縁膜１２の形成材料は特に限定されないが、本実施形態では第１層間絶縁膜１２は素子収容室７の底壁部１２ａを構成するので、犠牲膜となる第２層間絶縁膜２４及び第３層間絶縁膜２５との選択比を十分大きくとれる材料が選択される。
Next, in the first interlayer insulating film forming step S2, the first
Although the material for forming the first
次に、第２層間絶縁膜形成工程Ｓ３では、まず、第１層間絶縁膜１２上にシリコン酸化膜を成膜することによって第２層間絶縁膜２４を形成する。その後、図６（ｂ）に示すように、公知のフォトリソグラフィー工程及びエッチング工程により第２層間絶縁膜２４をパターニングし、素子形成領域に開口部２４Ａ〜２４Ｅを形成する。
Next, in the second interlayer insulating film forming step S <b> 3, first, a second
本実施形態の場合、図６（ｂ）に示すように、開口部２４Ａ〜２４Ｄと開口部２４Ｅとは、深さの異なる凹部である。これらの開口部２４Ａ〜２４Ｅは、例えば、第１層間絶縁膜１２及び第２層間絶縁膜２４を２段階でエッチングすることにより形成することができる。
まず、開口部２４Ａ〜２４Ｅの全てに対応する位置の第２層間絶縁膜２４をエッチングして第１層間絶縁膜１２に達する開口部を形成する。これにより、第２層間絶縁膜２４のみを貫通する開口部２４Ｅを形成することができる。その後、開口部２４Ａ〜２４Ｄのみに対応する位置の第１層間絶縁膜１２をエッチングしてデータ線３８、接続配線１７ａ、１８ａに達する開口部を形成することで、第１層間絶縁膜１２と第２層間絶縁膜２４とを貫通する開口部２４Ａ〜２４Ｄを形成することができる。
In the case of this embodiment, as shown in FIG. 6B, the
First, the second
次に、第２配線層形成工程Ｓ４では、図６（ｃ）に示すように、第２層間絶縁膜２４上に、不純物をドープした多結晶シリコンや金属（アルミニウム、金、白金、イリジウムなど）からなる導電膜７０をスパッタ法やＣＶＤ法を用いて第２層間絶縁膜２４上に成膜する。
その後、導電膜７０をフォトリソグラフィー工程及びエッチング工程により所定の平面形状にパターニングすることで、図６（ｄ）に示すように、ソース電極１９、可動電極２２、ゲート電極１７、ドレイン電極１８及び側壁部７１、及び導電部３４ａをパターン形成する。このとき、図３に示した走査線３６も同時に形成される。
Next, in the second wiring layer forming step S4, as shown in FIG. 6C, on the second
Thereafter, the
図６（ｄ）に示すように、第２配線層形成工程Ｓ４により形成されるソース電極１９は、開口部２４Ａを介してデータ線３８に接続されている。ゲート電極１７は、開口部２４Ｂを介して接続配線１７ａに接続されている。ドレイン電極１８及び導電部３４ａは、それぞれ開口部２４Ｃ、２４Ｄを介して接続配線１８ａに接続されている。側壁部７１は、開口部２４Ｅを介して第１層間絶縁膜１２の表面に接続されている。また、図６には現れてないが、走査線３６と接続配線１７ａも、第１及び第２層間絶縁膜１２，２４を貫通して形成された開口部を介して接続されている。
As shown in FIG. 6D, the
なお、第２配線層形成工程Ｓ４で上記の各電極を形成した後、図示のように、ゲート電極１７の表面に高誘電率絶縁膜（窒素添加ハフニウムシリケート膜など）からなるキャップ層１６を形成しておく。また、基板本体１０Ａ上に、静電気対策の導電膜パターンが形成されている場合には、第２配線層形成工程Ｓ４の後、キャップ層１６を形成する前に切断しておく。
In addition, after forming each of the electrodes in the second wiring layer forming step S4, a
次に、第３層間絶縁膜形成工程Ｓ５では、図６（ｅ）に示すように、ソース電極１９、可動電極２２、ゲート電極１７、ドレイン電極１８、側壁部７１、及び導電部３４ａを覆うようにして、例えばシリコン酸化膜からなる第３層間絶縁膜２５を形成する。
その後、図７（ａ）に示すように、フォトリソグラフィー工程及びエッチング工程により、素子形成領域に対応する第３層間絶縁膜２５に開口部２５Ａ、２５Ｂを形成する。開口部２５Ａは、第３層間絶縁膜２５を貫通して側壁部７１に達する矩形枠状の溝部（凹部）であり、開口部２５Ｂは、第３層間絶縁膜２５を貫通して導電部３４ａに達する凹部である。
Next, in the third interlayer insulating film forming step S5, as shown in FIG. 6E, the
Thereafter, as shown in FIG. 7A,
次に、第３配線層形成工程Ｓ６では、まず、図７（ｂ）に示すように、開口部２５Ａ、２５Ｂの内部を埋め込むようにして、第３層間絶縁膜２５上に、金属（アルミニウム、金、白金、イリジウムなど）や不純物をドープしたシリコンなどからなる導電膜７２を形成する。
その後、図７（ｃ）に示すように、フォトリソグラフィー工程及びドライエッチング工程により導電膜７２をパターニングすることで、複数の貫通孔２８ａを有する第１被覆層２８と、導電部３４ｂとを形成する。第１被覆層２８は、開口部２５Ａを介して側壁部７１の上面に接続されている。導電部３４ｂは、開口部２５Ｂを介して導電部３４ａの上面に接続されている。第１被覆層２８の貫通孔２８ａは、第１被覆層２８を貫通して第３層間絶縁膜２５に達している。
以上の工程により、基板本体１０Ａ上に、素子収容室７と、素子収容室７内に収容されたスイッチング素子４１とが形成される。
Next, in the third wiring layer formation step S6, first, as shown in FIG. 7B, a metal (aluminum, aluminum, etc.) is formed on the third
Thereafter, as shown in FIG. 7C, the
Through the above steps, the
次に、保護膜形成工程Ｓ７では、図７（ｄ）に示すように、第１被覆層２８の外側に露出している第３層間絶縁膜２５の表面を覆うようにして保護膜２７を形成する。すなわち、シリコン窒化膜やアルミニウム酸化膜からなる保護膜を第１被覆層２８と導電部３４ｂとを含む第３層間絶縁膜２５上の領域に成膜した後、かかる保護膜をフォトリソグラフィー工程及びエッチング工程によりパターニングすることで、第１被覆層２８及び導電部３４ｂを露出させ、保護膜２７とする。保護膜２７は、第１被覆層２８の複数の貫通孔２８ａを露出させるようにパターン形成される。
Next, in the protective film forming step S7, as shown in FIG. 7D, a
次に、犠牲膜除去工程Ｓ８では、図８（ａ）に示すように、貫通孔２８ａを介して第１被覆層２８の下層側にエッチャントを供給し、内部の第２層間絶縁膜２４と第３層間絶縁膜２５とからなる犠牲膜を選択的に除去する。エッチング方法としては、例えばＨＦ系のガスを用いたドライエッチングが好適であるが、ウェットエッチングによって第２層間絶縁膜２４及び第３層間絶縁膜２５を除去することも可能である。
Next, in the sacrificial film removing step S8, as shown in FIG. 8A, an etchant is supplied to the lower layer side of the
この工程において、第１被覆層２８の下層側の第２層間絶縁膜２４と第３層間絶縁膜２５は、シリコン窒化膜などからなる第１層間絶縁膜１２と、金属や多結晶シリコンからなる側壁部７１とによって他の部位の第２層間絶縁膜２４及び第３層間絶縁膜２５から隔離されている。この他の部位から隔離された第２層間絶縁膜２４及び第３層間絶縁膜２５が、本実施形態において選択的に除去される犠牲膜である。
In this step, the second
そして、第１被覆層２８と導電部３４ｂ以外の平面領域は保護膜２７で覆われているため、第３層間絶縁膜２５は貫通孔２８ａの内部にのみ露出している。そのため、貫通孔２８ａから進入したエッチャントによって、素子収容室７の内部に閉じこめられている第２層間絶縁膜２４及び第３層間絶縁膜２５のみがエッチングされ、これにより形成された空間内にソース電極１９、可動電極２２、ゲート電極１７、及びドレイン電極１８等が露出される。この工程により、それまで第２層間絶縁膜２４内に埋め込まれていた可動電極２２が素子収容室７内に開放され、可動電極２２が弾性変形可能な状態となる。
Since the planar region other than the
次に、第４配線層形成工程Ｓ９では、図８（ｂ）に示すように、第１被覆層２８上に複数の貫通孔２８ａを閉塞するようにして、金属（アルミニウム、金、白金、イリジウムなど）や多結晶シリコン等からなる第２被覆層２９をパターン形成する。
この工程において、真空雰囲気下において第２被覆層２９を形成することにより、素子収容室７内を真空状態の閉空間とすることができる。
Next, in the fourth wiring layer forming step S9, as shown in FIG. 8B, a plurality of through
In this step, by forming the
次に、第４層間絶縁膜形成工程Ｓ１０では、図８（ｃ）に示すように、第２被覆層２９及び保護膜２７を覆うようにして、例えばシリコン酸化膜からなる第４層間絶縁膜２６を形成する。
次に、画素電極形成工程Ｓ１１では、フォトリソグラフィー工程及びエッチング工程により第４層間絶縁膜２６を貫通して導電部３４ａの上面に達する開口部２６Ａを形成する。その後、基板本体１０Ａの全面に、例えばＩＴＯ（Indium Tin Oxide）等からなる透明導電膜を成膜した後、かかる透明導電膜をフォトリソグラフィー工程及びエッチング工程によりパターニングすることで、画素電極３５を形成する。そして、画素電極３５を覆うようにして基板本体１０Ａの最表層に配向膜（図示略）を形成する。
以上の工程により、本実施形態のスイッチング素子基板１０を製造することができる。
Next, in the fourth interlayer insulating film forming step S10, as shown in FIG. 8C, the fourth
Next, in the pixel electrode formation step S11, an
Through the above steps, the switching
以上により作製したスイッチング素子基板１０と、別途用意した対向基板２０とをシール材５２を介して貼り合わせた後、スイッチング素子基板１０と対向基板２０とシール材５２とにより囲まれた空間に液晶を封入することで、本実施形態の液晶装置１００を製造することができる。
After the
上述した製造方法によれば、第１被覆層２８に形成した貫通孔２８ａを介して、犠牲膜である素子収容室７内の第２層間絶縁膜２４及び第３層間絶縁膜２５を除去することで、スイッチング素子４１の可動領域となる空間を容易に形成することができる。
また、第２層間絶縁膜２４及び第３層間絶縁膜２５を除去するに際して、シリコン窒化膜からなる第１層間絶縁膜１２や保護膜２７をエッチングストッパーとして利用するので、犠牲膜除去工程において基板本体１０Ａや第３層間絶縁膜２５を保護することができる。
According to the manufacturing method described above, the second
Further, when the second
また、犠牲膜除去に用いた貫通孔２８ａを、第１被覆層２８の上層に形成した第２被覆層２９で塞ぐので、素子収容室７を閉空間とすることができる。これにより、素子収容室７に液晶やゴミが侵入して信頼性を低下させるのを回避することができる。
Further, since the through
さらに、本実施形態のスイッチング素子４１は、可動電極２２が基板の面方向に揺動するラテラル構造のスイッチング素子であることから、可動電極２２と、固定電極であるゲート電極１７とを同一の配線層に形成することができ、バーティカル構造のスイッチング素子に比べて、基板の製造工程を簡略化することができる。
Furthermore, since the switching
（液晶装置の駆動方法）
次に、本実施形態の液晶装置の駆動方法について、図９及び図１０を参照しつつ説明する。
図９は、本実施形態の液晶装置の駆動方法における１画素内の各電極の電位状態を示す図である。また図１０は、従来と同様の駆動方法により液晶装置を駆動する場合の各電極の電位状態を、比較のために示す図である。
より詳しくは、図１０に示す電位波形は、画素スイッチング素子としてＴＦＴ（薄膜トランジスタ）を用いた液晶装置に用いられている駆動波形を、ＭＥＭＳスイッチを用いた本実施形態の液晶装置に適用した波形であり、各電極に入力される電位の値をＭＥＭＳスイッチの閾値電圧Ｖｔｈに合わせて調整したものである。
(Driving method of liquid crystal device)
Next, a driving method of the liquid crystal device of the present embodiment will be described with reference to FIGS.
FIG. 9 is a diagram illustrating a potential state of each electrode in one pixel in the driving method of the liquid crystal device of the present embodiment. FIG. 10 is a diagram showing, for comparison, the potential state of each electrode when the liquid crystal device is driven by the same driving method as in the prior art.
More specifically, the potential waveform shown in FIG. 10 is a waveform obtained by applying a driving waveform used in a liquid crystal device using a TFT (thin film transistor) as a pixel switching element to the liquid crystal device of the present embodiment using a MEMS switch. In other words, the value of the potential input to each electrode is adjusted in accordance with the threshold voltage Vth of the MEMS switch.
図９及び図１０において、波形Ｇａｔｅは、走査線３６を介してゲート電極１７に入力される電位波形である。波形Ｄａｔａはデータ線３８を介してソース電極１９に入力される電位波形である。また、波形Ｐｉｘは画素電極３５（ドレイン電極１８）の電位波形である。波形Ｃｏｍは共通電極２３（図１（ｂ）参照）の電位波形である。
9 and 10, a waveform Gate is a potential waveform input to the
また、図９及び図１０に示す第１期間ＳＴ１、ＳＴ１１は、画素電極３５にハイレベル電位を書き込む場合に各電極に入力される電位波形を示し、第２期間ＳＴ２、ＳＴ１２は、画素電極３５にローレベル電位を書き込む場合に各電極に入力される電位波形を示す。
Further, the first periods ST1 and ST11 shown in FIGS. 9 and 10 show potential waveforms inputted to the respective electrodes when a high level potential is written to the
まず、図９に示す本実施形態の駆動方法における第１期間ＳＴ１について説明する。
第１期間ＳＴ１の開始直後に、ソース電極１９の電位Ｄａｔａがハイレベル電位（５Ｖ）とされ、共通電極２３の電位Ｃｏｍがローレベル電位（０Ｖ）とされる。また、ゲート電極１７の電位Ｇａｔｅは、ローレベル電位（２．５Ｖ）を保持している。このとき、ゲート電極１７とソース電極１９との電位差は２．５Ｖであり、スイッチング素子４１の閾値電圧（８Ｖ±１Ｖ）より小さいから、スイッチング素子４１がオン状態となることはなく、画素電極３５の電位Ｐｉｘはローレベル電位（−１Ｖ）に保持される。
First, the first period ST1 in the driving method of this embodiment shown in FIG. 9 will be described.
Immediately after the start of the first period ST1, the potential Data of the
その後、所定時間が経過すると、ゲート電極１７の電位Ｇａｔｅがハイレベル電位（１５．５Ｖ）に引き上げられる。そうすると、ゲート電極１７の電位Ｇａｔｅとソース電極１９の電位Ｄａｔａとの間の電位差（１０．５Ｖ）により発生する静電気力により可動電極２２がゲート電極１７に引き寄せられる。上記電位差は、スイッチング素子４１の閾値電圧（８Ｖ±１Ｖ）よりも大きいため、ゲート電極１７に引き寄せられた可動電極２２は、ドレイン電極１８と接触して導通する。これにより、ソース電極１９の電位がドレイン電極１８を介して画素電極３５に入力され、画素電極３５の電位Ｐｉｘがソース電極１９の電位Ｄａｔａと同電位（５Ｖ）に引き上げられる。そして、画素電極３５の電位Ｐｉｘ（ハイレベル）と共通電極２３の電位Ｃｏｍ（ローレベル）との電位差により液晶層５０が制御され、画素４０が所定の階調で表示される。
Thereafter, when a predetermined time elapses, the potential Gate of the
その後は、ゲート電極１７の電位Ｇａｔｅがローレベル電位（２．５Ｖ）に引き下げられる。このとき、ソース電極１９とゲート電極１７との電位差は２．５Ｖとなり、閾値電圧より小さくなる。これにより、スイッチング素子４１がオフ状態となってドレイン電極１８と可動電極２２とが電気的に切断される。可動電極２２から電気的に切断された画素電極３５の電位Ｐｉｘは、液晶容量と配線容量との比率に応じた電位となるため、ソース電極１９の電位Ｄａｔａよりもやや低い電位となるが、ドレイン電極１８と可動電極２２とが空間的に離れた状態であるため電流リークが生じることはなく、電位（≒４Ｖ）を保持し続ける。したがって、第２期間ＳＴ２における書き換えまで、画素４０の階調は良好に保持される。
After that, the potential Gate of the
次に、第２期間ＳＴ２が開始されると、ソース電極１９の電位Ｄａｔａがローレベル電位（０Ｖ）とされ、共通電極２３の電位Ｃｏｍがハイレベル電位（５Ｖ）とされる。また、ゲート電極１７の電位Ｇａｔｅは、ローレベル電位（２．５Ｖ）を保持している。このとき、ゲート電極１７とソース電極１９との電位差は２．５Ｖであり、スイッチング素子４１の閾値電圧（８Ｖ±１Ｖ）より小さいから、スイッチング素子４１がオン状態となることはなく、画素電極３５の電位Ｐｉｘは、第１期間ＳＴ１において入力されたハイレベル電位（≒４Ｖ）に保持される。
Next, when the second period ST2 is started, the potential Data of the
その後、所定時間が経過すると、ゲート電極１７の電位Ｇａｔｅがハイレベル電位（１５．５Ｖ）に引き上げられる。そうすると、ゲート電極１７の電位Ｇａｔｅとソース電極１９の電位Ｄａｔａとの間の電位差（１５．５Ｖ）により発生する静電気力により可動電極２２がゲート電極１７に引き寄せられる。上記電位差は、スイッチング素子４１の閾値電圧（８Ｖ±１Ｖ）よりも大きいため、ゲート電極１７に引き寄せられた可動電極２２は、ドレイン電極１８と接触して導通する。これにより、ソース電極１９のローレベル電位がドレイン電極１８を介して画素電極３５に入力され、画素電極３５の電位Ｐｉｘがソース電極１９の電位Ｄａｔａと同電位（０Ｖ）に引き下げられる。そして、画素電極３５の電位Ｐｉｘ（ローレベル）と共通電極２３の電位Ｃｏｍ（ハイレベル）との電位差により液晶層５０が制御され、画素４０が所定の階調で表示される。
Thereafter, when a predetermined time elapses, the potential Gate of the
その後は、ゲート電極１７の電位Ｇａｔｅがローレベル電位（２．５Ｖ）に引き下げられる。このとき、ソース電極１９とゲート電極１７との電位差は２．５Ｖとなり、閾値電圧より小さくなる。これにより、スイッチング素子４１がオフ状態となってドレイン電極１８と可動電極２２とが電気的に切断される。可動電極２２から電気的に切断された画素電極３５の電位Ｐｉｘは、液晶容量と配線容量との比率に応じた電位となるため、ソース電極１９の電位Ｄａｔａ（０Ｖ）よりもやや低い電位（≒−１Ｖ）となるが、ドレイン電極１８と可動電極２２とが空間的に離れた状態であるため電流リークが生じることはなく、電位を保持し続ける。したがって、次の期間における書き換えまで、画素４０の階調は良好に保持される。
After that, the potential Gate of the
以上に説明した本実施形態の駆動方法では、固定電極であるゲート電極１７に入力する電位のローレベル電位を、可動電極２２（ソース電極１９）に入力するハイレベル電位（５Ｖ）とローレベル電位（０Ｖ）の中間値である２．５Ｖとしている。これにより、可動電極２２の電位レベルによらず、ゲート電極１７をハイレベル電位としたときに可動電極２２との電位差を確保しやすくなる。また、可動電極２２の電位レベルによらず、ゲート電極１７をローレベル電位としたときに可動電極２２との電位差を小さくすることができる。
In the driving method of the present embodiment described above, the low level potential inputted to the
上記作用効果について、図１０を参照しつつ以下に詳細に説明する。
図１０に示す駆動方法では、ゲート電極１７の電位Ｇａｔｅのローレベル電位は０Ｖ、ハイレベル電位は１５．５Ｖである。ソース電極１９（可動電極２２）のローレベル電位は２Ｖ、ハイレベル電位は１２Ｖである。共通電極２３は、７Ｖの一定電位である。
The above effect will be described in detail below with reference to FIG.
In the driving method shown in FIG. 10, the low level potential of the potential Gate of the
図１０に示す第１期間ＳＴ１、第２期間ＳＴ２には、それぞれ図９に示す第１期間ＳＴ１、第２期間ＳＴ２と同様の動作をさせる場合の電位波形が示されているが、図１０に示す駆動方法では、画素電極３５への電位入力動作に不具合を生じる。
In the first period ST1 and the second period ST2 shown in FIG. 10, potential waveforms in the case where the same operations as those in the first period ST1 and the second period ST2 shown in FIG. 9 are performed are shown in FIG. In the driving method shown, there is a problem in the potential input operation to the
すなわち、図１０に示す第１期間ＳＴ１１では、ゲート電極１７のハイレベル電位（１５．５Ｖ）とソース電極１９のハイレベル電位（１２Ｖ）との差が３．５Ｖしかないため、スイッチング素子４１はオン状態にならない。その一方で、ゲート電極１７のローレベル電位（０Ｖ）とソース電極１９のハイレベル電位（１２Ｖ）との差が１２Ｖもあるため、スイッチング素子４１がオン状態となって画素電極３５にソース電極１９のハイレベル電位（１２Ｖ）が入力される。
That is, in the first period ST11 shown in FIG. 10, the difference between the high level potential (15.5V) of the
一方、第２期間ＳＴ１２においては、ソース電極１９がローレベル電位（２Ｖ）とされるため、ゲート電極１７のハイレベル電位（１５．５Ｖ）との差が１３．５Ｖ、ゲート電極１７のローレベル電位（０Ｖ）との差が２Ｖである。そうすると、第２期間ＳＴ１２では、ゲート電極１７がハイレベル電位であるときにのみ画素電極３５に電位が入力されることとなる。
On the other hand, in the second period ST12, since the
したがって、図１０に示す各部の電位では、画素電極３５の電位Ｐｉｘは図１０のような波形とはならない。そして、このような不具合を解消し、画素電極３５の電位Ｐｉｘを図１０に示す波形とするには、ゲート電極１７のハイレベル電位をさらに１０Ｖ程度高めるとともに、スイッチング素子４１の閾値電圧も１３Ｖ以上としなければならない。そうすると、液晶装置の電源電圧として２５Ｖ以上の高電圧が必要になる。
Therefore, the potential Pix of the
これに対して、図９に示した駆動方法では、０Ｖ〜１５．５Ｖの電圧範囲で不具合無くスイッチング素子４１を動作させることが可能である。特に、ゲート電極１７のローレベル電位（２．５Ｖ）とソース電極１９の電位（０Ｖ〜５Ｖ）との差を小さくすることができるため、スイッチング素子４１の閾値電圧をさらに低くすることも可能である。
On the other hand, in the driving method shown in FIG. 9, the switching
［プロジェクター］
上記実施形態の液晶装置１００をライトバルブ（光変調手段）として用いたプロジェクター（電子機器）について説明する。
図１１は、プロジェクターの一構成例を示す平面配置図である。図１１に示すように、プロジェクター１１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６、及び２枚のダイクロイックミラー１１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの色光に分離され、各色光に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇに入射される。
[projector]
A projector (electronic device) using the
FIG. 11 is a plan layout diagram illustrating a configuration example of the projector. As shown in FIG. 11, a
液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ光及びＢ光が９０度に屈折する一方、Ｇ光が直進する。このようにして、各色の画像が合成された後、投射レンズ１１１４（投射手段）を介してスクリーン等にカラー画像が投射される。
本実施形態によれば、高い画素開口率を有する上記実施形態の液晶装置をライトバルブとして備えたことにより、明るい表示が可能なプロジェクターを実現することができる。
The configurations of the
According to this embodiment, a projector capable of bright display can be realized by providing the liquid crystal device of the above embodiment having a high pixel aperture ratio as a light valve.
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機ＥＬ装置等の他の電気光学装置にも適用が可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the shape, dimensions, constituent materials, etc. of each part constituting the switching element substrate can be appropriately changed. Further, the switching element substrate of the present invention is not limited to a liquid crystal device, but can be applied to other electro-optical devices such as an organic EL device.
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、透過型液晶装置の場合は、被覆層を透明材料で形成することにより開口率が向上する。また、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機ＥＬ装置等の他の電気光学装置にも適用が可能である。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the case of a transmissive liquid crystal device, the aperture ratio is improved by forming the coating layer from a transparent material. Further, the shape, dimensions, constituent materials, and the like of each part constituting the switching element substrate can be appropriately changed. Further, the switching element substrate of the present invention is not limited to a liquid crystal device, but can be applied to other electro-optical devices such as an organic EL device.
１００…液晶装置（電気光学装置）、７…素子収容室、１０…スイッチング素子基板、１２…第１層間絶縁膜、１７…ゲート電極（固定電極）、１８…ドレイン電極（端子電極）、２０…対向基板、２４…第２層間絶縁膜、２５…第３層間絶縁膜、２６…第４層間絶縁膜、２７…保護膜、２８…第１被覆層（天井部）、２８ａ…貫通孔、２９…第２被覆層、３５…画素電極、４１…スイッチング素子、５０…液晶層（電気光学物質）、７１…側壁部
DESCRIPTION OF
Claims (5)
前記一対の基板間に挟持された電気光学物質と、
前記一対の基板のうち、一方の基板と前記電気光学物質との間に配置された画素電極と、
前記一方の基板と前記電気光学物質との間に配置された素子収容室と、
前記素子収容室の内部に配置されたスイッチング素子と、
前記一方の基板と前記電気光学物質との間に配置された定電位配線と、を有し、
前記スイッチング素子は、
前記一方の基板の前記電気光学物質側の面に平行な第１方向に沿って延在した部分を有する可動電極と、
前記一方の基板の前記電気光学物質側の面に平行、かつ、前記第１方向と交差した第２方向において、前記可動電極と第１間隔で離間して配置された固定電極と、
前記第２方向において、前記可動電極と第２間隔で離間して配置されたドレイン電極と、を含み、
前記第１間隔及び前記第２間隔は、前記可動電極と前記固定電極との間の電位差に応じて変化し、
前記スイッチング素子は、前記可動電極と前記ドレイン電極との間の導通をスイッチングする素子であり、
前記素子収容室は、前記定電位線に電気的に接続されていることを特徴とする電気光学装置。 A pair of substrates;
An electro-optic material sandwiched between the pair of substrates;
A pixel electrode disposed between one of the pair of substrates and the electro-optic material;
An element storage chamber disposed between the one substrate and the electro-optic material;
A switching element disposed inside the element accommodating chamber;
A constant potential wiring disposed between the one substrate and the electro-optic material,
The switching element is
A movable electrode having a portion extending along a first direction parallel to the surface of the one substrate on the electro-optic material side;
A fixed electrode disposed parallel to the surface of the one substrate on the electro-optic material side and spaced apart from the movable electrode at a first interval in a second direction intersecting the first direction;
A drain electrode disposed apart from the movable electrode at a second interval in the second direction,
The first interval and the second interval change according to a potential difference between the movable electrode and the fixed electrode,
The switching element is an element that switches conduction between the movable electrode and the drain electrode,
The electro-optical device, wherein the element housing chamber is electrically connected to the constant potential line.
前記第１間隔は、前記第２間隔よりも大きいことを特徴とする電気光学装置。 The electro-optical device according to claim 1.
The electro-optical device, wherein the first interval is larger than the second interval.
前記固定電極は、前記可動電極側の面に絶縁膜からなるキャップ層が形成されていることを特徴とする電気光学装置。 The electro-optical device according to claim 1,
2. The electro-optical device according to claim 1, wherein a cap layer made of an insulating film is formed on the surface of the fixed electrode on the movable electrode side.
前記固定電極及び前記ドレイン電極と前記可動電極との間に絶縁性液体が配置されていることを特徴とする電気光学装置。 The electro-optical device according to any one of claims 1 to 3,
An electro-optical device, wherein an insulating liquid is disposed between the fixed electrode, the drain electrode, and the movable electrode.
前記電気光学物質は、液晶であることを特徴とする電気光学装置。 The electro-optical device according to any one of claims 1 to 4,
The electro-optical device is characterized in that the electro-optical material is a liquid crystal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009195182A JP5444948B2 (en) | 2009-08-26 | 2009-08-26 | Electro-optic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009195182A JP5444948B2 (en) | 2009-08-26 | 2009-08-26 | Electro-optic device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009073816A Division JP5381216B2 (en) | 2009-03-25 | 2009-03-25 | Electro-optical device and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010231169A JP2010231169A (en) | 2010-10-14 |
| JP5444948B2 true JP5444948B2 (en) | 2014-03-19 |
Family
ID=43047005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009195182A Active JP5444948B2 (en) | 2009-08-26 | 2009-08-26 | Electro-optic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5444948B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5381216B2 (en) * | 2009-03-25 | 2014-01-08 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8103377A (en) * | 1981-07-16 | 1983-02-16 | Philips Nv | DISPLAY DEVICE. |
| JP2555922B2 (en) * | 1993-02-26 | 1996-11-20 | 日本電気株式会社 | Electrostatically driven micro shutters and shutter arrays |
| JPH11174994A (en) * | 1997-12-11 | 1999-07-02 | Sharp Corp | Display device |
| JP3795213B2 (en) * | 1998-01-22 | 2006-07-12 | シャープ株式会社 | Liquid crystal display |
| JPH11271650A (en) * | 1998-03-24 | 1999-10-08 | Fuji Photo Film Co Ltd | Array type exposure element and plane type display |
| US6218911B1 (en) * | 1999-07-13 | 2001-04-17 | Trw Inc. | Planar airbridge RF terminal MEMS switch |
| EP1488270B1 (en) * | 2002-03-26 | 2012-03-21 | 3D Systems, Inc. | Micro light modulator arrangement |
| JP2006510066A (en) * | 2002-12-16 | 2006-03-23 | イー−インク コーポレイション | Backplane for electro-optic display |
| JP2005209625A (en) * | 2003-12-22 | 2005-08-04 | Matsushita Electric Ind Co Ltd | Micro electronic mechanical system switch |
| KR100651825B1 (en) * | 2005-11-29 | 2006-12-01 | 한국과학기술원 | Memory array using mechanical switch, method for controlling thereof, display apparatus using mechanical switch and method for controlling thereof |
| JP4518200B2 (en) * | 2007-11-09 | 2010-08-04 | セイコーエプソン株式会社 | Active matrix device, switching element manufacturing method, electro-optical display device, and electronic apparatus |
| JP5381217B2 (en) * | 2009-03-25 | 2014-01-08 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| JP5381216B2 (en) * | 2009-03-25 | 2014-01-08 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
2009
- 2009-08-26 JP JP2009195182A patent/JP5444948B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010231169A (en) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100769069B1 (en) | Electro-optical device, manufacturing method thereof, and electronic apparatus | |
| KR100564509B1 (en) | Electro-optical device and electronic apparatus | |
| KR20070074491A (en) | Electro-optic device, method for fabricating the same, and electronic apparatus | |
| JP2006267795A (en) | Electrooptical device and its manufacturing method, and electronic equipment | |
| CN102998862B (en) | Array substrate and liquid crystal display panel | |
| JP4019868B2 (en) | Electro-optical device and electronic apparatus | |
| JP4650153B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| US20110140155A1 (en) | Electrooptical device and electronic apparatus | |
| KR100769068B1 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| KR20040072047A (en) | Electric optical apparatus and electronic device | |
| JP2009122256A (en) | Electro-optical device and electronic equipment | |
| US9007540B2 (en) | Electro-optical device and electronic apparatus | |
| JP2003207794A (en) | Active matrix type display device | |
| JP4506133B2 (en) | Electro-optical device and electronic apparatus | |
| JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
| JP5381217B2 (en) | Electro-optical device and electronic apparatus | |
| JP5761293B2 (en) | Electro-optical device and electronic apparatus | |
| JP5444948B2 (en) | Electro-optic device | |
| JP5381216B2 (en) | Electro-optical device and electronic apparatus | |
| JP2006139092A (en) | Electrooptical device and electronic equipment | |
| JP2007192975A (en) | Electrooptical apparatus and its manufacturing method | |
| JP4214741B2 (en) | Electro-optical device and electronic apparatus | |
| JP5407334B2 (en) | Switching element substrate and manufacturing method thereof, electro-optical device, projector | |
| JP2010072661A (en) | Electro-optical device and electronic apparatus | |
| KR100646140B1 (en) | Method of manufacturing substrate for electro-optical device, substrate for electro-optical device, electro-optical device, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5444948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |